JP5451053B2 - フリップチップ実装方法とフリップチップ実装装置 - Google Patents

フリップチップ実装方法とフリップチップ実装装置 Download PDF

Info

Publication number
JP5451053B2
JP5451053B2 JP2008319040A JP2008319040A JP5451053B2 JP 5451053 B2 JP5451053 B2 JP 5451053B2 JP 2008319040 A JP2008319040 A JP 2008319040A JP 2008319040 A JP2008319040 A JP 2008319040A JP 5451053 B2 JP5451053 B2 JP 5451053B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
flip
chip
underfill resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008319040A
Other languages
English (en)
Other versions
JP2010147033A (ja
Inventor
善広 戸村
一路 清水
謙太郎 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008319040A priority Critical patent/JP5451053B2/ja
Priority to CN2009801208771A priority patent/CN102047404B/zh
Priority to PCT/JP2009/005890 priority patent/WO2010070806A1/ja
Priority to US13/056,462 priority patent/US8895359B2/en
Publication of JP2010147033A publication Critical patent/JP2010147033A/ja
Application granted granted Critical
Publication of JP5451053B2 publication Critical patent/JP5451053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、フリップチップ実装方法に関する。
近年、電子機器の小型薄型化の要求により、裸（ベア）の半導体チップを配線基板上に直接に実装（ベアチップ実装）した半導体装置が要求されている。特に、半導体チップの回路面を配線基板上に向き合わさるようにひっくり返して実装（フリップチップ実装）された半導体装置が要求されている。
従来、フリップチップタイプの半導体装置は、図２２に示すように配線基板５０に金属バンプ電極などの内部接続端子を備えた半導体チップ５１をフリップチップ接続により搭載することにより構成されている。５２は異方導電性接着剤である。
この半導体装置では、外力が半導体チップ５１に作用した場合に、異方性導電接着剤５２が破損して、配線基板５０と半導体チップ５１との電気接続の不良が発生する。
そこで特許文献１には、図２３に示すように半導体チップ５１の外周からはみ出す異方性導電接着剤５２の部分（フィレット）に凹凸５３を形成することによって、異方性導電接着剤５２の機械的強度を向上させて配線基板５０と半導体チップ５１との電気接続の不良の発生を低減している。
特開２０００−２７７５６６号公報
特許文献１のフリップチップ実装方法は、異方性導電接着剤５２を加熱するプロセスをコントロールして前記凹凸５３をフィレットに形成しているため、凹凸形状が緩やかで、形状にばらつきがある。
また、高温多湿の使用環境下では、配線基板５０と半導体チップ５１との電気接続個所に水分が侵入し易い信頼性の低いものである。
本発明は安定した形状の凹凸を前記フィレットの部分に形成することができ、しかも機械的強度ならびに電気接続について従来よりも高信頼性の半導体装置を得ることができるフリップチップ実装方法を提供することを目的とする。
本発明のフリップチップ実装方法は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂（絶縁性樹脂）を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸部とを接合することを特徴とする。
また、前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記フィルムの表面に形成されている凹凸形状を転写して前記凹凸部を形成することを特徴とする。
また、前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記圧着ツールの表面に形成されている凹凸形状を転写して前記凹凸部を形成することを特徴とする。
また、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、前記配線基板と前記配線基板の上にフリップチップ実装された前記半導体チップの上に成形型をセットしてキャビティを形成し、前記キャビティに樹脂を充填し硬化させて前記容器を成形することを特徴とする。
本発明のフリップチップ実装装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持され前記半導体チップの側の面に凹凸形状が形成されたフィルムと、前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧する圧着ツールと、前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型とを設けたことを特徴とする。
本発明のフリップチップ実装装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持されたフィルムと、前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧するとともに前記半導体チップの側の面に凹凸形状が形成された圧着ツールと、前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型とを設けたことを特徴とする。
この構成によると、半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に凹凸部を形成するだけでなく、前記半導体チップを覆う容器を取り付けて、前記容器の内面とアンダーフィル樹脂表面の前記凹凸部とを接合するので、電気的かつ機械的な接続信頼性の高い半導体装置を提供できる。
また、前記フィルムまたは前記圧着ツールの表面に形成されている凹凸形状を前記アンダーフィル樹脂に転写して前記凹凸部を形成するので、前記アンダーフィル樹脂に形成された凹凸部が安定している。
（実施の形態１）
図１〜図１５は本発明の実施の形態１を示す。
図１〜図１３はフリップチップ実装の工程を示し、図１３が完成した半導体装置である。
先ず、図１（ａ）（ｂ）に示す前工程を説明する。
図１（ａ）に示すように半導体チップ１の電極パッド２の上には、バンプ３が設けられている。半導体チップ１の厚みは０．１５〜０．２ｍｍを使用した。バンプ３は主に金、銅、パラジウム、ニッケル、錫、アルミニウム、半田等の少なくとも１種類から形成されている。このバンプ３は公知のワイヤーボンディング法によりスタッドバンプや引きちぎりバンプが形成されてもよいし、バンプ３を形成するためのワイヤーには微量元素を添加、含有してもよい。この場合のバンプ高さは約５０μｍ、台座径は５５μｍとした。バンプ３は公知のめっき法、印刷法により形成されてもよい。
厚みが０．２〜０．４ｍｍの配線基板４は、ガラスエポキシ基板（アラミド基板、シリコン基板、シリコンインターポーザでもよい）で、上面には銅（ニッケル＋Ａｕメッキしてもよい）の端子電極５が形成されている。配線基板４と端子電極５の上には、半導体チップ１よりも必要に応じて若干大きな寸法にてカットされたアンダーフィル樹脂としての絶縁性樹脂６が貼り付けられている。ここでは、１８０℃で硬化するエポキシ樹脂を絶縁性樹脂６として用いた。
半導体チップ１は図１（ｂ）に示すように搭載ツール７で吸着し、配線基板４の上の端子電極５の所望の位置に、半導体チップ１のバンプ３が各相対応する端子電極５の上に重なり合うように搭載される。この時点で、バンプ３は絶縁性樹脂６に突き刺さった状態である。一部のバンプ３は絶縁性樹脂６を貫通し、端子電極５に当たって変形している。位置決め荷重は、１バンプ当たり１０ｇ程度である。搭載ツール７は内蔵するヒータにより加熱してもよいが樹脂を１００％硬化させてはいけない。搭載ツール７は半導体チップ１を搭載した後に離脱させる。
なお、絶縁性樹脂６は、配線基板４の上に粘着して貼り付けられるように、あらかじめ、５０〜８０℃程度の温度で配線基板４を加熱しておいてもよいし、貼り付け装置のツール（図示せず）が加熱されるようになっていてもよい。貼り付け荷重は、５〜１０ｋｇｆ／ｃｍ２。この絶縁性樹脂６の厚みは５０μｍのものを使用した。絶縁性樹脂６が保護用セパレータ（図示せず）と２層になっていれば、それを剥がす。絶縁性樹脂６の絶縁性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド、また、絶縁性熱可塑性樹脂では、ポリフェニレンサルファイド（ＰＰＳ）、ポリカーボネイト、変性ポリフェニレンオキサイド（ＰＰＯ）、または、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものなどが使用できる。無機フィラー量は５０ｗｔ％のものを使用した。フィラー量は半導体チップ１と配線基板４との熱膨張、反りにより発生する応力から決定する。また、吸湿リフロー試験や湿中バイアス試験等による耐湿密着性による信頼性で決定する。また、絶縁性樹脂６は、リフロー耐熱性（２６５℃１０秒間）を有することが好ましい。
次に、後工程では図１（ｂ）の実装状態の半導体チップ１の上に図２〜図７に示す圧着ツール８を用いて、フィルム１３を押し付けて絶縁性樹脂６のフィレットの成形が行われる。圧着ツール８は、押圧部９とこの押圧部９の下面にネジ１１によって交換自在に取り付けられた枠体１０とで構成されている。枠体１０の材質は、熱硬化性のエポキシ樹脂、フェノール樹脂や、ポリイミド、シリコーン、または、テフロン、さらに、ゴム系樹脂でもよく、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものでも良い。
図２（ａ）では、圧着ツール８とステージ１５の間に、支持治具１２ａ，１２ｂの間に架張したフィルム１３が設けられており、フィルム１３の下方位置のステージ１５の上に、図１（ｂ）の実装状態の半導体チップ１がセットされている。フィルム１３の大きさは縦横とも半導体チップ１よりも大きい。フィルム１３は、耐熱性（ＮＣＦ硬化温度）を有するフィルムが望ましい。フィルム１３の材質は、例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂、シリコーンゴム、これらの２層構造等の耐熱性熱可塑フィルムが好ましい。ここではフィルム１３の厚みは２０〜３０μｍ程度のものを使用した。フィルム１３の下面には凹凸形状１３ａが形成されている。その拡大図を図１４に示す。具体的には、フィルム１３の製造時に波状凹部型ローラーで加熱プレスしながら０．５ｍｍ幅、０．５ｍｍ厚の１ｍｍピッチで約３ｍｍ程度の波状パターンが形成されている。
図３では、ステージ１５に向かって支持治具１２ａ，１２ｂを降下させて当接させ、支持治具１２ａ，１２ｂによるフィルム１３の保持を緩めて、フィルム１３が半導体チップ１のほぼ上部に配置され、かつ、半導体チップ１の周囲にはみ出て貼り付けられている絶縁性樹脂６のほぼ上部に配置される。
図４では、ステージ１５に向かって圧着ツール８をさらに降下させて枠体１０を半導体チップ１の上に被せ、半導体チップ１の上面と絶縁性樹脂６のフィレットの部分を、フィルム１３を介して加熱しながら押圧する。
なお、フィルム１３は配線基板４もしくはステージ１５側から吸着等で絶縁性樹脂６の上部に誘導配置されてもよい。
次に図５に示すように、圧着ツール８は、フィルム１３を介して半導体チップ１を配線基板４に加熱しながら更に押圧するとともに、半導体チップ１からはみ出た絶縁性樹脂６にフィルム１３を介して枠体１０が押し当てられて加熱加圧される。
次に、図６に示すように、圧着ツール８は、半導体チップ１のバンプ３を徐々に変形させながら、加圧をつづけ、同時に、枠体１０もまたフィルム１３越しに半導体チップ１からはみ出ている絶縁性樹脂６を加圧し続ける。
圧着ツール８で荷重を加えることによって、バンプ３のすべてが絶縁性樹脂６を突き破り、配線基板４の端子電極５に接触しながら変形していく。
次に、図７に示すように、圧着ツール８で半導体チップ１のバンプ３の高さを所望の値にし、絶縁性樹脂６を硬化する。これによって、半導体チップ１の端からはみ出ている絶縁性樹脂６にフィルム１３の凹凸形状１３ａが転写されて、絶縁性樹脂６に凹凸形状１６ａが形成される。
このときのバンプ変形荷重は１バンプ当たり５０ｇ程度である。バンプ３のサイズによって荷重をコントロールするが、この場合、バンプ高さは２５μｍｔとした。また、必要に応じて、ステージ１５を加熱したり、冷却して、絶縁性樹脂６にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
最後に、図７に示すように、圧着ツール８および支持治具１２ａ，１２ｂを解除してフリップチップ実装体が得られた。この上に、図８〜図１１の工程で容器４０を形成する。
図８では、図７のフリップチップ実装体を基板固定ステージ２７の所望位置に設置し、トランスファーモールド金型２６をフリップチップ実装体の上方から被せる。
次に、図９に示すように、モールド樹脂３０をトランスファーモールド金型２６のゲート２８部分から圧力シリンダ２９で押しながら加熱注入する。
次に、図１０に示すように、モールド樹脂３０でフリップチップ実装体の半導体チップ１とフィレット凹凸部１６を含めてキャビティ２６Ａに完全に充填される。
次に、図１１に示すように、圧力シリンダ２９を開放し、トランスファーモールド金型２６を解除して取り外す。
次に、図１２に示すように、モールドされたフリップチップ実装体をダイシングテープ３２で固定し、ダイシング装置にセットし、ブレード４１で所望のサイズにカットする。
なお、モールドされたフリップチップ実装体はレーザーによるダイシングでもよい。その場合は、実装体は基板吸着固定治具に固定される。
このようにして図１３に示した、モールドされた半導体装置３３が完成する。
この実施の形態１のフリップチップ実装方法によると、フィルム１３の凹凸形状１３ａを絶縁性樹脂６に転写して、図１５に示すようにばらつきのない均一な凹凸形状１６ａを形成することができる。さらに、モールド成形された容器４０の内面が絶縁性樹脂６の凹凸形状１６ａには入り込んで接合されることによって、両者の接触面積が大きく、アンカー（投錨）効果によって容器４０との接着強度を高めることができる。
また、絶縁性樹脂６はフィルム１３を介して圧着ツール８によって加圧成型硬化されるため、ボイドの発生も抑えることができる。容器４０を接合したことによって、高温多湿の使用環境下において、配線基板４と半導体チップ１との電気接続個所に水分が侵入しにくい信頼性の高いものである。
また、絶縁性樹脂６の内部への吸湿が少ないためリフロー時に水分が加熱されて膨張することが少なく、容器４０と絶縁性樹脂６の界面が剥離したりすることが極めて少なく、半導体チップ１のバンプ３と端子電極５との間に作用する引っ張りの応力を小さくすることができ、電気接続の信頼性が向上する。
なお、本実施の形態１での圧着ツール８は、フィルム１３を介して半導体チップ１に熱を伝え、さらに、絶縁性樹脂６の硬化温度を１８０℃になるようにするため、２１０℃に設定した。
また、今回は、コンスタントヒートタイプを使用したが、セラミック高速昇温タイプのものを使用してもよい。
（実施の形態２）
図１６と図１７は実施の形態２を示す。
実施の形態１ではフィルム１３の半導体チップ１の側の面に図１４に示す波状パターンの凹凸形状１３ａを形成したものを使用したが、この実施の形態２ではフィルム１３の半導体チップ１の側の面に図１６に示す波状パターンの凹凸形状１３ｂを形成したものを使用した点だけが異なっている。具体的には、フィルム１３の製造時にローラーで加熱プレスしながらメッシュ状パターン凹凸を形成している。図１７は絶縁性樹脂６のフィレット部に形成された凹凸部１６ｂを示している。その他は実施の形態１と同じである。
（実施の形態３）
図１８は実施の形態３を示す。
実施の形態１，実施の形態２ではフィルム１３に凹凸形状１３ａまたは１３ｂを形成したものを使用し、これを転写して絶縁性樹脂６のフィレット部に凹凸部１６ａまたは１６ｂを形成したが、この実施の形態３では圧着ツール８の枠体１０の表面に凹凸部１０ａを形成し、枠体１０の表面に凹凸部１０ａを絶縁性樹脂６のフィレット部に転写して凹凸部を形成している点だけが異なっている。仕上がり形状は図１３と同じである。この実施の形態３の場合、フィルム１３の半導体チップ１の側の面には凹凸形状１３ａは形成されていない、両面がフラットなフィルムを使用している。
圧着ツール８に凹凸部１０ａを形成したものを使用するこの実施の形態は、実施の形態１や実施の形態２のようにフィルム１３に凹凸形状を付けて転写する場合に比べて、枠体１０を交換して転写形状を変更することが容易であって、フィルムの加工費コストより安く実現できる。
（実施の形態４）
図１９は実施の形態４で使用する圧着ツール８を示している。
実施の形態３では、枠体１０の表面に波形パターンの凹凸部を形成していたが、図１９ではメッシュ状パターンの凹凸部１０ｂを形成している点だけが実施の形態３とは異なっている。仕上がり形状は図１３と同じである。絶縁性樹脂６のフィレット部に形成された凹凸部１６ｂは図１７と同じである。フィルム１３の半導体チップ１の側の面には凹凸形状１３ａは形成されていない、両面がフラットなフィルムを使用している。
（実施の形態５）
図２０は実施の形態５で使用する圧着ツール８を示している。
図２０では枠体１０の表面に、階段の幅の長さが片側０．５ｍｍ幅、階段の段の高さが０．５ｍｍ厚の間隔で階段状パターンの凹凸部１０ｃが形成されている。その他は実施の形態４と同じである。フィルム１３の半導体チップ１の側の面には凹凸形状１３ａは形成されていない、両面がフラットなフィルムを使用している。
（実施の形態６）
図２１は実施の形態６で使用する圧着ツール８を示している。
実施の形態６では枠体１０の表面の階段状パターンの方向が周方向になっている点だけが実施の形態５とは異なっている。具体的には、滑り台状であって、上階段の幅の長さが片側０．５ｍｍ幅、階段の段の高さが０．５ｍｍ厚の間隔で階段状パターンの凹凸部１０ｄが形成されている。
なお、圧着ツール８の凹凸部は、半導体チップ１の周辺からはみ出した絶縁性樹脂６を加圧時に弾性変形するため、加圧方向の凹凸間隔は０．５ｍｍ以上であってもよい。また、滑り台堀凹部は下部に向かって広く浅くなっていてもよい。その他は実施の形態５と同じである。
（実施の形態７）
図２０によって絶縁性樹脂６のフィレット部に形成される凹凸部は、配線基板４と並行に延びる溝が上下方向に一定間隔で積み上げられた形状で、下の溝と上の溝とは繋がっていなかったが、枠体１０の表面に枠体１０の下端開口部から枠体１０の奥に向かって延びる単数または複数の螺旋状の凸部を形成し、これを絶縁性樹脂６のフィレット部に転写して構成することもできる。
具体的には、螺旋の切り溝の深さ（長さ）が０．５ｍｍであって、螺旋間隔は０．５ｍｍ厚の間隔で螺旋状パターンが形成されている。
なお、圧着ツール８の凹凸部は、半導体チップ１の周辺からはみ出した絶縁性樹脂６を加圧時に弾性変形するため、加圧方向の螺旋溝間隔は０．５ｍｍ以上であってもよい。その他は実施の形態５と同じである。
上記の各実施の形態では、絶縁性樹脂６を使用したが、この絶縁性樹脂６に替えて異方性導電膜（ＡＣＦ）を用いてもよく、さらに異方性導電膜に含まれる導電粒子（図示せず）として、ニッケル粉に金メッキを施したものを用いることにより、端子電極５とバンプ３との間での接続抵抗値を低下せしめることができて良好な接続信頼性が得られる。さらに、導電粒子は樹脂ボールにニッケルや金メッキを施した粒子を使ってもよい。さらに、導電粒子は、半田等の微粒子を使用することによって、端子電極５とバンプ３との間での接触状態の接続から、合金状態の接続を得ることもでき、さらに接続信頼性を向上させることができる。
以上述べたように本発明のフリップチップ実装方法によれば、短リードタイムで生産性の高い、高信頼性の半導体装置を製造することができる。
本発明は、配線基板に半導体チップがフリップチップ実装された小型薄型の半導体装置等の高性能化に寄与できる。
本発明の実施の形態１のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程の断面図 同実施の形態の完成した半導体装置の断面図 同実施の形態のフィルムの平面図 同実施の形態の容器を被せる前のフリップチップ実装の正面図 本発明の実施の形態２のフィルムの平面図 同実施の形態の容器を被せる前のフリップチップ実装の正面図 本発明の実施の形態３のフリップチップ実装装置の断面図 本発明の実施の形態４のフリップチップ実装装置で使用する圧着ツール８の断面図 本発明の実施の形態５のフリップチップ実装装置で使用する圧着ツール８の断面図 本発明の実施の形態６のフリップチップ実装装置で使用する圧着ツール８の断面図 従来例のフリップチップ実装体の断面図 別の従来例のフリップチップ実装体の断面図
符号の説明
１ 半導体チップ
２ 電極パッド
３ バンプ
４ 配線基板
５ 端子電極
６ 絶縁性樹脂
７ 搭載ツール
８ 圧着ツール
９ 押圧部
１０ 枠体
１０ａ，１０ｂ，１０ｃ，１０ｄ，１６ａ，１６ｂ 凹凸部
１２ａ，１２ｂ 支持治具
１３ フィルム
１３ａ，１３ｂ 凹凸形状
１５ ステージ
１６ フィレット凹凸部
２６ トランスファーモールド金型
２６Ａ キャビティ
２８ ゲート
２９ 圧力シリンダ
３０ モールド樹脂
３２ ダイシングテープ
３３ 半導体装置
４０ 容器
４１ ブレード

Claims (6)

  1. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、
    前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、
    前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸部とを接合する
    フリップチップ実装方法。
  2. 前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記フィルムの表面に形成されている凹凸形状を転写して前記凹凸部を形成する
    請求項１記載のフリップチップ実装方法。
  3. 前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記圧着ツールの表面に形成されている凹凸形状を転写して前記凹凸部を形成する
    請求項１記載のフリップチップ実装方法。
  4. 配線基板と半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、
    前記配線基板と前記配線基板の上にフリップチップ実装された前記半導体チップの上に成形型をセットしてキャビティを形成し、
    前記キャビティに樹脂を充填し硬化させて前記容器を成形する
    フリップチップ実装方法。
  5. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、
    前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持され前記半導体チップの側の面に凹凸形状が形成されたフィルムと、
    前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧する圧着ツールと、
    前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型と
    を設けた
    フリップチップ実装装置。
  6. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、
    前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持されたフィルムと、
    前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧するとともに前記半導体チップの側の面に凹凸形状が形成された圧着ツールと、
    前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型と
    を設けた
    フリップチップ実装装置。
JP2008319040A 2008-12-16 2008-12-16 フリップチップ実装方法とフリップチップ実装装置 Expired - Fee Related JP5451053B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008319040A JP5451053B2 (ja) 2008-12-16 2008-12-16 フリップチップ実装方法とフリップチップ実装装置
CN2009801208771A CN102047404B (zh) 2008-12-16 2009-11-06 半导体装置和倒装芯片安装方法及倒装芯片安装装置
PCT/JP2009/005890 WO2010070806A1 (ja) 2008-12-16 2009-11-06 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US13/056,462 US8895359B2 (en) 2008-12-16 2009-11-06 Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319040A JP5451053B2 (ja) 2008-12-16 2008-12-16 フリップチップ実装方法とフリップチップ実装装置

Publications (2)

Publication Number Publication Date
JP2010147033A JP2010147033A (ja) 2010-07-01
JP5451053B2 true JP5451053B2 (ja) 2014-03-26

Family

ID=42567185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319040A Expired - Fee Related JP5451053B2 (ja) 2008-12-16 2008-12-16 フリップチップ実装方法とフリップチップ実装装置

Country Status (1)

Country Link
JP (1) JP5451053B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623620A (zh) * 2012-04-25 2012-08-01 嘉兴淳祥电子科技有限公司 发光键盘中led的封装结构及其生产工艺
JP2022139881A (ja) * 2021-03-12 2022-09-26 キオクシア株式会社 半導体製造装置

Also Published As

Publication number Publication date
JP2010147033A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US6981317B1 (en) Method and device for mounting electronic component on circuit board
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP5366674B2 (ja) 実装構造体および実装方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP3326382B2 (ja) 半導体装置の製造方法
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2009141267A (ja) 電気部品の実装方法及び実装装置
JP4594777B2 (ja) 積層型電子部品の製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3575384B2 (ja) 半導体装置の製造方法
JP2008210842A (ja) バンプ付電子部品の実装方法
JP5414336B2 (ja) 電子部品
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JP5257218B2 (ja) 半導体装置およびその製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JP5858600B2 (ja) チップ実装方法
JP2003243447A (ja) 半導体素子の実装方法
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees