JP5451053B2 - Flip chip mounting method and flip chip mounting apparatus - Google Patents

Flip chip mounting method and flip chip mounting apparatus Download PDF

Info

Publication number
JP5451053B2
JP5451053B2 JP2008319040A JP2008319040A JP5451053B2 JP 5451053 B2 JP5451053 B2 JP 5451053B2 JP 2008319040 A JP2008319040 A JP 2008319040A JP 2008319040 A JP2008319040 A JP 2008319040A JP 5451053 B2 JP5451053 B2 JP 5451053B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
flip
chip
underfill resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008319040A
Other languages
Japanese (ja)
Other versions
JP2010147033A (en
Inventor
善広 戸村
一路 清水
謙太郎 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008319040A priority Critical patent/JP5451053B2/en
Priority to CN2009801208771A priority patent/CN102047404B/en
Priority to PCT/JP2009/005890 priority patent/WO2010070806A1/en
Priority to US13/056,462 priority patent/US8895359B2/en
Publication of JP2010147033A publication Critical patent/JP2010147033A/en
Application granted granted Critical
Publication of JP5451053B2 publication Critical patent/JP5451053B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、フリップチップ実装方法に関する。   The present invention relates to a flip chip mounting method.

近年、電子機器の小型薄型化の要求により、裸（ベア）の半導体チップを配線基板上に直接に実装（ベアチップ実装）した半導体装置が要求されている。特に、半導体チップの回路面を配線基板上に向き合わさるようにひっくり返して実装（フリップチップ実装）された半導体装置が要求されている。   In recent years, a semiconductor device in which a bare semiconductor chip is directly mounted on a wiring board (bare chip mounting) has been required due to the demand for downsizing and thinning of electronic devices. In particular, there is a demand for a semiconductor device in which the circuit surface of the semiconductor chip is mounted so as to face the wiring board (flip chip mounting).

従来、フリップチップタイプの半導体装置は、図２２に示すように配線基板５０に金属バンプ電極などの内部接続端子を備えた半導体チップ５１をフリップチップ接続により搭載することにより構成されている。５２は異方導電性接着剤である。   2. Description of the Related Art Conventionally, a flip-chip type semiconductor device is configured by mounting a semiconductor chip 51 having internal connection terminals such as metal bump electrodes on a wiring board 50 by flip-chip connection as shown in FIG. 52 is an anisotropic conductive adhesive.

この半導体装置では、外力が半導体チップ５１に作用した場合に、異方性導電接着剤５２が破損して、配線基板５０と半導体チップ５１との電気接続の不良が発生する。
そこで特許文献１には、図２３に示すように半導体チップ５１の外周からはみ出す異方性導電接着剤５２の部分（フィレット）に凹凸５３を形成することによって、異方性導電接着剤５２の機械的強度を向上させて配線基板５０と半導体チップ５１との電気接続の不良の発生を低減している。
特開２０００−２７７５６６号公報 In this semiconductor device, when an external force acts on the semiconductor chip 51, the anisotropic conductive adhesive 52 is damaged, and a poor electrical connection between the wiring substrate 50 and the semiconductor chip 51 occurs.
Therefore, in Patent Document 1, as shown in FIG. 23, asperity 53 is formed on a portion (fillet) of the anisotropic conductive adhesive 52 that protrudes from the outer periphery of the semiconductor chip 51, whereby the anisotropic conductive adhesive 52 is machined. The occurrence of poor electrical connection between the wiring substrate 50 and the semiconductor chip 51 is reduced by improving the mechanical strength.
JP 2000-277666 A

特許文献１のフリップチップ実装方法は、異方性導電接着剤５２を加熱するプロセスをコントロールして前記凹凸５３をフィレットに形成しているため、凹凸形状が緩やかで、形状にばらつきがある。   In the flip-chip mounting method of Patent Document 1, since the unevenness 53 is formed in the fillet by controlling the process of heating the anisotropic conductive adhesive 52, the uneven shape is gradual and the shape varies.

また、高温多湿の使用環境下では、配線基板５０と半導体チップ５１との電気接続個所に水分が侵入し易い信頼性の低いものである。
本発明は安定した形状の凹凸を前記フィレットの部分に形成することができ、しかも機械的強度ならびに電気接続について従来よりも高信頼性の半導体装置を得ることができるフリップチップ実装方法を提供することを目的とする。 In addition, in a high temperature and high humidity environment, moisture is likely to enter the electrical connection portion between the wiring substrate 50 and the semiconductor chip 51 and has low reliability.
An object of the present invention is to provide a flip chip mounting method capable of forming irregularities having a stable shape in the fillet portion and obtaining a semiconductor device having higher mechanical reliability and electrical connection than before. With the goal.

本発明のフリップチップ実装方法は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂（絶縁性樹脂）を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸部とを接合することを特徴とする。   In the flip chip mounting method of the present invention, a thermosetting underfill resin is interposed between a semiconductor chip and a wiring board to flip chip mount the semiconductor chip on the wiring board, and the semiconductor chip is placed on the wiring board. When bonding the covering container, when the semiconductor chip positioned and disposed with a thermosetting underfill resin (insulating resin) sandwiched between the wiring substrate and the semiconductor chip is pressurized and heated with a crimping tool An uneven portion is formed on the surface of the underfill resin that protrudes around the semiconductor chip, and the inner surface of the container covering the semiconductor chip and the uneven portion on the surface of the underfill resin are joined.

また、前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記フィルムの表面に形成されている凹凸形状を転写して前記凹凸部を形成することを特徴とする。   In addition, by pressing the crimping tool through the film around the semiconductor chip and the semiconductor chip, the uneven shape formed on the surface of the film is transferred to the surface of the underfill resin protruding around the semiconductor chip. Then, the uneven portion is formed.

また、前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記圧着ツールの表面に形成されている凹凸形状を転写して前記凹凸部を形成することを特徴とする。   Further, by pressing the crimping tool around the semiconductor chip and the semiconductor chip through a film, an uneven shape formed on the surface of the crimping tool is formed on the surface of the underfill resin that protrudes around the semiconductor chip. The concavo-convex portion is formed by transfer.

また、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、前記配線基板と前記配線基板の上にフリップチップ実装された前記半導体チップの上に成形型をセットしてキャビティを形成し、前記キャビティに樹脂を充填し硬化させて前記容器を成形することを特徴とする。   Further, when the semiconductor chip positioned and disposed with a thermosetting underfill resin sandwiched between the wiring board and the semiconductor chip is pressed and heated with a crimping tool, the underflow protruding around the semiconductor chip Form a concavo-convex portion on the surface of the fill resin, set a mold on the wiring board and the semiconductor chip flip-chip mounted on the wiring board to form a cavity, fill the cavity with resin, and cure And forming the container.

本発明のフリップチップ実装装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持され前記半導体チップの側の面に凹凸形状が形成されたフィルムと、前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧する圧着ツールと、前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型とを設けたことを特徴とする。   The flip chip mounting apparatus of the present invention flip-chip mounts a semiconductor chip on a wiring board by interposing a thermosetting underfill resin between the semiconductor chip and the wiring board, and the semiconductor chip is placed on the wiring board. A flip chip mounting apparatus for joining a container to be covered, wherein the semiconductor chip is supported at an upper position of the semiconductor chip positioned and disposed with a thermosetting underfill resin interposed between the wiring board and the semiconductor chip. A film having a concavo-convex shape formed on the surface thereof, a crimping tool that presses the semiconductor chip and the underfill resin protruding to the periphery to the wiring substrate side through the film, and the wiring substrate. And a mold for forming a cavity over the semiconductor chip flip-chip mounted on the wiring board. Characterized in that was.

本発明のフリップチップ実装装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持されたフィルムと、前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧するとともに前記半導体チップの側の面に凹凸形状が形成された圧着ツールと、前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型とを設けたことを特徴とする。   The flip chip mounting apparatus of the present invention flip-chip mounts a semiconductor chip on a wiring board by interposing a thermosetting underfill resin between the semiconductor chip and the wiring board, and the semiconductor chip is placed on the wiring board. A flip chip mounting apparatus for bonding a container to be covered, the film being supported at an upper position of the semiconductor chip positioned and disposed with a thermosetting underfill resin interposed between the wiring substrate and the semiconductor chip; Pressing the underfill resin protruding to the periphery of the semiconductor chip with heating to the wiring substrate side through the film and a crimping tool having a concavo-convex shape formed on the surface of the semiconductor chip; and A circuit board and a semiconductor chip flip-chip mounted on the wiring board are formed on the wiring board to form a cavity. Characterized by providing a mold.

この構成によると、半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に凹凸部を形成するだけでなく、前記半導体チップを覆う容器を取り付けて、前記容器の内面とアンダーフィル樹脂表面の前記凹凸部とを接合するので、電気的かつ機械的な接続信頼性の高い半導体装置を提供できる。   According to this configuration, not only the uneven portion is formed on the surface of the underfill resin that protrudes around the semiconductor chip, but also the container that covers the semiconductor chip is attached, and the uneven portion on the inner surface of the container and the surface of the underfill resin Therefore, a semiconductor device with high electrical and mechanical connection reliability can be provided.

また、前記フィルムまたは前記圧着ツールの表面に形成されている凹凸形状を前記アンダーフィル樹脂に転写して前記凹凸部を形成するので、前記アンダーフィル樹脂に形成された凹凸部が安定している。   Moreover, since the uneven | corrugated shape currently formed in the surface of the said film or the said crimping | compression-bonding tool is transcribe | transferred to the said underfill resin, and the said uneven | corrugated | grooved part is formed, the uneven | corrugated | grooved part formed in the said underfill resin is stable.

（実施の形態１）
図１〜図１５は本発明の実施の形態１を示す。
図１〜図１３はフリップチップ実装の工程を示し、図１３が完成した半導体装置である。 (Embodiment 1)
1 to 15 show Embodiment 1 of the present invention.
1 to 13 show a flip chip mounting process, and FIG. 13 shows the completed semiconductor device.

先ず、図１（ａ）（ｂ）に示す前工程を説明する。
図１（ａ）に示すように半導体チップ１の電極パッド２の上には、バンプ３が設けられている。半導体チップ１の厚みは０．１５〜０．２ｍｍを使用した。バンプ３は主に金、銅、パラジウム、ニッケル、錫、アルミニウム、半田等の少なくとも１種類から形成されている。このバンプ３は公知のワイヤーボンディング法によりスタッドバンプや引きちぎりバンプが形成されてもよいし、バンプ３を形成するためのワイヤーには微量元素を添加、含有してもよい。この場合のバンプ高さは約５０μｍ、台座径は５５μｍとした。バンプ３は公知のめっき法、印刷法により形成されてもよい。 First, the pre-process shown in FIGS. 1 (a) and 1 (b) will be described.
As shown in FIG. 1A, bumps 3 are provided on the electrode pads 2 of the semiconductor chip 1. The thickness of the semiconductor chip 1 was 0.15 to 0.2 mm. The bump 3 is mainly formed from at least one of gold, copper, palladium, nickel, tin, aluminum, solder and the like. The bump 3 may be formed with a stud bump or a tear bump by a known wire bonding method, and a trace element may be added to and contained in the wire for forming the bump 3. In this case, the bump height was about 50 μm and the base diameter was 55 μm. The bump 3 may be formed by a known plating method or printing method.

厚みが０．２〜０．４ｍｍの配線基板４は、ガラスエポキシ基板（アラミド基板、シリコン基板、シリコンインターポーザでもよい）で、上面には銅（ニッケル＋Ａｕメッキしてもよい）の端子電極５が形成されている。配線基板４と端子電極５の上には、半導体チップ１よりも必要に応じて若干大きな寸法にてカットされたアンダーフィル樹脂としての絶縁性樹脂６が貼り付けられている。ここでは、１８０℃で硬化するエポキシ樹脂を絶縁性樹脂６として用いた。   The wiring substrate 4 having a thickness of 0.2 to 0.4 mm is a glass epoxy substrate (which may be an aramid substrate, a silicon substrate, or a silicon interposer), and a terminal electrode 5 made of copper (may be nickel + Au plated) is provided on the upper surface. Is formed. On the wiring substrate 4 and the terminal electrode 5, an insulating resin 6 is attached as an underfill resin that is cut to a size slightly larger than that of the semiconductor chip 1 as necessary. Here, an epoxy resin cured at 180 ° C. was used as the insulating resin 6.

半導体チップ１は図１（ｂ）に示すように搭載ツール７で吸着し、配線基板４の上の端子電極５の所望の位置に、半導体チップ１のバンプ３が各相対応する端子電極５の上に重なり合うように搭載される。この時点で、バンプ３は絶縁性樹脂６に突き刺さった状態である。一部のバンプ３は絶縁性樹脂６を貫通し、端子電極５に当たって変形している。位置決め荷重は、１バンプ当たり１０ｇ程度である。搭載ツール７は内蔵するヒータにより加熱してもよいが樹脂を１００％硬化させてはいけない。搭載ツール７は半導体チップ１を搭載した後に離脱させる。   The semiconductor chip 1 is attracted by the mounting tool 7 as shown in FIG. 1B, and the bumps 3 of the semiconductor chip 1 correspond to the respective terminal electrodes 5 corresponding to the respective phases at the desired positions of the terminal electrodes 5 on the wiring board 4. It is mounted so as to overlap. At this time, the bump 3 is in a state of being pierced into the insulating resin 6. Some of the bumps 3 penetrate the insulating resin 6 and are deformed by hitting the terminal electrodes 5. The positioning load is about 10 g per bump. The mounting tool 7 may be heated by a built-in heater, but the resin should not be cured 100%. The mounting tool 7 is detached after mounting the semiconductor chip 1.

なお、絶縁性樹脂６は、配線基板４の上に粘着して貼り付けられるように、あらかじめ、５０〜８０℃程度の温度で配線基板４を加熱しておいてもよいし、貼り付け装置のツール（図示せず）が加熱されるようになっていてもよい。貼り付け荷重は、５〜１０ｋｇｆ／ｃｍ２。この絶縁性樹脂６の厚みは５０μｍのものを使用した。絶縁性樹脂６が保護用セパレータ（図示せず）と２層になっていれば、それを剥がす。絶縁性樹脂６の絶縁性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド、また、絶縁性熱可塑性樹脂では、ポリフェニレンサルファイド（ＰＰＳ）、ポリカーボネイト、変性ポリフェニレンオキサイド（ＰＰＯ）、または、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものなどが使用できる。無機フィラー量は５０ｗｔ％のものを使用した。フィラー量は半導体チップ１と配線基板４との熱膨張、反りにより発生する応力から決定する。また、吸湿リフロー試験や湿中バイアス試験等による耐湿密着性による信頼性で決定する。また、絶縁性樹脂６は、リフロー耐熱性（２６５℃１０秒間）を有することが好ましい。 The insulating resin 6 may be heated in advance at a temperature of about 50 to 80 ° C. so that the insulating resin 6 can be adhered and pasted onto the wiring board 4. A tool (not shown) may be heated. The pasting load is 5 to 10 kgf / cm 2 . The insulating resin 6 having a thickness of 50 μm was used. If the insulating resin 6 has two layers with a protective separator (not shown), it is peeled off. The insulating resin 6 may be, for example, an epoxy resin, a phenol resin, a polyimide, or an insulating thermoplastic resin such as polyphenylene sulfide (PPS), polycarbonate, modified polyphenylene oxide (PPO), or these insulating materials. A mixture of a thermosetting resin and an insulating thermoplastic resin can be used. The amount of inorganic filler used was 50 wt%. The amount of filler is determined from the stress generated by thermal expansion and warpage between the semiconductor chip 1 and the wiring substrate 4. Moreover, it determines with the reliability by moisture-resistant adhesiveness by a moisture absorption reflow test, a humidity bias test, etc. The insulating resin 6 preferably has reflow heat resistance (265 ° C. for 10 seconds).

次に、後工程では図１（ｂ）の実装状態の半導体チップ１の上に図２〜図７に示す圧着ツール８を用いて、フィルム１３を押し付けて絶縁性樹脂６のフィレットの成形が行われる。圧着ツール８は、押圧部９とこの押圧部９の下面にネジ１１によって交換自在に取り付けられた枠体１０とで構成されている。枠体１０の材質は、熱硬化性のエポキシ樹脂、フェノール樹脂や、ポリイミド、シリコーン、または、テフロン、さらに、ゴム系樹脂でもよく、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものでも良い。   Next, in the subsequent process, the film 13 is pressed onto the semiconductor chip 1 mounted in FIG. 1B using the crimping tool 8 shown in FIGS. 2 to 7 to form a fillet of the insulating resin 6. Is called. The crimping tool 8 includes a pressing portion 9 and a frame body 10 attached to the lower surface of the pressing portion 9 by screws 11 so as to be exchangeable. The material of the frame 10 may be a thermosetting epoxy resin, a phenol resin, polyimide, silicone, Teflon, or a rubber-based resin. These are a mixture of an insulating thermosetting resin and an insulating thermoplastic resin. What you did is fine.

図２（ａ）では、圧着ツール８とステージ１５の間に、支持治具１２ａ，１２ｂの間に架張したフィルム１３が設けられており、フィルム１３の下方位置のステージ１５の上に、図１（ｂ）の実装状態の半導体チップ１がセットされている。フィルム１３の大きさは縦横とも半導体チップ１よりも大きい。フィルム１３は、耐熱性（ＮＣＦ硬化温度）を有するフィルムが望ましい。フィルム１３の材質は、例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂、シリコーンゴム、これらの２層構造等の耐熱性熱可塑フィルムが好ましい。ここではフィルム１３の厚みは２０〜３０μｍ程度のものを使用した。フィルム１３の下面には凹凸形状１３ａが形成されている。その拡大図を図１４に示す。具体的には、フィルム１３の製造時に波状凹部型ローラーで加熱プレスしながら０．５ｍｍ幅、０．５ｍｍ厚の１ｍｍピッチで約３ｍｍ程度の波状パターンが形成されている。   In FIG. 2A, a film 13 stretched between the support jigs 12 a and 12 b is provided between the crimping tool 8 and the stage 15, and the figure is placed on the stage 15 below the film 13. The semiconductor chip 1 in the mounted state 1 (b) is set. The size of the film 13 is larger than the semiconductor chip 1 both vertically and horizontally. The film 13 is preferably a film having heat resistance (NCF curing temperature). The material of the film 13 is preferably a heat-resistant thermoplastic film such as polyimide, polyphenylene sulfide, fluororesin, silicone rubber, or a two-layer structure thereof. Here, the film 13 has a thickness of about 20 to 30 μm. An uneven shape 13 a is formed on the lower surface of the film 13. The enlarged view is shown in FIG. Specifically, a wave-like pattern of about 3 mm is formed with a 1 mm pitch of 0.5 mm width and 0.5 mm thickness while being heated and pressed with a wave-like concave roller during manufacture of the film 13.

図３では、ステージ１５に向かって支持治具１２ａ，１２ｂを降下させて当接させ、支持治具１２ａ，１２ｂによるフィルム１３の保持を緩めて、フィルム１３が半導体チップ１のほぼ上部に配置され、かつ、半導体チップ１の周囲にはみ出て貼り付けられている絶縁性樹脂６のほぼ上部に配置される。   In FIG. 3, the support jigs 12 a and 12 b are lowered and brought into contact with the stage 15 to loosen the holding of the film 13 by the support jigs 12 a and 12 b, and the film 13 is disposed almost on the semiconductor chip 1. In addition, the insulating resin 6 is disposed almost at the top of the semiconductor chip 1 that sticks out of the periphery of the semiconductor chip 1.

図４では、ステージ１５に向かって圧着ツール８をさらに降下させて枠体１０を半導体チップ１の上に被せ、半導体チップ１の上面と絶縁性樹脂６のフィレットの部分を、フィルム１３を介して加熱しながら押圧する。   In FIG. 4, the crimping tool 8 is further lowered toward the stage 15 to cover the frame body 10 on the semiconductor chip 1, and the upper surface of the semiconductor chip 1 and the fillet portion of the insulating resin 6 are interposed via the film 13. Press while heating.

なお、フィルム１３は配線基板４もしくはステージ１５側から吸着等で絶縁性樹脂６の上部に誘導配置されてもよい。
次に図５に示すように、圧着ツール８は、フィルム１３を介して半導体チップ１を配線基板４に加熱しながら更に押圧するとともに、半導体チップ１からはみ出た絶縁性樹脂６にフィルム１３を介して枠体１０が押し当てられて加熱加圧される。 The film 13 may be guided and disposed on the insulating resin 6 by suction or the like from the wiring board 4 or the stage 15 side.
Next, as shown in FIG. 5, the crimping tool 8 further presses the semiconductor chip 1 against the wiring substrate 4 while heating the film 13 through the film 13, and the insulating resin 6 protruding from the semiconductor chip 1 through the film 13. The frame body 10 is pressed and heated and pressurized.

次に、図６に示すように、圧着ツール８は、半導体チップ１のバンプ３を徐々に変形させながら、加圧をつづけ、同時に、枠体１０もまたフィルム１３越しに半導体チップ１からはみ出ている絶縁性樹脂６を加圧し続ける。   Next, as shown in FIG. 6, the crimping tool 8 continues to apply pressure while gradually deforming the bumps 3 of the semiconductor chip 1, and at the same time, the frame 10 also protrudes from the semiconductor chip 1 through the film 13. Continue to pressurize the insulating resin 6.

圧着ツール８で荷重を加えることによって、バンプ３のすべてが絶縁性樹脂６を突き破り、配線基板４の端子電極５に接触しながら変形していく。
次に、図７に示すように、圧着ツール８で半導体チップ１のバンプ３の高さを所望の値にし、絶縁性樹脂６を硬化する。これによって、半導体チップ１の端からはみ出ている絶縁性樹脂６にフィルム１３の凹凸形状１３ａが転写されて、絶縁性樹脂６に凹凸形状１６ａが形成される。 By applying a load with the crimping tool 8, all of the bumps 3 break through the insulating resin 6 and are deformed while being in contact with the terminal electrodes 5 of the wiring board 4.
Next, as shown in FIG. 7, the height of the bump 3 of the semiconductor chip 1 is set to a desired value with the crimping tool 8, and the insulating resin 6 is cured. As a result, the uneven shape 13 a of the film 13 is transferred to the insulating resin 6 protruding from the end of the semiconductor chip 1, and the uneven shape 16 a is formed in the insulating resin 6.

このときのバンプ変形荷重は１バンプ当たり５０ｇ程度である。バンプ３のサイズによって荷重をコントロールするが、この場合、バンプ高さは２５μｍｔとした。また、必要に応じて、ステージ１５を加熱したり、冷却して、絶縁性樹脂６にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。   The bump deformation load at this time is about 50 g per bump. The load is controlled according to the size of the bump 3. In this case, the bump height is set to 25 μmt. Further, if necessary, the stage 15 may be heated or cooled to control the internal pressure applied to the insulating resin 6 and suppress the generation of voids.

最後に、図７に示すように、圧着ツール８および支持治具１２ａ，１２ｂを解除してフリップチップ実装体が得られた。この上に、図８〜図１１の工程で容器４０を形成する。
図８では、図７のフリップチップ実装体を基板固定ステージ２７の所望位置に設置し、トランスファーモールド金型２６をフリップチップ実装体の上方から被せる。 Finally, as shown in FIG. 7, the crimping tool 8 and the supporting jigs 12a and 12b were released to obtain a flip chip mounting body. On top of this, the container 40 is formed by the steps of FIGS.
In FIG. 8, the flip chip mounting body of FIG. 7 is placed at a desired position of the substrate fixing stage 27, and the transfer mold 26 is covered from above the flip chip mounting body.

次に、図９に示すように、モールド樹脂３０をトランスファーモールド金型２６のゲート２８部分から圧力シリンダ２９で押しながら加熱注入する。
次に、図１０に示すように、モールド樹脂３０でフリップチップ実装体の半導体チップ１とフィレット凹凸部１６を含めてキャビティ２６Ａに完全に充填される。 Next, as shown in FIG. 9, the mold resin 30 is heated and injected from the gate 28 portion of the transfer mold 26 while being pushed by the pressure cylinder 29.
Next, as shown in FIG. 10, the cavity 26 </ b> A is completely filled with the mold resin 30 including the semiconductor chip 1 of the flip chip mounting body and the fillet uneven portion 16.

次に、図１１に示すように、圧力シリンダ２９を開放し、トランスファーモールド金型２６を解除して取り外す。
次に、図１２に示すように、モールドされたフリップチップ実装体をダイシングテープ３２で固定し、ダイシング装置にセットし、ブレード４１で所望のサイズにカットする。 Next, as shown in FIG. 11, the pressure cylinder 29 is opened, and the transfer mold 26 is released and removed.
Next, as shown in FIG. 12, the molded flip chip mounting body is fixed with a dicing tape 32, set in a dicing apparatus, and cut into a desired size with a blade 41.

なお、モールドされたフリップチップ実装体はレーザーによるダイシングでもよい。その場合は、実装体は基板吸着固定治具に固定される。
このようにして図１３に示した、モールドされた半導体装置３３が完成する。 The molded flip chip mounting body may be laser dicing. In that case, the mounting body is fixed to the substrate suction fixing jig.
In this way, the molded semiconductor device 33 shown in FIG. 13 is completed.

この実施の形態１のフリップチップ実装方法によると、フィルム１３の凹凸形状１３ａを絶縁性樹脂６に転写して、図１５に示すようにばらつきのない均一な凹凸形状１６ａを形成することができる。さらに、モールド成形された容器４０の内面が絶縁性樹脂６の凹凸形状１６ａには入り込んで接合されることによって、両者の接触面積が大きく、アンカー（投錨）効果によって容器４０との接着強度を高めることができる。   According to the flip chip mounting method of the first embodiment, the uneven shape 13a of the film 13 can be transferred to the insulating resin 6 to form a uniform uneven shape 16a having no variation as shown in FIG. Furthermore, when the inner surface of the molded container 40 enters and is joined to the concavo-convex shape 16a of the insulating resin 6, the contact area between the two is large, and the adhesive strength with the container 40 is enhanced by an anchor (throwing) effect. be able to.

また、絶縁性樹脂６はフィルム１３を介して圧着ツール８によって加圧成型硬化されるため、ボイドの発生も抑えることができる。容器４０を接合したことによって、高温多湿の使用環境下において、配線基板４と半導体チップ１との電気接続個所に水分が侵入しにくい信頼性の高いものである。   Further, since the insulating resin 6 is pressure-molded and cured by the pressure bonding tool 8 through the film 13, generation of voids can be suppressed. By joining the container 40, it is highly reliable that moisture does not easily enter the electrical connection portion between the wiring substrate 4 and the semiconductor chip 1 in a high-temperature and high-humidity environment.

また、絶縁性樹脂６の内部への吸湿が少ないためリフロー時に水分が加熱されて膨張することが少なく、容器４０と絶縁性樹脂６の界面が剥離したりすることが極めて少なく、半導体チップ１のバンプ３と端子電極５との間に作用する引っ張りの応力を小さくすることができ、電気接続の信頼性が向上する。   In addition, since moisture absorption into the insulating resin 6 is small, moisture is hardly heated and expanded during reflow, and the interface between the container 40 and the insulating resin 6 is hardly peeled off. The tensile stress acting between the bump 3 and the terminal electrode 5 can be reduced, and the reliability of electrical connection is improved.

なお、本実施の形態１での圧着ツール８は、フィルム１３を介して半導体チップ１に熱を伝え、さらに、絶縁性樹脂６の硬化温度を１８０℃になるようにするため、２１０℃に設定した。   The crimping tool 8 according to the first embodiment transmits heat to the semiconductor chip 1 through the film 13 and further sets the insulating resin 6 to 210 ° C. so that the curing temperature of the insulating resin 6 becomes 180 ° C. did.

また、今回は、コンスタントヒートタイプを使用したが、セラミック高速昇温タイプのものを使用してもよい。
（実施の形態２）
図１６と図１７は実施の形態２を示す。 In addition, although the constant heat type is used this time, a ceramic high-speed heating type may be used.
(Embodiment 2)
16 and 17 show the second embodiment.

実施の形態１ではフィルム１３の半導体チップ１の側の面に図１４に示す波状パターンの凹凸形状１３ａを形成したものを使用したが、この実施の形態２ではフィルム１３の半導体チップ１の側の面に図１６に示す波状パターンの凹凸形状１３ｂを形成したものを使用した点だけが異なっている。具体的には、フィルム１３の製造時にローラーで加熱プレスしながらメッシュ状パターン凹凸を形成している。図１７は絶縁性樹脂６のフィレット部に形成された凹凸部１６ｂを示している。その他は実施の形態１と同じである。   In the first embodiment, the surface of the film 13 on the side of the semiconductor chip 1 having the corrugated pattern 13a shown in FIG. 14 is used. In the second embodiment, the film 13 on the side of the semiconductor chip 1 is used. The only difference is that a surface having a corrugated pattern 13b having a wavy pattern shown in FIG. 16 is used. Specifically, the mesh pattern irregularities are formed while heating and pressing with a roller when the film 13 is manufactured. FIG. 17 shows the concavo-convex portion 16 b formed in the fillet portion of the insulating resin 6. The rest is the same as in the first embodiment.

（実施の形態３）
図１８は実施の形態３を示す。
実施の形態１，実施の形態２ではフィルム１３に凹凸形状１３ａまたは１３ｂを形成したものを使用し、これを転写して絶縁性樹脂６のフィレット部に凹凸部１６ａまたは１６ｂを形成したが、この実施の形態３では圧着ツール８の枠体１０の表面に凹凸部１０ａを形成し、枠体１０の表面に凹凸部１０ａを絶縁性樹脂６のフィレット部に転写して凹凸部を形成している点だけが異なっている。仕上がり形状は図１３と同じである。この実施の形態３の場合、フィルム１３の半導体チップ１の側の面には凹凸形状１３ａは形成されていない、両面がフラットなフィルムを使用している。 (Embodiment 3)
FIG. 18 shows a third embodiment.
In the first and second embodiments, the film 13 having the concavo-convex shape 13a or 13b is used, and this is transferred to form the concavo-convex portion 16a or 16b in the fillet portion of the insulating resin 6. In the third embodiment, the uneven portion 10 a is formed on the surface of the frame body 10 of the crimping tool 8, and the uneven portion is formed by transferring the uneven portion 10 a to the fillet portion of the insulating resin 6 on the surface of the frame body 10. Only the point is different. The finished shape is the same as in FIG. In the case of this Embodiment 3, the uneven | corrugated shape 13a is not formed in the surface at the side of the semiconductor chip 1 of the film 13, The film with which both surfaces are flat is used.

圧着ツール８に凹凸部１０ａを形成したものを使用するこの実施の形態は、実施の形態１や実施の形態２のようにフィルム１３に凹凸形状を付けて転写する場合に比べて、枠体１０を交換して転写形状を変更することが容易であって、フィルムの加工費コストより安く実現できる。   This embodiment using the crimping tool 8 with the concavo-convex portion 10a is compared to the case where the concavo-convex shape is transferred to the film 13 as in the first embodiment or the second embodiment. It is easy to change the transfer shape by exchanging the film, and it can be realized at a lower cost than the film processing cost.

（実施の形態４）
図１９は実施の形態４で使用する圧着ツール８を示している。
実施の形態３では、枠体１０の表面に波形パターンの凹凸部を形成していたが、図１９ではメッシュ状パターンの凹凸部１０ｂを形成している点だけが実施の形態３とは異なっている。仕上がり形状は図１３と同じである。絶縁性樹脂６のフィレット部に形成された凹凸部１６ｂは図１７と同じである。フィルム１３の半導体チップ１の側の面には凹凸形状１３ａは形成されていない、両面がフラットなフィルムを使用している。 (Embodiment 4)
FIG. 19 shows the crimping tool 8 used in the fourth embodiment.
In the third embodiment, the corrugated pattern irregularities are formed on the surface of the frame 10, but in FIG. 19, the only difference is that the mesh pattern irregularities 10b are formed. Yes. The finished shape is the same as in FIG. The uneven part 16b formed in the fillet part of the insulating resin 6 is the same as FIG. On the surface of the film 13 on the side of the semiconductor chip 1, a film having no uneven shape 13 a and flat on both sides is used.

（実施の形態５）
図２０は実施の形態５で使用する圧着ツール８を示している。
図２０では枠体１０の表面に、階段の幅の長さが片側０．５ｍｍ幅、階段の段の高さが０．５ｍｍ厚の間隔で階段状パターンの凹凸部１０ｃが形成されている。その他は実施の形態４と同じである。フィルム１３の半導体チップ１の側の面には凹凸形状１３ａは形成されていない、両面がフラットなフィルムを使用している。 (Embodiment 5)
FIG. 20 shows the crimping tool 8 used in the fifth embodiment.
In FIG. 20, uneven portions 10 c having a staircase pattern are formed on the surface of the frame 10 at intervals of a staircase width of 0.5 mm on one side and a staircase step height of 0.5 mm. The rest is the same as in the fourth embodiment. On the surface of the film 13 on the side of the semiconductor chip 1, a film having no uneven shape 13 a and flat on both sides is used.

（実施の形態６）
図２１は実施の形態６で使用する圧着ツール８を示している。
実施の形態６では枠体１０の表面の階段状パターンの方向が周方向になっている点だけが実施の形態５とは異なっている。具体的には、滑り台状であって、上階段の幅の長さが片側０．５ｍｍ幅、階段の段の高さが０．５ｍｍ厚の間隔で階段状パターンの凹凸部１０ｄが形成されている。 (Embodiment 6)
FIG. 21 shows the crimping tool 8 used in the sixth embodiment.
The sixth embodiment is different from the fifth embodiment only in that the direction of the stepped pattern on the surface of the frame 10 is the circumferential direction. Specifically, the uneven portion 10d of the staircase pattern is formed at intervals such that the upper staircase is 0.5 mm wide on one side and the height of the staircase step is 0.5 mm thick. Yes.

なお、圧着ツール８の凹凸部は、半導体チップ１の周辺からはみ出した絶縁性樹脂６を加圧時に弾性変形するため、加圧方向の凹凸間隔は０．５ｍｍ以上であってもよい。また、滑り台堀凹部は下部に向かって広く浅くなっていてもよい。その他は実施の形態５と同じである。   In addition, since the uneven | corrugated | grooved part of the crimping | compression-bonding tool 8 elastically deforms the insulating resin 6 which protruded from the periphery of the semiconductor chip 1 at the time of pressurization, the uneven | corrugated space | interval of a pressurization direction may be 0.5 mm or more. Moreover, the slide moat recess may be wide and shallow toward the lower part. The rest is the same as in the fifth embodiment.

（実施の形態７）
図２０によって絶縁性樹脂６のフィレット部に形成される凹凸部は、配線基板４と並行に延びる溝が上下方向に一定間隔で積み上げられた形状で、下の溝と上の溝とは繋がっていなかったが、枠体１０の表面に枠体１０の下端開口部から枠体１０の奥に向かって延びる単数または複数の螺旋状の凸部を形成し、これを絶縁性樹脂６のフィレット部に転写して構成することもできる。 (Embodiment 7)
The concave and convex portions formed on the fillet portion of the insulating resin 6 in FIG. 20 are formed by grooves extending in parallel with the wiring board 4 being stacked at regular intervals in the vertical direction, and the lower groove and the upper groove are connected. However, one or a plurality of spiral protrusions extending from the lower end opening of the frame 10 toward the back of the frame 10 are formed on the surface of the frame 10, and this is used as a fillet portion of the insulating resin 6. It can also be constructed by transcription.

具体的には、螺旋の切り溝の深さ（長さ）が０．５ｍｍであって、螺旋間隔は０．５ｍｍ厚の間隔で螺旋状パターンが形成されている。
なお、圧着ツール８の凹凸部は、半導体チップ１の周辺からはみ出した絶縁性樹脂６を加圧時に弾性変形するため、加圧方向の螺旋溝間隔は０．５ｍｍ以上であってもよい。その他は実施の形態５と同じである。 Specifically, the spiral groove has a depth (length) of 0.5 mm, and a spiral pattern is formed at intervals of 0.5 mm.
In addition, since the uneven | corrugated | grooved part of the crimping | compression-bonding tool 8 elastically deforms the insulating resin 6 which protruded from the periphery of the semiconductor chip 1 at the time of pressurization, the spiral groove space | interval of a pressurization direction may be 0.5 mm or more. The rest is the same as in the fifth embodiment.

上記の各実施の形態では、絶縁性樹脂６を使用したが、この絶縁性樹脂６に替えて異方性導電膜（ＡＣＦ）を用いてもよく、さらに異方性導電膜に含まれる導電粒子（図示せず）として、ニッケル粉に金メッキを施したものを用いることにより、端子電極５とバンプ３との間での接続抵抗値を低下せしめることができて良好な接続信頼性が得られる。さらに、導電粒子は樹脂ボールにニッケルや金メッキを施した粒子を使ってもよい。さらに、導電粒子は、半田等の微粒子を使用することによって、端子電極５とバンプ３との間での接触状態の接続から、合金状態の接続を得ることもでき、さらに接続信頼性を向上させることができる。   In each of the above embodiments, the insulating resin 6 is used. However, an anisotropic conductive film (ACF) may be used instead of the insulating resin 6, and conductive particles contained in the anisotropic conductive film. By using a nickel powder plated with gold as (not shown), the connection resistance value between the terminal electrode 5 and the bump 3 can be lowered, and good connection reliability can be obtained. Furthermore, the conductive particles may be particles obtained by applying nickel or gold plating to resin balls. Furthermore, the conductive particles can be obtained in an alloy state from the contact state connection between the terminal electrode 5 and the bump 3 by using fine particles such as solder, and further improve the connection reliability. be able to.

以上述べたように本発明のフリップチップ実装方法によれば、短リードタイムで生産性の高い、高信頼性の半導体装置を製造することができる。   As described above, according to the flip chip mounting method of the present invention, a highly reliable semiconductor device with a short lead time and high productivity can be manufactured.

本発明は、配線基板に半導体チップがフリップチップ実装された小型薄型の半導体装置等の高性能化に寄与できる。   INDUSTRIAL APPLICABILITY The present invention can contribute to high performance of a small and thin semiconductor device in which a semiconductor chip is flip-chip mounted on a wiring board.

本発明の実施の形態１のフリップチップ実装工程の断面図Sectional drawing of the flip chip mounting process of Embodiment 1 of this invention 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態のフリップチップ実装工程の断面図Sectional view of flip chip mounting process of the embodiment 同実施の形態の完成した半導体装置の断面図Sectional view of the completed semiconductor device of the embodiment 同実施の形態のフィルムの平面図Plan view of the film of the same embodiment 同実施の形態の容器を被せる前のフリップチップ実装の正面図Front view of flip chip mounting before covering the container of the same embodiment 本発明の実施の形態２のフィルムの平面図The top view of the film of Embodiment 2 of this invention 同実施の形態の容器を被せる前のフリップチップ実装の正面図Front view of flip chip mounting before covering the container of the same embodiment 本発明の実施の形態３のフリップチップ実装装置の断面図Sectional drawing of the flip-chip mounting apparatus of Embodiment 3 of this invention 本発明の実施の形態４のフリップチップ実装装置で使用する圧着ツール８の断面図Sectional drawing of the crimping | compression-bonding tool 8 used with the flip-chip mounting apparatus of Embodiment 4 of this invention. 本発明の実施の形態５のフリップチップ実装装置で使用する圧着ツール８の断面図Sectional drawing of the crimping | compression-bonding tool 8 used with the flip chip mounting apparatus of Embodiment 5 of this invention 本発明の実施の形態６のフリップチップ実装装置で使用する圧着ツール８の断面図Sectional drawing of the crimping | compression-bonding tool 8 used with the flip chip mounting apparatus of Embodiment 6 of this invention 従来例のフリップチップ実装体の断面図Cross-sectional view of conventional flip chip mounting body 別の従来例のフリップチップ実装体の断面図Cross-sectional view of another conventional flip chip mounting body

符号の説明Explanation of symbols

１ 半導体チップ
２ 電極パッド
３ バンプ
４ 配線基板
５ 端子電極
６ 絶縁性樹脂
７ 搭載ツール
８ 圧着ツール
９ 押圧部
１０ 枠体
１０ａ，１０ｂ，１０ｃ，１０ｄ，１６ａ，１６ｂ 凹凸部
１２ａ，１２ｂ 支持治具
１３ フィルム
１３ａ，１３ｂ 凹凸形状
１５ ステージ
１６ フィレット凹凸部
２６ トランスファーモールド金型
２６Ａ キャビティ
２８ ゲート
２９ 圧力シリンダ
３０ モールド樹脂
３２ ダイシングテープ
３３ 半導体装置
４０ 容器
４１ ブレード DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Electrode pad 3 Bump 4 Wiring board 5 Terminal electrode 6 Insulating resin 7 Mounting tool 8 Crimping tool 9 Press part 10 Frame body 10a, 10b, 10c, 10d, 16a, 16b Concavity and convexity part 12a, 12b Support jig 13 Films 13a, 13b Uneven shape 15 Stage 16 Fillet uneven portion 26 Transfer mold die 26A Cavity 28 Gate 29 Pressure cylinder 30 Mold resin 32 Dicing tape 33 Semiconductor device 40 Container 41 Blade

Claims (6)

熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、
前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、
前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸部とを接合する
フリップチップ実装方法。 When the thermosetting underfill resin is interposed between the semiconductor chip and the wiring board to flip-chip mount the semiconductor chip on the wiring board, and when the container covering the semiconductor chip is joined to the wiring board,
An underfill resin that protrudes around the semiconductor chip when the semiconductor chip positioned and disposed with a thermosetting underfill resin sandwiched between the wiring board and the semiconductor chip is pressed and heated with a crimping tool. Forming irregularities on the surface,
A flip chip mounting method in which an inner surface of the container covering the semiconductor chip and the uneven portion on the surface of an underfill resin are joined. 前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記フィルムの表面に形成されている凹凸形状を転写して前記凹凸部を形成する
請求項１記載のフリップチップ実装方法。 Pressing the crimping tool through the film around the semiconductor chip and the semiconductor chip, the uneven shape formed on the surface of the film is transferred to the surface of the underfill resin protruding around the semiconductor chip. The flip chip mounting method according to claim 1, wherein the uneven portion is formed. 前記半導体チップと前記半導体チップの周囲に、フィルムを介して前記圧着ツールを押し付けて、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に前記圧着ツールの表面に形成されている凹凸形状を転写して前記凹凸部を形成する
請求項１記載のフリップチップ実装方法。 The pressing tool is pressed around the semiconductor chip and the semiconductor chip through a film, and the uneven shape formed on the surface of the pressing tool is transferred to the surface of the underfill resin that protrudes around the semiconductor chip. The flip chip mounting method according to claim 1, wherein the uneven portion is formed. 配線基板と半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱するときに、前記半導体チップの周囲にはみ出したアンダーフィル樹脂表面に凹凸部を形成し、
前記配線基板と前記配線基板の上にフリップチップ実装された前記半導体チップの上に成形型をセットしてキャビティを形成し、
前記キャビティに樹脂を充填し硬化させて前記容器を成形する
フリップチップ実装方法。 When the semiconductor chip positioned and disposed with a thermosetting underfill resin sandwiched between the wiring board and the semiconductor chip is pressed and heated with a crimping tool, the underfill resin surface that protrudes around the semiconductor chip is applied. Forming irregularities,
A cavity is formed by setting a molding die on the wiring chip and the semiconductor chip flip-chip mounted on the wiring board,
A flip chip mounting method in which the cavity is filled with a resin and cured to mold the container. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、
前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持され前記半導体チップの側の面に凹凸形状が形成されたフィルムと、
前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧する圧着ツールと、
前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型と
を設けた
フリップチップ実装装置。 Flip chip mounting apparatus for flip chip mounting a semiconductor chip on a wiring substrate by interposing a thermosetting underfill resin between the semiconductor chip and the wiring substrate, and bonding a container covering the semiconductor chip on the wiring substrate Because
A film having a concavo-convex shape formed on a surface on the side of the semiconductor chip supported at an upper position of the semiconductor chip positioned and disposed with a thermosetting underfill resin interposed between the wiring board and the semiconductor chip; ,
A crimping tool that presses the semiconductor chip and the underfill resin protruding to the periphery while heating the underfill resin to the wiring board side through the film;
A flip chip mounting apparatus provided with the wiring board and a mold for forming a cavity on the semiconductor chip flip chip mounted on the wiring board. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するフリップチップ実装装置であって、
前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップの上方位置に支持されたフィルムと、
前記半導体チップと周囲にはみ出した前記アンダーフィル樹脂を前記フィルムを介して前記配線基板の側に加熱しながら押圧するとともに前記半導体チップの側の面に凹凸形状が形成された圧着ツールと、
前記配線基板と前記配線基板にフリップチップ実装された半導体チップの上に被せてキャビティを形成する成形型と
を設けた
フリップチップ実装装置。 Flip chip mounting apparatus for flip chip mounting a semiconductor chip on a wiring substrate by interposing a thermosetting underfill resin between the semiconductor chip and the wiring substrate, and bonding a container covering the semiconductor chip on the wiring substrate Because
A film supported at an upper position of the semiconductor chip positioned and disposed with a thermosetting underfill resin interposed between the wiring board and the semiconductor chip;
A pressure-bonding tool in which an uneven shape is formed on the surface of the semiconductor chip while pressing the semiconductor chip and the underfill resin protruding to the periphery while heating the wiring substrate side through the film;
A flip chip mounting apparatus provided with the wiring board and a mold for forming a cavity on the semiconductor chip flip chip mounted on the wiring board.
JP2008319040A 2008-12-16 2008-12-16 Flip chip mounting method and flip chip mounting apparatus Expired - Fee Related JP5451053B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008319040A JP5451053B2 (en) 2008-12-16 2008-12-16 Flip chip mounting method and flip chip mounting apparatus
CN2009801208771A CN102047404B (en) 2008-12-16 2009-11-06 Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
PCT/JP2009/005890 WO2010070806A1 (en) 2008-12-16 2009-11-06 Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
US13/056,462 US8895359B2 (en) 2008-12-16 2009-11-06 Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319040A JP5451053B2 (en) 2008-12-16 2008-12-16 Flip chip mounting method and flip chip mounting apparatus

Publications (2)

Publication Number Publication Date
JP2010147033A JP2010147033A (en) 2010-07-01
JP5451053B2 true JP5451053B2 (en) 2014-03-26

Family

ID=42567185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319040A Expired - Fee Related JP5451053B2 (en) 2008-12-16 2008-12-16 Flip chip mounting method and flip chip mounting apparatus

Country Status (1)

Country Link
JP (1) JP5451053B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623620A (en) * 2012-04-25 2012-08-01 嘉兴淳祥电子科技有限公司 LED (Light-Emitting Diode) encapsulation structure in light-emitting keyboard and production process thereof
JP2022139881A (en) * 2021-03-12 2022-09-26 キオクシア株式会社 Semiconductor manufacturing device

Also Published As

Publication number Publication date
JP2010147033A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
WO2010070806A1 (en) Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
US6981317B1 (en) Method and device for mounting electronic component on circuit board
JP5208205B2 (en) Flip chip mounting method, flip chip mounting apparatus, and tool protection sheet used therefor
JP5366674B2 (en) Mounting structure and mounting method
JP2001313314A (en) Semiconductor device using bump, its manufacturing method, and method for forming bump
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP3326382B2 (en) Method for manufacturing semiconductor device
KR100376336B1 (en) Semiconductor device and method for manufacturing same
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2009141267A (en) Packaging method and apparatus of electrical component
JP4594777B2 (en) Manufacturing method of multilayer electronic component
JP5451053B2 (en) Flip chip mounting method and flip chip mounting apparatus
JP4479582B2 (en) Manufacturing method of electronic component mounting body
JP2010153670A (en) Flip-chip mounting method and semiconductor device
JP3575384B2 (en) Method for manufacturing semiconductor device
JP2008210842A (en) Mounting method of electronic component with bump
JP5414336B2 (en) Electronic components
JP3923248B2 (en) Method of mounting electronic component on circuit board and circuit board
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly
JP2009246079A (en) Semiconductor package and method of manufacturing the same
JP5257218B2 (en) Semiconductor device and manufacturing method thereof
JP3914332B2 (en) Manufacturing method of semiconductor device
JP5858600B2 (en) Chip mounting method
JP2003243447A (en) Method of mounting semiconductor element
JP5845855B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees