JP2010153670A - フリップチップ実装方法と半導体装置 - Google Patents

フリップチップ実装方法と半導体装置 Download PDF

Info

Publication number
JP2010153670A
JP2010153670A JP2008331662A JP2008331662A JP2010153670A JP 2010153670 A JP2010153670 A JP 2010153670A JP 2008331662 A JP2008331662 A JP 2008331662A JP 2008331662 A JP2008331662 A JP 2008331662A JP 2010153670 A JP2010153670 A JP 2010153670A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
wiring board
flip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008331662A
Other languages
English (en)
Inventor
Yoshihiro Tomura
善広 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008331662A priority Critical patent/JP2010153670A/ja
Priority to CN2009801208771A priority patent/CN102047404B/zh
Priority to PCT/JP2009/005890 priority patent/WO2010070806A1/ja
Priority to US13/056,462 priority patent/US8895359B2/en
Publication of JP2010153670A publication Critical patent/JP2010153670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】異方性導電接着剤を使用した場合に安定した形状の凹凸をフィレットの部分に形成することができ、また高温高湿の使用環境下においても、配線基板と半導体チップとの電気的が続箇所に水分の侵入するのを防止したフリップチップ実装方法を提供する。
【解決手段】半導体チップ１の周囲のはみ出したアンダーフィル樹脂６の表面に第２の樹脂１６ｂを塗布して凹凸層１６を形成し、その上にモールド樹脂によりモールドを行い、容器を形成する。
【選択図】図９

Description

本発明は、半導体装置のフリップチップ実装方法に関する。
近年、電子機器の小型化、薄型化の要求により、裸（ベア）の半導体チップを配線基板上に直接に実装（ベアチップ実装）した半導体装置が要求されている。特に、半導体チップの回路面を配線基板上に向き合わさるようにひっくり返して実装（フリップチップ実装）された半導体装置が要求されている。
従来、フリップチップタイプの半導体装置は、図１９に示すように配線基板５０に金属バンプ電極などの内部接続端子を備えた半導体チップ５１をフリップチップ接続により搭載することにより構成されている。５２は異方導電性接着剤である。
この半導体装置では、外力が半導体チップ５１に作用した場合に、異方性導電接着剤５２が破損して、配線基板５０と半導体チップ５１との電気接続の不良が発生する。
そこで特許文献１には、図２０に示すように半導体チップ５１の外周からはみ出す異方性導電接着剤５２のフィレット部分に凹凸５３を形成することによって、異方性導電接着剤５２の機械的強度を向上させて配線基板５０と半導体チップ５１との電気接続の不良の発生を低減している。
特開２０００−２７７５６６号公報
特許文献１のフリップチップ実装方法は、異方性導電接着剤５２を加熱するプロセスをコントロールして前記凹凸５３を異方性導電接着剤５２のフィレット部分に形成しているため、凹凸形状が緩やかで、形状にばらつきがある。さらに、高温多湿の使用環境下では、配線基板５０と半導体チップ５１との電気接続個所に水分が侵入し易い信頼性の低いものである。
本発明は安定した形状の凹凸を前記フィレットの部分に形成することができ、しかも機械的強度について従来よりも高信頼性の半導体装置を得ることができるフリップチップ実装方法を提供することを目的とする。
また、本発明は安定した形状の凹凸を前記フィレットの部分に形成することができ、しかも機械的強度ならびに電気接続について従来よりも高信頼性の半導体装置を得ることができるフリップチップ実装方法を提供することを目的とする。
本発明のフリップチップ実装方法は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱して前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に、凹凸形成用の第２の樹脂を塗布して凹凸層を形成し、前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸層とを接合することを特徴とする。
好ましくは、前記第２の樹脂を、前記アンダーフィル樹脂の表面にメッシュ状、ひも状、パンチング形状の何れかに塗布する。また、前記第２の樹脂として導電性樹脂を使用する。
また、本発明のフリップチップ実装方法は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱して前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に、表面に凹凸をした金属フィルムシートまたは樹脂フィルムシートを覆い被せて凹凸層を形成し、前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸層とを接合することを特徴とする。
本発明の半導体装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合した半導体装置であって、前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面と前記容器の間に、凹凸形成用の第２の樹脂を塗布して形成された凹凸層を有していることを特徴とする。
好ましくは、前記第２の樹脂が導電性樹脂で前記配線基板の電極に接続されていることを特徴とする。
また、本発明の半導体装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合した半導体装置であって、前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面と前記容器の間に、表面に凹凸をした金属フィルムシートまたは樹脂フィルムシートを覆い被せて形成された凹凸層を有していることを特徴とする。
好ましくは、前記金属フィルムシートまたは樹脂フィルムシートが導電性で前記配線基板の電極に接続されていることを特徴とする。
この構成によると、半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に、凹凸形成用の第２の樹脂を塗布して凹凸層を形成し、前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸層とを接合するので、安定した形状の凹凸を前記フィレットの部分に形成することができ、しかも機械的強度の半導体装置を得ることができる。また、前記第２の樹脂が導電性樹脂で前記配線基板の電極に接続することによって、機械的だけでなく電気的にも信頼性の高い半導体装置を提供できる。
以下、本発明の実施の形態を図１〜図１８に基づいて説明する。
図１〜図１４はフリップチップ実装の工程を示し、図１５が完成した半導体装置である。
先ず、図１（ａ）（ｂ）に示す前工程を説明する。
図１（ａ）に示すように半導体チップ１の電極パッド２の上には、バンプ３が設けられている。半導体チップ１の厚みは０．１５〜０．２ｍｍを使用した。バンプ３は主に金、銅、パラジウム、ニッケル、錫、アルミニウム、半田等の少なくとも１種類から形成されている。このバンプ３は公知のワイヤーボンディング法によりスタッドバンプや引きちぎりバンプが形成されてもよいし、バンプ３を形成するためのワイヤーには微量元素を添加、含有してもよい。この場合のバンプ高さは約５０μｍ、台座径は５５μｍとした。バンプ３は公知のめっき法、印刷法により形成されてもよい。
厚みが０．２〜０．４ｍｍの配線基板４は、ガラスエポキシ基板（アラミド基板、シリコン基板、シリコンインターポーザでもよい）で、上面には銅（ニッケル＋Ａｕメッキしてもよい）の端子電極５が形成されている。配線基板４と端子電極５の上には、半導体チップ１よりも必要に応じて若干大きな寸法にてカットされたアンダーフィル樹脂としての絶縁性樹脂６が貼り付けられている。ここでは、１８０℃で硬化するエポキシ樹脂を絶縁性樹脂６として用いた。
図１（ｂ）に示すように搭載ツール７で半導体チップ１を吸着し、半導体チップ１のバンプ３が各相対応する端子電極５の上に重なり合うように配線基板４の上に搭載される。この時点で、バンプ３は絶縁性樹脂６に突き刺さった状態である。一部のバンプ３は絶縁性樹脂６を貫通し、端子電極５に当たって変形している。位置決め荷重は、１バンプ当たり１０ｇ程度である。搭載ツール７は内蔵するヒータにより加熱してもよいが樹脂を１００％以上硬化させてはいけない。搭載ツール７は半導体チップ１を搭載した後に離脱させる。
なお、絶縁性樹脂６は、配線基板４の上に粘着して貼り付けられるように、あらかじめ、５０〜８０℃程度の温度で配線基板４を加熱しておいてもよいし、貼り付け装置のツール（図示せず）が加熱されるようになっていてもよい。貼り付け荷重は、５〜１０ｋｇｆ／ｃｍ２程度である。
この絶縁性樹脂６の厚みは５０μｍのものを使用した。絶縁性樹脂６が保護用セパレータ（図示せず）と２層になっていれば、それを剥がす。絶縁性樹脂６の絶縁性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド、また、絶縁性熱可塑性樹脂では、ポリフェニレンサルファイド（ＰＰＳ）、ポリカーボネイト、変性ポリフェニレンオキサイド（ＰＰＯ）、または、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものなどが使用できる。無機フィラー量は５０ｗｔ％のものを使用した。フィラー量は半導体チップ１と配線基板４との熱膨張、反りにより発生する応力から決定する。また、吸湿リフロー試験や湿中バイアス試験等による耐湿密着性による信頼性で決定する。また、絶縁性樹脂６は、リフロー耐熱性（２６５℃１０秒間）を有することが好ましい。
次に後工程を説明する。
後工程では、図１（ｂ）の実装状態の半導体チップ１の上に図２（ｂ）（ｃ）に示す圧着ツール８を用いて、図６に示すようにフィルム１３を押し付けて絶縁性樹脂６のフィレットの成形が行われる。
圧着ツール８は、図２（ａ）（ｂ）に示すように押圧部９とこの押圧部９の下面にネジ１１によって交換自在に取り付けられた枠体１０とで構成されている。枠体１０の材質は、熱硬化性のエポキシ樹脂、フェノール樹脂や、ポリイミド、シリコーン、または、テフロン、さらに、ゴム系樹脂でもよく、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものでも良い。
図３（ａ）に示すように圧着ツール８とステージ１５の間に、支持治具１２ａ，１２ｂの間にフィルム１３が架張した状態で設けられており、フィルム１３の下方位置のステージ１５の上に、図１（ｂ）の実装状態の半導体チップ１がセットされている。フィルム１３の大きさは縦横とも半導体チップ１よりも大きい。フィルム１３は、耐熱性（ＮＣＦ硬化温度）を有するフィルムが望ましい。フィルム１３の材質は、例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂、シリコーンゴム、これらの２層構造等の耐熱性熱可塑フィルムが好ましい。ここではフィルム１３の厚みは２０〜３０μｍ程度のものを使用した。フィルム１３の両面は、フラットで、特にパターンは形成されていない。
図４では、ステージ１５に向かって支持治具１２ａ，１２ｂを降下させて当接させ、支持治具１２ａ，１２ｂによるフィルム１３の保持を緩めて、フィルム１３が半導体チップ１のほぼ上部に配置され、かつ、半導体チップ１の周囲にはみ出て貼り付けられている絶縁性樹脂６のほぼ上部に配置される。
図５では、ステージ１５に向かって圧着ツール８をさらに降下させて前記枠体１０を半導体チップ１の上に被せ、半導体チップ１の上面と絶縁性樹脂６のフィレットの部分を、フィルム１３を介して加熱しながら押圧する。
なお、フィルム１３は配線基板４もしくはステージ１５側から吸着等で絶縁性樹脂６の上部に誘導配置されてもよい。
次に図６に示すように、フィルム１３を介して圧着ツール８によって半導体チップ１を配線基板４に加熱しながら更に押圧するとともに、半導体チップ１からはみ出た絶縁性樹脂６にフィルム１３を介して枠体１０が押し当てられて加熱加圧する。
次に図７に示すように、圧着ツール８によって加圧をつづけ、半導体チップ１のバンプ３を除々に変形させながら、同時に、枠体１０もまたフィルム１３越しに半導体チップ１からはみ出ている絶縁性樹脂６を加圧し続ける。圧着ツール８で荷重を加えることによって、バンプ３のすべてが絶縁性樹脂６を突き破り、配線基板４の端子電極５に接触しながら変形していく。
圧着ツール８で半導体チップ１のバンプ３の高さを所望の値にし、絶縁性樹脂６を硬化する。これによって、次に図８に示すように、半導体チップ１の端からはみ出ている絶縁性樹脂６にフィルム１３のフラットな表面形状１３ａが転写される。
このときのバンプ変形荷重は１バンプ当たり５０ｇ程度である。バンプ３のサイズによって荷重をコントロールするが、この場合、バンプ高さは２５μｍｔとした。また、必要に応じて、ステージ１５を加熱したり、冷却して、絶縁性樹脂６にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
圧着ツール８および支持治具１２ａ，１２ｂを解除してフリップチップ実装体が得られる。
次に、図８の状態のフリップチップ実装体における絶縁性樹脂６のフィレット部分６ａに、図９（ａ）（ｂ）のようにして凹凸層１６を形成し硬化する。
具体的には、半導体チップからはみ出したアンダーフィル樹脂のフィレット部分６ａの少なくとも一部に、図９（ａ）（ｂ）に示すように第２の樹脂１６ｂをディスペンス１６ａによってメッシュ状に塗布していく。第２の樹脂１６ｂはチクソ性の高い樹脂にすると液垂れせず、凹凸形状が崩れないため、モールド樹脂との密着力低下を防ぐことができる。第２の樹脂１６ｂは、７００Ｐａ・ｓのエポキシ樹脂を使用した。第２の樹脂１６ｂとして導電性樹脂を使用することもできる。
ここでは、半導体チップからはみ出したフィレット部分６ａにメッシュ状に塗布したが、波状でも、螺旋状でも、アンダーフィル樹脂とモールド樹脂との接着面積が大きくなり、接着強度が増加するのであれば、パターンの形状は問わない。
フィレット部分６ａに凹凸層１６が形成されたフリップチップ実装体に対して、さらに、図１０〜図１４の工程で容器４０を形成する。
図１０では、図９のフリップチップ実装体を基板固定ステージ２７の所望位置に設置し、トランスファーモールド金型２６をフリップチップ実装体の上方から被せる。
次に図１１に示すように、モールド樹脂３０をトランスファーモールド金型２６のゲート２８の部分から圧力シリンダ２９で押しながら加熱注入する。
次に図１２に示すように、モールド樹脂３０でフリップチップ実装体の半導体チップ１と凹凸層１６を含めてキャビティ２６Ａに完全に充填される。
次に図１３に示すように、圧力シリンダ２９を開放し、トランスファーモールド金型２６を解除して取り外す。
次に図１４に示すように、モールドされたフリップチップ実装体をダイシングテープ３２で固定し、ダイシング装置にセットし、ブレード４１で所望のサイズにカットして図１５に示した、モールドされた半導体装置３３が完成する。
なお、モールドされたフリップチップ実装体はレーザーによるダイシングでもよい。その場合は、実装体は基板吸着固定治具に固定される。
この実施の形態のフリップチップ実装方法によると、ばらつきのない均一な凹凸層１６を介して、アンダーフィルとモールド樹脂が入り込んで接合され、両者の接触面積が大きく、アンカー（投錨）効果によって容器４０との接着強度を高めることができる。
また、絶縁性樹脂６はフィルム１３を介して圧着ツール８によって加圧成型硬化されるため、ボイドの発生も抑えることができる。容器４０を接合したことによって、高温多湿の使用環境下において、配線基板４と半導体チップ１との電気接続個所に水分が侵入しにくい信頼性の高いものである。
また、絶縁性樹脂６の内部への吸湿が少ないためリフロー時に水分が加熱されて膨張することが少なく、容器４０と絶縁性樹脂６の界面が剥離したりすることが極めて少なく、半導体チップ１のバンプ３と端子電極５との間に作用する引っ張りの応力を小さくすることができ、電気接続の信頼性が向上する。
なお、この実施の形態での圧着ツール８は、フィルム１３を介して半導体チップ１に熱を伝え、絶縁性樹脂６の硬化温度を１８０℃になるようにするため、２１０℃に設定した。
また、コンスタントヒートタイプを使用したが、セラミック高速昇温タイプのものを使用してもよい。
また、上記の例ではフィレット部に図９（ｂ）に示すように第２の樹脂１６ｂをメッシュ状に形成したが、これは図１６に示すように第２の樹脂１６ｂを縦方向に向かって所定間隔で滑り台状に塗布して凹凸層１６を形成しても同様である。第２の樹脂１６ｂの塗布の幅は均一であっても、上部に対して下部の幅が小さくなっていても良い。
また、上記の例ではフィレット部に第２の樹脂１６ｂをメッシュ状または滑り台状に形成したが、図１７に示すように第２の樹脂１６ｂを横方向に向かって環状に所定間隔で塗布して凹凸層１６を形成しても同様である。
また、上記の例ではフィレット部に第２の樹脂１６ｂをメッシュ状または滑り台状に形成したが、図１８に示すように第２の樹脂１６ｂを横斜め方向に向かって所定間隔で螺旋状に塗布して凹凸層１６を形成しても同様である。
上記の各実施の形態では、絶縁性樹脂６を使用したが、この絶縁性樹脂６に替えて異方性導電膜（ＡＣＦ）を用いてもよく、さらに異方性導電膜に含まれる導電粒子（図示せず）として、ニッケル粉に金メッキを施したものを用いることにより、端子電極５とバンプ３との間での接続抵抗値を低下せしめることができて良好な接続信頼性が得られる。さらに、導電粒子は樹脂ボールにニッケルや金メッキを施した粒子を使ってもよい。さらに、導電粒子は、半田等の微粒子を使用することによって、端子電極５とバンプ３との間での接触状態の接続から、合金状態の接続を得ることもでき、さらに接続信頼性を向上させることができる。
以上のように本発明のフリップチップ実装方法によれば、短リードタイムで生産性の高い、高信頼性の半導体装置を製造することができる。
上記の実施の形態では、ディスペンス塗布によって絶縁性樹脂６のフィレット部６ａに凹凸層１６を形成し、この上に容器４０を形成して容器４０と半導体チップ１との接着を機械的に信頼性を高めたが、ディスペンス塗布以外に、金属フィルムシートや樹脂フィルムシートを網状にネット加工したものを図７の半導体チップ１の上に予め覆い被せておいてから、この上に容器４０を形成することによって、アンダーフィル部のみに凹凸層１６を形成するのではなく、半導体チップ裏面にも凹凸層１６を形成することもできる。また、アンダーフィル部のみに凹凸層１６を形成する場合であれば、半導体チップ１の部分をくり抜いた金属フィルムシートや樹脂フィルムシートを図７の半導体チップ１の上に予め覆い被せておいてから、この上に容器４０を形成することによって実現できる。
また、上記の各実施の形態において、第２の樹脂１６ｂとして導電性樹脂を使用した場合、半導体チップ１の上に覆い被せる金属フィルムシートや樹脂フィルムシートに導電性のものを使用した場合には、第２の樹脂１６ｂを配線基板４のグランドなどの基準電位に接続された端子電極５に接続してグランドと接続することによって、他の信号配線の電気的信号および電位を安定化させることができる。
第２の樹脂１６ｂの具体例としては、ダムフィルエポキシ樹脂、導電性接着剤を例に挙げることができる。また、半導体チップ１の上に覆い被せる金属フィルムシートや樹脂フィルムシートとしては、メッシュ状粘着型樹脂フィルムシート、メッシュ状粘着型金属フィルムシート、メッシュ型金属箔貼りプリプレグ基板、メッシュ状織布ガラエポクロス、ひも状ガラエポクロス、メッシュ状織布有機（アラミド）耐熱クロス、ひも状織布有機（アラミド）耐熱クロス、メッシュ状金属薄膜、マスクパターンエッチング状金属薄膜などを挙げることができる。
本発明は、配線基板に半導体チップがフリップチップ実装された小型薄型の半導体装置等の高性能化に寄与できる。
本発明の実施の形態のフリップチップ実装工程の断面図 同実施の形態のフリップチップ実装工程で使用する圧着ツール８の分解図と組み立て図と底面図 同実施の形態のフリップチップ実装工程の前工程の断面図 同実施の形態のフリップチップ実装工程の前工程の断面図 同実施の形態のフリップチップ実装工程の前工程の断面図 同実施の形態のフリップチップ実装工程の前工程の断面図 同実施の形態のフリップチップ実装工程の前工程の断面図 同実施の形態のフリップチップ実装工程の前工程の断面図 同実施の形態の前工程で形成された半導体チップのフィレット部に凹凸層１６を形成する工程の説明図 同実施の形態のフリップチップ実装工程の後工程の断面図 同実施の形態のフリップチップ実装工程の後工程の断面図 同実施の形態のフリップチップ実装工程の後工程の断面図 同実施の形態のフリップチップ実装工程の後工程の断面図 同実施の形態のフリップチップ実装工程の後工程の断面図 同実施の形態の完成した半導体装置の断面図 第２の樹脂１６ｂを縦方向に向かって所定間隔で滑り台状に塗布して凹凸層１６を形成した場合の説明図 第２の樹脂１６ｂを横方向に向かって環状に塗布して凹凸層１６を形成した場合の説明図 第２の樹脂１６ｂを横斜め方向に向かって所定間隔で螺旋状に塗布して凹凸層１６を形成した場合の説明図 従来例のフリップチップ実装体の断面図 別の従来例のフリップチップ実装体の断面図
符号の説明
１ 半導体チップ
２ 電極パッド
３ バンプ
４ 配線基板
５ 端子電極
６ 絶縁性樹脂
７ 搭載ツール
８ 圧着ツール
９ 押圧部
１０ 枠体
１１ 固定ネジ
１２ 支持治具
１３ フィルム
１５ ステージ
１６ 凹凸層
２６ トランスファーモールド金型
２６Ａ キャビティ
２８ ゲート
２９ 圧力シリンダ
３０ モールド樹脂
３２ ダイシングテープ
３３ 半導体装置
４０ 容器
４１ ブレード

Claims (8)

  1. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、
    前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱して前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に、凹凸形成用の第２の樹脂を塗布して凹凸層を形成し、
    前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸層とを接合する
    フリップチップ実装方法。
  2. 前記第２の樹脂を、前記アンダーフィル樹脂の表面にメッシュ状、ひも状、パンチング形状の何れかに塗布する
    請求項１記載のフリップチップ実装方法。
  3. 前記第２の樹脂として導電性樹脂を使用する
    請求項１記載のフリップチップ実装方法。
  4. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合するに際し、
    前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを圧着ツールで加圧加熱して前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面に、表面に凹凸をした金属フィルムシートまたは樹脂フィルムシートを覆い被せて凹凸層を形成し、
    前記半導体チップを覆う前記容器の内面とアンダーフィル樹脂表面の前記凹凸層とを接合する
    フリップチップ実装方法。
  5. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合した半導体装置であって、
    前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面と前記容器の間に、凹凸形成用の第２の樹脂を塗布して形成された凹凸層を有している
    半導体装置。
  6. 前記第２の樹脂が導電性樹脂で前記配線基板の端子電極に接続されている
    請求項５記載の半導体装置。
  7. 熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するとともに、前記配線基板の上に前記半導体チップを覆う容器を接合した半導体装置であって、
    前記半導体チップの周囲にはみ出したアンダーフィル樹脂の表面と前記容器の間に、表面に凹凸をした金属フィルムシートまたは樹脂フィルムシートを覆い被せて形成された凹凸層を有している
    半導体装置。
  8. 前記金属フィルムシートまたは樹脂フィルムシートが導電性で前記配線基板の端子電極に接続されている
    請求項７記載の半導体装置。
JP2008331662A 2008-12-16 2008-12-26 フリップチップ実装方法と半導体装置 Pending JP2010153670A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008331662A JP2010153670A (ja) 2008-12-26 2008-12-26 フリップチップ実装方法と半導体装置
CN2009801208771A CN102047404B (zh) 2008-12-16 2009-11-06 半导体装置和倒装芯片安装方法及倒装芯片安装装置
PCT/JP2009/005890 WO2010070806A1 (ja) 2008-12-16 2009-11-06 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US13/056,462 US8895359B2 (en) 2008-12-16 2009-11-06 Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008331662A JP2010153670A (ja) 2008-12-26 2008-12-26 フリップチップ実装方法と半導体装置

Publications (1)

Publication Number Publication Date
JP2010153670A true JP2010153670A (ja) 2010-07-08

Family

ID=42572434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008331662A Pending JP2010153670A (ja) 2008-12-16 2008-12-26 フリップチップ実装方法と半導体装置

Country Status (1)

Country Link
JP (1) JP2010153670A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062472A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 半導体パッケージおよびその製造方法
JP2016527718A (ja) * 2013-07-16 2016-09-08 シンガポール科学技術研究庁Ａｇｅｎｃｙ ｆｏｒ Ｓｃｉｅｎｃｅ， Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｒｅｓｅａｒｃｈ チップをウェハに対し集積する方法及びその装置
US20210233887A1 (en) * 2017-06-16 2021-07-29 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062472A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 半導体パッケージおよびその製造方法
JP2016527718A (ja) * 2013-07-16 2016-09-08 シンガポール科学技術研究庁Ａｇｅｎｃｙ ｆｏｒ Ｓｃｉｅｎｃｅ， Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｒｅｓｅａｒｃｈ チップをウェハに対し集積する方法及びその装置
US20210233887A1 (en) * 2017-06-16 2021-07-29 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
US11705425B2 (en) * 2017-06-16 2023-07-18 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods

Similar Documents

Publication Publication Date Title
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US6981317B1 (en) Method and device for mounting electronic component on circuit board
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP3326382B2 (ja) 半導体装置の製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP2008192984A (ja) 半導体装置及びその製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP5414336B2 (ja) 電子部品
JP2011082404A (ja) 半導体装置の製造方法
JP2001127105A (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP3914332B2 (ja) 半導体装置の製造方法
JP3494048B2 (ja) バンプ付電子部品の実装構造および実装方法
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法
JPH1140697A (ja) 半導体装置用テープキャリア
JP2009266975A (ja) 半導体装置およびその製造方法
JP2012186511A (ja) 半導体装置の製造方法
JPH04355936A (ja) 半導体装置の実装方法
JP2010080698A (ja) 半導体素子実装基板とその製造方法
JPH04355934A (ja) 半導体装置の実装方法