JP5444383B2 - 半導体装置及びdc−dcコンバータ - Google Patents
半導体装置及びdc−dcコンバータ Download PDFInfo
- Publication number
- JP5444383B2 JP5444383B2 JP2012006417A JP2012006417A JP5444383B2 JP 5444383 B2 JP5444383 B2 JP 5444383B2 JP 2012006417 A JP2012006417 A JP 2012006417A JP 2012006417 A JP2012006417 A JP 2012006417A JP 5444383 B2 JP5444383 B2 JP 5444383B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- circuit
- semiconductor substrate
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
このようなスイッチング回路では、出力電流や出力電圧が変化する立ち上がり及び立ち下がりの両エッジでリンギングが発生する傾向にある。従って、利用できるスイッチング周波数はこのリンギングが収束する時間に制限されるため、寄生容量、配線などの寄生インダクタンスに制限されることになる。
図1に表したように、半導体装置1は、半導体基板2、装置本体3を備える。
半導体基板2上には、端子BOOT、電源端子VIN、第1の端子LX、及び接地端子GNDが、第1の辺5側に設けられている。端子VFB、COMP、EN、SSは、第1の辺5と対抗する側に設けられている。電源端子VIN、第1の端子LX、接地端子GNDは、検出回路16に接続される。端子BOOT、VFB、COMP、EN、SSはDC−DCコンバータ制御回路30に接続される。
電源端子VINとピンP2とは第1の配線H2で接続されている。ピンP2と第1の配線H2とは、第1の導電体K2を構成する。電源端子VINは、第1の導電体K2と半導体基板2との接続部になっている。第1の端子LXとピンP3とは、第2の配線H3で接続されている。ピンP3と第2の配線H3とは、第1の導電体K3を構成する。第1の端子LXは、第1の導電体K3と半導体基板2との接続部になっている。接地端子GNDとピンP4とは、第3の配線H4で接続されている。ピンP4と第3の配線H4とは、第1の導電体K4を構成する。接地端子GNDは、第1の導電体K4と半導体基板2との接続部になっている。
なお、第1の配線H2〜H4、配線H1、H5〜H8は、例えばボンディングワイヤ、金属板などで構成される。
また、半導体基板2は、検出回路16が第2の導電体K5〜K8側よりも第1の導電体K2〜K4側に近接するように半導体基板搭載部4に配設されている。
図2に表したように、DC−DCコンバータ6は、半導体装置1、第1のインダクタ7、第1のキャパシタ8、帰還回路9、キャパシタ11〜13を備える。
第1のインダクタ7の一端は、半導体装置1のピンP3に接続され、第2の配線H3を介して第1の端子LXに接続されている。すなわち、第1のインダクタ7の一端は、第1の導電体K3を介してDC−DCコンバータ制御回路の出力に接続される。
DC−DCコンバータ6は、半導体装置1に電源電圧を供給して、出力電圧Voutに降圧する。
第1のスイッチ素子Q1は、一端が電源端子VINに接続され、他端が第1の端子LXに接続されている。第2のスイッチ素子Q2は、一端が第1の端子LXに接続され、他端が接地端子GNDに接続されている。
ピンP2、P4は、それぞれ外部の電源と接地に接続され、上記のとおりピンP2、P4間には電源電圧が供給される。
駆動回路15は、端子VFBに帰還される電圧が一定になるように、すなわち出力電圧Voutが一定になるように第1及び第2のスイッチ素子Q1、Q2をオン、オフの状態に駆動する。検出回路16は、電源端子VIN、第1の端子LX、接地端子GNDに接続され、第1の導電体K2〜K4を介して第1のスイッチ素子Q1を流れる電流を検出する電流検出回路である。検出回路16は、第1のスイッチ素子Q1を流れる電流を検出することにより、DC−DCコンバータ制御回路30の出力電流を検出している。検出トランジスタ、抵抗、差動増幅回路により構成される。
出力電流が大電流化するのにともない、第1及び第2のスイッチ素子Q1、Q2の面積が大きくなり、寄生容量21の静電容量Cも大きくなる。
寄生インダクタンスL、寄生容量21のキャパシタンスCとすると、リンギング周波数f0は、(1)式となる。
このように、寄生インダクタンスLと寄生容量21のキャパシタンスCが大きくなると、検出回路16の出力が安定するまでの時間は長くなる。
半導体基板2の中心DLのリードフレーム3に対するオフセット量DWと配線長との関係は、例えば表1のようになる。
なお、本実施例においては、オフセット量DW=600μmとしているが、本発明はこれに限定されるものではなく、オフセット量DW>0で設定できる。
図3においては、横軸に時間をとり、縦軸に第1のスイッチ素子の電流をとり、第1のスイッチ素子Q1がオフからオンの状態に変化するときの、第1のスイッチ素子の電流波形を表している。
オフセット量DW=600μmの本実施例の場合、第1のスイッチ素子Q1の電流波形は、オフセット量DW=0μmの比較例の場合と比較して短時間で収束する。
また、DC−DCコンバータ6は、大電流の場合にも高いスイッチング周波数を実現することができ、応答性を高くすることができる。
図4に表したように、半導体装置1aは、図2に表した半導体基板2を半導体基板2aに置き換えた構成である。図示しない装置本体、第1の導電体K2〜K4、第2の導電体K1、K5〜K8については、図1に表した半導体装置1と同様である。また、第1〜第3の配線H2〜H4、配線H1、H5〜H8、第1の端子LX、電源端子VIN、接地端子GND、端子BOOT、VFB、COMP、EN、SSについては、図1〜図2に表した半導体装置1と同様である。
また、半導体基板2aの仮想的な中心線は、半導体基板搭載部の仮想的な中心線に対して第1の辺側にオフセットして配置されている。
また、半導体装置1aを用いて、第2のスイッチ素子Q2の電流を検出して制御する電流モード方式のDC−DCコンバータ6aを構成することができる。
DC−DCコンバータ6aは、図2に表したDC−DCコンバータ6の半導体装置1を、半導体装置1aに置き換えた構成であり、第1のインダクタ7、第1のキャパシタ8、帰還回路9、キャパシタ11〜13、23については、DC−DCコンバータ6と同様である。
従って、DC−DCコンバータ6aは、大電流の場合にも高いスイッチング周波数を実現することができ、応答性を高くすることができる。
図5に表したように、半導体装置1bは、図2に表した半導体基板2を半導体基板2bに置き換えた構成である。図示しない装置本体、第1の導電体K2〜K4、第2の導電体K1、K5〜K8については、図1に表した半導体装置1と同様である。また、第1〜第3の配線H2〜H4、配線H1、H5〜H8、第1の端子LX、電源端子VIN、接地端子GND、端子BOOT、VFB、COMP、EN、SSについては、図1〜図2に表した半導体装置1と同様である。
また、半導体基板2bの仮想的な中心線は、半導体基板搭載部(図示せず)の仮想的な中心線に対して第1の辺側にオフセットして配置されている。
すなわち、制御回路14bは、誤差電圧の大きさに対応してデューティ比が変化するPWM信号により第1及び第2のスイッチ素子Q1、Q2を制御する。
DC−DCコンバータ6bは、半導体装置1b、第1のインダクタ7、第1のキャパシタ8、帰還回路9、キャパシタ11〜13、23を備える。
半導体装置1b、DC−DCコンバータ6bは、コモンモードノイズを減少することができ、安定性が向上する。そのため、高いスイッチング周波数を実現することができる。
2、2a、2b 半導体基板
3 装置本体
4 半導体搭載部
5 第1の辺
6、6a、6b DC−DCコンバータ
7 第1のインダクタ
8 第1のキャパシタ
9 帰還回路
10 負荷回路
11〜13、23 キャパシタ
14、14a、14b 制御回路
15 駆動回路
16、16a 検出回路(電流検出回路)
17 電圧生成回路
18 誤差増幅回路
19 比較回路
20 電流生成回路
21 寄生容量
22 三角波生成回路
30、30a、30b DC−DCコンバータ制御回路
BOOT、VFB、COMP、EN、SS 端子(接続部)
GND 接地端子(接続部)
H1、H5〜H8 配線
H2 第1の配線
H3 第2の配線
H4 第3の配線
K1、K5〜K8 第2の導電体
K2〜K4 第1の導電体
LX 第1の端子(接続部)
P1〜P8 ピン
Q1 第1のスイッチ素子
Q2 第2のスイッチ素子
VIN 電源端子(接続部)
Claims (4)
- 半導体基板搭載部の周囲に設けられ電流及び電圧の少なくともいずれかが供給される供給部分と信号が入出力される入出力部分と、を有する装置本体と、
電源端子と接地端子との間に接続された第1及び第2のスイッチ素子と、DC−DCコンバータ制御回路に接続された入力端子と、を有する半導体基板と、
を備え、
前記第1のスイッチ素子が接続された前記電源端子と前記供給部分との間の距離が、前記入力端子と前記入出力部分との間の距離よりも短い半導体装置。 - 前記半導体基板は、前記半導体基板搭載部の仮想的な中心線に対し第1の辺側にオフセットして配置され、
前記電源端子は、前記第1の辺側に設けられる請求項1記載の半導体装置。 - 前記半導体基板は、第1の端子をさらに有し、
前記第1のスイッチ素子は、前記電源端子と前記第1の端子との間に接続され、
前記第2のスイッチ素子は、前記第1の端子と前記接地端子との間に接続され、
前記DC−DCコンバータ制御回路は、前記第1のスイッチ素子を制御する制御回路を有し、
前記制御回路は、
前記供給部分を介して前記第1のスイッチ素子に流れる電流を検出する電流検出回路と、
前記接地端子を基準として、前記入出力部分を介して前記入力端子に帰還される電圧の誤差を検出する誤差増幅回路と、
を有する請求項1または2に記載の半導体装置。 - 請求項1〜3のいずれか1つに記載の半導体装置と、
前記DC−DCコンバータ制御回路の出力に接続された第1のインダクタと、
前記第1のインダクタと接地との間に接続された第1のキャパシタと、
を備えたDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012006417A JP5444383B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置及びdc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012006417A JP5444383B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置及びdc−dcコンバータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009295981A Division JP4995890B2 (ja) | 2009-12-25 | 2009-12-25 | 半導体装置及びdc−dcコンバータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013263092A Division JP2014060456A (ja) | 2013-12-19 | 2013-12-19 | 半導体装置及びdc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012109597A JP2012109597A (ja) | 2012-06-07 |
JP5444383B2 true JP5444383B2 (ja) | 2014-03-19 |
Family
ID=46494810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012006417A Active JP5444383B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置及びdc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5444383B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4995890B2 (ja) | 2009-12-25 | 2012-08-08 | 株式会社東芝 | 半導体装置及びdc−dcコンバータ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152269A (ja) * | 1988-12-02 | 1990-06-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2000216337A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 電源電圧制御装置 |
JP2002084742A (ja) * | 2000-09-04 | 2002-03-22 | Sharp Corp | 降圧dcdcコンバータの過電流保護動作制御方法、降圧dcdcコンバータの過電流保護動作判定集積回路、降圧dcdcコンバータの過電流保護動作判定回路モジュールおよび降圧dcdcコンバータの制御集積回路並びにコンピュータ用の基板 |
TW594888B (en) * | 2001-09-05 | 2004-06-21 | Hitachi Ltd | Semiconductor device and manufacturing method thereof and wireless communication device |
JP2003303843A (ja) * | 2002-04-11 | 2003-10-24 | Sony Ericsson Mobilecommunications Japan Inc | 半導体装置 |
JP2004265931A (ja) * | 2003-02-14 | 2004-09-24 | Hitachi Ltd | 半導体素子駆動用集積回路及び電力変換装置 |
JP3718205B2 (ja) * | 2003-07-04 | 2005-11-24 | 松下電器産業株式会社 | チップ積層型半導体装置およびその製造方法 |
JP2007244088A (ja) * | 2006-03-08 | 2007-09-20 | Mitsumi Electric Co Ltd | 電源制御回路および電源装置 |
WO2008053748A1 (fr) * | 2006-11-02 | 2008-05-08 | Kabushiki Kaisha Toshiba | Dispositif semiconducteur |
JP2008263714A (ja) * | 2007-04-12 | 2008-10-30 | Fujitsu Microelectronics Ltd | Dc−dcコンバータの制御回路、dc−dcコンバータおよび電源電圧供給方法 |
JP5115347B2 (ja) * | 2008-06-12 | 2013-01-09 | 富士通セミコンダクター株式会社 | Dc−dcコンバータの制御回路、dc−dcコンバータ、およびdc−dcコンバータの制御方法 |
-
2012
- 2012-01-16 JP JP2012006417A patent/JP5444383B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012109597A (ja) | 2012-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4995890B2 (ja) | 半導体装置及びdc−dcコンバータ | |
US10033275B2 (en) | DC-DC converter with a switching transistor arranged in an area where an inductor overlaps a substrate | |
US9320134B2 (en) | DC-DC converter module and multi-layer substrate | |
US9306458B2 (en) | Adaptive boost driver charging circuit | |
US8076918B2 (en) | Multi-phase driving circuit with phase adjusting function | |
US20240235393A1 (en) | Power module | |
JP5444383B2 (ja) | 半導体装置及びdc−dcコンバータ | |
JP5443520B2 (ja) | 半導体装置及びdc−dcコンバータ | |
US10672757B2 (en) | Multiphase parallel direct-current (DC) to DC circuit and chip structure thereof | |
TWI531156B (zh) | 電源轉換電路的控制電路 | |
JP4792847B2 (ja) | Dc−dcコンバータ | |
JP5443519B2 (ja) | 半導体装置及びdc−dcコンバータ | |
US9130454B2 (en) | Control circuit for dynamically adjusting off time of power switch in power converter | |
JP2011215882A (ja) | 電力制御装置及びこれを用いた情報通信装置 | |
JP7518896B2 (ja) | 出力帰還制御回路、スイッチング電源 | |
JP2014060456A (ja) | 半導体装置及びdc−dcコンバータ | |
JP6851242B2 (ja) | 電力変換装置 | |
JP2013004683A (ja) | 印刷基板の電力変換装置 | |
JP2012205457A (ja) | スイッチングレギュレータ | |
US20200412245A1 (en) | Electronic device | |
JP2013042072A (ja) | コンデンサ回路および電力変換装置 | |
JP2013021800A (ja) | 平滑コンデンサの回路基板への実装構造 | |
JP2006134903A (ja) | 半導体装置 | |
TW201620246A (zh) | 電源轉換電路的控制電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5444383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |