JP2006134903A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006134903A
JP2006134903A JP2004318632A JP2004318632A JP2006134903A JP 2006134903 A JP2006134903 A JP 2006134903A JP 2004318632 A JP2004318632 A JP 2004318632A JP 2004318632 A JP2004318632 A JP 2004318632A JP 2006134903 A JP2006134903 A JP 2006134903A
Authority
JP
Japan
Prior art keywords
wire
semiconductor chip
semiconductor device
wires
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004318632A
Other languages
English (en)
Inventor
Kazuhisa Takada
和久 高田
Takeshi Tanaka
武 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004318632A priority Critical patent/JP2006134903A/ja
Publication of JP2006134903A publication Critical patent/JP2006134903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップ上にスイッチング電源などのようにスイッチング動作により機能する回路を形成した場合でも、１次電源側にノイズ除去用部品をつけることなく、高周波電流成分による高周波ノイズの半導体チップ外への漏れを低減することができる半導体装置を提供する。
【解決手段】半導体チップ上の電極パッドを複数並べ、それぞれの電極パッドとこれに対応する内部端子とを結線するワイヤ線を、同じ方向に電流が流れる向きのもの同士で組合せ、それぞれのワイヤ線の組内では、ワイヤ線がほぼ平行でほぼ同一の長さになるようにワイヤボンディングする。
【選択図】図１

Description

本発明は、スイッチングレギュレータなど特に高速スイッチング部を有する半導体チップからの高周波ノイズの漏れ対策技術に関するものである。
近年、携帯電話を始めとする高機能モバイル機器では、電源としてリチウムイオン電池を代表とする高容量バッテリが搭載され、そのバッテリ電圧を基に複数のスイッチングレギュレータを使用して様々な電圧を効率よく供給する電源供給システムが広く使われている。一方で、モバイル機器の小型化への要望が進み、その要望に対応するため、これらのスイッチングレギュレータやリニアレギュレータを１チップに集積化したパワーマネジメントＬＳＩの利用が増大している。
このようなパワーマネジメントＬＳＩ等の半導体装置では、パッケージのワイヤ線による寄生インダクタンスの影響でスイッチング特性の悪化とともに、スイッチングレギュレータなど特に高速スイッチング部を有する半導体チップからのスパイク電流による高周波ノイズの漏れが問題となっており、この高周波ノイズ対策技術が要求されている。
上記のような従来の半導体装置における高周波ノイズ対策技術として、電流が入出力されるワイヤ線を平行に配置し、これらのワイヤ線に流れる電流の向きを互いに逆にすることで、寄生インダクタンスの影響をキャンセルさせ、スイッチングによるノイズやクロストークノイズを軽減する技術がある。
以上のように、スパイク電流による高周波ノイズ対策機能を有する従来の半導体装置（例えば、特許文献１を参照）について、図面を用いて以下に説明する。
図４は従来の半導体装置（ＬＳＩ）におけるワイヤ線部の構造図である。図４に示すように、半導体チップ上で、ＬＳＩチップ側の電極パッドを、信号（ＬＸ）用電極パッド、グランド（ＧＮＤ）用電極パッドの順で平行に並べ、各電極パッドとそれぞれに対応するパッケージ側の内部リードとをワイヤで連結し、それらのワイヤを、グランド（ＧＮＤ）用ワイヤと信号（ＬＸ）用ワイヤとで一組にし、それらのワイヤがほぼ平行でほぼ同一の長さになるようにワイヤボンディングする。
これによって、ワイヤを流れる電流が２本のワイヤ間で反対方向に流れるので、各ワイヤを流れる電流により発生する磁界が互いに打ち消しあって、ワイヤによる自己インダクタンスが相互インダクタンスによって弱められる現象が生じる。この現象により、ＬＳＩ内部では、同時スイッチングにより発生するグランドバウンズノイズやクロストークが少なくなる。
特開平９−２２９７７号公報
しかしながら従来のスパイク電流による高周波ノイズ対策機能を有する半導体装置では、半導体チップ内部のグランドバウンズノイズやクロストークの低減の効果はあるが、半導体チップ外部のグランドや電源にスパイクノイズを撒き散らしているといった問題があった。この問題は、複数のブロックが混在する半導体チップにおいて特に問題となる。
また、スイッチングレギュレータ等は、高周波で大きなスパイクノイズを発生し、電池などの一次電源に対して、そのノイズ成分を戻してしまうため、他系統の電源系への悪影響が発生するという問題点もあった。そのため、スイッチングレギュレータの入力側に、ビーズコアなどのノイズフィルタを挿入することで対策することが多いが、このビーズコアなどのノイズフィルタでは、ノイズが高周波成分であるため完全に除去することは困難である。
以下、従来の半導体装置として、昇圧ＤＣ−ＤＣコンバータＬＳＩを例に挙げて説明する。
図３は従来の半導体装置を含むＤＣ−ＤＣコンバータの構造を示す回路結線図であり、ここでは、図３に示すように、半導体装置（ＬＳＩ）として昇圧ＤＣ−ＤＣコンバータＬＳＩ６を含むＤＣ−ＤＣコンバータについて、説明する。図３において、１はバッテリなどの一次電源、２はインダクタ、３はスイッチング素子、４はダイオード、５は出力コンデンサであり、ダイオード４から出力される脈流の電圧波形を平滑化して出力電圧Ｖｏｕｔを負荷（図示せず）に供給し、電源としてシステム各部に電力供給を行なう。６はスイッチング素子３を制御するレギュレータ用ＬＳＩで、スイッチング素子３によるスイッチング動作を制御して、出力電圧が安定化するような構成になっている。
以上のように構成された従来の半導体装置は、昇圧ＤＣ−ＤＣコンバータＬＳＩ６を構成し、この昇圧ＤＣ−ＤＣコンバータＬＳＩ６を含むＤＣ−ＤＣコンバータにおいて、その出力電圧Ｖｏｕｔを所望の電圧に安定化するように、ＦＢ（フィードバック）端子よりフィードバック電圧として入力される電圧Ｖｏｕｔを基に、エラーアンプＥ１を通じてコントローラＣ１により、ＬＸ端子を介して電源に接続されたスイッチング素子３のオンオフ時間を制御する。
通常、一次電源１が接続される端子Ｖｉｎとインダクタ２が接続される端子ＬＸは大電流が流れるため、それらの端子と半導体チップ間のワイヤリングとして、図４に示すように結線する場合が考えられる。この場合、例えば一次電源に戻るノイズを低減する場合は、図３のＡ位置（ＬＳＩのＶｉｎ端子の直近）に容量Ｃを挿入することにより、ノイズに対してフィルタをかける等の対策を行っている。しかし、容量ＣのＥＳＲ成分によりスパイクノイズ等の高周波ノイズ成分を除去することは非常に困難である。
本発明は、上記従来の問題点を解決するもので、半導体チップ上にスイッチング電源などのようにスイッチング動作により機能する回路を形成した場合でも、一次電源側にノイズ除去用部品をつけることなく、高周波電流成分による高周波ノイズの半導体チップ外への漏れを低減することができる半導体装置を提供する。
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、半導体チップ上に複数配置された電極パッドと前記半導体チップを包含するパッケージに複数配置された内部端子とを、ワイヤ線で結線したワイヤボンド型構造を有する半導体装置であって、前記半導体チップ上の各電極パッドとこれに対応する前記内部端子とを結線するワイヤ線を、同じ方向に電流が流れる向きのもの同士で組合せ、それぞれのワイヤ線の組内では、ワイヤ線がほぼ平行でほぼ同一の長さになるようにワイヤボンディングした構成としたことを特徴とする。
以上により、ＬＳＩ組立工程のワイヤリング等による寄生インダクタ成分や相互インダクタ成分を利用することにより、半導体チップ上に特にスイッチング電源などのようにスイッチング動作により機能する回路を形成した場合にも、その半導体チップ上でスイッチング動作により発生する特有のスパイク電流等に含まれる高周波電流成分を抑制することができる。
以上のように本発明によれば、ＬＳＩ組立工程のワイヤリング等による寄生インダクタ成分や相互インダクタ成分を利用することにより、半導体チップ上に特にスイッチング電源などのようにスイッチング動作により機能する回路を形成した場合にも、その半導体チップ上でスイッチング動作により発生する特有のスパイク電流等に含まれる高周波電流成分を抑制することができる。
そのため、半導体チップ上にスイッチング電源などのようにスイッチング動作により機能する回路を形成した場合でも、一次電源側にノイズ除去用部品をつけることなく、高周波電流成分による高周波ノイズの半導体チップ外への漏れを低減することができる。
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
図１は本実施の形態の半導体装置を含むＤＣ−ＤＣコンバータの構造を示す回路結線図であり、一次電源等に廻り込むスパイクノイズを阻止するための対策機能を有する場合の構成図である。なおここでは、図１に示すように、半導体装置（ＬＳＩ）として昇圧ＤＣ−ＤＣコンバータＬＳＩ６を含むＤＣ−ＤＣコンバータについて、説明する。
図１において、１はバッテリなどの一次電源であり、昇圧ＤＣ−ＤＣコンバータＬＳＩ６の電源端子の一端に接続される。２はインダクタであり、その一端は昇圧ＤＣ−ＤＣコンバータＬＳＩ６の電源端子の他端に接続される。３はスイッチング素子であり、インダクタ２の他端に接続される。４はダイオードであり、インダクタ２とスイッチング素子３の接続点にアノードが接続される。５は出力コンデンサであり、ダイオード４から出力される脈流の電圧波形を平滑化して出力電圧Ｖｏｕｔを負荷（図示せず）に供給し、電源としてシステム各部に電力供給を行なう。６は昇圧ＤＣ−ＤＣコンバータＬＳＩであり、スイッチング素子３の入力側に接続され、出力電圧Ｖｏｕｔが安定化するように、スイッチング素子３をオンオフ制御する構成になっている。
昇圧ＤＣ−ＤＣコンバータＬＳＩ６には、複数の電源端子があり、昇圧ＤＣ−ＤＣコンバータＬＳＩ６内部で、例えば、４つの電源端子Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３、Ｖｉｎ４について、Ｖｉｎ１とＶｉｎ３、Ｖｉｎ２とＶｉｎ４は、それぞれメタル配線Ｍ１、Ｍ２で接続されており、さらにＶｉｎ１とＶｉｎ３、Ｖｉｎ２とＶｉｎ４は、それぞれ隣接したレイアウト配置である。
以上のように、本実施の形態の半導体装置は、昇圧ＤＣ−ＤＣコンバータＬＳＩ６を構成し、この昇圧ＤＣ−ＤＣコンバータＬＳＩ６を含むＤＣ−ＤＣコンバータにおいて、その出力電圧Ｖｏｕｔを所望の電圧に安定化するように、ＦＢ（フィードバック）端子よりフィードバック電圧として入力される電圧Ｖｏｕｔを基に、エラーアンプＥ１を通じてコントローラＣ１により、ＬＸ端子に接続されたスイッチング素子３のオンオフ時間を制御する。
次に、図１に示す昇圧ＤＣ−ＤＣコンバータＬＳＩ６におけるＶｉｎ１〜Ｖｉｎ４部分のワイヤ線部について図２を用いて説明する。
図２は本実施の形態の半導体装置におけるワイヤ線部の構造図であり、電源端子Ｖｉｎ１〜Ｖｉｎ４において、一次電源が直接接続されるパッケージ側をＡ側とし、ＬＳＩチップ側をＢ側とする。図２において、一次電源に接続されているＶｉｎ１Ａは、ワイヤ線を介してＬＳＩチップ上のＶｉｎ１Ｂに接続され、更にメタル配線Ｍ１によりＶｉｎ３Ｂに接続されワイヤ線を介しＶｉｎ３Ａに接続される。Ｖｉｎ２Ａ、Ｖｉｎ２Ｂ、Ｖｉｎ４Ａ、Ｖｉｎ４Ｂについても、それぞれ同様に接続される。
ここで、スイッチング素子３が急激にオンした時、電流の流れは、一次電源よりＶｉｎ１Ａ→Ｖｉｎ１Ｂ→Ｖｉｎ３Ｂ→Ｖｉｎ３Ａ→Ｖｉｎ２Ａ→Ｖｉｎ２Ｂ→Ｖｉｎ４Ｂ→Ｖｉｎ４Ａ→インダクタ２へと流れる。この際、Ｖｉｎ１Ａ→Ｖｉｎ１Ｂ間のワイヤ線に流れる電流とＶｉｎ２Ａ→Ｖｉｎ２Ｂ間のワイヤ線に流れる電流の向きは必ず同じ方向になる。また、同様に、Ｖｉｎ３Ａ→Ｖｉｎ３Ｂ間のワイヤ線に流れる電流とＶｉｎ４Ａ→Ｖｉｎ４Ｂ間のワイヤ線に流れる電流の向きも、必ず同じ方向になる。隣接した２本のワイヤに同一方向の電流が流れようとするため、ワイヤ間の相互インダクタンスにより電流を制限する効果が発生する。
ワイヤ線の自己インダクタンスをＬ、ワイヤ間の相互インダクタンスをＭとした時、インダクタ２側から見たインピーダンスＺは、次式（１）で表される。

Ｚ＝２＊ｊω＊（−２Ｌ＋２Ｍ） ・・・（１）

（１）式より、周波数が高い（つまり、単位時間での電流変化が大きい）成分に対してはインピーダンスが高くなり、電流制限効果が強くなる。よって、スイッチング素子３のオン／オフ時に発生するスパイク電流等の高周波成分の電流だけが抑制され、通常動作で必要な比較的低い周波数成分の電流には影響を与えない。
以上のように、本実施の形態によれば、スイッチング電源特有のスパイク電流等の高周波電流成分を抑制し、一次電源側のノイズ除去部品を付加することなく、一次電源側等への高周波成分電流の漏れこみを低減することができる。
本発明の半導体装置は、半導体チップ上にスイッチング電源などのようにスイッチング動作により機能する回路を形成した場合でも、一次電源側にノイズ除去用部品をつけることなく、高周波電流成分による高周波ノイズの半導体チップ外への漏れを低減することができるもので、スイッチングレギュレータを使用した複数の半導体装置を有し、一次電源のノイズの影響を受けやすいシステムに有用である。
本発明の実施の形態の半導体装置の構造を示す回路結線図 同実施の形態の半導体装置におけるワイヤ線部の構造図 従来の半導体装置の構造を示す回路結線図 同従来例の半導体装置におけるワイヤ線部の構造図
符号の説明
１ 一次電源
２ インダクタ
３ スイッチング素子
４ ダイオード
５ コンデンサ
６ 昇圧ＤＣ−ＤＣコンバータＬＳＩ

Claims (1)

  1. 半導体チップ上に複数配置された電極パッドと前記半導体チップを包含するパッケージに複数配置された内部端子とを、ワイヤ線で結線したワイヤボンド型構造を有する半導体装置であって、前記半導体チップ上の各電極パッドとこれに対応する前記内部端子とを結線するワイヤ線を、同じ方向に電流が流れる向きのもの同士で組合せ、それぞれのワイヤ線の組内では、ワイヤ線がほぼ平行でほぼ同一の長さになるようにワイヤボンディングしたことを特徴とする半導体装置。
JP2004318632A 2004-11-02 2004-11-02 半導体装置 Pending JP2006134903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004318632A JP2006134903A (ja) 2004-11-02 2004-11-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004318632A JP2006134903A (ja) 2004-11-02 2004-11-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2006134903A true JP2006134903A (ja) 2006-05-25

Family

ID=36728207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004318632A Pending JP2006134903A (ja) 2004-11-02 2004-11-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2006134903A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195264A (ja) * 2014-09-16 2016-11-17 ラピスセミコンダクタ株式会社 半導体チップ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195264A (ja) * 2014-09-16 2016-11-17 ラピスセミコンダクタ株式会社 半導体チップ

Similar Documents

Publication Publication Date Title
US9729059B1 (en) Chip embedded DC-DC converter
JP4609152B2 (ja) 超小型電力変換装置
JP4995890B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
WO2015019519A1 (ja) Ｄｃ－ｄｃコンバータモジュール
US9320134B2 (en) DC-DC converter module and multi-layer substrate
EP2722987A1 (en) Magnetic field cancellation in switching regulators
JP4885635B2 (ja) 半導体装置
US11817786B2 (en) Embedded substrate voltage converter module
JP2008053319A (ja) 半導体装置
JP2008301681A (ja) 駆動装置およびそれを備えた交流電力供給装置
KR101551643B1 (ko) 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터
JP6936022B2 (ja) プリント配線基板及びこれを用いたスイッチング電源
JP2021191079A (ja) 直流電源装置およびそれに用いる電流安定化回路並びに電源ラインのノイズ抑制方法
JP2009273272A (ja) インバータモジュール
JP2006134903A (ja) 半導体装置
JP7124951B2 (ja) 半導体装置
US20070069587A1 (en) Dual input power supply
JP2008028282A (ja) 半導体装置
US9253872B2 (en) Inductor assembly and circuit assembly
US11509220B2 (en) Electronic device with reduced parasitic inductance
JP5443520B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
JP5444383B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
US20210367509A1 (en) Power semiconductor module
US11165341B2 (en) Noise reduction circuit and noise reduction element
JP2009117697A (ja) 半導体集積回路および電子回路