JP5440495B2 - 評価方法、評価装置、基板重ね合わせ方法及び基板重ね合わせ装置 - Google Patents
評価方法、評価装置、基板重ね合わせ方法及び基板重ね合わせ装置 Download PDFInfo
- Publication number
- JP5440495B2 JP5440495B2 JP2010510029A JP2010510029A JP5440495B2 JP 5440495 B2 JP5440495 B2 JP 5440495B2 JP 2010510029 A JP2010510029 A JP 2010510029A JP 2010510029 A JP2010510029 A JP 2010510029A JP 5440495 B2 JP5440495 B2 JP 5440495B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- evaluation
- component
- wafer
- evaluation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011156 evaluation Methods 0.000 title claims description 96
- 239000000758 substrate Substances 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 12
- 238000006073 displacement reaction Methods 0.000 claims description 48
- 238000005259 measurement Methods 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000003825 pressing Methods 0.000 claims description 20
- 238000013519 translation Methods 0.000 claims description 8
- 230000032258 transport Effects 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 117
- 239000004065 semiconductor Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
特願2008−119114 出願日2008年4月30日
Claims (23)
- 互いに位置合わせされた第1の基板と第2の基板とを互いに重ね合わせる前の相対位置と、前記第1の基板と前記第2の基板とを互いに重ね合わせた後の相対位置とのずれ量を算出するずれ量算出工程と、
前記ずれ量算出工程で算出された前記ずれ量に基づいて、前記ずれ量に予め関連付けられた、ずれの発生要因を推定する推定工程と、
を含む評価方法。 - 前記発生要因に関連付けられた複数の変位パターンに前記ずれ量を分解し、前記複数の変位パターンのそれぞれを重み付ける重み付け工程を含み、
前記推定工程では、前記複数の変位パターンに対応した重み付け係数に基づいて前記要因を推定する請求項1に記載の評価方法。 - 前記推定工程で推定された前記発生要因に基づいて基板重ね合わせ装置の調整を行う調整工程を含む請求項2に記載の評価方法。
- 前記複数の変位パターンは、基板面内の位置座標に対する並進成分および回転成分の少なくとも一方を含み、
前記調整工程では、前記複数の変位パターンが並進成分および回転成分の少なくとも一つのとき、前記第1の基板および前記第2の基板の少なくとも一方を搬送する搬送系、前記第1の基板および前記第2の基板の相互の重ね合わせ時の圧力、および、前記第1の基板および前記第2の基板の位置合わせを行う位置合わせ装置のすくなくとも一つの調整を行う請求項3に記載の評価方法。 - 前記複数の変位パターンは、基板面内のXY軸方向の位置座標に対する等方倍率成分、非等方倍率成分および直交度成分の少なくとも一つを含み、
前記調整工程では、前記複数の変位パターンが等方倍率成分、非等方倍率成分および直交度成分の少なくとも一つのとき、前記第1の基板および前記第2の基板を互いに重ね合わせるときに用いられるヒータ、および、温度プロファイルの少なくとも一方を調整する請求項3または4に記載の評価方法。 - 前記複数の変位パターンは、基板面内の位置座標に対して非線形な成分を含む請求項3から5のいずれか一項に記載の評価方法。
- 前記重み付け工程において、重ね合わせ時に基板を変形させる複数の既知の変位パターンを重み付け加算することによって、前記ずれ量算出工程によって算出された前記ずれ量の大きさに近似する位置に各測定点を変位させた場合の、各変位パターンの前記重み付け係数を算出する請求項2から6のいずれか一項に記載の評価方法。
- 前記重み付け工程は、最小二乗法により重み付け係数を算出する請求項2から7のいずれか一項に記載の評価方法。
- 前記重み付け工程により算出された変位パターンの重み付け係数を出力する係数出力工程をさらに備える請求項2から8のいずれか一項に記載の評価方法。
- 前記第1の基板と前記第2の基板とは、加熱および加圧することにより重ね合わされる請求項1から9のいずれか一項に記載の評価方法。
- 前記第1の基板と前記第2の基板とを互いに重ね合せた後の相対位置を計測する後計測工程を含み、
前記後計測工程では、前記第1の基板および前記第2の基板の少なくとも一方に赤外光を透過させることにより、前記第1の基板および前記第2の基板の相対位置を計測する請求項1から10のいずれか一項に記載の評価方法。 - 前記第1の基板と前記第2の基板との相対位置を計測する際、
前記第1の基板上に設けられた複数の測定点と、前記第1の基板に対して位置決めされた前記第2の基板上に前記第1の基板上の前記複数の測定点に対応する位置で設けられた測定点と、の相対位置を計測する請求項1から11のいずれか一項に記載の評価方法。 - 互いに位置合わせされた第1の基板と第2の基板とを互いに重ね合わせる前の相対位置と、前記第1の基板と前記第2の基板とを互いに重ね合わせた後の相対位置とのずれ量を算出するずれ量算出部と、
前記ずれ量算出部で算出された前記ずれ量を、ずれの発生要因に関連付けられた複数の変位パターンに分解し、前記複数の変位パターンの重み付け係数を算出する係数算出部と、
を備える評価装置。 - 前記係数算出部は、前記ずれ量算出部によって算出された前記ずれ量の大きさに近似する位置に各測定点を変位させた場合の、各変位パターンの重み付け係数を算出する請求項13に記載の評価装置。
- 前記係数算出部は、最小二乗法により重み付け係数を算出する請求項13に記載の評価装置。
- 前記係数算出部により算出された変位パターンの重み付け係数を出力する係数出力部をさらに備える請求項13または15に記載の評価装置。
- 前記複数の変位パターンは、基板面内の位置座標に対する並進成分および回転成分を含む請求項13から16のいずれか一項に記載の評価装置。
- 前記複数の変位パターンは、基板面内のXY軸方向の位置座標に対する等方倍率成分、非等方倍率成分および直交度成分を含む請求項13から17のいずれか一項に記載の評価装置。
- 前記複数の変位パターンは、基板面内の位置座標に対して非線形な成分を含む請求項13から18のいずれか一項に記載の評価装置。
- 前記第1の基板と前記第2の基板とは、加熱および加圧することにより積層される請求項13から19のいずれか一項に記載の評価装置。
- 前記ずれ量算出部は、前記第1の基板上に設けられた複数の測定点と、前記第1の基板に対して位置決めされた前記第2の基板上に前記第1の基板上の前記複数の測定点に対応する位置で設けられた測定点と、の相対位置を計測することにより、ずれ量を算出する請求項13から20のいずれか一項に記載の評価装置。
- 前記第1の基板と前記第2の基板とを互いに位置合わせする位置合わせ工程と、
位置合わせされた前記第1の基板と前記第2の基板とを互いに接合する接合工程と、
請求項1から12のいずれか一項に記載の評価方法を用いて評価する工程とを含む基板重ね合わせ方法。 - 前記第1の基板と前記第2の基板とを互いに位置合わせする位置合わせ部と、
位置合わせされた前記第1の基板と前記第2の基板とを互いに接合する接合部と、
請求項13から21のいずれか一項に記載の評価装置を用いて評価する評価装置とを含む基板重ね合わせ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010510029A JP5440495B2 (ja) | 2008-04-30 | 2009-04-24 | 評価方法、評価装置、基板重ね合わせ方法及び基板重ね合わせ装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119114 | 2008-04-30 | ||
JP2008119114 | 2008-04-30 | ||
PCT/JP2009/001886 WO2009133682A1 (ja) | 2008-04-30 | 2009-04-24 | 評価方法および評価装置 |
JP2010510029A JP5440495B2 (ja) | 2008-04-30 | 2009-04-24 | 評価方法、評価装置、基板重ね合わせ方法及び基板重ね合わせ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009133682A1 JPWO2009133682A1 (ja) | 2011-08-25 |
JP5440495B2 true JP5440495B2 (ja) | 2014-03-12 |
Family
ID=41254907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010510029A Active JP5440495B2 (ja) | 2008-04-30 | 2009-04-24 | 評価方法、評価装置、基板重ね合わせ方法及び基板重ね合わせ装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5440495B2 (ja) |
WO (1) | WO2009133682A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2463892B1 (de) * | 2010-12-13 | 2013-04-03 | EV Group E. Thallner GmbH | Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern |
CN104658950B (zh) * | 2010-12-20 | 2018-01-19 | Ev 集团 E·索尔纳有限责任公司 | 用于保持晶片的容纳装置及用于将晶片对齐的装置和方法 |
EP2863421B1 (de) | 2010-12-20 | 2021-04-14 | EV Group E. Thallner GmbH | Aufnahmeeinrichtung zur Halterung von Wafern |
JP5707950B2 (ja) * | 2011-01-13 | 2015-04-30 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
JP2015015269A (ja) * | 2013-07-03 | 2015-01-22 | 東京エレクトロン株式会社 | 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
JP2015018920A (ja) * | 2013-07-10 | 2015-01-29 | 東京エレクトロン株式会社 | 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
JP6184843B2 (ja) * | 2013-11-18 | 2017-08-23 | 東芝メモリ株式会社 | 基板接合方法、及び基板接合装置 |
JP5971367B2 (ja) * | 2015-03-04 | 2016-08-17 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
DE202016000967U1 (de) | 2016-02-16 | 2016-03-31 | Ev Group E. Thallner Gmbh | Aufnahmeeinrichtung zur Halterung von Wafern |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005067046A1 (ja) * | 2004-01-07 | 2005-07-21 | Nikon Corporation | 積層装置及び集積回路素子の積層方法 |
JP2005251972A (ja) * | 2004-03-04 | 2005-09-15 | Nikon Corp | ウェハ重ね合わせ方法及びウェハ重ね合わせ装置 |
JP2006269915A (ja) * | 2005-03-25 | 2006-10-05 | Nitto Denko Corp | 支持板付き半導体ウエハの位置決め方法およびこれを用いた半導体ウエハの製造方法並びに支持板付き半導体ウエハの位置決め装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
JP4548239B2 (ja) * | 2005-06-21 | 2010-09-22 | パナソニック株式会社 | 基板接合方法および基板接合装置 |
JP2008177215A (ja) * | 2007-01-16 | 2008-07-31 | Sharp Corp | 基板貼り合わせ方法および基板貼り合わせ装置 |
-
2009
- 2009-04-24 WO PCT/JP2009/001886 patent/WO2009133682A1/ja active Application Filing
- 2009-04-24 JP JP2010510029A patent/JP5440495B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005067046A1 (ja) * | 2004-01-07 | 2005-07-21 | Nikon Corporation | 積層装置及び集積回路素子の積層方法 |
JP2005251972A (ja) * | 2004-03-04 | 2005-09-15 | Nikon Corp | ウェハ重ね合わせ方法及びウェハ重ね合わせ装置 |
JP2006269915A (ja) * | 2005-03-25 | 2006-10-05 | Nitto Denko Corp | 支持板付き半導体ウエハの位置決め方法およびこれを用いた半導体ウエハの製造方法並びに支持板付き半導体ウエハの位置決め装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2009133682A1 (ja) | 2009-11-05 |
JPWO2009133682A1 (ja) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5440495B2 (ja) | 評価方法、評価装置、基板重ね合わせ方法及び基板重ね合わせ装置 | |
KR101313909B1 (ko) | 정렬 오류를 결정하기 위한 장치, 디바이스 및 방법 | |
EP2526409B1 (en) | Site based quantification of substrate topography and its relation to lithography defocus and overlay | |
JP5759195B2 (ja) | 型、インプリント方法及び物品製造方法 | |
CN106483770B (zh) | 套刻精度补偿方法 | |
KR101656123B1 (ko) | 임프린트 장치 및 물품 제조 방법 | |
CN106814536B (zh) | 压印装置和物品的制造方法 | |
CN106847721A (zh) | 用cgs干涉仪表征处理诱发晶片形状以用于过程控制的***及方法 | |
CN104979330B (zh) | 具有偏移量测量标记的多层结构及其偏移量的测量方法 | |
CN107615450A (zh) | 压印装置、压印方法和制造产品的方法 | |
CN102741650B (zh) | 用于估算多层晶片的非均匀变形的***和方法 | |
TW201033605A (en) | Apparatus and method of inspecting mask | |
KR102523425B1 (ko) | 적층 기판의 제조 방법, 제조 장치, 및 적층 반도체 장치 | |
JP5369500B2 (ja) | 基板接合方法および歪計測装置 | |
TWI512868B (zh) | Image Key Dimension Measurement Calibration Method and System | |
JP5459224B2 (ja) | ウエハ処理方法およびウエハ処理装置 | |
Eitner et al. | Measuring thermomechanical displacements of solar cells in laminates using digital image correlation | |
WO2018123407A1 (ja) | ガラス基板の検査方法および製造方法 | |
JP6860709B2 (ja) | インプリント装置、物品製造方法および位置合わせ方法 | |
JP2014033215A (ja) | 歪計測方法 | |
Husstedt et al. | In-situ measurement of curvature and mechanical stress of packaged silicon | |
TWI497632B (zh) | Process monitoring method and surface analysis system | |
Yoo et al. | Effects of anisotropy and supporting configuration on silicon wafer profile measurements for pattern overlay estimation | |
TW508713B (en) | Two-dimensional critical dimension monitor pattern | |
CN111315134A (zh) | 高精度光电印制电路板的生产工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5440495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |