JP5440400B2 - 電源装置 - Google Patents

Description

本発明は、並列接続された２つの蓄電装置を備えた電源装置に関する。

環境問題への配慮や国が定める排出ガス規制の強化を背景に、各自動車メーカは低公害車の開発に力を入れている。なかでも、従来のエンジンに加えて直流電源とインバータ、そしてモータとを組み合わせたハイブリッド自動車は、二次電池技術の進歩などで低コスト開発が加速し、近年急速に普及が進んでいる。

ハイブリッド自動車の直流電源装置に搭載される二次電池は、モータ等の駆動および車両減速時のエネルギー回生に用いられる。そして、車両を適切に走行させながらエネルギー効率を向上させるために、負荷に応じた適切な電力を供給することや、回生時に高効率にエネルギーを回収することなどが求められる。これらの要求に対応するため、二次電池に加えてキャパシタを並列に接続したハイブリッド構成の電源装置をモータの電源供給源としてハイブリッド自動車等に搭載する技術が知られている（例えば、特許文献１参照）。

二次電池とキャパシタとは、接続、遮断が可能なように機械式のリレーを使用したスイッチや、MOSFET（金属酸化膜半導体電界効果トランジスタ）等の半導体素子のスイッチを用いて接続されたものがある（例えば、特許文献２参照）。

低抵抗で出力性能に優れるキャパシタを二次電池と組み合わせることで、急峻に変動するモータ負荷に対して柔軟に電力供給でき、減速時のエネルギー回生を高効率に実現できる。さらに、キャパシタを用いることで、瞬間的な大電流出力が要求されるアイドリングストップからの始動を補助し、二次電池の負担低減並びに劣化防止を図ることができる。

システム駆動中は二次電池とキャパシタとは電気的に並列に接続されるため、両者は等電位となっている。しかし、システム停止時等に両者が切り離されると、各々の自己放電量の違いにより電位差が生じる。一般に、キャパシタの方が二次電池に比べて自己放電が大きいとされるため、キャパシタの電位が二次電池の電位に比べて低下する傾向にある。

このように二次電池とキャパシタとの間に電位差が生じると、システム起動時にキャパシタと二次電池を接続した際に、二次電池からキャパシタへと突入電流が流れ込むという問題が発生する。この突入電流は、キャパシタ内部を加熱して損傷させるとともに、キャパシタと電源線とを接続するリレー素子を溶着させる可能性がある。

そのため、このような突入電流を防止する方法として、接続および切り離しを行うメインスイッチ対して、電流制限抵抗とスイッチを配した経路を並列に設ける構成が知られている（例えば、特許文献３参照）。キャパシタと二次電池とを接続する際には、最初に電流制限抵抗のある経路を接続して電流量を制限しながらキャパシタへ予備充電（プリチャージ）させる。その後、電位差がほぼ無くなったならばメインのスイッチを接続するようにする。

また、上述した電流制限抵抗の代わりに半導体スイッチング素子をメインスイッチと並列に設けて、その半導体スイッチング素子を用いてプリチャージ機能を実現する構成も知られている（例えば、特許文献４）。

特開２００４−３１２９２６号公報 特開２００６−１５２８２０号公報 特開２００５−３１２１５６号公報 特開２００７−１４３２２１号公報

近年、電気二重層キャパシタに加えて、より大容量の次世代キャパシタが開発されており、特に負極にリチウムイオンをドープしたタイプのキャパシタは自己放電が極めて少なく、保管環境によっては電圧が上昇することもある。このような次世代キャパシタを適用した場合、二次電池とキャパシタの自己放電量の大小関係が逆転し、キャパシタと二次電池とを接続した際に、キャパシタ側から二次電池側へ突入電流が流れる可能性がある。

しかしながら、特許文献４に記載の構成では、二次電池からキャパシタへと流れ込む方向の突入電流には対応できるが、キャパシタから二次電池への流れに関しては半導体スイッチング素子のボディダイオードを介して電流が流れるため、突入電流を防止することができない。

請求項１の発明による電源装置は、負荷に対して並列接続される第一の蓄電装置および第二の蓄電装置と、第一の蓄電装置と第二の蓄電装置とを結ぶ電流経路上に設けられて、経路切断状態と経路接続状態とを切り換える主スイッチング回路と、直列接続された第一および第二のスイッチング回路を有し、主スイッチング回路と並列に接続される電位差調整回路とを備え、第一のスイッチング回路は、第一の蓄電装置から第二の蓄電装置へ流れる電流を遮断する向きのボディダイオードを内蔵する少なくとも一つの第一の半導体スイッチング素子を有し、第二のスイッチング回路は、第二の蓄電装置から第一の蓄電装置へ流れる電流を遮断する向きのボディダイオードを内蔵する少なくとも一つの第二の半導体スイッチング素子を有し、第一の蓄電装置と第二の蓄電装置との間の電位差を低減させるように第一および第二の半導体スイッチング素子を制御し、電位差低減後に主スイッチング回路を経路切断状態から経路接続状態へ切り換える制御部をさらに備えたことを特徴とする。
なお、第一のスイッチング回路は、第一の半導体スイッチング素子を複数並列接続したスイッチング素子群を有し、第二のスイッチング回路は、第二の半導体スイッチング素子を複数並列接続したスイッチング素子群を有するように構成しても良い。
また、第一の蓄電装置と第二の蓄電装置との間の電位差が所定の閾値以上か否かを判定する電位差判定部を備え、電位差判定部により閾値以上と判定されると電位差の低減を行った後に経路接続状態へ切り換え、電位差判定部により電位差が閾値より小さいと判定されると電位差の低減を行わずに経路接続状態へ切り換えるようにしても良い。
さらにまた、制御部に、第一および第二の半導体スイッチング素子の出力電流量を調整する電流量調整回路をさらに設け、第一の蓄電装置と第二の蓄電装置との間の電位差に応じて出力電流量を調整して電位差を低減させるようにしても良い。
さらに、第一および第二の半導体スイッチング素子をMOSFETで構成し、MOSFETのゲート電圧を調整して第一および第二の半導体スイッチング素子の出力電流量を調整するようにしても良い。

本発明によれば、並列接続された２つの蓄電装置を切断状態から接続する際に、２つの蓄電装置の電圧の大小関係に関係なく、双方向の突入電流を防止することができる。

本発明の第１の実施形態による電源装置の概略ブロック図である。 制御部１１の構成概略を示すブロック図である。 IGN起動時における制御手順を示すフローチャートである。 電流量制限時の電流量制限電流経路を示す図である。 電流量制限処理時の電流制限方法を説明する図であり、（ａ）はMOSFET７６のオン・オフ動作のタイムチャートであり、（ｂ）はデューティー比ＤとMOSFET７３、７４のゲート−ソース間電圧との関係を示す。 電流量制限処理時におけるタイムチャートを示す図であり、（ａ）はキャパシタ６と二次電池５の電位差を示し、（ｂ）は電流量制限回路起動用スイッチ７５のＯＮ・ＯＦＦ状態を示し、（ｃ）はMOSFET７１，７２の状態を示す。 従来技術との相違点を説明する図であり（ａ）は従来の構成を示し、（ｂ）は第１の実施の形態の構成を示す。 本発明の第２の実施の形態による電源装置を説明する図である。 第２の実施の形態における制御手順を示すフローチャートである。 変形例を示す図である。

以下、図を参照して本発明を実施するための形態について説明する。
−第１の実施の形態−
図１は、本発明の第１の実施形態による電源装置を、回転電機の駆動に用いた場合の概略ブロック図である。図１において、電源装置１は、リレー２ａ，２ｂを介してインバータ装置３に接続される。回転電機４はインバータ装置３により回転駆動される。回転電機４は、車両のアイドリングストップシステムにおけるエンジン起動用のスタータモータやモータジェネレータを構成している。

電源装置１は、鉛蓄電池などの二次電池５と、二次電池５と並列に接続されるキャパシタ６と、放電遮断用MOSFET７１と、充電遮断用MOSFET７２と、キャパシタ側電流量制限用MOSFET７３と、二次電池側電流量制限用MOSFET７４と、電流量制限用MOSFETのゲート電圧固定用抵抗１３と、MOSFET保護用抵抗１４と、電流量制限回路起動用MOSFET７６と、制御部１１と、キャパシタ電圧検出部１２とを備えている。

本実施の形態では、一例として二次電池５とキャパシタ６とを蓄電装置として搭載しているが、蓄電装置であればどのような組み合わせでも本発明は適用可能である。なお、キャパシタ６は複数のキャパシタセルが多直列多並列に接続されて構成され、二次電池５についても複数の二次電池セルが多直列多並列に接続されて構成される。

キャパシタ６から二次電池５へのプラス（＋）側の電力経路は、放電遮断用MOSFET７１と充電遮断用MOSFET７２とが直列に接続された第一の電流ラインと、キャパシタ側電流量制限用MOSFET７３と二次電池側電流量制限用MOSFET７４とが直列に接続された第二の電流ラインとの二つの電流ラインが並列に接続されて構成されている。

なお、本実施の形態では、第一の電流ラインおよび第二の電流ラインの並列接続をプラス側に設けたが、必要に応じてこれらの構成をグランド（−）側の電流ラインに設けても良いし、プラス側とグランド側の両方に設けても構わない。

放電遮断用MOSFET７１と充電遮断用MOSFET７２とは、それぞれが内蔵するボディダイオード７１１，７２１が互いに逆向きとなるように接続される。図１に示す例では、ボディダイオード７１１，７２１のアノード同士が接続されるように、MOSFET７１，７２のソース側同士を接続している。このように、二つのMOSFET７１，７２を逆向きに直列接続することで、MOSFET７１，７２の両方をオフ状態とすると、双方向の電流に対して遮断状態となる。また、MOSFET７１，７２の両方をオン状態とすると、キャパシタ６側から二次電池５側へ流れる電流とその逆向きに流れる電流との、双方向の電流に対して非遮断状態となる。

なお、本実施の形態では、キャパシタ６と二次電池５とをつなぐ電流経路が低抵抗な構成となるように、放電遮断用MOSFET７１、放電遮断用MOSFET７２にはオン抵抗が小さいエンハンスメント形ＮチャネルMOSFETを使用している。しかし、各MOSFETの全てもしくはいずれか一つにエンハンスメント形ＰチャネルMOSFETを使用しても構わないし、また、ノーマリオフタイプのGaN-FET、IGBTとダイオードとを組み合わせたものなど、同様のスイッチング機能を実現できるものであれば同様に適用可能である。

また、放電遮断用MOSFET７１および充電遮断用MOSFET７２にＮチャネルMOSFETを使用する場合、MOSFET７１，７２のゲートを駆動するための昇圧型ゲートドライバ（図示しせず）が用いられる。ゲートドライバはチャージポンプ型等、ＮチャネルMOSFETのゲート駆動が可能なものであればどのようなものでも構わない。

図１に示す例では放電遮断用MOSFET７１をキャパシタ６側、充電遮断用MOSFET７２を二次電池５側に配置したが、各MOSFETが制御可能なように周辺回路を構成すれば、逆に配置しても構わない。

一方、第二の電流ラインの電流量制限用MOSFET７３と電流量制限用MOSFET７４との接続に関しても、それぞれのボディダイオード７３１，７４１が逆向きとなるように接続される。そのため、MOSFET７３，７４の両方をオン状態とすると、キャパシタ６側から二次電池５側へ流れる電流とその逆向きに流れる電流との、双方向の電流に対して非遮断状態となり、MOSFET７３，７４の両方をオフ状態とすると、双方向の電流に対して遮断状態となる。なお、電流量制限用MOSFET７３、７４の場合もMOSFET７１，７２の場合と同様に、電流量制限用MOSFET７３、７４を図１と逆の位置に配置しても構わない。

電流量制限用MOSFET７３、７４にはエンハンスメント形ＰチャネルMOSFETが使用され、電流量制限用MOSFET７３、７４の出力電流量は電流量制限回路起動用MOSFET７６をＰＷＭ（Pulse Width Modulation）制御することにより調整される。電流量制限回路起動用MOSFET７６にはエンハンスメント形ＮチャネルMOSFETが使用される。

抵抗１４は、電流量制限用MOSFET７３，７４をオン・オフさせたときに、半導体素子であるMOSFET７６に大電流が流れて破損しないようにするための保護用抵抗である。電流量制限用MOSFET７３，７４をオンさせる場合にはこれらのゲート電圧をグランドレベルに落とす必要があるので、抵抗１４の抵抗定数は、抵抗１３の抵抗定数よりも十分小さいもの（例えば３ケタ小さいもの）を選ぶことが望ましい。

図１に示す例では、電流量制限用MOSFET７３、７４にエンハンスメント形ＰチャネルMOSFETを使用しているが、同様の機能を実現できるように周辺回路を構成すれば、各電流量制限用MOSFETの全てもしくはいずれか一つにエンハンスメント形ＮチャネルMOSFETを使用しても構わない。

放電遮断用MOSFET７１および充電遮断用MOSFET７２のオン・オフ制御、および、電流量制限回路起動用MOSFET７６のＰＷＭ制御は、制御部１１によって行われる。また、制御部１１は、二次電池５の総電圧、電圧検出部１２によって検出されるキャパシタ６の各セル電圧や総電圧などを監視している。

図２は制御部１１の構成概略を示すブロック図である。制御部１１は電源装置全体の制御を行うものであり、専用のICや汎用マイコンが用いられるが、同様の機能が実現できるものであればこれらに限らない。制御部１１は、スイッチ駆動手段１１１、電位差判定手段１１２、および上位との通信を行う通信手段１１３を備えている。

スイッチ駆動手段１１１は、スイッチ駆動信号のゲートや電流量制限回路起動用MOSFET７６を駆動する。電位差判定手段１１２は、二次電池５およびキャパシタ６の電圧を監視すると共に、後述する電位差判定を行う。キャパシタ電圧や二次電池電圧は、電位差判定手段１１２に設けられたA/Dコンバータ（不図示）によりＡ／Ｄ変換されて取り込まれる。

通信手段１１３の上位への通信機能としては、CAN（Controller Area Network）、I^２C（Inter-Integrated Circuit）、SPI（System Packet Interface）など、必要な機能を満たすものであればどのようなものでも構わない。本実施の形態では、回転電機４を起動する際の起動信号（IGN信号）が、通信機能を介して上位システム（図示せず）から通信手段１１３へ入力される。

通信手段１１３にIGN信号が入力されると、通信手段１１３から電圧測定および電位差判定の指令が電位差判定手段１１２に出力され、電位差判定手段１１２は、キャパシタ６および二次電池５の電圧を測定するとともに、その測定結果に基づいて後述する電位差判定を行う。電位差判定手段１１２は、測定結果および判定結果に基づいてスイッチ駆動信号をスイッチ駆動手段１１１へ出力する。スイッチ駆動手段１１１は、スイッチ駆動信号に基づいてMOSFET７１，７２および電流量制限回路起動用MOSFET７６を駆動する。

二次電池５とキャパシタ６との間の電位差が大きい状態で、第一の電流ラインのMOSFET７１，７２の両方をオンして二次電池５とキャパシタ６と接続すると、電位差に応じてキャパシタ側から二次電池側へ、または、二次電池側からキャパシタ側へ突入電流が流れることになる。そのため、予めプリチャージ用の第二の電流ラインを接続して、電位差が所定の電位差閾値になるまでプリチャージを行ってから、MOSFET７１，７２の両方をオン状態とする。

次に、IGN起動時における制御方法について説明する。図３は、IGN起動時における制御手順を示すフローチャートである。この制御プログラムは制御部１１において実行される。図３に示すフローチャートは、通信手段１１３にIGN信号が入力されてから、二次電池５とキャパシタ６との間にほぼ電位差がない状態とされて、リレー２ａ，２ｂがオンされる前までの制御を示したものである。

上位システムから制御部１１の通信手段１１３にIGN信号が入力されると、図３に示す制御がスタートしステップＳ１００へ進む。ステップＳ１００において、制御部１１の電位差判定手段１１２は、二次電池５の総電圧とキャパシタ６の総電圧とを比較し、それらの電位差｜ΔＶ｜が予め設定された電位差閾値Ｖ_０以上か否かを判定する。すなわち、二次電池５とキャパシタ６とを接続する際、電流量制限処理が必要か否かを判定する。電位差閾値Ｖ_０の一例としては、MOSFET７１，７２のボディダイオード７１１、７２１の順方向電圧（例えば０．５Ｖ）が考えられるが、必ずしもこれに限らない。

ステップＳ１００において、電位差判定手段１１２が、二次電池５の総電圧とキャパシタ６の総電圧との電位差｜ΔＶ｜が電位差閾値Ｖ_０よりも小さいと判定すると、ステップＳ１２０へ進む。電位差｜ΔＶ｜が電位差閾値Ｖ_０よりも小さい場合には突入電流のおそれがないので、ステップＳ１２０において、スイッチ駆動手段１１１の設定は、電流量制限回路起動用MOSFET７６がオフ状態、MOSFET７１およびMOSFET７２がオン状態とされる。その結果、第一の電流ラインが双方向導通状態となる。すなわち、電源装置１は、キャパシタ６の充放電を自由に行うことができる通常状態となり、図３に示す制御処理が終了する。

図３の制御処理が終了すると、電源装置１とインバータ装置３との間に設けられたリレー２ａ，２ｂがオンされ、IGN起動動作が実行される。なお、IGN起動時には回転電機４に大電流が流れるため、放電遮断用MOSFET７１および充電遮断用MOSFET７２には大電流に対応したMOSFETが用いられる。

一方、ステップＳ１００において、電位差｜ΔＶ｜が電位差閾値Ｖ_０以上と判定されると、ステップＳ１１５へと進んで、スイッチ駆動手段１１１の設定が電流量制限処理を行うための設定とされる。電流量制限処理とは、二次電池５とキャパシタ６との電位差｜ΔＶ｜を解消するための処理であり、MOSFET７１、７２がオフとなるように設定されるとともに、電流量制限回路起動用MOSFET７６についてはＰＷＭ制御されるように設定される。電流量制限回路起動用MOSFET７６のＰＷＭ制御については後述する。

ステップＳ１１５の処理が終了したならば、ステップＳ１００へ戻って電位差｜ΔＶ｜が電位差閾値Ｖ_０以上過否かの判定処理を再び行う。ステップＳ１１５の設定処理により二次電池５によるキャパシタ６の充電が開始されると、電位差｜ΔＶ｜は徐々に減少し、電位差｜ΔＶ｜が電位差閾値Ｖ_０を下回るまでステップＳ１１０とステップＳ１１５の処理が繰り返される。そして、電位差｜ΔＶ｜が電位差閾値Ｖ_０よりも小さくなると、ステップＳ１００でＹＥＳと判定されてステップＳ１２０へ進む。

図４は電流量制限処理時の電流量制限電流経路を示す図であり、制御方法の説明に必要なキャパシタ６、二次電池５、MOSFET７１〜７４、電流量制限回路起動用MOSFET７６を示したものである。ステップＳ１１５のスイッチ状態に設定された電流量制限時においては、図４に示すように第二の電流ラインのみが双方向導通状態とされ、破線で示すような電流量制限電流経路が形成される。

図５は、電流量制限処理時の電流制限方法を説明する図である。図５において、（ａ）は電流量制限回路起動用MOSFET７６が周期的にオン・オフ動作しているときのタイムチャートであり、（ｂ）はＰＷＭ制御時のデューティー比Ｄと電流量制限用MOSFET７３、７４のゲート−ソース間電圧との関係を示す図である。

図５（ａ）に示すように、ＰＷＭ制御時には電流量制限回路起動用MOSFET７６は周囲的にオン・オフされる。電流量制限回路起動用MOSFET７６は周期T2でオン・オフ動作し、T1はオンしている時間である。このとき、デューティー比Ｄは、Ｄ = T1/T2 で表わされる。デューティー比Ｄは、図２に示した制御部１１のスイッチ駆動手段１１１により０≦Ｄ≦１の範囲で調整できるものとする。Ｄ＝０の場合には電流量制限回路起動用MOSFET７６は常にオフの状態となっており、Ｄ＝１の場合には電流量制限回路起動用MOSFET７６は常にオンの状態となっている。

デューティー比Ｄの値が変化すると、電流量制限回路起動用MOSFET７６のドレイン−ソース間は可変抵抗のようにふるまう。そのため、図５（ｂ）に示すようにデューティー比Ｄの値に応じて電流量制限用MOSFET７３、７４のゲート−ソース間電圧が変動する。なお、電流量制限用MOSFET７３、７４はＰチャネルMOSFETであるから、ソースに対してゲート電圧が低下していくことで飽和領域からオン抵抗領域へと推移していく。

ＶGS0は電流量制限用MOSFET７３，７４が飽和領域からオン抵抗領域へと変わるときのゲート−ソース間電圧であるが、デューティー比ＤがＤ＝D0のときにゲート−ソース間電圧はＶGS0となる。そのため、デューティー比Ｄを０からD0の範囲で調整することにより、電流量制限用MOSFET７３、７４に流れるドレイン電流量（すなわち、第二の電流ラインを流れる電流量）を制限することができる。

図６は、電流量制限処理時におけるタイムチャートを示す図であり、（ａ）はキャパシタ６と二次電池５との電位差｜ΔＶ｜を示し、（ｂ）は電流量制限回路起動用MOSFET７６の制御状態を示し、（ｃ）はMOSFET７１，７２のオン・オフ状態を示す。時刻t1はステップＳ１１５の設定処理が行われ、電流量制限処理が開始される時刻である。

ｔ＜t1においては、電流量制限回路起動用MOSFET７６およびMOSFET７１，７２はオフ状態となっている。また、時刻t1における電位差｜ΔＶ｜は電位差閾値Ｖ_０よりも大きくなっている。さらに、MOSFET７１，７２のボディダイオード７１１，７２１、および電流量制限用MOSFET７３，７４のボディダイオード７３１，７４１は、ダイオード同士が各々対向しているため、二次電池５とキャパシタ６の電圧の大小関係に関係なく、第一の電流ラインおよび第二の電流ラインのいずれにも電流は流れない。

時刻t1において、電流量制限回路起動用MOSFET７６をＰＷＭ制御して電流量制限用MOSFET７３，７４のドレイン電流を制御し、図４に示すような電流量制限電流を流す。なお、接続前におけるキャパシタ６の電位と二次電池５の電位との大小関係によって電流量制限電流の流れる向きは異なる。

ｔ＞t1の電流量制限処理時においては、電流量制限電流が流れることによって、キャパシタ６と二次電池５との間の電位差｜ΔＶ｜が徐々に小さくなっていく。この電位差｜ΔＶ｜の変化を示す直線の傾き（すなわち電流量制限の程度）は、ＰＷＭ制御のデューティー比Ｄを変更することにより調整することができる。

電流量制限処理によりキャパシタ６と二次電池５との電位差｜ΔＶ｜が減少し、時刻t2において電位差｜ΔＶ｜が電位差閾値Ｖ_０を下回ると、図３のステップＳ１００からステップＳ１２０へ進み、電流量制限回路起動用MOSFET７６をオフするとともに、MOSFET７１およびMOSFET７２をオン状態とする。その結果、第一の電流ラインは双方向導電状態になり、電位差｜ΔＶ｜は速やかに０Ｖへと低下する。なお、ステップＳ１２０では電流量制限回路起動用MOSFET７６をオフして電流量制限用MOSFET７３，７４をオフ状態（遮断状態）としたが、電流量制限用MOSFET７３，７４をオン状態（非遮断状態）となるように電流量制限回路起動用MOSFET７６を制御しても良い。

上述した第１の実施の形態では、プリチャージ回路である第二の電流ラインに、図４に示すようにボディダイオード７３１，７４１が対向するように電流量制限用MOSFET７３，７４を直列配置したので、電位差解消のためのプリチャージ時の突入電流を双方向に関して防止することができる。このようなプリチャージ時における双方向の突入電流防止について、図７を参照して説明する

図７（ａ）は従来の構成の一例（特許文献４に記載の構成に対応）を示したものであり、プリチャージ回路には半導体スイッチング素子４０が一つしか設けられていない。メインスイッチにはリレーＳＭＲ１，ＳＭＲ２が用いられている。二次電池５とキャパシタ６とを切断する場合には、リレーＳＭＲ１，ＳＭＲ２を開状態とする。この従来の構成では、キャパシタ６の電圧ＶCAPが二次電池５の電圧ＶBATよりも大きくなる場合が考慮されておらず、そのような状況（ＶCAP＞ＶBAT）でプリチャージのためにリレーＳＭＲ１を閉じると、半導体スイッチング素子４０のボディダイオード４０１を介して突入電流が流れることになる。

図７（ｂ）は本実施の形態の場合を示す図であり、比較しやすいように図７（ａ）の場合と同様にメインスイッチとしてリレーＳＭＲ１，ＳＭＲ２を配置した。この構成の場合、電流量制限用MOSFET７３，７４のボディダイオード７３１，７４１が対向するように構成されているため、リレーＳＭＲ２を閉じてプリチャージを行う際に、ボディダイオード７３１，７４１を介して突入電流が流れることはない。リレーＳＭＲ２を閉じたならば電流量制限回路起動用MOSFET７６をＰＷＭ制御し、制限された電流を流して電位差解消を行う。

さらに、図１，４に示す構成では、図７（ｂ）の機械的可動部分を含むリレーＳＭＲ１，ＳＭＲ２に代えて、一組のMOSFET７１，７２を用いるため、メインスイッチの耐久性の向上を図ることができる。MOSFET７１，７２についてもボディダイオード７１１，７２１が対向するように配置されているため、MOSFET７１およびMOSFET７２の両方をオフすることにより、二次電池５とキャパシタ６との間を完全遮断状態とすることができる。

なお、上述した実施の形態では、電流量制限回路起動用MOSFET７６をＰＷＭ制御することで電流量制限用MOSFET７３，７４のゲート電圧を調整し、電流量を制限した。しかし、電流量制限回路起動用MOSFET７６を用いる代わりに、電流量制限用MOSFET７３，７４のゲートを直接ＰＷＭ制御するようにしてもかまわない。また、ＰＷＭ制御にかかわらず、電流量制限用MOSFET７３，７４のゲート電圧を調整できるものであれば本実施の形態は適用可能である。

−第２の実施の形態−
図８は本発明の第２の実施の形態による電源装置を説明する図であり、第１の実施の形態における図４に対応するものである。図８に示す第２の実施の形態では、電流量制限回路起動用MOSFET７６の代わりに、電流量制限用MOSFET７３，７４をオン・オフするための電流量制限回路起動用スイッチ７５を設けるとともに、電流量制限用MOSFET７３，７４と直列に制限抵抗８を設けて第二の電流ラインを流れる電流量を制限するようにした。なお、図８においては電流量制限回路起動用スイッチ７５に通常のリレーを用いているが、半導体スイッチ（例えば、MOSFET）など同等の機能を有するものであればどのようなものでも構わない。

図９は、図８の構成の場合の制御手順を示すフローチャートである。図３のステップＳ１１５およびステップＳ１２０の各処理は、図９のステップＳ２１５およびステップＳ２２０で置き換えられている。IGN信号を受信する前は、電流量制限回路起動用スイッチ７５，MOSFET７１，７２は全てオフ状態とされている。電流量制限回路起動用スイッチ７５がオフのときは、電流量制限用MOSFET７３、７４のゲート電圧は、ゲート電圧固定用抵抗１３によってソース電圧と等しくなっている。そのため、電流量制限用MOSFET７３、７４はオフ状態となる。その結果、第一および第二の電流ラインは遮断状態とされる。

ステップＳ２１５では、電流量制限回路起動用スイッチ７５はオン状態とされ、MOSFET７１，７２はオフ状態とされる。電流量制限回路起動用スイッチ７５をオンすると、電流量制限用MOSFET７３、７４のゲート電圧がグランドレベルに落ち、電流量制限用MOSFET７３、７４はオン状態となる。その結果、制限抵抗８によって電流量が制限された電流が第二の電流ラインに流れて、二次電池５とキャパシタ６との電位差｜ΔＶ｜が減少する。なお、接続前におけるキャパシタ６の電位と二次電池５の電位との大小関係によって電流量制限電流の流れる向きは異なる。

ステップＳ２２０においては、電流量制限回路起動用スイッチ７５およびMOSFET７１，７２の全てがオン状態とされる。その結果、第一および第二の電流ラインは双方向導通状態となり、電源装置１は、キャパシタ６の充放電を自由に行うことができる通常状態となる。

本実施の形態では、二次電池５とキャパシタ６との電位差｜ΔＶ｜が電位差閾値Ｖ_０を下回った時点で、ステップＳ１２０において第一および第二の電流ラインを双方向導通状態とした。しかし、第一および第二の電流ラインを双方向導通状態とした場合でも、第二の電流ラインには電流制限抵抗８が設けられているので、電流は主に第一の電流ラインを流れる。そのため、電流量制限回路起動用スイッチ７５をオフにして第二の電流ラインに設けられた電流量制限用MOSFET７３，７４をオフ状態として、第一の電流ラインのみを双方向導通状態としても構わない。

電流量制限用MOSFET７３、７４にはエンハンスメント形ＰチャネルMOSFETを使用しているが、同様の機能を実現できるように周辺回路を構成すれば、各電流量制限用MOSFETの全てもしくはいずれか一つにエンハンスメント形ＮチャネルMOSFETを使用しても構わない。電流量制限用MOSFET７３、７４にエンハンスメント形ＰチャネルMOSFETを使用した場合、電流量制限回路起動用スイッチ７５をオンして電流量制限用MOSFET７３、７４のゲート電圧をグランドレベルとするだけで電流量制限用MOSFET７３、７４を容易にオンさせることができる。

−第３の実施の形態−
第３の実施の形態は、キャパシタ６の下限電圧を考慮した制御である。下限電圧を有するキャパシタとしては、例えば、過放電閾値を持つリチウムイオンキャパシタなどがある。

リチウムイオンキャパシタは過放電の状態が維持されると、内部でガス発生等が生じることがあり、キャパシタの性能が著しく劣化する。そこで、本実施の形態では、キャパシタ６のセル電圧が過放電閾値を下回っているかどうかを、制御部１１において判定する。そして、セル電圧が過放電閾値を下回っていると判定された場合には、第一の電流ラインの放電遮断用MOSFET７１をオフするとともに、第二の電源ラインに設けられた電流量制限用MOSFET７３，７４をオフする。これにより、キャパシタ６に対しては、第一の電流ラインによる充電のみが許可されることになる。このような構成とすることで、キャパシタ６の放電が阻止され過放電によるセルの劣化を防止でき、リチウムイオンキャパシタの安全性向上および長寿命化に効果的である。

このような制御は、キャパシタ６と二次電池５とを接続する場合に行っても良いが、接続状態から切断状態にする場合や、リレー２ａ，２ｂがオン状態とされている電源装置１と負荷（インバータ装置３）とが接続されている状態において好適である。例えば、キャパシタ６が過放電閾値を下回った状態で接続状態から切断状態とされると、切断されている間は常に過放電状態に放置されることになり、キャパシタ６の性能劣化を招いてしまう。そのため、このような場合においては上記制御の適用は効果的である。

なお、上述した実施の形態では、例えば、図１に示すように放電遮断用MOSFET７１、充電遮断用MOSFET７２にそれぞれ１個の素子を用いた。しかしながら、より大電流に対応するために、図１０に示すように、放電遮断用MOSFET７１および充電遮断用MOSFET７２をそれぞれ同方向に並列接続された複数のMOSFETで構成するようにしてもよい。このように構成することで、通常使用時に流れる電流が並列接続された各MOSFETに分散するため、より大電流に対応させることができる。なお、電流量制限用MOSFET７３，７４についても、並列接続された複数のMOSFETで構成させてもよい。

上述した実施の形態では、電源装置１は、インバータ装置３に対して並列接続される二次電池５およびキャパシタ６と、二次電池５とキャパシタ６とを結ぶ電流経路上に設けられて、経路切断状態と経路接続状態とを切り換えるMOSFET７１，７２と、MOSFET７１，７２と並列に接続され、直列接続された電流量制限用MOSFET７３，７４を有する電位差調整回路と、制御部１１とを備えている。電流量制限用MOSFET７３，７４のボディダイオード７３１，７４１は対向するように設けられているので、電流量制限用MOSFET７３，７４が設けられた第二の電流ラインを介したプリチャージの際に、いずれの方向に対しても突入電流が発生するのを防止することができる。このように、プリチャージ時に突入電流を発生させることなく、二次電池５とキャパシタ６との電位差を解消させることができる。

また、MOSFET７１，７２を経路切断状態から経路接続状態へ切り換える際に、二次電池５とキャパシタ６との間の電位差が所定の閾値以上か否かを判定し、閾値以上と判定されると電位差の低減を行い、電位差が閾値より小さいと判定されると電位差の低減を行わずに経路接続状態へ切り換えるようにした。そのため、MOSFET７１，７２をオン状態にして経路接続状態へ切り換えた際に、突入電流が発生することはない。

なお、上述した実施の形態では、二次電池とキャパシタとの並列接続する構成の電源を例に説明したが、本発明はこれに限らず、自己放電率の異なる異種の蓄電素子を並列に組み合わせた電源装置に適用することができる。すなわち、キャパシタとキャパシタ、二次電池と二次電池のような組み合わせに関しても適用できる。また、キャパシタ６としては、正極材および負極材に異なる電極材料を用いたハイブリッドキャパシタ、例えば、負極にリチウムイオンがドープされたリチウムイオンキャパシタなどが適用できる。

このように、本実施の形態は、自己放電率の異なる異種の蓄電装置を並列に組み合わせた電源装置であれば、いかなる種類の蓄電装置の組み合わせでも適用でき、そのような電源装置において、切断状態から接続を行う際に、双方の電圧の大小関係に関係なく、双方向の突入電流を防止して安全に接続処理を行うことができる。その結果、蓄電装置として二次電池を用いた場合、大電流が流れることによる負担が軽減されるので、二次電池の小型化、低価格化、長寿命化、電源装置全体の高信頼化にも効果的である。

なお、上述した実施の形態では、車両のアイドリングストップシステムに適用した場合を例に説明したが、これに限らず、種々の負荷への電力を供給する電源装置に適用することができる。なお、以上の説明はあくまでも一例であり、本発明の特徴を損なわない限り、本発明は上記実施の形態になんら限定されるものではない。また、実施の形態と変形例の一つ、もしくは複数を組み合わせることも可能であり、それぞれの実施形態での効果を単独あるいは相乗して奏することができる。

１：電源装置、２：リレー、３：インバータ装置、４：回転電機、５：二次電池、６：キャパシタ、８：電流制限抵抗、１１：制御部、１２：キャパシタ電圧検出部、１３：ゲート電圧固定用抵抗、７１：放電遮断用MOSFET、７２：充電遮断用MOSFET、７３：キャパシタ側電流量制限用MOSFET、７４：二次電池側電流量制限用MOSFET、７５：電流量制限回路起動用スイッチ、７６：電流量制限回路起動用MOSFET、１１１：スイッチ駆動手段、１１２：電位差判定手段、１１３：通信手段、１４：MOSFET保護用抵抗、７１１，７２１，７３１，７４１：ボディダイオード

Claims (13)

1. 負荷に対して並列接続される第一の蓄電装置および第二の蓄電装置と、
   前記第一の蓄電装置と前記第二の蓄電装置とを結ぶ電流経路上に設けられて、経路切断状態と経路接続状態とを切り換える主スイッチング回路と、
   直列接続された第一および第二のスイッチング回路を有し、前記主スイッチング回路と並列に接続される電位差調整回路とを備え、
   前記第一のスイッチング回路は、前記第一の蓄電装置から前記第二の蓄電装置へ流れる電流を遮断する向きのボディダイオードを内蔵する少なくとも一つの第一の半導体スイッチング素子を有し、
   前記第二のスイッチング回路は、前記第二の蓄電装置から前記第一の蓄電装置へ流れる電流を遮断する向きのボディダイオードを内蔵する少なくとも一つの第二の半導体スイッチング素子を有し、
   前記第一の蓄電装置と前記第二の蓄電装置との間の電位差を低減させるように前記第一および第二の半導体スイッチング素子を制御し、電位差低減後に前記主スイッチング回路を前記経路切断状態から前記経路接続状態へ切り換える制御部をさらに備えた電源装置。
2. 請求項１に記載の電源装置において、
   前記第一のスイッチング回路は、前記第一の半導体スイッチング素子を複数並列接続したスイッチング素子群を有し、
   前記第二のスイッチング回路は、前記第二の半導体スイッチング素子を複数並列接続したスイッチング素子群を有することを特徴とする電源装置。
3. 請求項１または２に記載の電源装置において、
   前記第一の蓄電装置と前記第二の蓄電装置との間の電位差が所定の閾値以上か否かを判定する電位差判定部を備え、
   前記制御部は、前記電位差判定部により閾値以上と判定されると前記電位差の低減を行った後に前記経路接続状態へ切り換え、前記電位差判定部により電位差が閾値より小さいと判定されると前記電位差の低減を行わずに前記経路接続状態へ切り換えることを特徴とする電源装置。
4. 請求項１乃至３のいずれか一項に記載の電源装置において、
   前記制御部は、前記第一および第二の半導体スイッチング素子の出力電流量を調整する電流量調整回路をさらに有し、前記第一の蓄電装置と前記第二の蓄電装置との間の電位差に応じて前記出力電流量を調整して前記電位差を低減させることを特徴とする電源装置。
5. 請求項４に記載の電源装置において、
   前記第一および第二の半導体スイッチング素子はMOSFETで構成され、
   前記電流量調整回路は、前記MOSFETのゲート電圧を調整して前記第一および第二の半導体スイッチング素子の出力電流量を調整することを特徴とする電源装置。
6. 請求項１乃至３のいずれか一項に記載の電源装置において、
   前記電位差調整回路は、第一および第二のスイッチング回路に直列接続された抵抗素子を有し、
   前記制御部は、前記第一および第二の半導体スイッチング素子をそれぞれオン状態とすることで前記電位差を低減させることを特徴とする電源装置。
7. 請求項１乃至３のいずれか一項に記載の電源装置において、
   前記制御部は、前記第一の蓄電装置と前記第二の蓄電装置との間の電位差に応じて前記第一および第二の半導体スイッチング素子をＰＷＭ（Pulse Width Modulation）制御して出力電流量を調整し、前記電位差を低減させることを特徴とする電源装置。
8. 請求項１乃至７のいずれか一項に記載の電源装置において、
   前記主スイッチング回路は、
   前記第一の蓄電装置から前記第二の蓄電装置へ流れる電流を遮断する向きのボディダイオードを内蔵する少なくとも一つの第三の半導体スイッチング素子を有する第三のスイッチング回路と、
   前記第二の蓄電装置から前記第一の蓄電装置へ流れる電流を遮断する向きのボディダイオードを内蔵する少なくとも一つの第四の半導体スイッチング素子を有する第四のスイッチング回路と、を直列接続して形成したものであることを特徴とする電源装置。
9. 請求項８に記載の電源装置において、
   前記第三のスイッチング回路は、前記第三の半導体スイッチング素子を複数並列接続したスイッチング素子群を有し、
   前記第四のスイッチング回路は、前記第四の半導体スイッチング素子を複数並列接続したスイッチング素子群を有することを特徴とする電源装置。
10. 請求項８または９に記載の電源装置において、
    前記第一および第二の半導体スイッチング素子はエンハンスメント形ＰチャネルMOSFETで構成され、
    前記第三および第四の半導体スイッチング素子はエンハンスメント形ＮチャネルMOSFETで構成されることを特徴とする電源装置。
11. 請求項８乃至１０のいずれか一項に記載の電源装置において、
    前記第一の蓄電装置はキャパシタセルで構成されるとともに、前記第二の蓄電装置は二次電池セルで構成され、
    前記キャパシタセルの電圧が過放電閾値を下回っているか否かを判定する過放電判定部をさらに備え、
    前記制御部は、前記過放電判定部により過放電閾値を下回っていると判定されると、前記第一、第二および第三のスイッチング素子をオフ状態にし、かつ、前記第四のスイッチング素子をオン状態とすることを特徴とする電源装置。
12. 請求項１乃至１０のいずれか一項に記載の電源装置において、
    前記第一および第二の蓄電装置の少なくとも一方は、正極材および負極材に異なる電極材料を用いたハイブリッドキャパシタで構成されていることを特徴とする電源装置。
13. 請求項１２に記載の電源装置において、
    前記ハイブリッドキャパシタは、負極にリチウムイオンがドープされたリチウムイオンキャパシタであることを特徴とする電源装置。

Images