JP5438567B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP5438567B2 JP5438567B2 JP2010064366A JP2010064366A JP5438567B2 JP 5438567 B2 JP5438567 B2 JP 5438567B2 JP 2010064366 A JP2010064366 A JP 2010064366A JP 2010064366 A JP2010064366 A JP 2010064366A JP 5438567 B2 JP5438567 B2 JP 5438567B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- switch
- frequency control
- switched
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記第1のスイッチの両端子と所定電圧との間にそれぞれ設けられた複数の第2のスイッチとを有し,
前記発振周波数制御信号の切り替わり時に,導通から非導通に切り替えられる第1のスイッチの両端子に設けられた前記第2のスイッチが一時的に導通する。
Ctotal1=(20+21+ +2n-1)*C
Ctotal2= 2n*C
上記の第1の動作では,例えば図示されるようにキャパシタC0〜Cn-1,Cx0〜Cxn-1に電荷が充電されている状態で,第1のスイッチ群SW0〜SWn-1がオンからオフになり,第1のスイッチSWnがオフからオンになる。この時,キャパシタC0〜Cn-1の電荷は電流Im,Ipにより放電され,キャパシタのCx0〜Cxn-1も電流Ixm,Ixpにより放電され,それらのキャパシタに代わってキャパシタCn,Cxnへの充電と放電が開始されなければならない。
Ctotal1=20*C
Ctotal2=(21+ +2n-1+2n)*C
上記の第2の動作では,例えば図示されるようにキャパシタC0,Cx0に電荷が充電されている状態で,第1のスイッチSW0がオンからオフになり,第1のスイッチ群SW1〜SWnがオフからオンになる。この時,キャパシタC0の電荷は電流Im,Ipにより放電され,キャパシタのCx0も電流Ixm,Ixpにより放電され,それらのキャパシタに代わってキャパシタC1〜Cn,Cx1〜Cxnへの充電と放電が行われることにより次の発振動作が再開されなければならない。
第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記第1のスイッチの両端子と所定電圧との間にそれぞれ設けられた複数の第2のスイッチとを有し,
前記発振周波数制御信号の切り替わり時に,導通から非導通に切り替えられる第1のスイッチの両端子に設けられた前記第2のスイッチが一時的に導通する発振回路。
付記1において,
前記発振周波数制御信号の切り替わり時に,前記導通から非導通に切り替えられる第1のスイッチは,非導通から導通に切り替えられる第1のスイッチが切り替えられてから所定時間後に導通から非導通に切り替えられる発振回路。
付記1または2において,
さらに,前記第1,第2のインダクタンスと第1,第2のキャパシタ群との間の第1,第2の接続ノードと前記第1,第2の基準電圧との間にそれぞれ設けられた第3,第4のスイッチを有し,
前記発振周波数制御信号の切り替わり時に,前記第3,第4のスイッチが一時的に導通する発振回路。
付記1において,
前記第2のスイッチの一時的な導通は,前記発振周波数制御信号に基づいて導通から非導通になる第1のスイッチに接続された周波数制御用キャパシタの容量値と,非導通から導通になる第1のスイッチに接続された周波数制御用キャパシタの容量値との差が第1の基準値より小さいときに発生する発振回路。
第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記発振周波数制御信号の切り替わり時に,前記導通から非導通に切り替えられる第1のスイッチは,非導通から導通に切り替えられる第1のスイッチが切り替えられてから所定時間後に導通から非導通に切り替えられる発振回路。
第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記第1,第2のインダクタンスと第1,第2のキャパシタ群との間の第1,第2の接続ノードと第3,第4の基準電圧との間にそれぞれ設けられた第3,第4のスイッチを有し,
前記発振周波数制御信号の切り替わり時に,前記第3,第4のスイッチが一時的に導通する発振回路。
付記5において,
前記第3,第4のスイッチの一時的な導通は,前記発振周波数制御信号に基づいて導通から非導通になる第1のスイッチに接続された周波数制御用キャパシタの容量値が,非導通から導通になる第1のスイッチに接続された周波数制御用キャパシタの容量値より小さく,前記容量値の差が第1の基準値より大きいときに発生する発振回路。
付記5において,
前記第3の基準電圧と第4の基準電圧とは異なる電圧である発振回路。
付記8において,
前記第3の基準電圧は前記第1または第2の基準電圧であり,前記第4の基準電圧は前記第2または第1の基準電圧である発振回路。
P1,Px1:第1,第2のトランジスタ
C0〜Cn,Cx0〜Cxn:複数の周波数制御用キャパシタ
SW0〜SWn:第1のスイッチ
SWp,SWxp:第2のスイッチ
Claims (5)
- 第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記第1のスイッチの両端子と所定電圧との間にそれぞれ設けられた複数の第2のスイッチとを有し,
前記発振周波数制御信号の切り替わり時に,導通から非導通に切り替えられる第1のスイッチの両端子に設けられた前記第2のスイッチが一時的に導通する発振回路。 - 請求項1において,
前記発振周波数制御信号の切り替わり時に,前記導通から非導通に切り替えられる第1のスイッチは,非導通から導通に切り替えられる第1のスイッチが切り替えられてから所定時間後に導通から非導通に切り替えられる発振回路。 - 請求項1または2において,
さらに,前記第1,第2のインダクタンスと第1,第2のキャパシタ群との間の第1,第2の接続ノードと前記第1,第2の基準電圧との間にそれぞれ設けられた第3,第4のスイッチを有し,
前記発振周波数制御信号の切り替わり時に,前記第3,第4のスイッチが一時的に導通する発振回路。 - 第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記発振周波数制御信号の切り替わり時に,前記導通から非導通に切り替えられる第1のスイッチは,非導通から導通に切り替えられる第1のスイッチが切り替えられてから所定時間後に導通から非導通に切り替えられる発振回路。 - 第1の基準電圧側に設けられた第1,第2のインダクタと,
第2の基準電圧と前記第1,第2のインダクタとの間にそれぞれ設けられ,ゲートとドレインが交差接続された第1,第2のトランジスタと,
前記第1,第2のインダクタンスそれぞれに接続され,複数の周波数制御用キャパシタを並列に有する第1,第2のキャパシタ群と,
前記第1,第2のキャパシタ群の対応する周波数制御用キャパシタ間に設けられ発振周波数制御信号に基づいて導通または非導通に制御される複数の第1のスイッチと,
前記第1,第2のインダクタンスと第1,第2のキャパシタ群との間の第1,第2の接続ノードと第3,第4の基準電圧との間にそれぞれ設けられた第3,第4のスイッチを有し,
前記発振周波数制御信号の切り替わり時に,前記第3,第4のスイッチが一時的に導通する発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064366A JP5438567B2 (ja) | 2010-03-19 | 2010-03-19 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064366A JP5438567B2 (ja) | 2010-03-19 | 2010-03-19 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199607A JP2011199607A (ja) | 2011-10-06 |
JP5438567B2 true JP5438567B2 (ja) | 2014-03-12 |
Family
ID=44877248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064366A Active JP5438567B2 (ja) | 2010-03-19 | 2010-03-19 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5438567B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6158732B2 (ja) * | 2014-03-07 | 2017-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 回路、電圧制御発振器および発振周波数制御システム |
KR102493467B1 (ko) * | 2017-08-16 | 2023-01-31 | 삼성전자 주식회사 | 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3892383B2 (ja) * | 2002-10-15 | 2007-03-14 | Necエレクトロニクス株式会社 | 電圧制御発振器 |
JP2004159222A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP2004266571A (ja) * | 2003-02-28 | 2004-09-24 | Nec Electronics Corp | 電圧制御発振器 |
JP5181791B2 (ja) * | 2008-04-03 | 2013-04-10 | ソニー株式会社 | 電圧制御型可変周波数発振回路および信号処理回路 |
-
2010
- 2010-03-19 JP JP2010064366A patent/JP5438567B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011199607A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101256272B1 (ko) | 고속-스위칭 저잡음 전하 펌프 | |
JP4539977B2 (ja) | 容量性チャージ・ポンプ | |
US8212596B2 (en) | PLL circuit | |
JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたpll回路 | |
US9509212B2 (en) | Charge pump circuit, integrated circuit, electronic device and method therefor | |
US9502971B2 (en) | Charge pump circuit, integrated circuit, electronic device and method therefor | |
US9197222B2 (en) | Method and apparatus of a resonant oscillator separately driving two independent functions | |
US8542073B2 (en) | Variable-capacitance device | |
US7459964B2 (en) | Switched capacitor filter and feedback system | |
CN106487334A (zh) | 用于振荡器的电容器布置 | |
US8836435B2 (en) | Oscillator with frequency determined by relative magnitudes of current sources | |
KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
JP5438567B2 (ja) | 発振回路 | |
US10879798B2 (en) | Charge pump circuit with capacitor swapping technique and associated method | |
Yu et al. | A new high-speed low-voltage charge pump for PLL applications | |
JP2002330067A (ja) | チャージポンプ回路および位相同期ループ回路 | |
EP0674817B1 (en) | Low power electronic circuit comprising a resonant system and a function circuitry | |
CN100385790C (zh) | 可减低时钟馈通效应的切换式电容电路与相关方法 | |
US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
US20130169373A1 (en) | Method and Apparatus of Capacitively Coupling an Adjustable Capacitive Circuit in a VCO | |
Mandal et al. | 7.95 mW 2.4 GHz Fully-Integrated CMOS Integer N Frequency Synthesizer | |
JP2006238084A (ja) | 発振回路及びフェーズロックトループ回路 | |
US20060192621A1 (en) | Two-system PLL frequency synthesizer | |
KR100862509B1 (ko) | 저전력용 스택 구조 위상 동기 루프 | |
JP5799825B2 (ja) | Dc−dcコンバータ、半導体集積回路及びdc−dc変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5438567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |