JP5419493B2 - データ処理装置、データ処理装置の制御方法、およびプログラム - Google Patents
データ処理装置、データ処理装置の制御方法、およびプログラム Download PDFInfo
- Publication number
- JP5419493B2 JP5419493B2 JP2009049713A JP2009049713A JP5419493B2 JP 5419493 B2 JP5419493 B2 JP 5419493B2 JP 2009049713 A JP2009049713 A JP 2009049713A JP 2009049713 A JP2009049713 A JP 2009049713A JP 5419493 B2 JP5419493 B2 JP 5419493B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- unit
- communication
- communication unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99937—Sorting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99951—File or database maintenance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Description
データ処理を行う処理手段と、通信手段と、を備える複数のモジュールを有し、当該複数のモジュールの通信手段がリング状に接続されているデータ処理装置であって、
前記通信手段は、一方のモジュールの通信手段からデータを含むパケットを受信する受信手段と、他方のモジュールの通信手段へデータを含むパケットを送信する送信手段とを備え、
前記受信手段及び前記送信手段の各々には、前記処理手段の論理的順序を識別するための接続情報が割り当てられており、かつ、前記受信手段及び前記送信手段の各々は、カウンタ値を保持しており、
前記通信手段は、当該通信手段の受信手段に割り当てられている第1接続情報と前記受信手段が保持しているカウンタ値に対応する情報を有するパケットを受信すると、前記受信手段が保持しているカウンタ値を更新し、当該パケットに含まれるデータを自モジュールの処理手段に処理させ、当該処理の処理結果としてのデータを当該通信手段の送信手段に割り当てられている第2接続情報と前記送信手段が保持しているカウンタ値を対応づけてパケットとして前記他方のモジュールの通信手段へ送信し、前記送信手段が保持している前記カウンタ値を更新する
ことを特徴とするデータ処理装置が提供される。
(データ処理装置の構成)
図1は、本発明の第1の実施形態(実施形態1)におけるデータ処理装置の一構成例を示すブロック図である。図1中、101は処理対象のデータの入力と、処理済みのデータの出力とを行う入出力手段としてのデータ入出力部(入出力部)である。また、102−1〜102−mは通信手段としての通信部(まとめて通信部102)であり、103−2〜103−mは処理手段としてのデータ処理部(処理部。まとめてデータ処理部103)である。
図2は、通信部102の一構成例を示すブロック図である。図2中、201はデータ受信部(受信部)、202はバッファ、203はセレクタ、204はデータ送信部(送信部)である。
・パケットのvalidフラグが有効である。
・接続ID及びカウント値が受信部201が保持する値と一致する。
・接続されているデータ処理部103がデータの入力が可能である(stall信号253が保留状態でない)。
の全てが成立する場合、このパケットを取り込み、(valid信号251を有効にして)出力端子252よりデータ処理部103へデータを出力する。このとき、データ受信部201は、信号線260を介してバッファ202にデータの取り込みを通知し、バッファ202に格納されるパケットのvalidフラグをクリアし、パケットを無効化する。また、パケット取り込み後、受信部201が保持するカウント値503はインクリメントされる。
・入力パケットのvalidフラグが有効である。
・接続IDとカウント値が一致する。
・接続されているデータ処理部103がデータの入力が不可能である(stall信号253が保留状態)。
の全てが成立する場合、データ受信部201は、信号線260を介してバッファ202にデータの保留を通知し、バッファ202に格納されるパケットのstallフラグをセットする。また、入力パケットのvalidフラグが有効で、接続ID一致してもカウント値が受信部201が保持する値と一致しない場合は、データの取り込みができないので、この場合もstallフラグをセットする。なお、後述の動作例で説明するように、パケットを受信するか否かの判断においてカウント値を評価しなくてもよい。
・接続されているデータ処理部103からデータの出力が可能である(valid信号256が有効の場合)。
・バッファ202の出力パケットのvalidフラグが無効である。
の両方が成り立つ場合、データ送信部204は、validフラグを有効、stallフラグを無効にして、カウント値とレジスタに設定されている接続IDを付加してパケットを生成する。そして、セレクタ203を制御して、出力端子259よりこの生成したパケットをリングバス上に流す。パケット出力後、データ送信部204が保持するカウント値はインクリメントされる。なお、後述の動作例で説明するように、カウント値を評価しない構成ではカウント値のインクリメントは行わなくてもよい。
図3は、データ受信部201の一構成例を示すブロック図である。図3中、301はレジスタ、302は第1保持手段としてのカウンタ、303は比較部、304は判定部である。
・パケットのvalidフラグが有効である。
・パケットの接続IDがレジスタ301に格納されている接続IDと一致する。
・パケットのカウント値がカウンタ302の値と一致する。
が全て成立した場合、valid信号251を有効にする。なお、出力端子252にはこのパケットのデータ部が出力される。また、比較部303は、
・入力されたパケットのvalidフラグが有効で、このパケットの接続IDがレジスタ301に格納されている接続IDと一致したことを示す入力パケット判定信号。
・このパケットのカウント値がカウンタ302の値と一致したことを示すカウント値一致信号。
を判定部304に入力する。判定部304は、入力パケット判定信号とカウント値一致信号、接続されているデータ処理部103からのstall信号253より、データ処理部103がデータを取り込めたかどうかを判定する。データを取り込めたと判定した場合は、信号線260を介してバッファ202にデータの取り込みを通知し、バッファ202に格納されているパケットのvalidフラグをクリアし、パケットを無効化する。なお、後述するように、データの分岐(複数データ処理部での使用)のため、このパケット無効化処理は、CPU等によってON/OFF可能となっている。
図4は、データ送信部204の一構成例を示すブロック図である。図4中、401はレジスタ、402は第2保持手段としてのカウンタ、403は比較部、404はパケット生成部である。
・バッファ202の出力パケットのvalidフラグが有効かつstallフラグが保留を示していない。
・バッファ202の出力パケットの接続IDがレジスタ401に格納されている接続IDと一致した。
の両方が成立した場合は、自身が出力したパケットが保留されずに戻ってきたと判定する。そして、パケット生成部404を介してセレクタ203を制御し、validフラグを無効にしてパケットを無効化する。この場合も、パケットの出力が可能となるので、stall信号254をリセットする。
・その出力パケットのvalidフラグが無効である場合。
・無効化するパケット(validフラグが有効かつstallフラグが保留を示していないときで、パケットの接続IDがレジスタ401に格納されている接続IDと一致したパケット)の場合。
のいずれかの場合、validフラグを有効、stallフラグを無効にして、カウンタ402のカウント値とレジスタ401に設定されている接続IDを付加してパケットを生成する。そして、セレクタ203を制御して、出力端子259より生成したパケットをリングバス上に流す。さらに、次のクロックサイクルでカウンタ402のカウント値をインクリメント(+1)する。なお、送信部204のカウンタ402とこの送信部のパケットを受信する受信部201のカウンタ302は、同期を取るため、データ転送開始前に同じ値に初期化される。なお、ここではカウント値を評価する場合について説明したが、カウント値を評価しない場合はカウント値に関する処理は実行する必要がない。
次に、本実施形態に係るデータ処理装置の動作について図面を参照して説明する。図6はデータ処理部が5個の場合のブロック図である。図示したように各データ処理部103−2〜103−6では、各々処理部A〜処理部Eで示される処理が入力データに対し施されるものとする。以下では説明を簡略化するため、データ処理部103、入出力部101では入力データの保留が発生しない場合を説明する。この場合は、パケットのstallフラグ、カウント値は不要となる。このような構成の動作について、シグナルフローグラフを用いて説明する。シグナルフローグラフにおいては、ノードを「丸」で示し、処理を「アーク(矢印)」で示す。
まず、単純に処理A、処理B、処理C、処理D、処理Eの順に処理されるとすると、シグナルフローグラフは図7(a)に示すようになる。この時、
・処理部A(データ処理部103−2)の通信部102−2の受信部201のレジスタ(レジスタ301)には”1”を格納しておき、通信部102−2の送信部204のレジスタ(レジスタ401)には”2”を格納しておく。
同様に、
・通信部102−3の受信部201のレジスタには”2”、送信部204のレジスタには”3”を格納しておく。
・通信部102−4の受信部201のレジスタには”3”、送信部204のレジスタには”4”を格納しておく。
・通信部102−5の受信部201のレジスタには”4”、送信部204のレジスタには”5”を格納しておく。
・通信部102−6の受信部201のレジスタには”5”、送信部204のレジスタには”6”を格納しておく。
図7(b)は処理B、処理Cの順序を逆にしたシグナルフローグラフである。この場合は、通信部102−3の受信部201のレジスタには”3”、送信部204のレジスタには”4”を格納しておく。そして、通信部102−4の受信部201のレジスタには”2”、送信部204のレジスタには”3”を格納しておく。その他は図7(a)の例と同じであるので省略する。
図7(c)は処理D、処理Eを削除したシグナルフローグラフである。この場合は、通信部102−4の送信部204のレジスタを”6”に変更するだけでよい。その他は図7(a)の例と同じであるので省略する。なお、通信部102−5および通信部102−6の受信部201のレジスタには、パケットが取り込まれないようにシグナルフローグラフで使用されていない値を設定しておく。
図7(d)は分岐・統合のあるシグナルフローグラフの例である。このようなシグナルフローは、例えば、
(1)同じ画像から、一方はLPF(ローパスフィルタ)をかけて低周波成分を取り出して処理をし、もう一方はHPF(ハイパスフィルタ)をかけて高周波成分を取り出して処理をする。
(2)画像の低周波成分と高周波成分を合成して出力画像を生成する。
といった処理を行う場合に有効である。以下では、分岐・統合を伴う処理をカウント値を用いて実行する場合について説明する。
同様に、カウント値によって分岐させたり、特定の間隔のデータを別処理させたりすることも可能である。例えば、偶数画素と奇数画素とに分離し、異なる処理を施すことも簡単にできる。図7(d)のシグナルフローグラフにおいて、偶数画素は処理A〜処理Bを行い、奇数画素は処理C〜処理Dの処理を行い、処理Eの入力にて統合されて処理Eが行われる例にて説明する。
図8は、本実施形態に係るデータ処理装置を有するシステムの構成例を示す。1100はシステム制御部であり、演算制御用のCPU1101、固定データやプログラムを格納するROM1102、データの一時保存やプログラムのロードに使用されるRAM1103および、外部データを保持する外部記憶装置1104等を備える。
図9に、システム制御部からのデータ処理装置1120の制御手順を示す。制御処理が開始されると、ステップS1210において、データ処理装置1120のリセットが行われる。この時、リングバスを構成するバッファ202、接続IDを設定するレジスタ301、レジスタ401、データ順を示すカウンタ302、カウンタ402、不図示のカウンタ増分レジスタ、パケット無効化設定レジスタ等が初期化される。
・当該通信部102の受信部201に割り当てられている接続ID情報と同一のID情報。
・当該受信部201のカウンタ302が保持するカウンタ値と同一のカウンタ値。
の両方を有するパケットを受信した場合のみ、対応するデータ処理部103で該パケットに対してデータ処理を行わせ、カウンタ302が保持するカウンタ値を第2の値だけ増分する。したがって、本実施形態によれば、
・送信部及び受信部に割り当てる接続ID情報。
・カウンタ値を増分する送信部及び受信部、カウンタの増分値(第1の増分値、第2の増分値)。
などを適切に設定することで、データパスの分岐や統合、複数データパスの同時実行等、複雑なデータパスを有するデータ処理を実行することができる。
・当該通信部102の送信部204に割り当てられている接続ID情報が設定されたデータ処理済みのパケットを次の順序の通信部102へ送信する。
とともに、
・受信した該パケットをID情報を変更せずに次の順序の通信部102へ送信する。
このため、同一のデータに対して、別のデータ処理部103を用いてそれぞれ別個のデータ処理を行ったり、あるデータ処理部のデータ処理結果を監視(モニタ)したりすることが可能になる。
図11は、本発明の第2の実施形態(実施形態2)におけるデータ処理装置の一構成例を示すブロック図である。図11中、101−1〜101−nはn個のデータ入出力部、102−1〜102−n+mはn+m個の通信部、103−1〜103−mはm個のデータ処理部である。
図13のデータフロー(a)、データフロー(b)を同時処理する場合を説明する。まず、データフロー(a)を構成するため、処理部B(データ処理部103−3)の通信部102−3の受信部のレジスタ(レジスタ301)には”1”を格納しておき、通信部102−3の送信部のレジスタ(レジスタ401)には”3”を格納しておく。処理部D(データ処理部103−5)の通信部102−5の受信部のレジスタには”3”、送信部のレジスタには”5”を格納しておく。入力端子151−1はノード”1”に対応し、出力端子152−1はノード”5”に対応するので、通信部102−1の受信部のレジスタには”5”を格納しておき、送信部のレジスタには”1”を、格納しておく。
上記設定が終わった後に、入力端子151−1からデータを入力すると、入力されたデータには通信部102−1にて接続ID”1”が付加され、通信部102−2に出力される。通信部102−2の受信部のレジスタ301には”6”が格納されているので、パケットを取り込まずにそのまま通信部102−3へ出力する。
一方、入力端子151−2からデータを入力すると、入力されたデータには通信部102−2にて接続ID”2”が付加され、通信部102−3に出力される。通信部102−3の受信部のレジスタ301には”1”が格納されているので、パケットを取り込まずにそのまま通信部102−4へ出力する。
次に、所定画素数毎にデータをサンプリングして、別系統で出力する場合について説明する。例えば、一方の処理ではJPEG圧縮を行い、他方の処理ではJPEG圧縮時にDC成分のみ取り出して、縮小画像を生成するような場合について説明する。まず、メインのデータフローではYCCの輝度・色差フォーマットにて入力し、処理BでDCT変換を行い、処理Dで量子化とジグザグスキャン変換を行い、処理Eで可変長符号化を行うようにしてJPEG圧縮を行う。一方、サブのデータフローでは、処理Bの出力からDC成分のみ抽出して処理Cにて色変換してRGBデータに変換して、縮小画像を得る。
・通信部102−1の受信部のレジスタには”4”、送信部のレジスタには”1”。
・通信部102−2の受信部のレジスタには”5”、送信部のレジスタには任意値(何を設定しても良いが、通常は0または最大値を入れておく)。
・通信部102−3の受信部のレジスタには”1”、送信部のレジスタには”2”。
・通信部102−4の受信部のレジスタには”2”、送信部のレジスタには”5”。
・通信部102−5の受信部のレジスタには”2”、送信部のレジスタには”3”。
・通信部102−6の受信部のレジスタには”3”、送信部のレジスタには”4”。
次に、任意のデータ処理部の出力を別系統で出力する場合について説明する。図14(b)のシグナルフローグラフは図14(a)のシグナルフローグラフから、処理Cを削除したものである。従って、入出力部101−2は使用されていないので、任意のノードのモニタが可能である。以下では図14(b)のシグナルフローグラフのノード2のモニタ出力を出力端子152−2より出力させる方法について説明する。なお、モニタするノードは2重丸にして区別している。
・通信部102−1の受信部のレジスタには”4”、送信部のレジスタには”1”。
・通信部102−2の受信部のレジスタには”2”、送信部のレジスタには任意の値(何を設定しても良いが、通常は0または最大値を入れておく)。
・通信部102−3の受信部のレジスタには”1”、送信部のレジスタには”2”。
・通信部102−4の受信部のレジスタには”5”(メインのデータフローで使用しない値)、送信部のレジスタには任意の値(何を設定しても良いが、通常は0または最大値を入れておく)。
・通信部102−5の受信部のレジスタには”2”、送信部のレジスタには”3”。
・通信部102−6の受信部のレジスタには”3”、送信部のレジスタには”4”。
・モジュール毎に接続された通信部の入力部および出力部に処理データの論理的な接続を識別するための接続IDを格納する手段。
・該通信部からデータを出力する際、該通信部の出力部に格納された接続IDをデータに付加するデータ出力手段。
・該通信部の入力部に入力されたデータに付加されている接続IDを該通信部の入力部に格納された接続IDと比較し、接続IDが一致したデータをモジュールに取り込むデータ入力手段。
を備える。このようにデータ処理装置は、データ処理の流れを示すシグナルフローグラフ上のノードを識別する番号(接続ID)を用いてデータパスを制御する。このため、データパスの分岐や統合、複数データパスの同時実行等、複雑なデータパスを実現できるため、各処理モジュールをハードウェア(プログラムで機能を変更できない回路)で構成しても、柔軟な処理を実現できる。また、パケットの消去も処理モジュール毎に制御できるため、リングバスの使用効率も良い。
Claims (13)
- データ処理を行う処理手段と、通信手段と、を備える複数のモジュールを有し、当該複数のモジュールの通信手段がリング状に接続されているデータ処理装置であって、
前記通信手段は、一方のモジュールの通信手段からデータを含むパケットを受信する受信手段と、他方のモジュールの通信手段へデータを含むパケットを送信する送信手段とを備え、
前記受信手段及び前記送信手段の各々には、前記処理手段の論理的順序を識別するための接続情報が割り当てられており、かつ、前記受信手段及び前記送信手段の各々は、カウンタ値を保持しており、
前記通信手段は、当該通信手段の受信手段に割り当てられている第1接続情報と前記受信手段が保持しているカウンタ値に対応する情報を有するパケットを受信すると、前記受信手段が保持しているカウンタ値を更新し、当該パケットに含まれるデータを自モジュールの処理手段に処理させ、当該処理の処理結果としてのデータを当該通信手段の送信手段に割り当てられている第2接続情報と前記送信手段が保持しているカウンタ値を対応づけてパケットとして前記他方のモジュールの通信手段へ送信し、前記送信手段が保持している前記カウンタ値を更新する
ことを特徴とするデータ処理装置。 - 前記通信手段は、当該通信手段の受信手段に割り当てられている第1接続情報に対応する情報を有していないパケットを受信すると、当該パケットをそのまま前記他方のモジュールの通信手段へ送信する
ことを特徴とする請求項1に記載のデータ処理装置。 - 前記通信手段の少なくともいずれか一つが備える送信手段は、
前記カウンタ値を保持する第1保持手段を備え、
前記送信手段は、自モジュールの処理手段によって処理した処理結果としてのデータを前記第2接続情報と対応付ける際に、前記第1保持手段が保持するカウンタ値を設定して送信し、
前記送信手段による前記カウンタ値の設定に応じて、前記第1保持手段は、自身の保持するカウンタ値を第1の値だけ増分し、
前記通信手段の少なくともいずれか一つの受信手段は、前記カウンタ値を保持する第2保持手段を備え、
前記通信手段は、当該通信手段の受信手段に割り当てられている第1接続情報に対応する情報を有し、当該受信手段の前記第2保持手段が保持するカウンタ値と同一のカウンタ値を有するパケットのデータを、自モジュールの処理手段で処理させ、前記第2保持手段は、前記受信手段から前記処理手段へのデータの取り込みに応じて自身の保持するカウンタ値を第2の値だけ増分する
ことを特徴とする請求項1又は2に記載のデータ処理装置。 - 前記第1保持手段が保持するカウンタ値を初期化する第1初期化手段と、
前記第2保持手段が保持するカウンタ値を初期化する第2初期化手段と、
をさらに備えることを特徴とする請求項3に記載のデータ処理装置。 - 前記第1の値を設定する第1設定手段と、
前記第2の値を設定する第2設定手段と、
をさらに備えることを特徴とする請求項3又は4に記載のデータ処理装置。 - 前記通信手段の少なくともいずれか一つは、当該通信手段の受信手段に割り当てられている前記第1接続情報と同一の接続情報を有する第1のパケットを受信した場合、当該通信手段の送信手段に割り当てられている第2接続情報を設定した第2のパケットを送信するとともに、受信した前記第1のパケットの接続情報を変更せずに当該第1のパケットを前記他方のモジュールの通信手段へ送信する
ことを特徴とする請求項1から5のいずれか1項に記載のデータ処理装置。 - 前記処理手段の少なくともいずれか一つは、処理対象のデータの入力または処理済みのデータの出力を行う入出力手段である
ことを特徴とする請求項1から6のいずれか1項に記載のデータ処理装置。 - 前記通信手段の前記受信手段と前記送信手段とに対して割り当てる接続情報を記憶する記憶手段をさらに備える
ことを特徴とする請求項1から7のいずれか1項に記載のデータ処理装置。 - 前記通信手段は、前記通信手段に接続されている処理手段が受信不可状態である場合、前記通信手段の受信手段に割り当てられている第1接続情報に対応する情報を有するパケットの保留ビットを有効化する
ことを特徴とする請求項1に記載のデータ処理装置。 - 前記通信手段は、前記通信手段の送信手段によって送信されたパケットが保留されずに戻ってきた場合、前記パケットを無効化する
ことを特徴とする請求項9に記載のデータ処理装置。 - 前記通信手段は、前記通信手段の受信手段に割り当てられている第1接続情報に対応する情報を有するパケットを受信すると、前記パケットを無効化する
ことを特徴とする請求項1から10のいずれか1項に記載のデータ処理装置。 - データ処理を行う処理手段と、通信手段と、を備える複数のモジュールを有し、当該複数のモジュールの通信手段がリング状に接続されているデータ処理装置の制御方法であって、
前記通信手段は、一方のモジュールの通信手段からデータを含むパケットを受信する受信手段と、他方のモジュールの通信手段へデータを含むパケットを送信する送信手段とを備え、
前記受信手段及び前記送信手段の各々には、前記処理手段の論理的順序を識別するための接続情報が割り当てられており、かつ、前記受信手段及び前記送信手段の各々は、カウンタ値を保持しており、
前記制御方法は、
前記通信手段の受信手段が、当該通信手段の受信手段に割り当てられている第1接続情報と前記受信手段が保持しているカウンタ値に対応する情報を有するパケットを受信し、前記受信手段が保持しているカウンタ値を更新する受信工程と、
前記処理手段が、前記通信手段の受信手段に割り当てられている第1接続情報と前記受信手段が保持しているカウンタ値に対応する情報を有するパケットに含まれるデータを処理する処理工程と、
前記通信手段の送信手段が、前記処理手段により処理した処理結果としてのデータを、前記通信手段の送信手段に割り当てられている第2接続情報と前記送信手段が保持しているカウンタ値を対応づけてパケットとして他方のモジュールの通信手段へ送信し、前記送信手段が保持している前記カウンタ値を更新する送信工程と
を有することを特徴とするデータ処理装置の制御方法。 - データ処理を行う処理手段と通信手段とを有する、リング状に接続された複数のモジュールであって、
前記通信手段は、一方のモジュールの通信手段からデータを含むパケットを受信する受信手段と、他方のモジュールの通信手段へデータを含むパケットを送信する送信手段とを備え、
前記受信手段及び前記送信手段の各々には、前記処理手段の論理的順序を識別するための接続情報が割り当てられており、かつ、前記受信手段及び前記送信手段の各々は、カウンタ値を保持しており、
前記リング状に接続された複数のモジュールの夫々に、
前記通信手段の受信手段に割り当てられている第1接続情報と前記受信手段が保持しているカウンタ値に対応する情報を有するパケットを受信し、前記受信手段が保持しているカウンタ値を更新する受信工程と、
前記通信手段の受信手段に割り当てられている第1接続情報と前記受信手段が保持しているカウンタ値に対応する情報を有するパケットに含まれるデータを処理する処理工程と、
前記処理手段により処理した処理結果としてのデータを、前記通信手段の送信手段に割り当てられている第2接続情報と前記送信手段が保持しているカウンタ値を対応づけてパケットとして他方のモジュールの通信手段へ送信し、前記送信手段が保持している前記カウンタ値を更新する送信工程と
を実行させることを特徴とするプログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049713A JP5419493B2 (ja) | 2009-03-03 | 2009-03-03 | データ処理装置、データ処理装置の制御方法、およびプログラム |
PCT/JP2010/050741 WO2010100970A1 (en) | 2009-03-03 | 2010-01-15 | Data processing apparatus, method for controlling data processing apparatus, and program |
US13/139,502 US9021126B2 (en) | 2009-03-03 | 2010-01-15 | Data processing apparatus and method for controlling data processing apparatus |
US14/658,694 US10148455B2 (en) | 2009-03-03 | 2015-03-16 | Data processing apparatus, method for controlling data processing apparatus, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049713A JP5419493B2 (ja) | 2009-03-03 | 2009-03-03 | データ処理装置、データ処理装置の制御方法、およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010206517A JP2010206517A (ja) | 2010-09-16 |
JP2010206517A5 JP2010206517A5 (ja) | 2012-03-29 |
JP5419493B2 true JP5419493B2 (ja) | 2014-02-19 |
Family
ID=42026796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009049713A Active JP5419493B2 (ja) | 2009-03-03 | 2009-03-03 | データ処理装置、データ処理装置の制御方法、およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (2) | US9021126B2 (ja) |
JP (1) | JP5419493B2 (ja) |
WO (1) | WO2010100970A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5538798B2 (ja) * | 2009-03-17 | 2014-07-02 | キヤノン株式会社 | データ処理装置およびデータ処理方法またはプログラム |
JP5600492B2 (ja) * | 2010-06-28 | 2014-10-01 | キヤノン株式会社 | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム |
JP2012252490A (ja) * | 2011-06-02 | 2012-12-20 | Renesas Electronics Corp | マルチプロセッサおよびそれを用いた画像処理システム |
JP5922898B2 (ja) | 2011-09-15 | 2016-05-24 | キヤノン株式会社 | 情報処理装置、通信方法およびプログラム |
US9135532B2 (en) | 2011-10-07 | 2015-09-15 | Hewlett-Packard Development Company, L.P. | Processing image data strips |
KR101639930B1 (ko) * | 2012-03-02 | 2016-07-14 | 엘에스산전 주식회사 | 통신 장치 및 통신 방법 |
JP2013196509A (ja) * | 2012-03-21 | 2013-09-30 | Canon Inc | 情報処理装置及びその制御方法 |
CN109032704B (zh) * | 2017-06-12 | 2022-08-09 | 深圳市中兴微电子技术有限公司 | 一种数据处理的方法和设备 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0123340Y2 (ja) | 1981-05-30 | 1989-07-18 | ||
US4554659A (en) * | 1983-12-12 | 1985-11-19 | At&T Bell Laboratories | Data communication network |
EP0172038B1 (en) * | 1984-08-16 | 1991-10-23 | Sharp Kabushiki Kaisha | Information processor |
US4615029A (en) * | 1984-12-03 | 1986-09-30 | Texas Instruments Incorporated | Ring transmission network for interfacing control functions between master and slave devices |
US4768190A (en) * | 1986-04-30 | 1988-08-30 | Og Corporation | Packet switching network |
JPS6242260A (ja) * | 1986-08-01 | 1987-02-24 | Hitachi Ltd | 情報処理システムにおける処理方法 |
JP2522952B2 (ja) | 1987-07-20 | 1996-08-07 | 三洋電機株式会社 | リング状ネットワ−ク装置 |
JP2518293B2 (ja) | 1987-07-24 | 1996-07-24 | 日本電気株式会社 | デ−タフロ−プロセツサ |
JP2834210B2 (ja) * | 1988-09-14 | 1998-12-09 | 株式会社日立製作所 | リング状ネットワークにおけるメッセージ制御方法 |
US5155858A (en) * | 1988-10-27 | 1992-10-13 | At&T Bell Laboratories | Twin-threshold load-sharing system with each processor in a multiprocessor ring adjusting its own assigned task list based on workload threshold |
US5274637A (en) * | 1989-12-28 | 1993-12-28 | Yamaha Corporation | Token-ring-type local area network |
US5216670A (en) * | 1991-07-03 | 1993-06-01 | International Business Machines Corporation | Message stripping protocol for a communication network |
US5490145A (en) * | 1993-05-25 | 1996-02-06 | Matsushita Electric Industrial Company, Ltd. | Communication system for a ring-type network |
JPH0766820A (ja) * | 1993-08-24 | 1995-03-10 | Matsushita Electric Ind Co Ltd | フロー制御方式 |
EP0724797B1 (en) * | 1993-10-19 | 2001-01-03 | International Business Machines Corporation | Access control system for a multi-channel transmission ring |
US6026425A (en) * | 1996-07-30 | 2000-02-15 | Nippon Telegraph And Telephone Corporation | Non-uniform system load balance method and apparatus for updating threshold of tasks according to estimated load fluctuation |
US6028837A (en) * | 1996-08-27 | 2000-02-22 | National Semiconductor Corporation | Ether ring architecture for local area networks |
US5896384A (en) * | 1997-02-28 | 1999-04-20 | Intel Corporation | Method and apparatus for transferring deterministic latency packets in a ringlet |
JPH11167560A (ja) * | 1997-12-03 | 1999-06-22 | Nec Corp | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 |
US6246692B1 (en) * | 1998-02-03 | 2001-06-12 | Broadcom Corporation | Packet switching fabric using the segmented ring with resource reservation control |
JP3595690B2 (ja) * | 1998-08-06 | 2004-12-02 | 富士通株式会社 | 固定長データ処理装置 |
JP3626017B2 (ja) * | 1998-08-07 | 2005-03-02 | 富士通株式会社 | 固定長データ処理装置 |
US6370579B1 (en) * | 1998-10-21 | 2002-04-09 | Genuity Inc. | Method and apparatus for striping packets over parallel communication links |
US6496516B1 (en) * | 1998-12-07 | 2002-12-17 | Pmc-Sierra, Ltd. | Ring interface and ring network bus flow control system |
US6658016B1 (en) * | 1999-03-05 | 2003-12-02 | Broadcom Corporation | Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control |
EP1168725B1 (en) * | 2000-06-19 | 2005-06-15 | Broadcom Corporation | Switch fabric with path redundancy |
JP2002190816A (ja) * | 2000-12-20 | 2002-07-05 | Nec Corp | 無線通信システム |
US6959358B2 (en) * | 2001-07-06 | 2005-10-25 | Micron Technology, Inc. | Distributed content addressable memory |
US20040012600A1 (en) * | 2002-03-22 | 2004-01-22 | Deering Michael F. | Scalable high performance 3d graphics |
JP3910998B2 (ja) * | 2003-09-01 | 2007-04-25 | 日本電信電話株式会社 | パケット通信方法 |
WO2007077739A1 (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Industrial Co., Ltd. | 送信装置、及び受信装置 |
JP2007243595A (ja) * | 2006-03-08 | 2007-09-20 | Fuji Xerox Co Ltd | ネットワーク制御装置および制御方法 |
JP4929073B2 (ja) | 2006-07-07 | 2012-05-09 | キヤノン株式会社 | 多機能プリンタ装置 |
US7940759B2 (en) * | 2007-06-22 | 2011-05-10 | Newport Media, Inc. | Robust technique for frame synchronization in DAB-IP systems |
JP5039479B2 (ja) | 2007-08-20 | 2012-10-03 | キヤノン株式会社 | データ通信装置、その制御方法、及びプログラム |
JP4468425B2 (ja) * | 2007-08-31 | 2010-05-26 | 株式会社東芝 | 送信装置、受信装置、コンテンツ送受信システム、コンテンツ送信方法、コンテンツ受信方法及びプログラム |
JP2009194860A (ja) * | 2008-02-18 | 2009-08-27 | Toshiba Corp | 送信装置、受信装置、コンテンツ送受信システム、コンテンツ送信方法、コンテンツ受信方法及びプログラム |
DE102008018633B4 (de) * | 2008-04-11 | 2013-10-10 | Phoenix Contact Gmbh & Co. Kg | Verfahren, Buskomponenten und Steuerungssystem zur Ethernet-basierten Steuerung eines Automatisierungssystems |
CN102265560B (zh) * | 2008-12-25 | 2014-07-09 | 三菱电机株式会社 | 通信管理装置、通信装置以及通信方法 |
US8774187B2 (en) * | 2011-10-24 | 2014-07-08 | Richard L. Hartman | Methods, systems, and devices for interfacing to networks |
-
2009
- 2009-03-03 JP JP2009049713A patent/JP5419493B2/ja active Active
-
2010
- 2010-01-15 US US13/139,502 patent/US9021126B2/en active Active
- 2010-01-15 WO PCT/JP2010/050741 patent/WO2010100970A1/en active Application Filing
-
2015
- 2015-03-16 US US14/658,694 patent/US10148455B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110246670A1 (en) | 2011-10-06 |
US10148455B2 (en) | 2018-12-04 |
WO2010100970A1 (en) | 2010-09-10 |
US9021126B2 (en) | 2015-04-28 |
JP2010206517A (ja) | 2010-09-16 |
US20150188726A1 (en) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419493B2 (ja) | データ処理装置、データ処理装置の制御方法、およびプログラム | |
JP2013065101A (ja) | 情報処理装置、通信方法およびプログラム | |
JP5341623B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
JP5538798B2 (ja) | データ処理装置およびデータ処理方法またはプログラム | |
JP5014362B2 (ja) | 情報処理装置及びその制御方法、コンピュータプログラム | |
CN102739651B (zh) | 自动化*** | |
US20100303090A1 (en) | Data processing apparatus using ring bus, data processing method andcomputer-readable storage medium | |
JP2011081643A (ja) | 複数の処理モジュールを有する並列処理回路を備えるデータ処理装置、およびその制御方法 | |
JP5406558B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
JP5432587B2 (ja) | データ処理装置、その制御方法およびプログラム | |
US20210029103A1 (en) | A control apparatus, in-vehicle communication system, communication control method and program | |
JP5600492B2 (ja) | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム | |
US8811414B2 (en) | Network system | |
EP2945334A1 (en) | Cell processing method and apparatus | |
JP6744804B2 (ja) | 撮像装置 | |
JP2016103788A (ja) | カメラネットワークシステム、中継装置および表示装置 | |
EP3985928A1 (en) | Communication device, communication method, and program | |
JP2013175156A (ja) | データ処理装置、入力制御装置、及び制御方法 | |
JP6482320B2 (ja) | データ処理装置、並びに、制御装置およびその方法 | |
JP2020191520A (ja) | 撮像装置及び撮像装置の制御方法 | |
JP2019036833A (ja) | 信号処理装置及び信号処理方法 | |
JP2021089647A (ja) | データ処理装置、データ処理方法、及びプログラム | |
CN112446474A (zh) | 芯片和多芯片***及电子设备和数据传输方法 | |
JP5119499B2 (ja) | 電話システム及びモジュール管理方法 | |
CN101616175B (zh) | 用于分布式多dsp***的网络拓扑结构获取方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131119 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5419493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |