JP5414382B2 - Output circuit - Google Patents

Output circuit Download PDF

Info

Publication number
JP5414382B2
JP5414382B2 JP2009149525A JP2009149525A JP5414382B2 JP 5414382 B2 JP5414382 B2 JP 5414382B2 JP 2009149525 A JP2009149525 A JP 2009149525A JP 2009149525 A JP2009149525 A JP 2009149525A JP 5414382 B2 JP5414382 B2 JP 5414382B2
Authority
JP
Japan
Prior art keywords
transistor
output
output circuit
circuit
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009149525A
Other languages
Japanese (ja)
Other versions
JP2011009906A (en
Inventor
桂子 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2009149525A priority Critical patent/JP5414382B2/en
Publication of JP2011009906A publication Critical patent/JP2011009906A/en
Application granted granted Critical
Publication of JP5414382B2 publication Critical patent/JP5414382B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、出力回路に係り、特に、駆動能力の向上、周波数特性の向上等を図ったものに関する。   The present invention relates to an output circuit, and more particularly, to an improvement in driving capability, improvement in frequency characteristics, and the like.

従来、この種の回路としては、例えば、ＮＰＮ型トランジスタとＰＮＰ型トランジスタの各々のコレクタを相互に接続して構成されたエミッタ接地型ＡＢ級出力回路（rail-to-rail出力回路）などが良く知られている（例えば、非特許文献１等参照）。
図３には、かかる従来のエミッタ接地型ＡＢ級出力回路の構成例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
このエミッタ接地型ＡＢ級出力回路の前段には、増幅器１０１Ａが設けられており、増幅器１０１Ａの出力段は、ＰＮＰ型出力トランジスタＱ１Ａのベースに接続されたものとなっている。 Conventionally, as this type of circuit, for example, a grounded emitter class AB output circuit (rail-to-rail output circuit) constructed by connecting the collectors of an NPN transistor and a PNP transistor to each other is good. It is known (see, for example, Non-Patent Document 1).
FIG. 3 shows a configuration example of such a conventional grounded emitter class AB output circuit. The conventional circuit will be described below with reference to FIG.
An amplifier 101A is provided in the previous stage of this grounded emitter class AB output circuit, and the output stage of the amplifier 101A is connected to the base of the PNP output transistor Q1A.

ＰＮＰ型出力トランジスタＱ１ＡとＮＰＮ型出力トランジスタＱ２Ａの各々のコレクタは相互に接続されて、その接続点とグランドとの間には、負荷抵抗器Ｒ４が接続されて出力信号の出力が可能となっている。
ＰＮＰ型出力トランジスタＱ１Ａのベース電位は、ＰＮＰ型第３のトランジスタＱ３Ａと、ダイオードＤ１Ａ，Ｄ２Ａと、電流源Ｉ１とから構成される回路によってバイアスされるようになっている一方、ＰＮＰ型出力トランジスタＱ２Ａのベース電位は、ＮＰＮ型第４のトランジスタＱ４Ａと、ダイオードＤ３Ａ，Ｄ４Ａと、電流源Ｉ４から構成される回路によってバイアスされるようになっている。 The collectors of the PNP output transistor Q1A and the NPN output transistor Q2A are connected to each other, and a load resistor R4 is connected between the connection point and the ground so that an output signal can be output. Yes.
The base potential of the PNP output transistor Q1A is biased by a circuit composed of a PNP third transistor Q3A, diodes D1A and D2A, and a current source I1, while the PNP output transistor Q2A Is biased by a circuit comprising an NPN-type fourth transistor Q4A, diodes D3A and D4A, and a current source I4.

かかる出力回路においては、出力電位がグランド（ＧＮＤ）より下回る場合には、負荷抵抗器Ｒ４からの電流を出力トランジスタＱ２Ａが吸い込み、電流を吸い込んだ際に増加する出力トランジスタＱ２Ａのベース電流Ｉb2は第３のトランジスタＱ３Ａを介して増幅器１０１Ａから供給されるようになっている。   In such an output circuit, when the output potential is lower than the ground (GND), the output transistor Q2A sinks the current from the load resistor R4, and the base current Ib2 of the output transistor Q2A that increases when the current is sucked is 3 is supplied from the amplifier 101A through the third transistor Q3A.

一方、出力電位がグランドより上回る場合には、出力トランジスタＱ１Ａが負荷抵抗器Ｒ４への電流を吐き出し、その電流吐き出しの際に増加する出力トランジスタＱ１Ａのベース電流Ｉb1は、第３のトランジスタＱ３Ａを介して増幅器１０１Ａより供給される。   On the other hand, when the output potential is higher than the ground, the output transistor Q1A discharges the current to the load resistor R4, and the base current Ib1 of the output transistor Q1A, which increases when the current is discharged, passes through the third transistor Q3A. Supplied from the amplifier 101A.

W.C.M. RENIRIE, K. J. DELANGEN, AND J. H. HUIJSING、Paraller Feedforward Class-AB Control Circuits for Low-Voltage Bipolar Rail-to-Rail Output Stages of Operational Amplifiers、Analog Integrated Circuits and Signal Processing、U.S.A.、Kluwer Academic Publishers、１９９５年、第８号、ｐ．３７−４８WCM RENIRIE, KJ DELANGEN, AND JH HUIJSING, Parallel Feedforward Class-AB Control Circuits for Low-Voltage Bipolar Rail-to-Rail Output Stages of Operational Amplifiers, Analog Integrated Circuits and Signal Processing, USA, Kluwer Academic Publishers, 1995, No. No. 8, p. 37-48

ところで、かかる従来回路においては、出力段における電流の吐き出し、吸い込みの上限値は、電流の吐き出し、吸い込みに生ずる出力トランジスタＱ１Ａ，Ｑ２Ａのベース電流Ｉb1，Ｉb2を供給する前段の増幅器１０１Ａの駆動能力によって定まるため、負荷抵抗器Ｒ４の値は、増幅器１０１Ａの駆動能力に依存する。
一方、増幅器１０１Ａの駆動能力は、消費電流とのトレードオフの関係にあるため、消費電流に制限がある場合、増幅器１０１Ａの駆動能力を安易に向上させることはできず、そのため、負荷抵抗器Ｒ４の抵抗値も安易に小さくできないという問題があった。 By the way, in such a conventional circuit, the upper limit value of the current discharge / sink in the output stage is determined by the driving capability of the amplifier 101A in the previous stage that supplies the base currents Ib1, Ib2 of the output transistors Q1A, Q2A generated during the current discharge / sink. Therefore, the value of the load resistor R4 depends on the driving capability of the amplifier 101A.
On the other hand, since the driving capability of the amplifier 101A is in a trade-off relationship with the consumption current, when the consumption current is limited, the driving capability of the amplifier 101A cannot be easily improved. Therefore, the load resistor R4 There was a problem that the resistance value of this could not be reduced easily.

さらに、出力電圧が電源電圧ＶＣＣと接地電圧ＶＥＥまで振れた際に、出力多トランジスタＱ１Ａ，Ｑ２Ａは飽和状態となり、直流電流増幅率ＨＦＥが低下し、出力トランジスタＱ１Ａ，Ｑ２Ａのベース電流Ｉb1，Ｉb2を低下させることとなるが、上述のように増幅器１０１Ａの駆動能力を十分に確保することができない場合には、出力電圧を電源電圧ＶＣＣと接地電圧ＶＥＥまで十分振れなくなるという問題があった。   Further, when the output voltage fluctuates to the power supply voltage VCC and the ground voltage VEE, the output multi-transistors Q1A and Q2A are saturated, the DC current amplification factor HFE is reduced, and the base currents Ib1 and Ib2 of the output transistors Q1A and Q2A are reduced. However, when the drive capability of the amplifier 101A cannot be sufficiently ensured as described above, there is a problem that the output voltage cannot sufficiently swing between the power supply voltage VCC and the ground voltage VEE.

例えば、増幅器１０１Ａの駆動能力を十分確保できない場合の対策としては、ベース電流Ｉb1，Ｉb2が増加するのを防ぐために出力トランジスタＱ１Ａ，Ｑ２Ａのエミッタ面積を大きくするという方法があるが、その場合、出力トランジスタＱ１Ａ，Ｑ２Ａのベース・コレクタ間の寄生容量が増加してしまい、それによって周波数特性の悪化という新たな問題を招いてしまうという欠点がある。   For example, as a countermeasure when the driving capability of the amplifier 101A cannot be sufficiently secured, there is a method of increasing the emitter areas of the output transistors Q1A and Q2A in order to prevent the base currents Ib1 and Ib2 from increasing. There is a disadvantage that the parasitic capacitance between the base and collector of the transistors Q1A and Q2A is increased, thereby causing a new problem of deterioration of frequency characteristics.

本発明は、上記実状に鑑みてなされたもので、出力回路の初段に設けられた増幅器の駆動能力に影響されることなく駆動能力、周波数特性の向上を図ることのできる出力回路を提供するものである。
本発明の他の目的は、前段に設けられる増幅器の駆動能力を従来に比して少なくしながらも、周波数特性の良好な出力回路を提供することにある。 The present invention has been made in view of the above circumstances, and provides an output circuit capable of improving drive capability and frequency characteristics without being affected by the drive capability of an amplifier provided at the first stage of the output circuit. It is.
Another object of the present invention is to provide an output circuit having good frequency characteristics while reducing the driving capability of an amplifier provided in the previous stage as compared with the conventional one.

上記本発明の目的を達成するため、本発明に係る出力回路は、
入力信号が入力されるトランスコンダクタンス増幅器と、前記増幅器の出力信号が入力されるコレクタ接地型ＡＢ級出力回路と、前記コレクタ接地型ＡＢ級出力回路の出力信号の信号レベルを変換するレベルシフト回路と、前記レベルシフト回路の出力信号が入力されるエミッタ接地型ＡＢ級出力回路とを具備し、
前記コレクタ接地型ＡＢ級出力回路と前記レベルシフト回路の各々における信号の電流増幅により前記エミッタ接地型ＡＢ級出力回路の出力飽和を抑制可能としてなるものである。 In order to achieve the above object of the present invention, an output circuit according to the present invention includes:
A transconductance amplifier to which an input signal is input, a collector grounded class AB output circuit to which the output signal of the amplifier is input, and a level shift circuit for converting the signal level of the output signal of the collector grounded class AB output circuit; A grounded emitter class AB output circuit to which the output signal of the level shift circuit is input ,
Those formed by the can suppress the output saturation of the common-emitter class AB output circuit by the current amplification of the signal at each of said level shift circuit and the collector grounded type AB class output circuit.

本発明によれば、エミッタ接地型ＡＢ級出力回路の前段に設けられた増幅器と、エミッタ接地型ＡＢ級出力回路の入力段との間に、コレクタ接地型ＡＢ級出力回路とレベルシフト回路を設けたので、増幅器自体の駆動能力を大きくすることなく、実質的にエミッタ接地型ＡＢ級出力回路に対する増幅器の駆動能力の増大を図ることができ、エミッタ接地型ＡＢ級出力回路の出力トランジスタのエミッタ面積を増大させることによる増幅器の駆動能力の確保を図るような従来の手法を採る必要がなくなるので、従来に比して周波数特性の向上を図ることもできるという効果を奏するものである。   According to the present invention, a grounded collector class AB output circuit and a level shift circuit are provided between the amplifier provided in the previous stage of the grounded emitter type class AB output circuit and the input stage of the grounded emitter type class AB output circuit. Therefore, it is possible to substantially increase the driving capability of the amplifier with respect to the grounded emitter class AB output circuit without increasing the driving capability of the amplifier itself, and the emitter area of the output transistor of the grounded emitter type AB output circuit. This eliminates the need for adopting a conventional method for ensuring the driving capability of the amplifier by increasing the frequency, and thus has an effect that the frequency characteristics can be improved as compared with the conventional method.

本発明の実施の形態における出力回路の基本構成例を示す構成図である。It is a block diagram which shows the basic structural example of the output circuit in embodiment of this invention. 本発明の実施の形態における出力回路の具体回路構成例を示す回路図である。It is a circuit diagram which shows the example of a specific circuit structure of the output circuit in embodiment of this invention. 従来回路の回路構成例を示す回路図である。It is a circuit diagram which shows the circuit structural example of a conventional circuit.

以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における出力回路の基本構成例について、図１を参照しつつ説明する。
本発明の実施の形態における出力回路は、入力信号が入力される増幅器１０１と、この増幅器１０１の出力を入力するコレクタ接地型ＡＢ級出力回路１０２と、このコレクタ接地型ＡＢ級出力回路１０２の出力信号にレベルシフトを施すレベルシフト回路１０３と、このレベルシフト回路１０３の出力を入力するエミッタ接地型ＡＢ級出力回路１０４とを備えてなるものである。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a basic configuration example of the output circuit in the embodiment of the present invention will be described with reference to FIG.
The output circuit in the embodiment of the present invention includes an amplifier 101 to which an input signal is input, a collector grounded class AB output circuit 102 to which the output of the amplifier 101 is input, and an output of the collector grounded class AB output circuit 102. A level shift circuit 103 for level-shifting the signal and a grounded emitter class AB output circuit 104 for inputting the output of the level shift circuit 103 are provided.

図２には、具体回路構成例が示されており、以下、同図を参照しつつ説明する。
まず、本発明の実施の形態における出力回路への入力信号が入力される増幅器１０１は、従来の出力回路の前段に設けられていたものと基本的に同様のものであり、いわゆるトランスコンダクタンス増幅器が用いられたものとなっている。
コレクタ接地型ＡＢ級出力回路１０２は、それ自体の構成は従来から良く知られている構成と基本的に同一の構成を有してなるものである。
すなわち、コレクタ接地型ＡＢ級出力回路１０２は、ＮＰＮ型の第９及び第１２ののトランジスタ（図２においては、それぞれ「Ｑ９」、「Ｑ１２」と表記）９，１２と、ＰＮＰ型の第１０及び第１１ののトランジスタ（図２においては、それぞれ「Ｑ１０」、「Ｑ１１」と表記）１０，１１と、第８及び第９の定電流源（図２においては、それぞれ「Ｉ８」、「Ｉ９」と表記）２８，２９とを有して構成されたものとなっている。 FIG. 2 shows a specific circuit configuration example, which will be described below with reference to FIG.
First, the amplifier 101 to which the input signal to the output circuit in the embodiment of the present invention is input is basically the same as that provided in the previous stage of the conventional output circuit, and a so-called transconductance amplifier is provided. It has been used.
The grounded collector class AB output circuit 102 has basically the same configuration as a well-known configuration.
That is, the collector-grounded class AB output circuit 102 includes NPN-type ninth and twelfth transistors (indicated as “Q9” and “Q12” in FIG. 2) 9 and 12, respectively, and a PNP-type tenth output circuit 102. And eleventh transistors (represented as “Q10” and “Q11” in FIG. 2, respectively) 10, 11 and eighth and ninth constant current sources (in FIG. 2, “I8”, “I9”, respectively). ”And 28, 29.

第９及び第１０のトランジスタ９，１０は、エミッタが相互に接続されて、次段のレベルシフト回路１０３の入力段に接続される一方、第９のトランジスタ９のコレクタは、電源電圧ＶＣＣが印加されるようになっており、第１０のトランジスタ１０のコレクタは、接地電位ＶＥＥが印加されるようになっている。
また、第９のトランジスタ９のベースは、第１１のトランジスタ１１のエミッタに接続されており、この第１１のトランジスタ１１のエミッタと電源電圧ＶＣＣとの間には、第８の定電流源２８が設けられている。そして、第１１のトランジスタ１１のコレクタには、接地電位ＶＥＥが印加されるようになっている。 The ninth and tenth transistors 9 and 10 are connected to the input stage of the next level shift circuit 103 with their emitters connected to each other, while the collector of the ninth transistor 9 is applied with the power supply voltage VCC. The ground potential VEE is applied to the collector of the tenth transistor 10.
The base of the ninth transistor 9 is connected to the emitter of the eleventh transistor 11, and an eighth constant current source 28 is connected between the emitter of the eleventh transistor 11 and the power supply voltage VCC. Is provided. The ground potential VEE is applied to the collector of the eleventh transistor 11.

さらに、第１１のトランジスタ１１のベースは、第１２のトランジスタ１２のベースと共に、増幅器１０１の出力段に接続されている。
第１２のトランジスタ１２のエミッタは、第１０のトランジスタ１０のベースに接続されると共に、エミッタと接地電位ＶＥＥとの間には、第９の定電流源２９が設けられている。 Further, the base of the eleventh transistor 11 is connected to the output stage of the amplifier 101 together with the base of the twelfth transistor 12.
The emitter of the twelfth transistor 12 is connected to the base of the tenth transistor 10, and a ninth constant current source 29 is provided between the emitter and the ground potential VEE.

次に、レベルシフト回路１０３は、ＮＰＮ型の第５及び第６のトランジスタ（図２においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６と、ＰＮＰ型の第７及び第８のトランジスタ（図２においては、それぞれ「Ｑ７」、「Ｑ８」と表記）７，８と、第５乃至第７の定電流源（図２においては、それぞれ「Ｉ５」、「Ｉ６」、「Ｉ７」と表記）２５，２６，２７と、定電圧源３１とを有して構成されたものとなっている。   Next, the level shift circuit 103 includes NPN-type fifth and sixth transistors (indicated as “Q5” and “Q6” in FIG. 2) 5 and 6, respectively, and PNP-type seventh and eighth transistors. Transistors (referred to as “Q7” and “Q8” in FIG. 2, respectively) 7 and 8 and fifth to seventh constant current sources (“I5”, “I6”, and “I7” in FIG. 2 respectively) And 25), 26, 27, and a constant voltage source 31.

第５及び第６のトランジスタ５，６は、カレントミラーを構成するよう設けられたものとなっている。
すなわち、第５及び第６のトランジスタ５，６の各々のベースは、相互に接続されると共に、第５のトランジスタ５のコレクタに接続される一方、第５のトランジスタ５のコレクタと電源電圧ＶＣＣとの間には、第５の定電流源２５が、また、第６のトランジスタ６のコレクタと電源電圧ＶＣＣとの間には、第６の定電流源２６が、それぞれ設けられている。また、第６のトランジスタと第６の定電流源２６との相互の接続点は、後述するエミッタ接地型ＡＢ級出力回路１０４に接続されたものとなっている。 The fifth and sixth transistors 5 and 6 are provided to form a current mirror.
That is, the bases of the fifth and sixth transistors 5 and 6 are connected to each other and to the collector of the fifth transistor 5, while the collector of the fifth transistor 5 and the power supply voltage VCC A fifth constant current source 25 is provided in between, and a sixth constant current source 26 is provided between the collector of the sixth transistor 6 and the power supply voltage VCC. The connection point between the sixth transistor and the sixth constant current source 26 is connected to a grounded emitter class AB output circuit 104 described later.

そして、第５のトランジスタ５のエミッタは、次述する第７のトランジスタ７のエミッタに、第６のトランジスタ６のエミッタは、次述する第８のトランジスタ８のエミッタに、それぞれ接続されると共に、第６及び第８のトランジスタ６，８のエミッタは、先に説明したコレクタ接地型ＡＢ級出力回路１０２の第９及び第１０のトランジスタ９，１０のエミッタと接続されたものとなっている。   The emitter of the fifth transistor 5 is connected to the emitter of the seventh transistor 7 described below, and the emitter of the sixth transistor 6 is connected to the emitter of the eighth transistor 8 described below. The emitters of the sixth and eighth transistors 6 and 8 are connected to the emitters of the ninth and tenth transistors 9 and 10 of the grounded collector class AB output circuit 102 described above.

一方、第７及び第８のトランジスタ７，８も、カレントミラーを構成するよう設けられたものとなっている。
すなわち、第７及び第８のトランジスタ７，８の各々のベースは、相互に接続されると共に、第７のトランジスタ７のコレクタに接続される一方、第７のトランジスタ７のコレクタと接地電位ＶＥＥとの間には、定電圧源３１が、また、第８のトランジスタ８のコレクタと接地電位ＶＥＥとの間には、第７の定電流源２７が、それぞれ設けられている。
そして、第８のトランジスタ８のコレクタと第７の定電流源２７との相互の接続点は、次述するエミッタ接地型ＡＢ級出力回路１０４に接続されたものとなっている。 On the other hand, the seventh and eighth transistors 7 and 8 are also provided to form a current mirror.
That is, the bases of the seventh and eighth transistors 7 and 8 are connected to each other and to the collector of the seventh transistor 7, while the collector of the seventh transistor 7 and the ground potential VEE are A constant voltage source 31 is provided in between, and a seventh constant current source 27 is provided between the collector of the eighth transistor 8 and the ground potential VEE.
A connection point between the collector of the eighth transistor 8 and the seventh constant current source 27 is connected to a grounded emitter class AB output circuit 104 described below.

次に、エミッタ接地型ＡＢ級出力回路１０４は、ＰＮＰ型の第１及び第３のトランジスタ（図２においては、それぞれ「Ｑ１」、「Ｑ３」と表記）１，３と、ＮＰＮ型の第２及び第４のトランジスタ（図２においては、それぞれ「Ｑ２」、「Ｑ４」と表記）２，４と、第１乃至第４のダイオード（図２においては、それぞれ「Ｄ１」、「Ｄ２」、「Ｄ３」、「Ｄ４」と表記）１５〜１８と、第１乃至第４の定電流源（図２においては、それぞれ「Ｉ１」、「Ｉ２」、「Ｉ３」、「Ｉ４」と表記）２１〜２４とを有して構成されたものとなっている。   Next, the grounded-emitter class AB output circuit 104 includes PNP-type first and third transistors (indicated as “Q1” and “Q3” in FIG. 2) 1 and 3, respectively, and an NPN-type second transistor. And the fourth transistors (indicated in FIG. 2 as “Q2” and “Q4”, respectively) 2 and 4, and the first to fourth diodes (in FIG. 2, “D1”, “D2”, “ D3 ”and“ D4 ”) 15 to 18 and first to fourth constant current sources (represented as“ I1 ”,“ I2 ”,“ I3 ”, and“ I4 ”in FIG. 2, respectively) 21 to 24.

出力段を構成するＰＮＰ型の第１のトランジスタ１とＮＰＮ型の第２のトランジスタ２は、各々のコレクタが相互に接続され、この接続点とグランドとの間には、抵抗器（図１においては「Ｒ１」と表記）３２が接続されて、出力信号が得られるようになっている。
そして、第１のトランジスタ１のエミッタには、電源電圧ＶＣＣが印加されるようになっている一方、第２のトランジスタ２のエミッタは、接地電位ＶＥＥが印加されるようになっている。 The PNP type first transistor 1 and the NPN type second transistor 2 constituting the output stage have their collectors connected to each other, and a resistor (in FIG. 1) is connected between this connection point and the ground. Is expressed as “R1”) 32 is connected to obtain an output signal.
The power supply voltage VCC is applied to the emitter of the first transistor 1, while the ground potential VEE is applied to the emitter of the second transistor 2.

また、第１のトランジスタ１のべースには、先のレベルシフト回路１０３の第６のトランジスタ６のコレクタが接続される一方、第２のトランジスタ２のベースには、レベルシフト回路１０３の第８のトランジスタ８のコレクタが接続されている。
一方、第１及び第２のダイオード１５，１６は、アノードが電源電圧ＶＣＣ側となるように、電源電圧ＶＣＣ側から第１のダイオード１５、第２のダイオード１６が順に接続され、第２のダイオード２のカソードと接地電位ＶＥＥとの間には、第１の定電流源２１が設けられている。 The collector of the sixth transistor 6 of the previous level shift circuit 103 is connected to the base of the first transistor 1, while the base of the second transistor 2 is connected to the second transistor of the level shift circuit 103. The collectors of the eight transistors 8 are connected.
On the other hand, the first and second diodes 15 and 16 are connected in order from the power supply voltage VCC to the first diode 15 and the second diode 16 so that the anode is on the power supply voltage VCC side. A first constant current source 21 is provided between the second cathode and the ground potential VEE.

そして、第２のダイオード１６のカソードと第１の定電流源２１との接続点は、第３のトランジスタ３のベースに接続されている。
第３のトランジスタ３のコレクタは、第２のトランジスタ２のベースに接続され、この接続点と接地電位ＶＥＥとの間には、第２の定電流源２２が設けられている。
一方、第３のトランジスタ３のエミッタは、第１のトランジスタ１のベースに接続され、この接続点と電源電圧ＶＣＣとの間には、第３の定電流源２３が設けられている。 A connection point between the cathode of the second diode 16 and the first constant current source 21 is connected to the base of the third transistor 3.
The collector of the third transistor 3 is connected to the base of the second transistor 2, and a second constant current source 22 is provided between this connection point and the ground potential VEE.
On the other hand, the emitter of the third transistor 3 is connected to the base of the first transistor 1, and a third constant current source 23 is provided between this connection point and the power supply voltage VCC.

また、電源電圧ＶＣＣと接地電位ＶＥＥとの間には、電源電圧ＶＣＣ側から第４の定電流源２４、第３及び第４のダイオード１７，１８が順に直列接続されて設けられている。第３のダイオード１７は、そのアノードが第４の定電流源２４に、カソードが第４のダイオード１８のアノードに、それぞれ接続されており、第４のダイオード１８のカソードに接地電位ＶＥＥが印加されるようになっている。
そして、第４の定電流源２４と第３のダイオード１７の相互の接続点は、第４のトランジスタ４のベースに接続されており、第４のトランジスタ４のコレクタは、第１のトランジスタ１のベースに接続される一方、第４のトランジスタ４のエミッタは、第２のトランジスタ２のベースに接続されたものとなっている。 In addition, a fourth constant current source 24 and third and fourth diodes 17 and 18 are sequentially connected in series from the power supply voltage VCC side between the power supply voltage VCC and the ground potential VEE. The third diode 17 has an anode connected to the fourth constant current source 24 and a cathode connected to the anode of the fourth diode 18. The ground potential VEE is applied to the cathode of the fourth diode 18. It has become so.
The connection point between the fourth constant current source 24 and the third diode 17 is connected to the base of the fourth transistor 4, and the collector of the fourth transistor 4 is connected to the first transistor 1. While connected to the base, the emitter of the fourth transistor 4 is connected to the base of the second transistor 2.

次に、かかる構成における動作について説明する。
まず、第１及び第２のトランジスタ１，２のコレクタ同士の接続点に得られる出力電位がグランドを上回る電位となる場合、抵抗器３２への電流が、第１のトランジスタ１により吐き出されることとなり、この際に増加するベース電流Ｉb1は、レベルシフト回路１０３内の第６のトランジスタ６を介してコレクタ接地型ＡＢ級出力回路１０２の第１０のトランジスタ１０へ流れ込む。 Next, the operation in this configuration will be described.
First, when the output potential obtained at the connection point between the collectors of the first and second transistors 1 and 2 is higher than the ground, the current to the resistor 32 is discharged by the first transistor 1. The base current Ib 1 that increases at this time flows into the tenth transistor 10 of the collector-grounded class AB output circuit 102 via the sixth transistor 6 in the level shift circuit 103.

出力回路の電流吐き出し能力、すなわち、換言すれば、第１のトランジスタ１のベース電流Ｉb1を前段の回路であるレベルシフト回路１０３を介してコレクタ接地型ＡＢ級出力回路へ流れ込ませることのできる能力は、最大値Ｉb1maxで定まり、これは、Ｉb1max＝Ｉ９×HFE（Q10）と求めることができる。ここで、Ｉ９は、便宜的に第９のトランジスタ９のエミッタ電流であるとする。また、HFE(Q10)は、第１０トランジスタ１０の直流電流増幅率である。
そして、増幅器１０１の電流吐き出し能力は、Ｉ９／HFE(Q12)＝Ｉb1max／（HFE(Q10)×HFE(Q12)）で済むこととなる。 The current discharge capability of the output circuit, that is, the capability of allowing the base current Ib1 of the first transistor 1 to flow into the collector-grounded class AB output circuit via the level shift circuit 103 which is the preceding stage is, in other words, The maximum value Ib1max is determined and can be obtained as Ib1max = I9 × HFE (Q10). Here, I9 is assumed to be the emitter current of the ninth transistor 9 for convenience. HFE (Q10) is the DC current gain of the tenth transistor 10.
The current discharge capability of the amplifier 101 is I9 / HFE (Q12) = Ib1max / (HFE (Q10) × HFE (Q12)).

一方、第１及び第２のトランジスタ１，２のコレクタ同士の接続点に得られる出力電位がグランドを下回ることとなる場合には、抵抗器３２から第２のトランジスタ２へ電流が流れ込むこととなり、電流の吸い込み状態となる。この第２のトランジスタ２による電流吸い込みの際に増加するベース電流Ｉb2は、レベルシフト回路１０３内の第８のトランジスタ８を介してコレクタ接地型ＡＢ級出力回路１０２の第９のトランジスタ９より供給されることとなる
。 On the other hand, when the output potential obtained at the connection point between the collectors of the first and second transistors 1 and 2 is lower than the ground, current flows from the resistor 32 to the second transistor 2, The current is drawn. The base current Ib2 that increases when the current is sucked by the second transistor 2 is supplied from the ninth transistor 9 of the collector-grounded class AB output circuit 102 via the eighth transistor 8 in the level shift circuit 103. The Rukoto.

かかる場合に、第２のトランジスタ２のベースに流し込めるベース電流の最大値Ｉb2maxは、Ｉb2max＝Ｉ８×HFE（Q9）と定まるものである。
ここで、Ｉ８は、便宜的に第８のトランジスタ８のコレクタ電流であるとする。また、HFE（Q9）は、第９のトランジスタ９の直流電流増幅率である。
また、この場合の増幅器１０１の電流吸い込み能力は、Ｉ８／HFE（Q11）=Ｉb1max／｛HFE（Q11）×HFE（Q9）｝で済むこととなる。
ここで、HFE（Q11）は、第１１のトランジスタ１１の直流電流増幅率である。 In such a case, the maximum value Ib2max of the base current that can flow into the base of the second transistor 2 is determined as Ib2max = I8 × HFE (Q9).
Here, I8 is assumed to be the collector current of the eighth transistor 8 for convenience. HFE (Q9) is the direct current amplification factor of the ninth transistor 9.
In this case, the current sink capability of the amplifier 101 is I8 / HFE (Q11) = Ib1max / {HFE (Q11) × HFE (Q9)}.
Here, HFE (Q11) is the direct current amplification factor of the eleventh transistor 11.

このように、例えば、図３に示されたような従来回路にあっては、増幅器１０１Ａに必要とされる駆動能力は、Ｉb1max、Ｉb2maxであったが、本発明の実施の形態における出力回路においては、上述のように、従来の電流に対して、１／（HFE（Q11）×HFE）の大きさで済むこととなる。
また、出力電圧が、電源電圧ＶＣＣ、接地電圧ＶＥＥまで振れた際に、第１及び第２のトランジスタ１，２は、飽和状態となり、その直流電流増幅率HFEが大幅に低下しても、増幅器１０１に第１のトランジスタ１のベース電流Ｉb1、第２のトランジスタ２のベース電流Ｉb2の１／(HFE×HFE)の駆動能力を持たせ、シフトレベル回路１０３の第８及び第９の定電流源２８，２９に、それぞれ、Ｉ９＝Ｉb1max／HFE（Q10）、Ｉ８＝Ｉb2max／HFE（Q9）の電流を流すことでＶＣＣ、ＶＥＥまで振ることが可能となる。 Thus, for example, in the conventional circuit as shown in FIG. 3, the driving capability required for the amplifier 101A is Ib1max and Ib2max, but in the output circuit in the embodiment of the present invention, As described above, the magnitude of 1 / (HFE (Q11) × HFE) is sufficient with respect to the conventional current.
In addition, when the output voltage fluctuates to the power supply voltage VCC and the ground voltage VEE, the first and second transistors 1 and 2 are saturated, and even if the DC current amplification factor HFE is significantly reduced, the amplifier 101 has a driving capability of 1 / (HFE × HFE) of the base current Ib1 of the first transistor 1 and the base current Ib2 of the second transistor 2, and the eighth and ninth constant current sources of the shift level circuit 103 are provided. By supplying currents I9 = Ib1max / HFE (Q10) and I8 = Ib2max / HFE (Q9) to 28 and 29, respectively, it becomes possible to swing to VCC and VEE.

さらに、上述のように増幅器１０１にベース電流Ｉb1、Ｉb2の１／(HFE×HFE)の駆動能力を持たせ、第８及び第９の定電流源２８，２９に、それぞれ、Ｉ９＝Ｉb1max／HFE（Q10）、Ｉ８＝Ｉb2max／HFE（Q9）の電流を流すことで、従来と異なり、第１及び第２のトランジスタ１，２のエミッタ面積を大きくすることで増幅器１０１の駆動能力を補償するような従来の手法を採る必要がないため、第１及び第２のトランジスタ１，２のベース・コレクタ間の寄生容量を小さくすることができ、そのため、従来に比して周波数特性が向上することとなる。   Further, as described above, the amplifier 101 has a drive capability of 1 / (HFE × HFE) of the base currents Ib1 and Ib2, and the eighth and ninth constant current sources 28 and 29 have I9 = Ib1max / HFE, respectively. (Q10), the current of I8 = Ib2max / HFE (Q9) is made to flow, and unlike the conventional case, the drive area of the amplifier 101 is compensated by increasing the emitter areas of the first and second transistors 1 and 2. Therefore, the parasitic capacitance between the base and collector of the first and second transistors 1 and 2 can be reduced, so that the frequency characteristics are improved as compared with the conventional method. Become.

１０１…増幅器
１０２…コレクタ接地型ＡＢ級出力回路
１０３…レベルシフト回路
１０４…エミッタ接地型ＡＢ級出力回路 DESCRIPTION OF SYMBOLS 101 ... Amplifier 102 ... Collector ground type AB class output circuit 103 ... Level shift circuit 104 ... Grounded emitter class AB output circuit

Claims (1)

入力信号が入力されるトランスコンダクタンス増幅器と、前記増幅器の出力信号が入力されるコレクタ接地型ＡＢ級出力回路と、前記コレクタ接地型ＡＢ級出力回路の出力信号の信号レベルを変換するレベルシフト回路と、前記レベルシフト回路の出力信号が入力されるエミッタ接地型ＡＢ級出力回路とを具備し、
前記コレクタ接地型ＡＢ級出力回路と前記レベルシフト回路の各々における信号の電流増幅により前記エミッタ接地型ＡＢ級出力回路の出力飽和を抑制可能としてなることを特徴とする出力回路。 A transconductance amplifier to which an input signal is input, a collector grounded class AB output circuit to which the output signal of the amplifier is input, and a level shift circuit for converting the signal level of the output signal of the collector grounded class AB output circuit; A grounded emitter class AB output circuit to which the output signal of the level shift circuit is input ,
Output circuit characterized by comprising as a can suppress the output saturation of the common-emitter class AB output circuit by the current amplification of the signal at each of said level shift circuit and the collector grounded type AB class output circuit.
JP2009149525A 2009-06-24 2009-06-24 Output circuit Active JP5414382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009149525A JP5414382B2 (en) 2009-06-24 2009-06-24 Output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149525A JP5414382B2 (en) 2009-06-24 2009-06-24 Output circuit

Publications (2)

Publication Number Publication Date
JP2011009906A JP2011009906A (en) 2011-01-13
JP5414382B2 true JP5414382B2 (en) 2014-02-12

Family

ID=43566081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149525A Active JP5414382B2 (en) 2009-06-24 2009-06-24 Output circuit

Country Status (1)

Country Link
JP (1) JP5414382B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5694035B2 (en) * 2011-03-31 2015-04-01 富士通株式会社 Power amplifier and communication device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618307B2 (en) * 1985-04-04 1994-03-09 ソニー株式会社 Operational amplifier
JP3214174B2 (en) * 1993-08-05 2001-10-02 株式会社村田製作所 Operational amplifier
JPH0832367A (en) * 1994-07-20 1996-02-02 N F Kairo Sekkei Block:Kk Push-pull amplifier
US6492870B2 (en) * 2001-01-11 2002-12-10 Texas Instruments Incorporated Class AB, high speed, input stage with base current compensation for fast settling time
JP4738090B2 (en) * 2005-08-05 2011-08-03 株式会社東芝 BTL type amplifier circuit

Also Published As

Publication number Publication date
JP2011009906A (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP3829121B2 (en) Power amplifier circuit
KR20070003286A (en) Buffer amplifier
JP2005101734A (en) High output amplifier circuit
JP5414382B2 (en) Output circuit
JP5649665B2 (en) Low power high speed differential driver with accurate current steering
JP4814133B2 (en) High frequency amplifier
KR101618971B1 (en) Power amplifier of the inverter form
US6542032B2 (en) Extremely linear, high speed, class AB rail to rail bipolar amplifier output stage with high output drive
JP3568931B2 (en) Audio power amplifier and method
JP2004032619A (en) Operational amplifier circuit
US20080129380A1 (en) Constant Current Darlington Circuits for High Power
US6366162B1 (en) Multi-impedance input stage
JP2005057725A (en) High-frequency oscillator
JP5014910B2 (en) Output circuit
US7078973B2 (en) Bipolar rail-to-rail output stage
JP4549274B2 (en) Driver output circuit
JP2008219617A (en) Differential amplifying circuit
JP2010021869A (en) Amplifier
JP3922906B2 (en) Wideband differential amplifier circuit
JP3253573B2 (en) BTL amplifier circuit
JP2010056643A (en) Motor driver circuit
JP5237885B2 (en) Output circuit
JP7116590B2 (en) output circuit
US7091789B2 (en) Output circuit
JP3862550B2 (en) Emitter follower circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R150 Certificate of patent or registration of utility model

Ref document number: 5414382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250