JP3862550B2 - Emitter follower circuit - Google Patents
Emitter follower circuit Download PDFInfo
- Publication number
- JP3862550B2 JP3862550B2 JP2001344793A JP2001344793A JP3862550B2 JP 3862550 B2 JP3862550 B2 JP 3862550B2 JP 2001344793 A JP2001344793 A JP 2001344793A JP 2001344793 A JP2001344793 A JP 2001344793A JP 3862550 B2 JP3862550 B2 JP 3862550B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- type
- pnp
- follower circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、低い電源電圧で動作する高い入力インピーダンスを備えたエミッタフォロワ回路に関するものである。
【0002】
【従来の技術】
従来、入力インピーダンスの高いエミッタフォロワ回路としては、ダーリントン接続された二つのトランジスタを用いた、図5の回路が考えられる。
【0003】
図5は、従来のダーリントン接続されたエミッタフォロワ回路の回路図である。図5に示すように、この回路は、NPN型の第1のトランジスタ51と、NPN型の第2のトランジスタ52と、電流源21とから構成されている。第1のトランジスタ51は、コレクタが電源端子Vccに接続され、ベースが入力端子100に接続されている。第2のトランジスタ52は、コレクタが電源端子Vccに接続され、エミッタが出力端子101に接続され、ベースが第1のトランジスタ51のエミッタに接続されている。電流源21は、第2のトランジスタ52のエミッタと出力端子101との間に接続されている。
【0004】
このように、図5に示す回路では、第1のトランジスタ51と、第2のトランジスタ52とが、ダーリントン接続されている。ここで、第1、第2のトランジスタ51,52の電流増幅率を共にhFEとすると、ダーリントン接続されたこのエミッタフォロワ回路の電流増幅率は(hFE)2 となる。よって、入力端子100における入力インピーダンスは、出力端子101における出力インピーダンスの(hFE)2 倍となり、高入力インピーダンスを備えるエミッタフォロワ回路として動作する。
【0005】
また、他の高入力インピーダンスを備えるエミッタフォロワ回路の従来例として、特開平7−336159号公報のエミッタフォロワ回路の回路図を図6に示す。図6のエミッタフォロワ回路は、NPN型の第1のトランジスタ61と、PNP型の第2のトランジスタ62と、電流源21とから構成されている。第1のトランジスタ61は、ベースが入力端子100に接続され、エミッタが出力端子101に接続されている。第2のトランジスタ62は、エミッタが電源端子Vccに接続され、コレクタが出力端子101に接続され、ベースが第1のトランジスタ61のコレクタに接続されている。電流源21は、第1のトランジスタ61のエミッタと、第2のトランジスタ62のコレクタと、出力端子101とに接続されている。
【0006】
図6に示した回路において、第1、第2のトランジスタ61,62の電流増幅率をhFEとし、第1のトランジスタ61のベース電流をiB1とすると、第1のトランジスタ61のエミッタ電流がiB1・(1+hFE)となり、第2のトランジスタ62のコレクタ電流がiB1・(hFE)2 となる。よって、第1のトランジスタ61と第2のトランジスタ62とを一つのNPN型のトランジスタとして扱うと、等価的に電流増幅率は、
(hFE)2 +(1+hFE)
となる。ここで、hFEは一般に1よりも、2桁近く異なる大きな値であるので、近似して、
(hFE)2 +(1+hFE)≒(hFE)2
と表すことができる。よって、図6に示した回路についても、入力端子100における入力インピーダンスが、出力端子101における出力インピーダンスの約(hFE)2 倍となり、高入力インピーダンスを備えるエミッタフォロワ回路として動作する。
【0007】
【発明が解決しようとする課題】
ところが、このような従来の高入力インピーダンスを備えるエミッタフォロワ回路においては、以下に示す解決すべき課題が存在した。
【0008】
図5に示した回路においては、回路を動作させるための入力電圧の下限値は、電流源21の最低動作電圧と、第1のトランジスタ51のベースエミッタ間電圧(Vbe1 )と、第2のトランジスタ52のベースエミッタ間電圧(Vbe2 )との和の電圧値となる。第1のトランジスタ51と第2のトランジスタ52とが同じ特性を備えているので、Vbe1 =Vbe2 (=Vbe)となる。また、電流源21を複数のトランジスタからなるカレントミラー回路で構成することにより、電流源の最低動作電圧は、トランジスタの飽和電圧Vce(sat) となる。よって、入力電圧の下限値は、Vce(sat) +2・Vbeとなる。一方、入力電圧の上限値は電源電圧Vccとなる。したがって、電源電圧Vccが、Vce(sat) +2・Vbeまで低下すると、入力電圧範囲が無くなってしまうため、低い電源電圧仕様の装置には適用することが難しい。
【0009】
また、図6に示した回路においては、回路を動作させるための入力電圧の下限値は、電流源21の最低動作電圧と第1のトランジスタ61のベースエミッタ間電圧(Vbe1 )との和の電圧値となる。この電流源21についても前述の場合と同様に、カレントミラー回路で構成すると、入力電圧の下限値は、Vce(sat) +Vbe1 (=Vbe)となる。一方、電源電圧をVcc、第2のトランジスタ62のベースエミッタ間電圧をVbe2 (=Vbe)とすると、入力電圧の上限値は、
Vcc−Vbe2 −Vce(sat) +Vbe1
となり、Vbe1 =Vbe2 であるので、
Vcc−Vbe2 −Vce(sat) +Vbe1 =Vcc−Vce(sat)
となり、図5に示した回路より、入力電圧範囲は広くなる。
ところで、図6に示した回路における出力電圧範囲は、入力電圧よりVbe分低い電圧となるため、下限値がVce(sat) となり、上限値がVcc−Vce(sat) −Vbeとなる。このように、入力端子100と出力端子101との間には、電源電圧に依らず、常にVbeの電位差が生じ、電源電圧が低くなると、Vbeの電位は相対的に大きくなる。よって、出力端子101に接続される回路ブロックの入力電圧範囲は、入力端子100に接続される回路ブロックの出力電圧範囲よりも、Vbe分、低くして設計しなければ、ダイナミックレンジを広く取ることができない。
【0010】
そこで、本発明は上記の問題点を解決すべるために創作されたものであり、その目的は、入力電圧範囲と出力電圧範囲との差を無くすことにより、他の回路ブロックとの接続性を高め、高入力インピーダンスを備え、低電源電圧で作動するエミッタフォロワ回路を構成することにある。
【0011】
【課題を解決するための手段】
この発明は、上記の課題を解決するための手段として、以下の構成を備えている。
(1) ベースが入力端子に接続されたNPN型の第1のトランジスタと、該第1のトランジスタのエミッタに接続された第1の電流源と、ベースが上記第1のトランジスタのエミッタに接続され、コレクタがGNDに接続され、エミッタが出力端子に接続されたPNP型の第2のトランジスタと、エミッタが電源端子に接続され、コレクタが出力端子に接続されたPNP型の第3のトランジスタと、該第3のトランジスタのベースに接続された第2の電流源とで構成されることを特徴とする。
【0012】
この構成では、エミッタフォロワ回路は、NPN型の第1のトランジスタおよび第1のトランジスタのエミッタに接続された第1の電流源からなるNPN型の第1のエミッタフォロワ回路と、PNP型の第2のトランジスタおよび第3のトランジスタからなる第2のPNP型のエミッタフォロワ回路とで構成されている。したがって、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善することが可能である。また、このエミッタフォロア回路は、入力インピーダンスを高くするため、初段のエミッタフォロワ回路のバイアス電流を、次段のエミッタフォロワ回路を駆動できる範囲で電流を絞り込んている。したがって、低い電源電圧に適し、高入力インピーダンスを備えることが可能となる。
【0013】
(2) ベースが入力端子に接続されたNPN型の第1のトランジスタと、該第1のトランジスタのエミッタに接続された第1の電流源と、ベースが上記第1のトランジスタのエミッタに接続され、コレクタがGNDに接続され、エミッタが出力端子に接続されたPNP型の第2のトランジスタと、エミッタが電源端子に接続され、コレクタが出力端子に接続されたPNP型の第3のトランジスタと、該第3のトランジスタのベースに接続された第2の電流源と、エミッタが電源端子に接続され、コレクタがGNDに接続され、ベースが上記第3のトランジスタのベースに接続されたPNP型の第4のトランジスタとで構成されることを特徴とする。
【0014】
この構成では、エミッタフォロワ回路は、NPN型の第1のトランジスタおよび該第1のトランジスタのエミッタに接続された第1の電流源からなる第1のNPN型のエミッタフォロワ回路と、PNP型の第2、第3、第4のトランジスタからなる第2のPNP型のエミッタフォロワ回路とから構成されている。したがって、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善することが可能である。また、このエミッタフォロア回路は、入力インピーダンスを高くするため、初段のエミッタフォロワ回路のバイアス電流を、次段のエミッタフォロワ回路を駆動できる範囲で電流を絞り込んている。したがって、低い電源電圧に適し、高入力インピーダンスを備えることが可能となる。また、このエミッタフォロア回路は、特定のトランジスタエミッタ面積を小さくし、このトランジスタに発生する寄生容量を低減する。したがって、高周波回路にも適用することが可能である。
【0015】
(1) の第1の電流源と、(2) の第1の電流源とでは電流量が異なる。共に、それぞれのエミッタフォロワ回路を作動させるだけの電流量を発生すればよい。そこで、(2) のエミッタフォロワ回路では、第4のトランジスタが挿入されていることにより、第2のトランジスタのベース電流が低減され、第1の電流源の電流量が低くても作動させることができる。よって、第1の電流源をカレントミラー回路で構成すれば、これを構成するトランジスタのエミッタ面積を低減することが可能である。
【0016】
(3) 上記(1)の構成であって、上記NPN型の第1のトランジスタをPNP型のトランジスタに置き換え、上記PNP型の第2のトランジスタと上記PNP型の第3のトランジスタとをそれぞれNPN型のトランジスタに置き換え、上記GNDと上記電源端子とが入れ替わった回路構成であることを特徴とする。
【0017】
この構成では、エミッタフォロワ回路は、(1) の構成のPNP型トランジスタとNPN型トランジスタとを入れ替え、GNDと電源端子とを入れ替えて構成されている。したがって、(1) の場合と同様に、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善するとともに、低い電源電圧に適し、高入力インピーダンスを備えることが可能となる。
【0018】
(4) 上記(2)の構成であって、上記NPN型の第1のトランジスタをPNP型のトランジスタに置き換えて、上記PNP型の第2のトランジスタと上記PNP型の第3のトランジスタと上記PNP型の第4のトランジスタとをNPN型のトランジスタに置き換えて、上記GNDと上記電源端子とが入れ替わった回路構成であることを特徴とする。
【0019】
この構成では、エミッタフォロワ回路は、(2) の構成のPNP型トランジスタとNPN型トランジスタとを入れ替え、GNDと電源端子とを入れ替えて構成されている。したがって、(2) の場合と同様に、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善するとともに、低い電源電圧に適し、高入力インピーダンスを備え、高周波回路にも適用することが可能となる。
【0020】
【発明の実施の形態】
本発明の第1の実施形態に係るエミッタフォロワ回路を、図1に示す。
NPN型の第7のトランジスタ7と、第7のトランジスタ7と同じエミッタ面積を備えるNPN型の第6のトランジスタ6と、第7のトランジスタ7のエミッタ面積に対して2倍のエミッタ面積を備えるNPN型の第5のトランジスタ5とが、それぞれのベースで接続されている。第5、第6、第7のトランジスタ5,6,7のエミッタは、GNDに接続されている。このように接続することにより、カレントミラー回路を構成している。このカレントミラー回路の入力点となる、第7のトランジスタ7のベースとコレクタとの接続点には、電流源21が接続されている。
【0021】
NPN型の第1のトランジスタ1は、ベースが入力端子100に接続され、コレクタが電源端子Vccに接続され、エミッタが第5のトランジスタ5のコレクタに接続されている。また、このエミッタはPNP型の第2のトランジスタ2のベースに接続されている。第2のトランジスタ2は、エミッタが出力端子101に接続され、コレクタがGNDに接続されている。また、PNP型の第3のトランジスタ3は、ベースが第6のトランジスタ6のコレクタに接続され、コレクタが出力端子101に接続され、エミッタが電源端子Vccに接続されている。第5,第6,第7のトランジスタ5,6,7がカレントミラー回路を構成していることから、第1のトランジスタ1から第5のトランジスタ5のコレクタ側をみると、等価的に電流源(第1の電流源)とみなすことができる。同様に、第3のトランジスタ3から、第6のトランジスタ6のコレクタ側をみると、等価的に電流源(第2の電流源)としてみなすことができる。
【0022】
このような構造により、第1のトランジスタ1と第5のトランジスタ5とが、入力が入力端子100で、出力が第2のトランジスタ2のベースである、NPN型の第1のエミッタフォロワ回路を構成している。また、第2のトランジスタ2と第3のトランジスタ3とが、入力が第2のトランジスタ2のベースで、出力が出力端子101である、PNP型の第2のエミッタフォロワ回路を構成している。
【0023】
図1の回路で、第1、第2、第3のトランジスタ1,2,3の電流増幅率をhFEとして、第7のトランジスタ7に接続される電流源21の電流値をiとする。ここで、第5,第6,第7のトランジスタ5,6,7のベース電流が極微少であるので無視できる。よって、第5,第6,第7のトランジスタ5,6,7がカレントミラー回路を構成しているので、第5のトランジスタのコレクタ電流は2iとなり、第6のトランジスタ6のコレクタ電流はiとなる。第6のトランジスタ6のコレクタ電流がiであるので、第3のトランジスタ3のコレクタ電流はi・hFEとなる。
【0024】
ここで、第2のエミッタフォロワ回路に、出力端子101から流れ込む電流をi0とすると、第2のトランジスタ2のエミッタ電流は、i・hFE+i0となり、hFEが1よりも十分大きい値であるので、ベース電流は、
(i・hFE+i0)/(1+hFE)≒i+i0/hFE
となる。よって、第1のトランジスタのベース電流は、
(i+i0/hFE)/(1+hFE)≒(i・hFE−i0)/((hFE)2 )
となる。
【0025】
したがって、図1に示した2段のエミッタフォロワ回路の入力端子100の入力インピーダンスは、出力端子101の出力インピーダンスの
(hFE)2 ・(i・hFE+i0)/(i・hFE−i0)
倍となり、i0がi・hFEより十分小さければ、(hFE)2 倍となる。よって、高い入力インピーダンスを備えることができる。
【0026】
また、このエミッタフォロワ回路を動作させるための入力電圧の下限値は、電流源(カレントミラー回路)の最低動作電圧(Vce(sat) )と、第1のトランジスタ1のベースエミッタ間電圧(Vbe)との和の電圧値となる。一方、上限値は、電源電圧Vccと、第1のトランジスタ1のベースエミッタ間電圧(Vbe)と、第2のトランジスタ2のベースエミッタ間電圧(Vbe)と、第3のトランジスタ3の飽和電圧(Vce(sat) )との和となり、
Vcc+Vbe−Vbe−Vce(sat) =Vcc−Vce(sat)
と表される。この値は、従来の図6に示した回路の入力電圧の上限値、下限値と同じである。
【0027】
ところが、出力電圧の下限値および上限値は、第1のトランジスタ1がNPN型であり、第2のトランジスタがPNP型であることから、それぞれのベースエミッタ間電圧が相殺されるとともに、それぞれがエミッタフォロワ回路を構成しているため、入力電圧の下限値、上限値と同じ値を取ることができる。すなわち、入力端子100に接続される回路ブロックと、出力端子101に接続される回路ブロックとを、同じ電圧範囲に設定することができる。
【0028】
しかし、図1に示したエミッタフォロワ回路では、第5のトランジスタ5のエミッタ面積を、第6,第7のトランジスタ6,7のエミッタ面積の2倍としているため、コレクタに接続される寄生容量が、第6,第7のトランジスタ6,7の略2倍になる可能性が生じる。また、コレクタ電流は、エミッタフォロワ回路の出力電流の1/hFE倍程度の電流でしかないので、高周波回路に適用することが難しい。この問題点を解決する回路構成が図2に示すエミッタフォロワ回路である。
【0029】
次に、本発明の第2の実施形態に係るエミッタフォロワ回路を図2に示す。
図2に示すエミッタフォロワ回路では、第5のトランジスタ5のエミッタ面積が、第6、第7のトランジスタ6,7のエミッタ面積と同じである。また、ベースが第3のトランジスタ3のベースに接続され、エミッタが電源端子に接続され、コレクタがGNDに接続された、PNP型の第4のトランジスタ4が付加されており、他の構成は、図1に示した回路と同じである。これにより、PNP型の第2のエミッタフォロワ回路が、第2,第3,第4のトランジスタ2,3,4から構成される。
【0030】
図1の回路で、第1、第2、第3のトランジスタ1,2,3の電流増幅率をhFEとして、第7のトランジスタ7に接続される電流源21の電流値をiとする。前述のように、第5,第6,第7のトランジスタ5,6,7のベース電流が極微少であるので無視できる。
第6のトランジスタ6のコレクタは、第3のトランジスタ3のベースと第4のトランジスタ4のベースとに接続しているので、第6のトランジスタ6のコレクタ電流は、第3のトランジスタ3のベース電流と第4のトランジスタ4のベース電流との和になる。第3、第4のトランジスタ3,4のエミッタとベースとは共通であるので、それぞれのベース電流は同じになる。第6のトランジスタ6のコレクタ電流がiでありので、第3、第4のトランジスタ3,4のそれぞれのベース電流はi/2となる。この第2のエミッタフォロワ回路に出力端子101から流れ込む電流をi0とすると、第2のトランジスタ2のエミッタ電流は、
i・hFE/2+i0となり、ベース電流は、
(i・hFE/2+i0)/(1+hFE)≒i/2+i0/hFE
となる。よって、第1のトランジスタ1のベース電流は、
(i/2+i0/hFE)/(1+hFE)
≒(i・hFE/2−i0)/((hFE)2 )
となる。したがって、図2に示すエミッタフォロワ回路の入力端子100の入力インピーダンスは、出力端子101の出力インピーダンスの
(hFE)2 ・(i・hFE/2+i0)/(i・hFE/2−i0)
倍となり、i0がi・hFE/2より十分小さければ、(hFE)2 倍となる。よって、高い入力インピーダンスを備えることができる。
【0031】
また、第5のトランジスタ5のエミッタ面積が、図1に示した場合と比較して略半分まで小さくしたことにより、第5のトランジスタ5のコレクタに接続する寄生容量を減少することができる。よって、図1に示したエミッタフォロワ回路よりも、略2倍の高周波の信号まで動作することができる。
【0032】
次に、本発明の第3の実施形態に係るエミッタフォロワ回路を図3に示す。
PNP型の第7のトランジスタ17と、第7のトランジスタ17と同じエミッタ面積を備えるPNP型の第6のトランジスタ16と、第7のトランジスタ17のエミッタ面積に対して2倍のエミッタ面積を備えるPNP型の第5のトランジスタ15とが、それぞれのベースで接続されている。第5、第6、第7のトランジスタ15,16,17のエミッタは、電源端子Vccに接続されている。このように接続することにより、カレントミラー回路を構成している。このカレントミラー回路の入力点となる、第7のトランジスタ17のベースとコレクタとの接続点には、電流源21が接続されている。
【0033】
PNP型の第1のトランジスタ11は、ベースが入力端子100に接続され、コレクタがGNDに接続され、エミッタが第5のトランジスタ15のコレクタに接続されている。また、このエミッタはNPN型の第2のトランジスタ12のベースに接続されている。第2のトランジスタ12は、エミッタが出力端子101に接続され、コレクタが電源端子Vccに接続されている。また、NPN型の第3のトランジスタ13は、ベースが第6のトランジスタ16のコレクタに接続され、コレクタが出力端子101に接続され、エミッタがGNDに接続されている。
【0034】
このような構造により、第1のトランジスタ11と第5のトランジスタ15とが、入力が入力端子100で、出力が第2のトランジスタ12のベースである、PNP型の第1のエミッタフォロワ回路を構成している。また、第2のトランジスタ12と第3のトランジスタ13とが、入力が第2のトランジスタ12のベースで、出力が出力端子101である、NPN型の第2のエミッタフォロワ回路を構成している。
【0035】
このエミッタフォロワ回路は、第1の実施形態で示した図1のエミッタフォロワ回路におけるNPN型トランジスタとPNP型トランジスタとを入れ替え、電源端子VccとGNDとを入れ替えたものであり、動作原理は同じとなる。
【0036】
次に、本発明の第4の実施形態に係るエミッタフォロワ回路を図4に示す。
図4に示すエミッタフォロワ回路では、第5のトランジスタ15のエミッタ面積が、第6、第7のトランジスタ16,17のエミッタ面積と同じである。また、ベースが第3のトランジスタ13のベースに接続され、エミッタがGNDに接続され、コレクタが電源端子Vccに接続された、NPN型の第4のトランジスタ14が付加されており、他の構成は、図3に示した回路と同じである。これにより、NPN型の第2のエミッタフォロワ回路が、第2,第3,第4のトランジスタ12,13,14から構成される。
【0037】
このエミッタフォロワ回路は、第2の実施形態で示した図2のエミッタフォロワ回路におけるNPN型トランジスタとPNP型トランジスタとを入れ替え、電源端子VccとGNDとを入れ替えたものであり、動作原理は同じとなる。
【0038】
【発明の効果】
この発明によれば、以下の効果が得られる。
【0039】
(1) このエミッタフォロワ回路は、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善することができる。また、このエミッタフォロア回路は、入力インピーダンスを高くするため、初段のエミッタフォロワ回路のバイアス電流を、次段のエミッタフォロワ回路を駆動できる範囲で電流を絞り込み、低い電源電圧に適し、高入力インピーダンスを備えることができる。
【0040】
(2) このエミッタフォロワ回路は、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善することができる。また、このエミッタフォロア回路は、入力インピーダンスを高くするため、初段のエミッタフォロワ回路のバイアス電流を、次段のエミッタフォロワ回路を駆動できる範囲で電流を絞り込んで、低い電源電圧に適し、高入力インピーダンスを備えることができる。また、このエミッタフォロア回路は、特定のトランジスタエミッタ面積を小さくし、このトランジスタに発生する寄生容量を低減し、高周波回路にも適用することができる。
【0041】
(3) このエミッタフォロワ回路は、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善するとともに、低い電源電圧に適し、高入力インピーダンスを備えることができる。
【0042】
(4) このエミッタフォロワ回路は、入力電圧範囲と出力電圧範囲との差を無くして、これらに接続する他の回路ブロックとの接続性を改善するとともに、低い電源電圧に適し、高入力インピーダンスを備え、高周波回路にも適用することができる。
【図面の簡単な説明】
【図1】本発明の請求項1の一実施例を示す図
【図2】本発明の請求項2の一実施例を示す図
【図3】本発明の請求項3の一実施例を示す図
【図4】本発明の請求項4の一実施例を示す図
【図5】従来例を示す図
【図6】他の従来例を示す図
【符号の説明】
1,5,6,7,12,13,14,51,52,61−NPN型トランジスタ
2,3,4,11,15,16,17,62−PNP型トランジスタ
21−電流源
100−入力端子
101−出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an emitter follower circuit having a high input impedance that operates at a low power supply voltage.
[0002]
[Prior art]
Conventionally, as an emitter follower circuit having a high input impedance, the circuit of FIG. 5 using two Darlington-connected transistors can be considered.
[0003]
FIG. 5 is a circuit diagram of a conventional Darlington-connected emitter follower circuit. As shown in FIG. 5, the circuit includes an NPN-type first transistor 51, an NPN-type
[0004]
Thus, in the circuit shown in FIG. 5, the first transistor 51 and the
[0005]
FIG. 6 shows a circuit diagram of an emitter follower circuit disclosed in Japanese Patent Laid-Open No. 7-336159 as a conventional example of another emitter follower circuit having a high input impedance. The emitter follower circuit of FIG. 6 includes an NPN-type first transistor 61, a PNP-type
[0006]
In the circuit shown in FIG. 6, when the current amplification factor of the first and
(HFE) 2 + (1 + hFE)
It becomes. Here, hFE is generally a large value that differs by nearly two orders of magnitude from unity.
(HFE) 2 + (1 + hFE) ≈ (hFE) 2
It can be expressed as. Therefore, the circuit shown in FIG. 6 also operates as an emitter follower circuit having a high input impedance because the input impedance at the
[0007]
[Problems to be solved by the invention]
However, the conventional emitter follower circuit having a high input impedance has the following problems to be solved.
[0008]
In the circuit shown in FIG. 5, the lower limit value of the input voltage for operating the circuit is the minimum operating voltage of the
[0009]
In the circuit shown in FIG. 6, the lower limit value of the input voltage for operating the circuit is the sum of the minimum operating voltage of the
Vcc−Vbe2 −Vce (sat) + Vbe1
Since Vbe1 = Vbe2
Vcc-Vbe2-Vce (sat) + Vbe1 = Vcc-Vce (sat)
Thus, the input voltage range is wider than the circuit shown in FIG.
Incidentally, since the output voltage range in the circuit shown in FIG. 6 is a voltage lower than the input voltage by Vbe, the lower limit value is Vce (sat) and the upper limit value is Vcc−Vce (sat) −Vbe. Thus, a potential difference of Vbe always occurs between the
[0010]
Therefore, the present invention was created to solve the above problems, and its purpose is to improve the connectivity with other circuit blocks by eliminating the difference between the input voltage range and the output voltage range. An emitter follower circuit having a high input impedance and operating at a low power supply voltage is constructed.
[0011]
[Means for Solving the Problems]
The present invention has the following configuration as means for solving the above problems.
(1) An NPN-type first transistor whose base is connected to the input terminal, a first current source connected to the emitter of the first transistor, and a base connected to the emitter of the first transistor. A PNP-type second transistor having a collector connected to GND and an emitter connected to the output terminal; a PNP-type third transistor having an emitter connected to the power supply terminal and a collector connected to the output terminal; And a second current source connected to the base of the third transistor.
[0012]
In this configuration, the emitter-follower circuit includes an NPN-type first emitter-follower circuit including an NPN-type first transistor and a first current source connected to the emitter of the first transistor, and a PNP-type second follower circuit. And a second PNP-type emitter follower circuit comprising a third transistor and a third transistor. Therefore, it is possible to eliminate the difference between the input voltage range and the output voltage range and improve the connectivity with other circuit blocks connected to them. Further, in this emitter follower circuit, in order to increase the input impedance, the bias current of the first-stage emitter follower circuit is narrowed down within a range in which the next-stage emitter follower circuit can be driven. Therefore, it is suitable for a low power supply voltage and can have a high input impedance.
[0013]
(2) An NPN-type first transistor whose base is connected to the input terminal, a first current source connected to the emitter of the first transistor, and a base connected to the emitter of the first transistor. A PNP-type second transistor having a collector connected to GND and an emitter connected to the output terminal; a PNP-type third transistor having an emitter connected to the power supply terminal and a collector connected to the output terminal; A second current source connected to the base of the third transistor, an emitter connected to the power supply terminal, a collector connected to GND, and a base connected to the base of the third transistor. And 4 transistors.
[0014]
In this configuration, the emitter follower circuit includes a first NPN type emitter follower circuit including an NPN type first transistor and a first current source connected to the emitter of the first transistor, and a PNP type first follower circuit. And a second PNP-type emitter follower circuit composed of second, third, and fourth transistors. Therefore, it is possible to eliminate the difference between the input voltage range and the output voltage range and improve the connectivity with other circuit blocks connected to them. Further, in this emitter follower circuit, in order to increase the input impedance, the bias current of the first-stage emitter follower circuit is narrowed down within a range in which the next-stage emitter follower circuit can be driven. Therefore, it is suitable for a low power supply voltage and can have a high input impedance. In addition, this emitter follower circuit reduces the specific transistor emitter area and reduces the parasitic capacitance generated in the transistor. Therefore, it can be applied to a high frequency circuit.
[0015]
The amount of current is different between the first current source (1) and the first current source (2). In both cases, it is sufficient to generate an amount of current sufficient to operate each emitter follower circuit. Therefore, in the emitter follower circuit of (2), since the fourth transistor is inserted, the base current of the second transistor is reduced, and the emitter follower circuit can be operated even when the current amount of the first current source is low. it can. Therefore, if the first current source is constituted by a current mirror circuit, the emitter area of the transistor constituting the first current source can be reduced.
[0016]
(3) A configuration of the above (1), replacing the first transistor of the NPN type PNP type transistor and a third transistor of the second transistor and the PNP-type of the PNP type respectively NPN A circuit configuration in which the GND and the power supply terminal are replaced with each other is replaced with a type transistor .
[0017]
In this configuration, the emitter follower circuit is configured by replacing the PNP transistor and the NPN transistor configured as in (1), and switching the GND and the power supply terminal. Therefore, as in the case of (1), the difference between the input voltage range and the output voltage range is eliminated, the connectivity with other circuit blocks connected to these is improved, and it is suitable for a low power supply voltage. It becomes possible to provide impedance.
[0018]
(4) a configuration (2), by replacing the first transistor of the NPN type PNP type transistor, the third transistor and the PNP of the second transistor and the PNP-type of said PNP type replacing a fourth transistor of the mold NPN type transistor, characterized in that it is a switched circuit configuration and the GND and the power supply terminal.
[0019]
In this configuration, the emitter follower circuit is configured by exchanging the PNP transistor and the NPN transistor of the configuration (2), and exchanging the GND and the power supply terminal. Therefore, as in (2), it eliminates the difference between the input voltage range and output voltage range, improves the connectivity with other circuit blocks connected to them, and is suitable for low power supply voltages. It has impedance and can be applied to high-frequency circuits.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an emitter follower circuit according to the first embodiment of the present invention.
An NPN-type seventh transistor 7, an NPN-type sixth transistor 6 having the same emitter area as the seventh transistor 7, and an NPN having an emitter area twice as large as the emitter area of the seventh transistor 7 A fifth transistor 5 of the type is connected at the respective bases. The emitters of the fifth, sixth, and seventh transistors 5, 6, and 7 are connected to GND. By connecting in this way, a current mirror circuit is configured. A
[0021]
The NPN first transistor 1 has a base connected to the
[0022]
With such a structure, the first transistor 1 and the fifth transistor 5 constitute an NPN first emitter follower circuit in which the input is the
[0023]
In the circuit of FIG. 1, the current amplification factor of the first, second, and third transistors 1, 2, and 3 is hFE, and the current value of the
[0024]
Here, if the current flowing from the
(I · hFE + i0) / (1 + hFE) ≈i + i0 / hFE
It becomes. Therefore, the base current of the first transistor is
(I + i0 / hFE) / (1 + hFE) ≈ (i · hFE−i0) / ((hFE) 2 )
It becomes.
[0025]
Therefore, the input impedance of the
Times and will, i0 is if than sufficiently small i · hFE, is twice (hFE). Therefore, a high input impedance can be provided.
[0026]
The lower limit value of the input voltage for operating the emitter follower circuit is the minimum operating voltage (Vce (sat)) of the current source (current mirror circuit) and the base-emitter voltage (Vbe) of the first transistor 1. Is the sum of the voltage values. On the other hand, the upper limit values are the power supply voltage Vcc, the base-emitter voltage (Vbe) of the first transistor 1, the base-emitter voltage (Vbe) of the second transistor 2, and the saturation voltage of the third transistor 3 ( Vce (sat)) and
Vcc + Vbe-Vbe-Vce (sat) = Vcc-Vce (sat)
It is expressed. This value is the same as the upper limit value and lower limit value of the input voltage of the circuit shown in FIG.
[0027]
However, since the first transistor 1 is an NPN type and the second transistor is a PNP type, the base-emitter voltage is canceled and the output voltage is lower and upper limit values. Since the follower circuit is configured, it can take the same value as the lower limit value and the upper limit value of the input voltage. That is, the circuit block connected to the
[0028]
However, in the emitter follower circuit shown in FIG. 1, the emitter area of the fifth transistor 5 is twice the emitter area of the sixth and seventh transistors 6 and 7, so that the parasitic capacitance connected to the collector is There is a possibility that it is approximately twice that of the sixth and seventh transistors 6 and 7. Further, since the collector current is only about 1 / hFE times the output current of the emitter follower circuit, it is difficult to apply it to a high frequency circuit. The circuit configuration for solving this problem is the emitter follower circuit shown in FIG.
[0029]
Next, an emitter follower circuit according to a second embodiment of the present invention is shown in FIG.
In the emitter follower circuit shown in FIG. 2, the emitter area of the fifth transistor 5 is the same as the emitter areas of the sixth and seventh transistors 6 and 7. Further, a PNP-type fourth transistor 4 having a base connected to the base of the third transistor 3, an emitter connected to the power supply terminal, and a collector connected to GND is added. The circuit is the same as that shown in FIG. Thus, the PNP-type second emitter follower circuit includes the second, third, and fourth transistors 2, 3, and 4.
[0030]
In the circuit of FIG. 1, the current amplification factor of the first, second, and third transistors 1, 2, and 3 is hFE, and the current value of the
Since the collector of the sixth transistor 6 is connected to the base of the third transistor 3 and the base of the fourth transistor 4, the collector current of the sixth transistor 6 is the base current of the third transistor 3. And the base current of the fourth transistor 4. Since the emitters and bases of the third and fourth transistors 3 and 4 are common, the respective base currents are the same. Since the collector current of the sixth transistor 6 is i, the base currents of the third and fourth transistors 3 and 4 are i / 2. If the current flowing from the
i · hFE / 2 + i0, and the base current is
(I · hFE / 2 + i0) / (1 + hFE) ≈i / 2 + i0 / hFE
It becomes. Therefore, the base current of the first transistor 1 is
(I / 2 + i0 / hFE) / (1 + hFE)
≒ (i · hFE / 2-i0) / ((hFE) 2 )
It becomes. Therefore, the input impedance of the
Times and will, i0 is less satisfactory than i · hFE / 2, a 2-fold (hFE). Therefore, a high input impedance can be provided.
[0031]
Further, since the emitter area of the fifth transistor 5 is reduced to about half compared with the case shown in FIG. 1, the parasitic capacitance connected to the collector of the fifth transistor 5 can be reduced. Therefore, it is possible to operate up to a signal having a frequency twice as high as that of the emitter follower circuit shown in FIG.
[0032]
Next, an emitter follower circuit according to a third embodiment of the present invention is shown in FIG.
A PNP-type
[0033]
The PNP type
[0034]
With such a structure, the
[0035]
In this emitter follower circuit, the NPN transistor and the PNP transistor in the emitter follower circuit of FIG. 1 shown in the first embodiment are replaced, and the power supply terminals Vcc and GND are replaced, and the operation principle is the same. Become.
[0036]
Next, an emitter follower circuit according to a fourth embodiment of the present invention is shown in FIG.
In the emitter follower circuit shown in FIG. 4, the emitter area of the
[0037]
In this emitter follower circuit, the NPN transistor and the PNP transistor in the emitter follower circuit of FIG. 2 shown in the second embodiment are replaced, and the power supply terminals Vcc and GND are replaced, and the operation principle is the same. Become.
[0038]
【The invention's effect】
According to the present invention, the following effects can be obtained.
[0039]
(1) This emitter follower circuit eliminates the difference between the input voltage range and the output voltage range, and can improve the connectivity with other circuit blocks connected thereto. In addition, this emitter follower circuit increases the input impedance, so the bias current of the first-stage emitter follower circuit is narrowed down within the range that can drive the next-stage emitter follower circuit, suitable for low power supply voltage, and high input impedance. Can be provided.
[0040]
(2) This emitter follower circuit eliminates the difference between the input voltage range and the output voltage range, and can improve the connectivity with other circuit blocks connected thereto. This emitter follower circuit is also suitable for low power supply voltage and high input impedance by narrowing the bias current of the first-stage emitter follower circuit within the range that can drive the next-stage emitter follower circuit in order to increase the input impedance. Can be provided. In addition, this emitter follower circuit can be applied to a high-frequency circuit by reducing the specific transistor emitter area, reducing the parasitic capacitance generated in this transistor.
[0041]
(3) This emitter-follower circuit eliminates the difference between the input voltage range and the output voltage range, improves the connectivity with other circuit blocks connected to them, is suitable for low power supply voltages, and has a high input impedance. Can be provided.
[0042]
(4) This emitter-follower circuit eliminates the difference between the input voltage range and the output voltage range, improves the connectivity with other circuit blocks connected to them, is suitable for low power supply voltages, and has high input impedance. It can be applied to a high frequency circuit.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of claim 1 of the present invention. FIG. 2 is a diagram showing an embodiment of claim 2 of the present invention. FIG. 3 is an embodiment of claim 3 of the present invention. FIG. 4 is a diagram showing an embodiment of claim 4 of the present invention. FIG. 5 is a diagram showing a conventional example. FIG. 6 is a diagram showing another conventional example.
1,5,6,7,12,13,14,51,52,61-
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001344793A JP3862550B2 (en) | 2001-11-09 | 2001-11-09 | Emitter follower circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001344793A JP3862550B2 (en) | 2001-11-09 | 2001-11-09 | Emitter follower circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003152475A JP2003152475A (en) | 2003-05-23 |
JP3862550B2 true JP3862550B2 (en) | 2006-12-27 |
Family
ID=19158259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001344793A Expired - Fee Related JP3862550B2 (en) | 2001-11-09 | 2001-11-09 | Emitter follower circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3862550B2 (en) |
-
2001
- 2001-11-09 JP JP2001344793A patent/JP3862550B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003152475A (en) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100413399B1 (en) | Transistor amplifier stage | |
JPH08250941A (en) | Low-distortion differential amplifier circuit | |
JP3647828B2 (en) | Comparator circuit | |
JP2578096B2 (en) | Switching device | |
US5164658A (en) | Current transfer circuit | |
JPH07235868A (en) | Current buffer circuit | |
JP3862550B2 (en) | Emitter follower circuit | |
JPH07114423A (en) | Reference power supply circuit | |
US6265908B1 (en) | Low voltage balun circuit | |
JP3295363B2 (en) | Driver circuit for switching transistor | |
US5963065A (en) | Low offset push-pull amplifier | |
JP3427482B2 (en) | Operational amplifier | |
JP3380927B2 (en) | Operational amplifier | |
JPH0851324A (en) | Buffer amplifier | |
JP2752836B2 (en) | Voltage-current conversion circuit | |
JP3024579B2 (en) | Operational amplifier circuit | |
JPH06326526A (en) | Circuit device for control current compensation of transistor | |
JPH0722865A (en) | Amplifier of integrated circuit | |
JP3097593B2 (en) | Semiconductor device | |
JP3627368B2 (en) | Amplifier | |
JPH10341119A (en) | Differential amplifier circuit | |
JPH036022Y2 (en) | ||
JP3018486B2 (en) | Bias circuit | |
JPH0487407A (en) | Buffer circuit | |
JPH04223706A (en) | Input terminal circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |