JP4814133B2 - High frequency amplifier - Google Patents
High frequency amplifier Download PDFInfo
- Publication number
- JP4814133B2 JP4814133B2 JP2007074719A JP2007074719A JP4814133B2 JP 4814133 B2 JP4814133 B2 JP 4814133B2 JP 2007074719 A JP2007074719 A JP 2007074719A JP 2007074719 A JP2007074719 A JP 2007074719A JP 4814133 B2 JP4814133 B2 JP 4814133B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- current
- current mirror
- frequency amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
この発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用する高周波増幅器に関するものである。 The present invention relates to a high-frequency amplifier used for satellite communication, terrestrial microwave communication, mobile communication, and the like.
一般に高周波増幅器においては、高出力、高効率を得るために定電圧バイアス回路が用いられる。定電圧を印加した場合には、高入力電力時においても増幅素子の入力電圧が降下することがないので、バイアス級は変化せず大きな飽和電力と高効率を得ることができる。しかし、定電圧バイアス回路を用いた高周波増幅器以上の飽和特性を得るためには、高入力電力時に入力電圧を増加させることが必要となる。 In general, in a high frequency amplifier, a constant voltage bias circuit is used to obtain high output and high efficiency. When a constant voltage is applied, the input voltage of the amplifying element does not drop even at high input power, so that a large saturation power and high efficiency can be obtained without changing the bias class. However, in order to obtain a saturation characteristic higher than that of a high-frequency amplifier using a constant voltage bias circuit, it is necessary to increase the input voltage at high input power.
入力電力が増加した場合に自動的にベース電流を補償する機能を有するベースバイアス回路においては、高周波入力端子から入力された高周波信号は高周波増幅器に入力し増幅された後、高周波出力端子から出力される。
ベースバイアス回路の電源供給端子より電圧VPCが印加された場合のカレントミラー回路の基準電流Irefは、PNPバイポーラトランジスタのコレクタ−エミッタ間電圧をVCE_pnpとすると式(1)で与えられる。この基準電流に対して高周波増幅器のコレクタ電流ICEは式(2)で表される。但し、Nは高周波増幅器のサイズ、βは高周波増幅器の電流増幅率である。その際、ベースバイアス電圧Vbとベース電流Ibeはそれぞれ式(3)、式(4)で表される。但し、Rrefはカレントミラー回路の基準抵抗である。
このようにして、ベースバイアス回路の出力としてベースバイアス電圧Vbとベース電流Ibeを供給する。
In a base bias circuit that automatically compensates for base current when input power increases, a high-frequency signal input from a high-frequency input terminal is input to a high-frequency amplifier, amplified, and then output from a high-frequency output terminal. The
The reference current I ref of the current mirror circuit when the voltage V PC is applied from the power supply terminal of the base bias circuit is given by Expression (1), where the collector-emitter voltage of the PNP bipolar transistor is V CE_pnp . With respect to this reference current, the collector current I CE of the high-frequency amplifier is expressed by equation (2). Where N is the size of the high frequency amplifier, and β is the current amplification factor of the high frequency amplifier. At that time, the base bias voltage V b and the base current I be are expressed by Expression (3) and Expression (4), respectively. Rref is a reference resistance of the current mirror circuit.
In this way, the base bias voltage V b and the base current I be are supplied as the output of the base bias circuit.
入力電力が増加した場合には、高周波増幅器のベース電流が増加する。これに伴いNPNバイポーラトランジスタのコレクタ電流も増加する。PNPバイポーラトランジスタはNPNバイポーラトランジスタのコレクタ電流を基準電流とするカレントミラーとして動作するために、NPNバイポーラトランジスタのコレクタには基準電流のカレントミラー比倍の電流が加わる。この結果として高周波増幅器のベース電流をさらに自動的に増加させることが可能となる(例えば、特許文献1参照)。 When the input power increases, the base current of the high frequency amplifier increases. Along with this, the collector current of the NPN bipolar transistor also increases. Since the PNP bipolar transistor operates as a current mirror using the collector current of the NPN bipolar transistor as a reference current, a current having a current mirror ratio times the reference current is applied to the collector of the NPN bipolar transistor. As a result, the base current of the high-frequency amplifier can be further increased automatically (see, for example, Patent Document 1).
しかし、特許文献1に記載のベースバイアス回路においては、高周波増幅器を構成する増幅素子はNPNバイポーラトランジスタである。ところが、高周波増幅器を構成する増幅素子が電界効果型トランジスタ(以下、「FET」と略記する)である場合、ゲート端子に流れる電流は微量であるため出力電力に応じたバイアス制御を行うことは困難である。 However, in the base bias circuit described in Patent Document 1, the amplifying element constituting the high-frequency amplifier is an NPN bipolar transistor. However, when the amplifying element constituting the high frequency amplifier is a field effect transistor (hereinafter abbreviated as “FET”), it is difficult to perform bias control according to the output power because the current flowing through the gate terminal is very small. It is.
また、カレントミラー回路の基準電流Irefを決定するのは基準抵抗Rrefである。バイアス回路の電源供給電圧VPCが低電圧である場合、PNPバイポーラトランジスタのエミッタと電源供給電圧VPCの電位差が非常に小さくなるために、基準抵抗Rrefの値もまた非常に小さくなり基準電流Irefの調整は非常に困難である。 The reference resistance R ref determines the reference current I ref of the current mirror circuit. When the power supply voltage V PC of the bias circuit is low, the potential difference between the emitter of the PNP bipolar transistor and the power supply voltage V PC becomes very small, so that the value of the reference resistor R ref also becomes very small and the reference current Adjustment of I ref is very difficult.
この発明の目的は、飽和出力電力および効率が高い高周波増幅器を提供することである。 An object of the present invention is to provide a high-frequency amplifier with high saturation output power and high efficiency.
この発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給するカレントミラー形バイアス回路を有する高周波増幅器において、上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と、を有し、上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とする。 A high-frequency amplifier according to the present invention is a high-frequency amplifier having an amplifying element composed of a field-effect transistor and a current mirror type bias circuit for supplying a constant voltage to the field-effect transistor, and connected in parallel to the amplifying element. An input power detection element composed of a transistor, and a current mirror circuit having a drain current of the input power detection element as a reference current, and an output current of the current mirror circuit as a reference current of the current mirror type bias circuit .
この発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給する電界効果型トランジスタからなるカレントミラー形バイアス回路を有する高周波増幅器において、上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とする電界効果型トランジスタからなるカレントミラー回路と、を有し、上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とする。
The high-frequency amplifier according to the present invention is a high-frequency amplifier having an amplifying element composed of a field-effect transistor and a current mirror type bias circuit composed of a field-effect transistor that supplies a constant voltage to the field-effect transistor , in parallel with the amplifying element. And an output power current of the current mirror circuit, and a current mirror circuit including a field effect transistor having a drain current of the input power detection element as a reference current. Is a reference current of the current mirror type bias circuit.
実施の形態1.
図1は、この発明に係る実施の形態1による高周波増幅器の回路図である。
この発明に係る実施の形態1による高周波増幅器は、高周波入力端子1、直列電流阻止容量2、4、高周波増幅素子としての第1のFET3、高周波出力端子5、第1のFET3と並列接続される入力電力検波素子としての第2のFET12、第1のFET3とカレントミラーを構成する第3のFET7、p型カレントミラー回路8を構成する第4のFET9および第5のFET10、直流電源11を有する。
p型カレントミラー回路8は、第2のFET12のドレイン電流を基準電流とする。
p型カレントミラー回路8および第1のFET3とカレントミラーを構成する第3のFET7により、第1のFET3および第2のFET12のバイアス回路6を構成する。
Embodiment 1 FIG.
1 is a circuit diagram of a high-frequency amplifier according to Embodiment 1 of the present invention.
The high frequency amplifier according to the first embodiment of the present invention is connected in parallel with a high frequency input terminal 1, series
The p-type
The p-type
次に、この発明に係る実施の形態1による高周波増幅器の動作について説明する。
この発明に係る実施の形態1による高周波増幅器において、高周波入力端子1から入力された高周波信号は第1のFET3に入力され増幅された後、高周波出力端子5から出力される。第1のFET3および第2のFET12のゲート電圧は、バイアス回路6から供給され、ドレイン電圧は直流電源11から供給される。バイアス回路6の基準電流は、p型カレントミラー回路8の出力電流である。
Next, the operation of the high frequency amplifier according to Embodiment 1 of the present invention will be described.
In the high frequency amplifier according to the first embodiment of the present invention, the high frequency signal input from the high frequency input terminal 1 is input to the
第1のFET3が大信号で動作するとき、第2のFET12も大信号で動作する。第2のFET12のドレイン電流は、p型カレントミラー回路8の基準電流であるため、大信号で動作してドレイン電流が増加すると、p型カレントミラー回路8の出力電流も増加する。故に、バイアス回路6から出力される電圧は増加し、それにともない第1のFET3のドレイン電流は増加するので、出力電力を増加させることできる。
なお、効率を劣化させることなく動作させるために、第2のFET12は第1のFET3と比べて十分小さくすることが望ましい。
When the first FET 3 operates with a large signal, the second FET 12 also operates with a large signal. Since the drain current of the
Note that the
この発明に係る実施の形態1による高周波増幅器は、高周波入力信号が増加し、それにともないドレイン電流が増加する大信号で動作するときに、バイアス回路6から供給される電圧は増加し、それにともないドレイン電流は増加するので、高周波増幅器のバイアス級がA級に近づき、飽和出力電力および効率を増加することができる。 When the high-frequency amplifier according to the first embodiment of the present invention operates with a large signal in which the high-frequency input signal increases and the drain current increases with the increase, the voltage supplied from the bias circuit 6 increases and the drain increases accordingly. As the current increases, the bias class of the high frequency amplifier approaches class A, and the saturation output power and efficiency can be increased.
また、バイアス回路6を構成するp型カレントミラー回路8のミラー比を変化させることにより、バイアス回路6から供給される電圧を制御することができる。
Further, the voltage supplied from the bias circuit 6 can be controlled by changing the mirror ratio of the p-type
実施の形態2.
図2は、この発明に係る実施の形態2による高周波増幅器の回路図である。
この発明に係る実施の形態2による高周波増幅器は、高周波入力端子1、直列電流阻止容量2、4、高周波増幅素子としての第1のFET3、高周波出力端子5、第1のFET3と並列接続される入力電力検波素子としての第2のFET12、第1のFET3とカレントミラーを構成する第3のFET7、p型カレントミラー回路8を構成する第4のFET9および第5のFET10、直流電源11、第3のFET7にドレイン電流を供給する電流源22を有する。
FIG. 2 is a circuit diagram of a high-frequency amplifier according to
The high frequency amplifier according to the second embodiment of the present invention is connected in parallel with a high frequency input terminal 1, series
p型カレントミラー回路8は、第2のFET12のドレイン電流を基準電流とする。
p型カレントミラー回路8、第1のFET3とカレントミラーを構成する第3のFET7および電流源22により、第1のFET3および第2のFET12のバイアス回路21を構成する。
The p-type
A
次に、この発明に係る実施の形態2による高周波増幅器の動作について説明する。
この発明に係る実施の形態2による高周波増幅器においては、高周波入力端子1から入力された高周波信号は第1のFET3に入力され増幅された後、高周波出力端子5から出力される。第1のFET3および第2のFET12のゲート電圧は、バイアス回路21から供給され、ドレイン電圧は直流電源11から供給される。バイアス回路21の基準電流は、p型カレントミラー回路8の出力電流と電流源22から供給される。
Next, the operation of the high frequency amplifier according to
In the high frequency amplifier according to
第1のFET3が大信号で動作するとき、上述の実施の形態1による高周波増幅器について説明したと同様に、バイアス回路21から出力する電圧は増加し、それにともない第1のFET3のドレイン電流が増加するので出力電力を増加させることができる。
When the
なお、効率を劣化させることなく動作させるために、第2のFET12は第1のFET3と比べて十分小さくすることが望ましい。
Note that the
この発明に係る実施の形態2による高周波増幅器は、高周波入力信号が増加しドレイン電流が増加する大信号で動作するときに、バイアス回路21から供給される電圧は増加するので、高周波増幅器のバイアス級がA級に近づき、飽和出力電力および効率を増加することができる。
When the high frequency amplifier according to the second embodiment of the present invention operates with a large signal in which the high frequency input signal increases and the drain current increases, the voltage supplied from the
また、バイアス回路21を構成するp型カレントミラー回路8のミラー比を変化させることにより、バイアス回路21から供給される電圧を制御することができる。
Further, the voltage supplied from the
また、バイアス回路21の基準電流はp型カレントミラー回路8の出力電流と電流源22から供給されるため、第1のFET3の初期バイアス条件の設定が容易である。
In addition, since the reference current of the
また、直流電源11が低電圧である場合にもバイアス回路21を構成する第3のFET7、第4のFET9、第5のFET10を動作させることができる。
Further, even when the
なお、電流源22は、抵抗と直流電源から構成しても良いし、定電流バイアス回路を用いても良い。
The
実施の形態3.
図3は、この発明に係る実施の形態3による高周波増幅器の回路図である。
この発明に係る実施の形態3による高周波増幅器は、多段に接続された複数の増幅器から構成されている。図3には、この発明に係る実施の形態3による高周波増幅器の最前段の増幅器と最終段の増幅器とを図示している。
FIG. 3 is a circuit diagram of a high frequency amplifier according to
The high-frequency amplifier according to the third embodiment of the present invention is composed of a plurality of amplifiers connected in multiple stages. FIG. 3 shows the foremost stage amplifier and the last stage amplifier of the high frequency amplifier according to
最前段の増幅器は、高周波入力端子61、直列電流阻止容量62、高周波増幅素子としての第1のFET63、第1のFET63とカレントミラーを構成する第2のFET69、p型カレントミラー回路70を構成する第3のFET71および第4のFET72、直流電源74、第2のFET69にドレイン電流を供給する電流源73を有する。
The front-stage amplifier includes a high-
最終段の増幅器は、直列電流阻止容量64、66、高周波増幅素子としての第5のFET65、高周波出力端子67、第5のFET65と並列接続され入力電力検波素子としての第6のFET82、第5のFET65とカレントミラーを構成する第7のFET76、p型カレントミラー回路77を構成する第8のFET78および第9のFET79、直流電源81、第7のFET76にドレイン電流を供給する電流源80を有する。
The amplifier in the final stage includes series
p型カレントミラー回路70およびp型カレントミラー回路77は、第6のFET82のドレイン電流を基準電流とする。
p型カレントミラー回路70、第1のFET63とカレントミラーを構成する第2のFET69および電流源73により、第1のFET63のバイアス回路68を構成する。
p型カレントミラー回路77、第5のFET65とカレントミラーを構成する第7のFET76および電流源80により、第5のFET65および第6のFET82のバイアス回路75を構成する。
The p-type
The p-type
The
次に、この発明に係る実施の形態3による高周波増幅器の動作について説明する。
この発明に係る実施の形態3による高周波増幅器において、高周波入力端子61から入力された高周波信号は第1のFET63に入力され増幅された後、第5のFET65に入力され増幅され、高周波出力端子67から出力される。第5のFET65および第6のFET82のゲート電圧は、バイアス回路75から供給され、ドレイン電圧は直流電源81から供給される。第1のFET63のゲート電圧は、バイアス回路68から供給され、ドレイン電圧は直流電源74から供給される。バイアス回路68の基準電流は、p型カレントミラー回路70の出力電流と電流源73から供給される。バイアス回路75の基準電流は、p型カレントミラー回路77の出力電流と電流源80から供給される。
Next, the operation of the high frequency amplifier according to
In the high frequency amplifier according to the third embodiment of the present invention, the high frequency signal input from the high
第5のFET65が大信号で動作するとき、上述の実施の形態1による高周波増幅器について説明したと同様に、バイアス回路75から出力される電圧は増加し、それにともない第5のFET65のドレイン電流が増加するので、出力電力を増加させることができる。
When the
また、最前段の増幅器のp型カレントミラー回路70の基準電流も第6のFET82のドレイン電流であるため、第1のFET63の動作状態によらず、バイアス回路68から出力する電圧は増加し、それにともない第1のFET63のドレイン電流は増加するので、出力電力を増加させることができる。
In addition, since the reference current of the p-type
なお、効率を劣化させることなく動作させるために、第6のFET82は第5のFET65と比べて十分小さくすることが望ましい。
Note that the
この発明に係る実施の形態3による高周波増幅器は、少なくとも最終段の増幅器が大信号で動作していれば、各段のバイアス回路から供給される電圧は増加するため、各段の高周波増幅器のバイアス級がA級に近づき、飽和出力電力および効率を増加することができる。 In the high-frequency amplifier according to the third embodiment of the present invention, the voltage supplied from the bias circuit at each stage increases as long as at least the final-stage amplifier operates with a large signal. The class can approach class A and can increase saturation output power and efficiency.
また、バイアス回路を構成するp型カレントミラー回路のミラー比を段毎に変化させることにより、バイアス回路から供給される電圧をそれぞれ制御することができる。
なお、電流源80を省略してもよい。また、電流源80を設けた場合、抵抗と直流電源から構成しても良いし、定電流バイアス回路を用いても良い。
In addition, the voltage supplied from the bias circuit can be controlled by changing the mirror ratio of the p-type current mirror circuit constituting the bias circuit for each stage.
Note that the
また、最終段の増幅器の入力電力検波素子としての第6のFET82のドレイン電流を基準電流とするp型カレントミラー回路77は、最終段の増幅器を含む任意の段の増幅器のバイアス回路に設けても良い。
The p-type
実施の形態4.
図4は、この発明に係る実施の形態4による高周波増幅器の回路図である。
この発明に係る実施の形態4による高周波増幅器は、高周波入力端子1、直列電流阻止容量2、4、1段カスコード接続された2つの高周波増幅素子としての第1のFET3および第6のFET31、高周波出力端子5、第1のFET3と並列接続される入力電力検波素子としての第2のFET12、第1のFET3および第6のFET31とそれぞれカレントミラーを構成する第3のFET7および第7のFET32、p型カレントミラー回路8を構成する第4のFET9および第5のFET10、直流電源11を有する。
Embodiment 4 FIG.
FIG. 4 is a circuit diagram of a high frequency amplifier according to Embodiment 4 of the present invention.
The high-frequency amplifier according to the fourth embodiment of the present invention includes a high-frequency input terminal 1, a series
p型カレントミラー回路8は、第2のFET12のドレイン電流を基準電流とする。
p型カレントミラー回路8、第1のFET3とカレントミラーを構成する第3のFET7および第6のFET31とカレントミラーを構成する第7のFET32により、第1のFET3および第6のFET31のバイアス回路33が構成される。
The p-type
A bias circuit for the
次に、この発明に係る実施の形態4による高周波増幅器の動作について説明する。
この発明に係る実施の形態4による高周波増幅器において、高周波入力端子1から入力された高周波信号は、カスコード接続された第1のFET3および第6のFET31に入力され増幅された後、高周波出力端子5から出力される。第1のFET3、第2のFET12および第6のFET31のゲート電圧はバイアス回路33から供給され、ドレイン電圧は直流電源11から供給される。バイアス回路33の基準電流は、p型カレントミラー回路8の出力電流から供給される。
Next, the operation of the high frequency amplifier according to Embodiment 4 of the present invention will be described.
In the high-frequency amplifier according to the fourth embodiment of the present invention, the high-frequency signal input from the high-frequency input terminal 1 is input to the first and
第1のFET3が大信号で動作するとき、上述の実施の形態1による高周波増幅器について説明したと同様に、バイアス回路33から出力する電圧は増加し、それにともない第1のFET3のドレイン電流は増加するので、出力電力を増加させることができる。
When the
なお、効率を劣化させることなく動作させるために、第2のFET12は第1のFET3と比べて十分小さくすることが望ましい。
Note that the
このように、この発明に係る実施の形態4による高周波増幅器においては、高周波入力信号が増加しドレイン電流が増加する大信号により動作するときに、バイアス回路33から供給する電圧は増加し、それにともないカスコード接続された高周波増幅器のバイアス級がA級に近づき、飽和出力電力および効率を増加することができる。
As described above, in the high frequency amplifier according to the fourth embodiment of the present invention, when operating with a large signal in which the high frequency input signal is increased and the drain current is increased, the voltage supplied from the
また、バイアス回路33を構成するp型カレントミラー回路8のミラー比を変化させることにより、バイアス回路33から供給される電圧を制御することができる。
Further, the voltage supplied from the
実施の形態5.
図5は、この発明に係る実施の形態5による高周波増幅器の回路図である。
この発明に係る実施の形態5による高周波増幅器は、高周波入力端子1、直列電流阻止容量2、4、2段カスコード接続された3つの高周波増幅素子としての第1のFET3、第6のFET31および第8のFET51、高周波出力端子5、第1のFET3と並列接続される入力電力検波素子としての第2のFET12、第1のFET3および第6のFET31とそれぞれカレントミラーを構成する第3のFET7および第7のFET32、p型カレントミラー回路8を構成する第4のFET9および第5のFET10、直流電源11、第8のFET51のバイアス回路52を有する。
Embodiment 5 FIG.
5 is a circuit diagram of a high frequency amplifier according to Embodiment 5 of the present invention.
The high frequency amplifier according to the fifth embodiment of the present invention includes a high frequency input terminal 1, a series
p型カレントミラー回路8は、第2のFET12のドレイン電流を基準電流とする。
p型カレントミラー回路8、第1のFET3とカレントミラーを構成する第3のFET7および第6のFET31とカレントミラーを構成する第7のFET32により、第1のFET3、第2のFET12および第6のFET31のバイアス回路53が構成される。
The p-type
The p-type
次に、この発明に係る実施の形態5による高周波増幅器の動作について説明する。
この発明に係る実施の形態5による高周波増幅器において、高周波入力端子1から入力された高周波信号はカスコード接続された第8のFET51、第1のFET3および第6のFET31に入力され増幅された後、高周波出力端子5から出力される。第1のFET3、第2のFET12および第6のFET31のゲート電圧は、バイアス回路53から供給され、ドレイン電圧は直流電源11から供給される。バイアス回路53の基準電流は、p型カレントミラー回路8の出力電流から供給される。
Next, the operation of the high frequency amplifier according to Embodiment 5 of the present invention will be described.
In the high frequency amplifier according to the fifth embodiment of the present invention, the high frequency signal input from the high frequency input terminal 1 is input to the cascode-connected
第1のFET3が大信号で動作するとき、上述の実施の形態1による高周波増幅器について説明したと同様に、バイアス回路53から出力される電圧は増加し、それにともない第1のFET3、第6のFET31のドレイン電流は増加するので、出力電力を増加させることができる。
When the
なお、効率を劣化させることなく動作させるために、第2のFET12は第1のFET3、第6のFET31および第8のFET51と比べて十分小さくすることが望ましい。
In order to operate without degrading the efficiency, it is desirable that the
このように、この発明に係る実施の形態5による高周波増幅器においては、高周波入力信号が増加しドレイン電流が増加する大信号で動作するときに、バイアス回路53から供給される電圧は増加し、それにともない、カスコード接続された高周波増幅器のバイアス級がA級に近づき、飽和出力電力および効率を増加することができる。
Thus, in the high frequency amplifier according to Embodiment 5 of the present invention, when operating with a large signal in which the high frequency input signal increases and the drain current increases, the voltage supplied from the
また、バイアス回路53を構成するp型カレントミラー回路8のミラー比を変化させることにより、バイアス回路53から供給される電圧を制御することができる。
Further, the voltage supplied from the
1、61 高周波入力端子、2、4、62、64、66 直列電流阻止容量、3、7、9、10、12、31、32、63、65、69、71、72、76、78、79、82 電界効果型トランジスタ(FET)、5、67 高周波出力端子、6、21、33、68、75 バイアス回路、8、70、77 p型カレントミラー回路、11、74、81 直流電源、22、73、80 電流源。
1, 61 High-
Claims (4)
上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、 上記入力電力検波素子のドレイン電流を基準電流とする電界効果型トランジスタからなるカレントミラー回路と、
を有し、
上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とすることを特徴とする高周波増幅器。 In a high-frequency amplifier having an amplifying element comprising a field effect transistor and a current mirror type bias circuit comprising a field effect transistor for supplying a constant voltage to the field effect transistor ,
An input power detector composed of a field effect transistor connected in parallel with the amplifying element; a current mirror circuit composed of a field effect transistor using a drain current of the input power detector as a reference current;
Have
A high frequency amplifier characterized in that an output current of the current mirror circuit is used as a reference current of the current mirror type bias circuit.
上記カレントミラー回路の出力電流と上記電流源からの電流とを上記カレントミラー形バイアス回路の基準電流とすることを特徴とする請求項1に記載の高周波増幅器。 A current source,
2. The high frequency amplifier according to claim 1, wherein an output current of the current mirror circuit and a current from the current source are used as a reference current of the current mirror type bias circuit.
最終段の上記増幅器の増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、
上記入力電力検波素子のドレイン電流を基準電流とする電界効果型トランジスタからなるカレントミラー回路と、
を有し、
上記カレントミラー回路の出力電流を上記最終段の増幅器を含む複数の増幅器のカレントミラー形バイアス回路の基準電流とすることを特徴とする高周波増幅器。 In a high-frequency amplifier in which a plurality of amplifiers each having a current mirror type bias circuit including an amplifying element including a field effect transistor and a field effect transistor configured to supply a constant voltage to the field effect transistor are connected in multiple stages
An input power detector composed of a field effect transistor connected in parallel with the amplifier of the amplifier in the final stage;
A current mirror circuit comprising a field effect transistor having a drain current of the input power detector as a reference current;
Have
A high-frequency amplifier characterized in that an output current of the current mirror circuit is used as a reference current of a current mirror type bias circuit of a plurality of amplifiers including the final stage amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074719A JP4814133B2 (en) | 2007-03-22 | 2007-03-22 | High frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074719A JP4814133B2 (en) | 2007-03-22 | 2007-03-22 | High frequency amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008236515A JP2008236515A (en) | 2008-10-02 |
JP4814133B2 true JP4814133B2 (en) | 2011-11-16 |
Family
ID=39908723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007074719A Expired - Fee Related JP4814133B2 (en) | 2007-03-22 | 2007-03-22 | High frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4814133B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5272872B2 (en) * | 2009-04-20 | 2013-08-28 | 富士通株式会社 | Amplifier circuit, input bias adjustment method, and power supply voltage adjustment method |
JP2010273284A (en) * | 2009-05-25 | 2010-12-02 | Mitsubishi Electric Corp | High frequency amplifier |
JP5573048B2 (en) | 2009-08-25 | 2014-08-20 | 富士通株式会社 | Semiconductor integrated circuit |
WO2017175295A1 (en) * | 2016-04-05 | 2017-10-12 | 三菱電機株式会社 | Amplifier |
WO2017175296A1 (en) * | 2016-04-05 | 2017-10-12 | 三菱電機株式会社 | Amplifier |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3942007B2 (en) * | 2001-06-29 | 2007-07-11 | 株式会社ルネサステクノロジ | High frequency power amplifier circuit |
JP3995943B2 (en) * | 2002-01-31 | 2007-10-24 | 三菱電機株式会社 | Bias circuit |
JP2003273660A (en) * | 2002-03-15 | 2003-09-26 | Mitsubishi Electric Corp | High frequency amplifier |
JP2004015423A (en) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | Circuit for generating constant current |
JP2004112087A (en) * | 2002-09-13 | 2004-04-08 | Kazuo Tsubouchi | Current mode signal operational circuit |
JP2004193846A (en) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | High-frequency power amplifying electronic part and radio communication system |
JP2005123860A (en) * | 2003-10-16 | 2005-05-12 | Renesas Technology Corp | High frequency power amplifier circuit and electronic component for high frequency power amplification |
JP4026603B2 (en) * | 2004-02-16 | 2007-12-26 | ソニー株式会社 | Bias voltage supply circuit and high frequency amplifier circuit |
JP2006270670A (en) * | 2005-03-25 | 2006-10-05 | Renesas Technology Corp | High frequency power amplifier circuit and electronic component for high frequency power amplification |
-
2007
- 2007-03-22 JP JP2007074719A patent/JP4814133B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008236515A (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5879547B2 (en) | Low noise amplifier with through mode | |
US7737790B1 (en) | Cascode amplifier and method for controlling current of cascode amplifier | |
US20070139120A1 (en) | RF amplifier with a bias boosting scheme | |
US8665023B2 (en) | Class-AB/B amplifier with quiescent control circuit | |
JP4814133B2 (en) | High frequency amplifier | |
US9722546B2 (en) | Bias circuit for low quiescent current amplifier | |
US10855239B2 (en) | Amplifier class AB output stage | |
US9680427B2 (en) | Power amplifier having stack structure | |
CN108270403B (en) | Amplifying circuit | |
US6759903B2 (en) | Amplifier | |
KR101618971B1 (en) | Power amplifier of the inverter form | |
US7164317B1 (en) | Apparatus and method for a low-voltage class AB amplifier with split cascode | |
US20110169573A1 (en) | Amplifier circuit with step gain | |
US20160036396A1 (en) | Power Amplifier, and Method of the Same | |
JP2010273284A (en) | High frequency amplifier | |
JP2020127152A (en) | Current control circuit and power amplification circuit | |
US20060033577A1 (en) | Amplifier circuit | |
KR100801563B1 (en) | Variable gain amplifier | |
JP2007336425A (en) | Amplifier with standby function | |
JP6061267B2 (en) | Bias circuit and amplifier using the same | |
JPH10341119A (en) | Differential amplifier circuit | |
JP2009194870A (en) | Overcurrent limiting circuit of power amplifier circuit using static induction transistor | |
JP3324539B2 (en) | Gate bias circuit of FET amplifier | |
JP2005123821A (en) | Variable gain amplifier | |
CN112088488A (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4814133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |