JP2008134509A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2008134509A JP2008134509A JP2006321392A JP2006321392A JP2008134509A JP 2008134509 A JP2008134509 A JP 2008134509A JP 2006321392 A JP2006321392 A JP 2006321392A JP 2006321392 A JP2006321392 A JP 2006321392A JP 2008134509 A JP2008134509 A JP 2008134509A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive
- gate
- potential
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 8
- 238000005070 sampling Methods 0.000 claims description 39
- 239000011159 matrix material Substances 0.000 claims description 16
- 230000006641 stabilisation Effects 0.000 claims description 13
- 238000011105 stabilization Methods 0.000 claims description 13
- 230000008878 coupling Effects 0.000 abstract description 73
- 238000010168 coupling process Methods 0.000 abstract description 73
- 238000005859 coupling reaction Methods 0.000 abstract description 73
- 238000005401 electroluminescence Methods 0.000 abstract description 5
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 238000012937 correction Methods 0.000 description 110
- 239000003990 capacitor Substances 0.000 description 95
- 238000003860 storage Methods 0.000 description 59
- 238000000034 method Methods 0.000 description 39
- 230000003071 parasitic effect Effects 0.000 description 38
- 238000001514 detection method Methods 0.000 description 26
- 239000008186 active pharmaceutical agent Substances 0.000 description 23
- 230000008859 change Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 101150010989 VCATH gene Proteins 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000003086 colorant Substances 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 241000750042 Vini Species 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】駆動電流を一定に維持する駆動信号一定化回路構成を具備する画素回路を備えた有機EL表示装置において、駆動トランジスタのゲート端側に設けられる各スイッチングトランジスタのカップリングノイズを起因とする駆動信号の変動を抑制する。
【解決手段】スイッチングトランジスタの内の少なくとも1つの制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも1つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。特に、同一列の各画素回路に選択的に輝度情報に応じた信号を供給するトランスファーゲート構成のアナログスイッチについて、低階調時により多くの動作電流が流れる方のトランジスタに適用する。
【選択図】図15
【解決手段】スイッチングトランジスタの内の少なくとも1つの制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも1つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。特に、同一列の各画素回路に選択的に輝度情報に応じた信号を供給するトランスファーゲート構成のアナログスイッチについて、低階調時により多くの動作電流が流れる方のトランジスタに適用する。
【選択図】図15
Description
本発明は、画素回路(画素とも称される)が行列状に配列された画素アレイ部を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
液晶表示素子を用いた液晶表示装置や有機EL素子を用いた有機EL表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
ここで、電気光学素子を発光させる際には、入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端(制御入力端子)に設けられた画素容量に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。たとえば、有機EL表示装置では、入力画像信号に応じた駆動信号(電圧信号)を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子に供給するのである。
このとき、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて画素容量に取り込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機EL素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。このため、たとえば、有機EL素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている(たとえば特許文献1を参照)。
たとえば、特許文献1に記載の仕組みでは、駆動トランジスタとしてpチャネル型やnチャネル型のものを使用した場合でも、有機EL素子の電流−電圧特性に経時変化があった場合や駆動トランジスタの閾電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための仕組みが提案されている。
しかしながら、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタでのカップリングノイズが大きいと、画素容量に保持されている電圧がカップリングノイズの大小によって変動してしまう。その結果、特許文献1に記載の仕組みを適用したとしても、スイッチングトランジスタのカップリングノイズによる電位変動のため、駆動信号(本例では駆動電流)が変動してしまい、発光輝度を一定に維持することができなくなる。この現象のレベルが、画素ごとに異なると、表示画像としては、ザラツキのある画像になってしまう。また、そのカップリングノイズが、画素配列と相関性を持って現われると、スジ状のノイズとなり、視覚的にも目立つようになる。
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタのカップリングノイズを起因とする駆動信号の変動を抑制することのできる仕組みを提供することを目的とする。
本発明に係る表示装置においては、先ず、駆動信号に基づいて発光する電気光学素子と、電気光学素子に駆動信号を供給する駆動トランジスタとを具備した画素回路が行列状に配置されている画素アレイ部と、駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタとを備えたものとする。
そして、スイッチングトランジスタの内の少なくとも1つについて、その制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも1つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。
トランジスタに形成される寄生容量は、ゲート電極やチャネルのサイズに比例し、また、絶縁層の厚さに反比例する。よって、スイッチングトランジスタに形成される寄生容量ができるだけ小さくなるように設定するには、ゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くするのが有効である。本願発明は、この点に着目してなされたものである。このうち、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効である。
本発明によれば、トランジスタのゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くするようにしたので、トランジスタに形成される寄生容量によって生じるカップリングノイズを起因とする駆動信号の変動を抑制することができる。
その結果、電気光学素子に供給される駆動信号を一定に維持することができ、電気光学素子の発光輝度を一定に保つことができる。ザラツキノイズや縦すじノイズなどのカップリングノイズ起因の画質劣化をなくすことができ、均一な画質を得ることが可能となる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
<表示装置の全体概要>
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機EL素子を、能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機EL素子を、能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
なお、以下においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する発光素子の全てに、後述する全ての実施形態が同様に適用できる。
図1に示すように、有機EL表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路(画素とも称される)110が表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置されたパネル部100と、このパネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200と、映像信号処理部300を備えている。駆動信号生成部200と映像信号処理部300とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵されている。
パネル部100は、基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102と、画素回路Pを垂直方向に走査する垂直駆動部103と、画素回路Pを水平方向に走査する水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106と、外部接続用の端子部(パッド部)108などが集積形成されている。すなわち、垂直駆動部103や水平駆動部106などの周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。
垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や駆動走査部(ドライブスキャナDS;Drive Scan)105(図では両者を一体的に示している)と、2つの閾値&移動度補正走査部114,115(図では両者を一体的に示している)とを有する。
画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104、駆動走査部105、閾値&移動度補正走査部114,115で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
端子部108には、有機EL表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部300から映像信号Vsig が供給されるようになっている。
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWSなど必要なパルス信号が供給される。また、閾値や移動度を補正するためのパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZ1,SPAZ2や垂直走査クロックCKAZ1,CKAZ2など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
たとえば、画素アレイ部102には、走査線(ゲート線)104WS,105DSや閾値&移動度補正走査線114AZ,115AZと信号線(データ線)106HSが形成されている。両者の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタ(TFT;Thin Film Transistor)が形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。
具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって走査駆動パルスDSで駆動されるn行分の駆動走査線105DS_1〜105DS_n、また第1の閾値キャンセル走査部114によって閾値&移動度補正パルスAZ1で駆動されるn行分の閾値&移動度補正走査線114AZ_1〜114AZ_nおよび第2の閾値キャンセル走査部115によって閾値&移動度補正パルスAZ2で駆動されるn行分の閾値&移動度補正走査線115AZ_1〜115AZ_nが画素行ごとに配線される。
書込走査部104および駆動走査部105は、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づいて、各走査線105DS,104WSを介して各画素回路Pを順次選択する。水平駆動部106は、駆動信号生成部200から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Pに対し信号線106HSを介して画像信号を書き込む。
垂直駆動部103の各部は線順次で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を1水平ライン分について水平方向に順番に(つまり画素ごとに)、もしくは1水平ライン分を同時に、画素アレイ部102に書き込む。前者は全体として点順次駆動となり、後者は全体として線順次駆動となる。
点順次駆動に対応する場合、水平駆動部106は、シフトレジスタやサンプリングスイッチ(水平スイッチ)などによって構成されており、映像信号処理部300から入力される画素信号を、垂直駆動部103の各部によって選択された行の各画素回路Pに対して、画素単位で書き込む。つまり、垂直走査による選択行の各画素回路Pに対して映像信号を画素単位で書き込む点順次駆動を行なう。
一方、線順次駆動に対応する場合、水平駆動部106は、全列の信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部300から入力される画素信号を、垂直駆動部103によって選択された行の1ライン分の全ての画素回路Pに同時に書き込むべく、全列の信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
なお、水平駆動部106の点順駆動や線順次駆動に対応した回路構成例については後述する。
垂直駆動部103の各部は、論理ゲートの組合せ(ラッチも含む)によって構成され、画素アレイ部102の各画素回路Pを行単位で選択する。なお、図1では、画素アレイ部102の一方側にのみ垂直駆動部103を配置する構成を示しているが、画素アレイ部102を挟んで左右両側に垂直駆動部103を配置する構成を採ることも可能である。
同様に、図1では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることも可能である。
<点順次駆動方式の概要>
図2は、図1に示した有機EL表示装置1において、点順次駆動方式に対応した水平駆動部106の回路構成の一例を示す図である。この点順次駆動対応の水平駆動部106は、クロックドライブ方式を採用した構成となっている。
図2は、図1に示した有機EL表示装置1において、点順次駆動方式に対応した水平駆動部106の回路構成の一例を示す図である。この点順次駆動対応の水平駆動部106は、クロックドライブ方式を採用した構成となっている。
具体的には、点順次駆動方式に対応した水平駆動部106は、入力される映像信号Vsig を1Hごとに順次サンプリングし、垂直駆動部103によって行単位で選択される各画素回路Pに対して書き込む処理を行なうためのものであり、図2においては、水平シフトレジスタ610と、インバータ群620と、ビデオライン(本例の場合ソースバスラインである)630と、画素回路Pの列分のアナログスイッチ642を具備したサンプリングスイッチ群640とを有する構成となっている。
水平シフトレジスタ610は、図示を割愛したシフト段(転送段)からなり、駆動信号生成部200から供給される水平スタートパルスSPH が与えられると、駆動信号生成部200から供給される互いに水平走査クロックCKH に同期してシフト動作を行なう。
シフト段には、転送スイッチやD型フリップフロップなどで構成されるラッチ回路(シフトレジスタ)が設けられ、それが画素回路Pの列数に応じた個数だけ多段接続されることでシフトレジスタ群が構成される。
これにより、水平シフトレジスタ610の各シフト段からは、水平走査クロックCKH の周期と同じパルス幅を持つシフトパルスVh1〜Vhmが水平走査クロックCKH ごとに順次出力される。これらシフトパルスVh1〜Vhmは、そのままでアナログスイッチ642のSWトランジスタ642Nに与えられるとともに、インバータ群620のインバータ622により論理反転されてシフトパルスxVh1〜xVhmとされてからアナログスイッチ642のSWトランジスタ642Pに与えられる。
なお、シフト段が画素回路Pの列数に応じた個数だけ多段接続されるのは、モノクロ表示用の場合であり、有機EL表示装置1をカラー画像表示用とする場合には、ビデオライン630には、赤(R)、緑(G)、青(B)の各色対応のビデオライン630R,630G,630Bが設けられ、この各色対応のビデオライン630R,630G,630Bに各色のアナログ映像信号Vsig_R,Vsig_G,Vsig_Bが独立に供給され、赤、緑、青3つの画素への同時書き込みを行なうようにする。
サンプリングスイッチ群640を構成する各アナログスイッチ642は、相補性回路技術で形成されたCMOS構造の極性の異なる2つのCMOSのSWトランジスタ642N,642Pを、ソース端S同士とドレイン端D同士を接続した、いわゆるトランスファーゲート構成を採っている。アナログスイッチ642の入力端(ソース端S側)は、ビデオライン630に接続される。アナログスイッチ642の出力端(ドレイン端D側)は、信号線106HSに接続される。
SWトランジスタ642N,642Pからなるアナログスイッチ642は、SWトランジスタ642Nのゲート端GがHレベルで、かつ、SWトランジスタ642Pのゲート端GがLレベルのときにオンすることにより、ソース端S側に入力される画素信号Vsig の状態をドレイン端D側に出力する。
アナログスイッチ642としては、原理的には、SWトランジスタ642N,642Pのどちらか一方のみのnチャネル型のMOSトランジスタやpチャネル型のMOSトランジスタによるスイッチでもよいが、その場合、閾電圧Vthの問題があるため、本実施形態では、nチャネル型およびpチャネル型の両方を組み合わせて利用したCMOSスイッチを採用している。
ここで、点順次駆動方式に対応するべく、アナログスイッチ642は、SWトランジスタ642Nのゲート端G(制御入力端子)がシフトパルスVh1〜Vhmの入力端に対応し、、SWトランジスタ642Pのゲート端G(制御入力端子)がシフトパルスxVh1〜xVhmの入力端に対応する。そして、SWトランジスタ642N,642Pからなるアナログスイッチ642の入力(ソース端S側)には、ビデオライン630からの画素信号Vsig が供給される。
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ642R,642G,642Bは、各SWトランジスタ642Nのゲート端G同士が共通に接続されシフトパルスVh1〜Vhmが入力され、各SWトランジスタ642Pのゲート端G同士が共通に接続されシフトパルスxVh1〜xVhmが入力される。そして、各色対応のビデオライン630R,630G,630Bからのアナログ映像信号Vsig_R,Vsig_G,Vsig_Bが、色対応のアナログスイッチ642R,642G,642Bの入力(ソース端S側)に独立に供給される。
このように、サンプリングスイッチ群640の各アナログスイッチ642は、映像信号処理部300から供給される映像信号Vsig を伝送するビデオライン630に各一端(ゲート端G)が接続されており、サンプリングパルスVh1〜Vhm,xVh1〜xVhmに応答して順にオン状態になることによって映像信号Vsig をサンプリングし、画素アレイ部102の信号線106HS_1〜106HS_mに供給する。つまり、水平シフトレジスタ610からサンプリングパルスVh1〜Vhmが出力されると、これに応答して順にオン状態となることにより、ビデオライン630を通して入力される映像信号Vsig を順次サンプリングして信号線106HS_1〜106HS_mに供給する。
このように、本構成例では、水平シフトレジスタ610にて、水平スタートパルスSPH を水平走査クロックCKH に同期して段ごとに順次シフトする動作を行なうことにより、所定期間だけHレベルのシフトパルスVh1〜Vhmを出力し、このシフトパルスVh1〜Vhmによって、信号線106HS_1〜106HS_mにそれぞれ接続されるアナログスイッチ642が、順次に所定期間だけオンする。この動作によって、アナログ映像信号(画素信号Vsig )が、所定期間だけ信号線106HS_1〜106HS_mに順次印加されるため、画素回路Pの点順次駆動(点順次アドレス)が実現される。
なおここで示した水平シフトレジスタ610とサンプリングスイッチ群640の構成例は一例に過ぎず、水平走査クロックCKH で画素回路Pに画素信号Vsig の書込みを行なうことができる構成を少なくとも備えていればよく、様々な変更が可能である。もちろん、画素アレイ部102の画素回路Pを水平方向に複数ブロックに分けて同時書込みを行なうブロック構成とすることもできる。
<線順次駆動方式の概要>
図3は、図1に示した有機EL表示装置1において、線順次駆動方式に対応した水平駆動部106として、ソースドライブ方式を採用した構成とする場合の構成例を示す図である。線順次駆動では、1ライン分の画素回路P(たとえば図1において1行目のP_1,1、P_1,2、…、P_1,mの全て)を同時に駆動する。換言すれば、1ライン分の画素回路Pに同時にアナログ階調電圧を書き込む。
図3は、図1に示した有機EL表示装置1において、線順次駆動方式に対応した水平駆動部106として、ソースドライブ方式を採用した構成とする場合の構成例を示す図である。線順次駆動では、1ライン分の画素回路P(たとえば図1において1行目のP_1,1、P_1,2、…、P_1,mの全て)を同時に駆動する。換言すれば、1ライン分の画素回路Pに同時にアナログ階調電圧を書き込む。
このような線順次駆動方式に対応した水平駆動部106としては、図3に示すように、ソースドライバ612と、nチャネル型用とpチャネル型用とに対応した信号選択ライン632n,632pの対でなる信号選択ライン(本例の場合もソースバスラインである)632と、画素回路Pの列分のアナログスイッチ642を具備したサンプリングスイッチ群640とを有する構成となっている。
ソースドライバ612は、アナログスイッチ642へ画素信号Vsig に応じた駆動電流を供給する。
アナログスイッチ642の構成は、点順次駆動方式に対応した水平駆動部106で採用したものと同じであり、SWトランジスタ642N,642Pを、ソース端S同士とドレイン端D同士を接続したトランスファーゲート構成を採っている。
点順次駆動方式に対応する場合と同様に、SWトランジスタ642N,642Pからなるアナログスイッチ642は、SWトランジスタ642Nのゲート端Gがソース端Sに対してHレベルで、かつ、SWトランジスタ642Pのゲート端Gがソース端Sに対してLレベルのときにオンすることにより、ソース端S側に入力される画素信号Vsig の状態をドレイン端D側に出力する。
SWトランジスタ642N,642Pからなるアナログスイッチ642_1〜642_mの入力(ソース端S側)には、ソースドライバ612からの所定電位の画素信号Vsig (駆動電流)が供給される。
ここで、点順次駆動方式に対応する場合との違いは、SWトランジスタ642Nのゲート端Gには、信号選択ライン632nから信号選択パルス selが供給され、SWトランジスタ642Pのゲート端Gには、信号選択ライン632pから信号選択パルス selを論理反転した信号選択パルスxselが供給される。
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ642R,642G,642Bは、各SWトランジスタ642Nのソース端S同士が共通に接続され画素信号Vsig が共通に入力される。色別でない点が点順次駆動方式と異なる。
また、各色対応の信号選択ライン632nR,632nG,632nBからの信号選択パルスsel_R,sel_G,sel_Bが、色対応のアナログスイッチ642R,642G,642BにおけるSWトランジスタ642Nのゲート端Gに供給され、各色対応の信号選択ライン632pR,632pG,632pBからの信号選択パルスxsel_R ,xsel_G ,xsel_B が、色対応のアナログスイッチ642R,642G,642BにおけるSWトランジスタ642Pのゲート端Gに供給される。
アナログスイッチ642の各SWトランジスタ642N,642Pのケート端Gに印加しているパルスは、タイミングは点順次駆動方式のときと異なるが、画素信号Vsig を選択的に信号線106HSに供給するためのものであるという点においては、線順次も点順次も同じである。
<画素回路;第1実施形態(第1例)>
図4は、図1に示した有機EL表示装置1を構成する画素回路Pの第1実施形態の第1例を示す図である。なお、パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。
図4は、図1に示した有機EL表示装置1を構成する画素回路Pの第1実施形態の第1例を示す図である。なお、パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。
第1実施形態の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタ121が構成されている点に特徴を有する。また、第1実施形態の画素回路Pは、トランジスタの閾電圧および/または移動度のばらつきを補正する閾電圧&移動度補正回路を備える点に特徴を有する。
また、第1実施形態の第1例の画素回路Pにおいては、駆動トランジスタ121の他に走査用に2つのスイッチングトランジスタ(発光制御トランジスタ122およびサンプリングトランジスタ125)を使用するとともに、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(たとえば閾電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐために2つのトランジスタを使用した5Tr駆動の構成を採っている。これにより、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動による有機EL素子127への駆動電流Idsの変動を抑制するための回路、すなわち駆動電流Idsを一定に維持する駆動信号一定化回路を備えた構成となっている。
pチャネル型のトランジスタにより駆動トランジスタ121を構成するのではなく、nチャネル型のトランジスタで駆動トランジスタ121を構成することができれば、トランジスタ作成において従来のアモルファスシリコン(a−Si)プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Pの開発が期待される。
具体的には、第1実施形態(第1例)の画素回路Pは、保持容量(画素容量とも称される)120、nチャネル型の駆動トランジスタ121、アクティブLの駆動パルス(走査駆動パルスDS)が供給されるpチャネル型の発光制御トランジスタ122、アクティブHの駆動パルス(書込駆動パルスWS)が供給されるnチャネル型のサンプリングトランジスタ125、電流が流れることで発光する電気光学素子(発光素子)の一例である有機EL素子127とを有する。
サンプリングトランジスタ125は、駆動トランジスタ121のゲート端G(制御入力端子)側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ122もスイッチングトランジスタである。
一般に、有機EL素子127は整流性があるためダイオードの記号で表わしている。なお、有機EL素子127には、寄生容量(等価容量)Celが存在する。図では、この寄生容量Celを有機EL素子127と並列に示す。
ここで、第1実施形態(第1例)の画素回路Pは、駆動トランジスタ121のドレイン端D側に発光制御トランジスタ122を配し、かつ保持容量120を駆動トランジスタ121のゲート・ソース間に接続するととともに、ブートストラップ回路130と、閾電圧&移動度補正回路140とを備える点に特徴を有する。
有機EL素子127は電流発光素子のため、有機EL素子127に流れる電流量をコントロールすることで発色の階調(諧調)を得る。このため、駆動トランジスタ121のゲート端Gへの印加電圧を変化させることで、有機EL素子127に流れる電流値をコントロールする。
この際、本実施形態では、ブートストラップ回路130や閾電圧&移動度補正回路140を備えることで、有機EL素子127の経時時変化や駆動トランジスタ121の特性ばらつきの影響を受けないようにしている。
このため、画素回路Pを駆動する垂直駆動部103には、書込走査部104および駆動走査部105に加えて、2つの閾値キャンセル走査部114,115を備える。
図では、1つの画素回路Pのみを示しているが、図1でも説明したように、同様の構成の画素回路Pがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって走査駆動パルスDSで駆動されるn行分の駆動走査線105DS_1〜105DS_nの他に、第1の閾値キャンセル走査部114によって閾値キャンセルパルスAZ1で駆動されるn行分の閾値キャンセル走査線114AZ_1〜114AZ_nおよび第2の閾値キャンセル走査部115によって閾値キャンセルパルスAZ2で駆動されるn行分の閾値キャンセル走査線115AZ_1〜115AZ_nが画素行ごとに配線される。
ブートストラップ回路130は、有機EL素子127と並列に接続されたアクティブHの閾値キャンセルパルスAZ2が供給されるnチャネル型の検知トランジスタ124を備え、この検知トランジスタ124と駆動トランジスタ121のゲート・ソース間に接続された保持容量120とで構成される。保持容量120は、ブートストラップ容量としても機能するようになっている。
閾電圧&移動度補正回路140は、駆動トランジスタ121のゲート端Gと第2電源電位Vc2との間にアクティブHの閾値キャンセルパルスAZ1が供給されるnチャネル型の検知トランジスタ123を備え、検知トランジスタ123と、駆動トランジスタ121と、発光制御トランジスタ122と、駆動トランジスタ121のゲート・ソース間に接続された保持容量120で構成される。保持容量120は、検知した閾電圧Vthを保持する閾電圧保持容量としても機能するようになっている。
検知トランジスタ123は、駆動トランジスタ121のゲート端G(制御入力端子)側に設けられたスイッチングトランジスタであり、ソース端Sが接地電位Vofs に接続され、ドレイン端Dが駆動トランジスタ121のゲート端G(ノードND122)に接続され、ゲート端Gは閾値キャンセル走査線114AZに接続されている。
保持容量120は、一方の端子が駆動トランジスタ121のソース端Sに接続され、他方の端子が同じく駆動トランジスタ121のゲート端Gに接続されている。図では、駆動トランジスタ121のソース端がノードND121で表わされ、同じく、駆動トランジスタ121のゲート端GがノードND122で表わされている。したがって、保持容量120はノードND121とノードND122の間に接続していることになる。
駆動トランジスタ121は、先ず、ドレイン端Dが発光制御トランジスタ122のドレイン端Dに接続されている。発光制御トランジスタ122のソース端Sは第1電源電位Vc1に接続されている。また、駆動トランジスタ121は、ソース端Sが直接に有機EL素子127のアノード端Aに接続される。有機EL素子127のカソード端Kは基準電位としてのカソード電位Vcathに接続されている。
検知トランジスタ124は、スイッチングトランジスタであり、ドレイン端Dが駆動トランジスタ121のソース端Sと有機EL素子127のアノード端Aとの接続点であるノードND121に接続され、ソース端Sは、基準電位の一例である接地電位Vs1に接続され、ゲート端Gは閾値キャンセル走査線115AZに接続されている。
駆動トランジスタ121のゲート・ソース間に保持容量120を接続し、駆動トランジスタ121のソース端Sの電位を検知トランジスタ124を介して固定電位に接続するよう構成している。
サンプリングトランジスタ125は、書込走査線104WSによって選択されたとき動作し、信号線106HSから画素信号Vsig をサンプリングしてノードND112を介し保持容量120に保持する。保持容量120に保持された電位を信号電位Vinと称する。
駆動トランジスタ121は、発光制御トランジスタ122が走査駆動パルスDSの元でオンしているときに保持容量120に保持された信号電位Vinに応じて有機EL素子127を電流駆動する。発光制御トランジスタ122は駆動走査線105DSによって選択されたとき導通して電源電位Vc1から駆動トランジスタ121に電流を供給する。
検知トランジスタ123,124は閾値キャンセル走査部114,115からアクティブHの閾値キャンセルパルスAZ1,AZ2を閾値キャンセル走査線114AZ,115AZに供給してそれぞれを選択状態としたとき動作し、予め決められた補正動作(ここでは閾値閾電圧Vthや移動度μのばらつきを補正する動作)を行なう。
たとえば、有機EL素子127の電流駆動に先立って駆動トランジスタ121の閾電圧Vthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量120に保持する。
このような構成の画素回路Pの正常な動作を保証するための条件として、接地電位Vs1は、接地電位Vofs から駆動トランジスタ121の閾電圧Vthを差し引いたレベルよりも低く設定されている。すなわち、“Vs1<Vofs −Vth”である。
また、有機EL素子127のカソード端Kの電位Vcathに有機EL素子127の閾電圧Vthelを加えたレベルは、接地電位Vs1から駆動トランジスタ121の閾電圧Vthを差し引いたレベルよりも高く設定されている。すなわち、“Vcath+Vthel>Vs1−Vth”となっている。好ましくは、接地電位Vofs のレベルは、信号線106HSから供給される画素信号Vsig の最低レベルの近傍に設定されている。
このような構成を持つ第1実施形態(第1例)の画素回路Pにおいて、サンプリングトランジスタ125は、所定の信号書込期間(サンプリング期間)に書込走査線104WSから供給される書込駆動パルスWSに応じ導通して信号線106HSから供給された映像信号Vsig を保持容量120にサンプリングする。保持容量120は、サンプリングされた映像信号Vsig に応じて駆動トランジスタ121のゲート・ソース間に入力電圧(ゲート・ソース間電圧Vgs)を印加する。
駆動トランジスタ121は、所定の発光期間中に、ゲート・ソース間電圧Vgsに応じた出力電流を駆動電流Idsとして有機EL素子127に供給する。なお、この駆動電流Idsは駆動トランジスタ121のチャネル領域のキャリア移動度μおよび閾電圧Vthに対して依存性を有する。有機EL素子127は、駆動トランジスタ121から供給された駆動電流Idsにより映像信号Vsig に応じた輝度で発光する。
ここで、第1実施形態(第1例)の画素回路Pにおいては、スイッチングトランジスタ(発光制御トランジスタ122および検知トランジスタ123,124)で構成される補正手段を備えており、駆動電流Idsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量120に保持されたゲート・ソース間電圧Vgsを補正する。
具体的には、この補正手段(スイッチングトランジスタ122,123,124)は、書込走査線104WSおよび駆動走査線105DSから供給される書込駆動パルスWSおよび走査駆動パルスDSに応じて信号書込期間の一部(たとえば後半側)で動作し、映像信号Vsig がサンプリングされている状態で駆動トランジスタ121から駆動電流Idsを取り出し、これを保持容量120に負帰還してゲート・ソース間電圧Vgsを補正する。さらにこの補正手段(スイッチングトランジスタ122,123,124)は、駆動電流Idsの閾電圧Vthに対する依存性を打ち消すために、予め信号書込期間に先立って駆動トランジスタ121の閾電圧Vthを検出し、かつ検出された閾電圧Vthをゲート・ソース間電圧Vgsに足し込む。
特に、第1実施形態(第1例)の画素回路Pでは、駆動トランジスタ121はnチャネル型トランジスタでドレインを正電源側に接続する一方、ソースが有機EL素子127側に接続している。この場合、前述した補正手段は、信号書込期間の後部分に重なる発光期間の先頭部分で駆動トランジスタ121から駆動電流Idsを取り出して、保持容量120側に負帰還する。
その際、補正手段は、発光期間の先頭部分で駆動トランジスタ121のソース端S側から取り出した駆動電流Idsが、有機EL素子127の有する寄生容量Celに流れ込むようにしている。具体的には、有機EL素子127はアノード端Aおよびカソード端Kを備えたダイオード型の発光素子であり、アノード端A側が駆動トランジスタ121のソース端Sに接続される一方、カソード端K側が接地側(本例ではカソード電位Vcath)に接続される。
この構成で、補正手段(スイッチングトランジスタ122,123,124)は、予め有機EL素子127のアノード・カソード間を逆バイアス状態にセットしておき、駆動トランジスタ121のソース端S側から取り出した駆動電流Idsが有機EL素子127に流れ込むとき、ダイオード型の有機EL素子127を容量性素子として機能させている。
なお補正手段は、信号書込期間内で駆動トランジスタ121から駆動電流Idsを取り出す時間幅tを調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化する。
ここで、「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Vgsにかける負帰還量は、駆動電流Idsの取り出し時間に依存しており、取り出し時間を長く取るほど、負帰還量が大きくなる。
たとえば、映像線信号電位である信号線106HSの電圧の立ち上がりに傾斜をつけることで、移動度補正期間tを映像線信号電位に自動的に追従させて、その最適化を図る。すなわち、移動度補正期間tは書込走査線104WSと信号線106HSの位相差で決定でき、さらに信号線106HSの電位によっても決定できる。移動度補正パラメータΔVはΔV=Ids・Cel/tである。
この式から明らかなように、駆動トランジスタ121のドレイン・ソース間電流である駆動電流Idsが大きいほど、移動度補正パラメータΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、移動度補正パラメータΔVは小さくなる。このように、移動度補正パラメータΔVは駆動電流Idsに応じて決まる。
その際、移動度補正期間tは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。たとえば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、移動度補正期間tは長めに設定することがよい。
そこで、少なくとも映像信号線電位(信号線106HSの電位)の立上りに傾斜をつけることで、信号線106HSの電位が高いとき(駆動電流Idsが大きいとき)補正期間tが短くなり、信号線106HSの電位が低いとき(駆動電流Idsが小さいとき)補正期間tは長くなるように、自動的に調整する。こうすることで、映像信号電位(映像信号Vsig )に追従して、適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず最適な移動度補正が可能となる。
<画素回路の動作;第1実施形態(第1例)>
図5は、第1実施形態(第1例)の画素回路Pの動作を説明するタイミングチャートである。
図5は、第1実施形態(第1例)の画素回路Pの動作を説明するタイミングチャートである。
図5では、時間軸tに沿って、書込駆動パルスWS、閾値キャンセルパルスAZ1,AZ2および走査駆動パルスDSに印加される制御信号の波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ123,124,125はnチャネル型なので、各パルスWS,AZ1,AZ2がそれぞれハイレベルのときにオンし、ローレベルのときにはオフする。一方、発光制御トランジスタ122はpチャネル型なので、走査駆動パルスDSがハイレベルのときにオフし、ローレベルのときにオンする。なお、このタイミングチャートは、各パルスWS,AZ1,AZ2,DSの波形とともに、駆動トランジスタ121のゲート端Gの電位変化およびソース端Sの電位変化も表してある。
第1実施形態(第1例)の画素回路Pにおいて、通常の発光状態では、駆動走査部105から出力される走査駆動パルスDSのみがアクティブLで、その他の書込走査部104および閾値キャンセル走査部114,115からそれぞれ出力される書込駆動パルスWSおよび閾値キャンセルパルスAZ1,AZ2がインアクティブLにあるため、発光制御トランジスタ122のみがオンした状態である。
ここで、タイミングt1〜t8までを1フィールド(1f)としてある。1フィールドの間に画素アレイ部102の各行が一回順次走査される。当該フィールドが始まる前の期間(t1以前)で、全てのパルスWS,AZ1,AZ2,DSがローレベルにある。したがって、nチャネル型のスイッチングトランジスタ123,124,125はオフ状態にある一方、pチャネル型の発光制御トランジスタ122のみがオン状態である。
したがって、駆動トランジスタ121はオン状態の発光制御トランジスタ122を介して第1電源電位Vc1に接続しているので、所定のゲート・ソース間電圧Vgsに応じて駆動電流Idsを有機EL素子127に供給している。したがって、タイミングt1以前で有機EL素子127は発光している。このとき、駆動トランジスタ121に印加されるゲート・ソース間電圧Vgsは、ゲート電位(Vg)とソース電位(Vs)の差で表される。
このとき、駆動トランジスタ121は飽和領域で動作するように設定されているため、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をIds、移動度をμ、チャネル幅をW、チャネル長をL、ゲート容量をCox、トランジスタの閾電圧をVthとすると、原理的には、駆動トランジスタ121は式(1)に示した値を持つ定電流源となる。なお、“^”はべき乗を示す。
式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御され定電流源として動作する。
新しいフィールドが始まるタイミングt1で、走査駆動パルスDSがローレベルからハイレベルに切り替わる。これにより発光制御トランジスタ122がオフし、駆動トランジスタ121は第1電源電位Vc1から切り離されるので、発光が停止し非発光期間に入る。したがって、タイミングt1に入ると、全てのスイッチングトランジスタ122〜125がオフ状態になる。
次に、閾値キャンセルパルスAZ1,AZ2をほぼ同時にアクティブHにすることで、検知トランジスタ123,124をオンする(t1)。なお、検知トランジスタ123,124はどちらが先にオンしてもよい。こうすることで、有機EL素子127には電流が流れないようにし、有機EL素子127を非発光状態とする。
このとき、駆動トランジスタ121は、ゲート端Gには検知トランジスタ123を介して接地電位Vofs が供給され、ソース端Sには検知トランジスタ124を介して接地電位Vs1が供給される。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは“Vofs −Vs1”という値をとるが、“Vs1<Vofs −Vth”に設定されているので、駆動トランジスタ121はオン状態を維持し、それに応じた電流Ids1 が流れる。
ここで、有機EL素子127を非発光とするためには、Vcath+VthEL>Vs1−Vthの関係にあること、つまり、有機EL素子127のアノード端Aにかかる電圧Vel(=Vs1−Vth)を有機EL素子127の閾電圧VthELとカソード電圧Vcathの和よりも小さくなるように接地電位Vofs と接地電位Vs1の電圧を設定する必要がある。こうすれば、有機EL素子127は逆バイアス状態となり、電流は流れず、非発光状態になる。よって、駆動トランジスタ121のドレイン電流Ids1 は電源電位Vc1からオン状態にある検知トランジスタ124を介して接地電位Vs1に流れる。
また、Vofs −Vs1=Vgs>Vthとすることで、その後のタイミングt3で行なわれる閾電圧Vthのばらつき補正の準備を行なう。換言すると、期間t2〜t3は、駆動トランジスタ121のリセット期間に相当する。また、有機EL素子127の閾電圧VthELに関しては、VthEL>Vs1に設定されている。これにより、有機EL素子127にはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行なう閾電圧Vthのばらつき補正およびキャリア移動度μのばらつき補正の動作を正常に動作させるために必要である。
次に、閾値キャンセルパルスAZ2をローレベルにし、それとほぼ同じくして(若干遅れて)走査駆動パルスDSもローレベルにする(t3)。これにより、検知トランジスタ124がオフする一方、発光制御トランジスタ122がオンする。この結果、駆動電流Idsが保持容量120に流れ込み、駆動トランジスタ121の閾電圧Vthを補正(キャンセル)する閾値補正期間に入る。
駆動トランジスタ121のゲート端GはVofs に保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまで駆動電流Idsが流れる。カットオフすると駆動トランジスタ121のソース電位(Vs)は“Vofs −Vth”となる。
すなわち、有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、“Vel≦Vcath+VthEL”である限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の電流は保持容量120と寄生容量Celを充電するために使われる。
この結果、駆動トランジスタ121を流れるドレイン電流Idsの電流路が遮断されると、有機EL素子127のアノード端Aの電圧VelつまりノードND121の電位は、時間とともに上昇してゆく。そして、ノードND121の電位(ソース電圧Vs)とノードND122の電圧(ゲート電圧Vg)との電位差がちょうど閾電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾電圧Vthという値をとる。
このとき、“Vel=Vofs −Vth≦Vcath+VthEL”となっている。つまり、ノードND121とノードND122の間に現われた電位差=閾電圧Vthは保持容量120に保持されることになる。このように、各検知トランジスタ123,124は閾値キャンセル走査線114AZ,115AZによってそれぞれ適切なタイミングで選択されたとき動作し、駆動トランジスタ121の閾電圧Vthを検知し、これを保持容量120に保持する。
この閾値キャンセル動作終了後、走査駆動パルスDSをインアクティブH、閾値キャンセルパルスAZ1をインアクティブLに順に切り替えることで、発光制御トランジスタ122と検知トランジスタ123をこの順にオフする(t4)。発光制御トランジスタ122を検知トランジスタ123よりも先にオフすることで、駆動トランジスタ121のゲート端Gの電圧Vgの変動を抑えることが可能となる。
閾値キャンセル(Vth補正期間)経過後も、検知した駆動トランジスタ121の閾電圧Vthを保持容量120に補正用電位として保持させる。
このように、タイミングt3〜t4は、駆動トランジスタ121の閾電圧Vthを検出する期間である。ここでは、この検出期間t3〜t4を閾値補正期間と呼んでいる。
このように、タイミングt3〜t4は、駆動トランジスタ121の閾電圧Vthを検出する期間である。ここでは、この検出期間t3〜t4を閾値補正期間と呼んでいる。
次に、書込駆動パルスWSをアクティブHにしてサンプリングトランジスタ125をオンして、保持容量120への画素信号Vsig の書き込み期間とする。この画素信号Vsig は駆動トランジスタ121の閾電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。
このとき、駆動トランジスタ121のゲート端Gに画素信号Vsig を供給することで、ゲート電圧Vgを信号電圧Vsig とする。駆動トランジスタ121のゲート・ソース間電圧Vgs、つまり保持容量120に書き込まれる入力電位Vinは、保持容量120(容量値Cs)と有機機EL素子127の寄生容量Cel(容量値Cel)とゲート・ソース間の寄生容量(容量値Cgs)によって、式(2)のように決定される。
しかし、一般に寄生容量Celは保持容量120の容量値Csおよびゲート・ソース間の寄生容量値Cgsに比べて遙かに大きい、つまり、有機EL素子127の寄生容量(等価容量)Celに比べて保持容量120は充分に小さい。この結果、映像信号Vsig の殆ど大部分が保持容量120に書き込まれる。正確には、Vofs に対する、Vsig の差分“Vsig −Vofs ”が保持容量120に書き込まれる。
したがって、駆動トランジスタ121のゲート・ソース間の電圧Vgsは、先に検出保持された閾電圧Vthと今回サンプリングされた“Vsig −Vofs ”を加えたレベル“Vsig −Vofs +Vth”に等しい。
このとき、接地電位Vofs を画素信号Vsig の黒レベル付近に設定しておけば、Vofs =0Vとすることができ、結果的に、ゲート・ソース間電圧Vgs(=入力電位Vin)は、ほぼ“Vsig +Vth”と等しいことになる。
このような映像信号Vsig のサンプリングは、書込駆動パルスWSがインアクティブLに戻るタイミングt7まで行なわれる。すなわちタイミングt5〜t7が信号書込期間に相当する。
信号書込期間の終了するタイミングt7より前に走査駆動パルスDSをアクティブLとし発光制御トランジスタ122をオンさせる(t6)。これにより、駆動トランジスタ121が第1電源電位Vc1に接続されるので、画素回路Pは非発光期間から発光期間に進む。
このように、サンプリングトランジスタ125がまだオン状態でかつ発光制御トランジスタ122がオン状態に入った期間t6〜t7で、駆動トランジスタ121の移動度補正を行なう。書込駆動パルスWSと走査駆動パルスDSのアクティブ期間のオーバーラップする期間(移動度補正期間と称する)を調整することにより、各画素の駆動トランジスタ121の移動度の補正を行なうのである。
すなわち、信号書込期間の後部分と発光期間の先頭部分とが重なる期間t6〜t7で移動度補正を実行する。なお、この移動度補正を実行する発光期間の先頭では、有機EL素子127は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間t6〜t7では、駆動トランジスタ121のゲート端Gが映像信号Vsig のレベルに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。
ここで、“Vofs −Vth<VthEL”と設定しておくことで、有機EL素子127は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ121に流れる駆動電流Idsは保持容量120の容量値Csと有機EL素子127の寄生容量(等価容量)Celの容量値Celの両者を結合した容量“C=Cs+Cel”に書き込まれていく。これにより駆動トランジスタ121のソース電位(Vs)は上昇していく。
図5のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔVは結局、保持容量120に保持されたゲート・ソース間電圧Vgsから差し引かれることになるので、負帰還をかけたことになる。このように、駆動トランジスタ121の駆動電流Idsを同じく駆動トランジスタ121のゲート・ソース間電圧Vgsに負帰還することで、移動度μを補正することが可能である。なお、負帰還量ΔVは移動度補正期間t6〜t7の時間幅tを調整することで最適化可能である。
本例の場合、映像信号Vsig が高いほど駆動電流Idsは大きくなり、ΔVの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行なえる。また、移動度が高い駆動トランジスタ121と低い駆動トランジスタ121を考えた場合、映像信号Vsig を一定とすると、駆動トランジスタ121の移動度μが大きいほどΔVの絶対値も大きくなる。
換言すると、移動度補正期間に移動度が高い駆動トランジスタ121は低い駆動トランジスタ121に対してソース電位が大きく上昇する。また、ソース電位が大きく上昇するほどゲートとソース間の電位差が小さくなり電流が流れ難くなるように負帰還が掛かる。移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。移動度の違う駆動トランジスタ121であっても、同じ駆動電流Idsを有機EL素子127に流すことができる。移動度補正期間を調整することで、その負帰還量ΔVの大きさを最適な状態に設定できる。
次に、書込駆動パルスWSをインアクティブLにすることでサンプリングトランジスタ125をオフさせる(t7)。この結果、駆動トランジスタ121のゲート端Gは信号線106HSから切り離される。映像信号Vsig の印加が解除されるので、駆動トランジスタ121のゲート電位(Vg)は上昇可能となり、ソース電位(Vs)とともに上昇していく。
このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。その結果、電圧降下が生じ、有機EL素子127のアノード端Aの電位Vel(=ノードND121の電位)は、有機EL素子127に駆動電流Idsという電流が流れ得る電圧Vxまで上昇する。その間、保持容量120に保持されたゲート・ソース間電圧Vgsは“Vsig −ΔV+Vth”の値を維持する。
やがて、ソース電位(Vs)の上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。
このときの駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表わした式(1)のVgsに“Vsig −ΔV+Vth”を代入することで、式(3)のように表わすことができる。
このときの駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表わした式(1)のVgsに“Vsig −ΔV+Vth”を代入することで、式(3)のように表わすことができる。
式(3)において、k=(1/2)(W/L)Coxである。この式(3)から、閾電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾電圧Vthに依存しないことが分かる。基本的に駆動電流Idsは映像信号の信号電圧Vsig によって決まる。換言すると、有機EL素子127は映像信号Vsig に応じた輝度で発光することになる。その際、映像信号Vsig は帰還量ΔVで補正されている。この補正量ΔVは丁度式(3)の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Idsは実質的に映像信号Vsig のみに依存することになる。
ここで、有機EL素子127は、発光時間が長くなるとそのI−V特性が変化してしまう。そのため、ノードND121の電位も変化する。
しかしながら、保持容量120による効果のため、ノードND121の電位上昇に連動して、ノードND122の電位も上昇するので、駆動トランジスタ121のゲート・ソース間電位VgsはノードND121の電位上昇に拘らず、常にほぼ“Vsig −ΔV+Vth”に維持されるので、有機EL素子127に流れる電流は変化しない。よって、有機EL素子127のI−V特性が劣化しても一定電流Idsが常に流れ続けるため、有機EL素子127は画素信号Vsig に応じた輝度で発光を続けることになり、輝度が変化することはない。
この後、タイミングt8に至ると、走査駆動パルスDSがインアクティブHとなって発光制御トランジスタ122がオフし、発光が終了するとともに当該フィールドが終わる。この後、次のフィールドに移って、再び閾電圧補正動作、移動度補正動作、および発光動作が繰り返されることになる。
ここで、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路構成の画素回路Pにおいて、駆動トランジスタ121のゲート・ソース間に保持容量120を接続するとともに、駆動トランジスタ121のソース端Sを検知トランジスタ124を介して固定電位(本例では、接地電位Vs1)に選択的に接続するようにした構成を採ることによる作用効果について、もう少し詳しく説明する。
画素信号Vsig を保持容量120に書き込む時間に、検知トランジスタ124をオン状態にして駆動トランジスタ121のソース電位Vsを接地電位Vs1に設定し、保持容量120に充電される電圧をほぼ画素信号Vsig に確定させる。保持容量120への書き込み終了後に、有機EL素子127の発光期間において、検知トランジスタ124をオフ状態にしておくことで、有機EL素子127に電流が流れ始める。このとき、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が存在するため、駆動トランジスタ121のソース電位Vsの変動に拘らず、移動度補正分を含めると、駆動トランジスタ121のゲート・ソース間電位Vgsは常にほぼ“Vsig −ΔV+Vth”である。
また、駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI−V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲート・ソース間電位Vgsが一定(≒Vsig −ΔV+Vth)に保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。
以下、このような輝度補正のための動作をブートストラップ動作と呼ぶこととする。このブートストラップ動作により、有機EL素子127のI−V特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
つまり、第1実施形態(第1例)の画素回路Pでは、ブートストラップ回路130が、電気光学素子の一例である有機EL素子127の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
また、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって画素回路Pを構成することができるために、現状のアノード・カソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。
なお、本例では発光制御トランジスタ122をpチャネル型としているが、アクティブHで動作するnチャネル型に変更すれば、駆動トランジスタ121の周辺部のトランジスタ122,123,124,125をも含めてnチャネル型のみのトランジスタを用いて画素回路Pを構成することができ、TFT作成においてもアモルファスシリコン(a−Si)プロセスを用いることができるようになるため、TFT基板の低コスト化が図れることになる。
また、第1実施形態(第1例)の画素回路Pでは、閾電圧&移動度補正回路140を設けており、閾値補正期間における検知トランジスタ123,124の作用により、駆動トランジスタ121の閾電圧Vthをキャンセルし、当該閾電圧Vthのばらつきの影響を受けない一定電流Idsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
加えて、サンプリングトランジスタ125による映像信号Vsig の書込み動作と連動した発光制御トランジスタ122による移動度補正期間における作用により、駆動トランジスタ121のキャリア移動度μを反映させたゲート・ソース間電位Vgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Idsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
つまり、閾電圧&移動度補正回路140が、駆動トランジスタ121の特性ばらつき(本例では閾電圧Vthおよびキャリア移動度μのばらつき)による駆動電流Idsに与える影響を防ぐために、閾電圧Vthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
なお、前述の第1実施形態(第1例)において示したブートストラップ回路130や閾電圧&移動度補正回路140の回路構成は、駆動トランジスタ121としてnチャネル型を用いて有機EL素子127を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機EL素子127の経時劣化やnチャネル型の駆動トランジスタ121の特性変動(たとえば閾電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
たとえば、前述の説明では、閾電圧&移動度補正回路140として、閾電圧Vthおよびキャリア移動度μのばらつきや変動の補正に関して説明したが、キャリア移動度μのばらつきや変動の補正の動作を割愛する制御を行なうことや、閾電圧Vthのばらつきや変動の補正の動作を割愛する制御を行なうといように、閾電圧補正と移動度補正の何れか一方のみの動作にするも可能である。
たとえば、図4に示した画素回路Pのままで、信号書込期間の終了するタイミングt7より前に走査駆動パルスDSをアクティブLとし発光制御トランジスタ122をオンさせるのではなく、書込駆動パルスWSをインアクティブLにすることでサンプリングトランジスタ125をオフさせて書込み期間の終了後に、走査駆動パルスDSをアクティブLにして発光制御トランジスタ122をオンすると、移動度補正の動作が割愛される。
また、第1実施形態(第1例)の画素回路Pでは、5Tr駆動の構成を採っていたが、画素回路P内のトランジスタ数も、これに限定されるものではない(たとえば後述する第2例を参照)。
また、前述の説明では、有機EL素子127を駆動するための駆動信号を一定に維持する駆動信号一定化回路(その一例としてのブートストラップ回路130や閾電圧&移動度補正回路140)を備えた構成で説明したが、「駆動トランジスタ121のゲート端Gに印加される画素信号Vsig が、SWトランジスタのカップリングによる影響を受けないようにする」という点においては、これらの駆動信号一定化回路を備えていることは必須ではない。
<画素回路;第1実施形態(第2例)>
図6は、画素回路Pの第1実施形態の第2例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられる垂直駆動部103と水平駆動部106も合わせて示している。
図6は、画素回路Pの第1実施形態の第2例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられる垂直駆動部103と水平駆動部106も合わせて示している。
この第1実施形態(第2例)の画素回路Pは、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2Tr駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(たとえば閾電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ点に特徴を有する。
具体的には、保持容量120、nチャネル型の駆動トランジスタ121、およびアクティブHの書込駆動パルスWSが供給されるnチャネル型のサンプリングトランジスタ125、電流が流れることで発光する電気光学素子(発光素子)の一例である有機EL素子127とを有する。
第1実施形態(第1例)と同様に、駆動トランジスタ121のゲート端G(ノードND122)とソース端Sとの間に保持容量120が接続され、駆動トランジスタ121のソース端Sが直接に有機EL素子127のアノード端Aに接続される。有機EL素子127のカソード端Kは基準電位としてのカソード電位Vcathに接続されている。
第1実施形態(第1例)とは異なり、駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源線105DSL に接続されている。電源線105DSL は、事実上、第1実施形態(第1例)の駆動走査線105DSと同様なものであるが、この電源線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える点が異なる。
サンプリングトランジスタ125は、第1実施形態(第1例)と同様に、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ソース端Sが信号線106HSに接続され、ドレイン端Dが駆動トランジスタ121のゲート端G(ノードND122)に接続されている。
このような構成の第1実施形態(第2例)の画素回路Pにおいて、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、信号線106HSから供給された映像信号Vsig をサンプリングして保持容量120に保持する。
駆動トランジスタ121は、第1電位にある電源線105DSL から電流の供給を受け保持容量120に保持された信号電位(映像信号Vsig に対応する電位)に応じて駆動電流Idsを有機EL素子127に流す。
駆動走査部105は、サンプリングトランジスタ125が導通した後で水平駆動部106が信号線106HSに基準電位を供給している間に、電源線105DSL を第1電位(高電位側;駆動トランジスタ121への電源電圧に相当する)と第2電位(低電位側)との間で切り替え、これにより、駆動トランジスタ121の閾電圧Vthに相当する電圧を保持容量120に保持しておく。この動作が閾電圧補正機能を実現する。この閾電圧補正機能により、画素ごとにばらつく駆動トランジスタ121の閾電圧Vthの影響をキャンセルすることができる。
また、第1実施形態(第2例)の画素回路Pにおいては、このような閾電圧補正機能に加えて、第1実施形態(第1例)と同様に、移動度補正機能を備えている。すなわち、水平駆動部106は、サンプリングトランジスタ125が導通した後、第1のタイミングで信号線106HSを基準電位から信号電位に切り替える一方、書込走査部104は、第1のタイミングの後、第2のタイミングで書込走査線104WSに対する書込駆動パルスWSの印加を解除して(すなわちインアクティブLにして)サンプリングトランジスタ125を非道通状態とし、第1および第2のタイミングの間の期間を適切に設定することで、保持容量120に信号電位を保持する際、駆動トランジスタ121の移動度μに対する補正を信号電位に加える。
この場合、各駆動部(104,105,106)は、水平駆動部106が信号線106HSに供給する映像信号Vsig と書込走査部104が供給する書込駆動パルスWSとの相対的な位相差を調整して、第1および第2のタイミングの間の期間(移動度補正期間)を最適化することができる。また、水平駆動部106は、基準電位から信号電位に切り替る映像信号Vsig の立ち上がりに傾斜をつけて、第1および第2のタイミングの間の移動度補正期間を信号電位に自動的に追従させることもできる。これらの点は、第1実施形態(第1例)における移動度補正の動作と同様である。
また、第1実施形態(第2例)の画素回路Pにおいても、第1実施形態(第1例)と同様に、ブートストラップ機能も備えている。すなわち、書込走査部104は、保持容量120に映像信号Vsig が保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し(すなわちインアクティブLにして)、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを信号線106HSから電気的に切り離す。駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量Csによる効果によって、駆動トランジスタ121のソース電位(Vs)の変動にゲート電位(Vg)が連動するようになり、ゲート・ソース間電圧Vgsを一定に維持することができる。
<画素回路の動作;第1実施形態(第2例)>
図7は、第1実施形態(第2例)の画素回路Pの動作を説明するタイミングチャートである。時間軸を共通にして、書込走査線104WSの電位変化、電源線105DSL の電位変化、および信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、駆動トランジスタ121のゲート電位(Vg)およびソース電位(Vs)の変化も表してある。
図7は、第1実施形態(第2例)の画素回路Pの動作を説明するタイミングチャートである。時間軸を共通にして、書込走査線104WSの電位変化、電源線105DSL の電位変化、および信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、駆動トランジスタ121のゲート電位(Vg)およびソース電位(Vs)の変化も表してある。
タイミングt11以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブLでありサンプリングトランジスタ125が非導通状態である一方、電源駆動パルスDSL は電源電圧側である第1電位にあるので、信号線106HSの電位に関わらず(基本的には基準電位Vini にしておく)、前フィールドの動作によって保持容量120に保持されている電圧状態(駆動トランジスタ121のゲート・ソース間電圧Vgs)に応じて有機EL素子127に駆動トランジスタ121から駆動電流Idsが供給され、有機EL素子127が発光状態にある。
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがローレベルからハイレベルに切り替わる。このとき、信号線106HSにおける映像信号Vsig の電位を基準電位Vini にしておくことで、駆動トランジスタ121のゲート電位Vgが初期化される。このとき、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量Csによる効果によって、駆動トランジスタ121のゲート電位(Vg)の変動にソース電位(Vs)が連動する。
次に、書込駆動パルスWSをアクティブHにしたままで、電源線105DSL に与える電源駆動パルスDSL を低電位側の第2の電位にする(t12)。これにより、駆動トランジスタ121への電源供給が停止し、駆動トランジスタ121のソース電位Vsも初期化される。このように、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsを初期化することで、閾電圧補正動作の準備が完了する。
次に、書込駆動パルスWSをアクティブHにしたままで、電源線105DSL に与える電源駆動パルスDSL を第1の電位にする(t13)。これにより、駆動電流Idsが保持容量120に流れ込み、駆動トランジスタ121の閾電圧Vthを補正(キャンセル)する閾値補正期間に入る。
駆動トランジスタ121のゲート端Gは映像信号Vsig の基準電位Vini に保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまで駆動電流Idsが流れる。カットオフすると駆動トランジスタ121のソース電位(Vs)は“Vini −Vth”となる。
すなわち、有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、“Vel≦Vcath+VthEL”である限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の電流は保持容量120と寄生容量Celを充電するために使われる。
この結果、駆動トランジスタ121を流れるドレイン電流Idsの電流路が遮断されると、有機EL素子127のアノード端Aの電圧VelつまりノードND121の電位は、時間とともに上昇してゆく。そして、ノードND121の電位(ソース電圧Vs)とノードND122の電圧(ゲート電圧Vg)との電位差がちょうど閾電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾電圧Vthという値をとる。ここで、実際には、閾電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sとの間に接続された保持容量120に書き込まれることになる。
この後、水平駆動部106により信号線106HSに映像信号Vsig を実際に供給して(t14)、書込駆動パルスWSをインアクティブLにするまで(t15)の間を、保持容量120への画素信号Vsig の書き込み期間とする。この画素信号Vsig は駆動トランジスタ121の閾電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲート・ソース間電圧Vgsは、“Vsig +Vth”となる。
また、同時に、この信号書込期間t14〜t15で移動度補正を実行する。すなわち、第1実施形態(第2例)において、タイミングt14〜t15は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
なお、この移動度補正を実行する期間t14〜t15では、有機EL素子127は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間t14〜t15では、駆動トランジスタ121のゲート端Gが映像信号Vsig のレベルに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。
なお、この移動度補正を実行する期間t14〜t15では、有機EL素子127は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間t14〜t15では、駆動トランジスタ121のゲート端Gが映像信号Vsig のレベルに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。
ここで、“Vini −Vth<VthEL”と設定しておくことで、有機EL素子127は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ121に流れる駆動電流Idsは保持容量120の容量値Csと有機EL素子127の寄生容量(等価容量)Celの容量値Celの両者を結合した容量“C=Cs+Cel”に書き込まれていく。これにより、駆動トランジスタ121のソース電位(Vs)は上昇していく。
図7のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔVは、閾値補正によって保持容量120に保持されるゲート・ソース間電圧“Vgs=Vsig +Vth”から差し引かれることになり、“Vgs=Vsig −ΔV+Vth”となるので、負帰還をかけたことになる。このようにして、第1実施形態(第2例)では、タイミングt14〜t15において、映像信号Vsig のサンプリングと移動度μを補正する負帰還量ΔVの調整が行なわれる。
第1実施形態(第1例)と同様に、負帰還量ΔVは、Ids・Cel/tであり、画素ごとに駆動電流Idsがばらつく場合でも、それぞれに応じた負帰還量ΔVとなるので、画素ごとの移動度のばらつきを補正することができる。もちろん、負帰還量ΔVは移動度補正期間t14〜t15の時間幅を調整することで最適化可能である。
すなわち、映像信号Vsig が高いほど駆動電流Idsは大きくなり、負帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行なえる。また映像信号Vsig を一定とした場合、駆動トランジスタ121の移動度μが大きいほど負帰還量ΔVの絶対値も大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
すなわち、映像信号Vsig が高いほど駆動電流Idsは大きくなり、負帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行なえる。また映像信号Vsig を一定とした場合、駆動トランジスタ121の移動度μが大きいほど負帰還量ΔVの絶対値も大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
次に、信号線106HSに映像信号Vsig を供給したままで書込駆動パルスWSをインアクティブLにすることでサンプリングトランジスタ125をオフさせて発光期間に進み(t15)、その後の適当な時点で信号線106HSへの映像信号Vsig の供給を停止して基準電位Vini に戻す(t16)。
この結果、駆動トランジスタ121のゲート端Gは信号線106HSから切り離される。映像信号Vsig の印加が解除されるので、駆動トランジスタ121のゲート電位(Vg)は上昇可能となり、ソース電位(Vs)とともに上昇していく。やがて、ソース電位(Vs)の上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により、有機EL素子127は、映像信号Vsig に応じた輝度で実際に発光を開始する。
駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量Csによる効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲート・ソース間電圧“Vgs=Vsig −ΔV+Vth”を一定に維持したまま、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsが上昇する。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。
その結果、電圧降下が生じ、有機EL素子127のアノード端Aの電位Vel(=ノードND121の電位)は、有機EL素子127に駆動電流Idsという電流が流れ得る電圧Vxまで上昇する。また、その後において有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲート・ソース間電圧Vgsは、常に“Vsig −ΔV+Vth”で一定に維持される。閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾電圧Vthや移動度μのばらつきの影響を受けることがない。
<カップリングノイズの影響;点順次方式のnチャネル型の駆動トランジスタ>
図8〜図11は、SWトランジスタの構造と、その構造に起因する点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題を説明する図である。ここで、図8は、1つの画素回路Pに着目して、点順次方式の画素駆動方式を採用した場合の回路構成を示した図である。図9は、アナログスイッチ642と信号線106HSとの間に形成される寄生容量を説明する図である。図10および図11は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
図8〜図11は、SWトランジスタの構造と、その構造に起因する点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題を説明する図である。ここで、図8は、1つの画素回路Pに着目して、点順次方式の画素駆動方式を採用した場合の回路構成を示した図である。図9は、アナログスイッチ642と信号線106HSとの間に形成される寄生容量を説明する図である。図10および図11は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
先にも述べたが、本実施形態の画素回路Pを構成する各種のSWトランジスタとしては、CMOS構造のものを使用する。このCMOS構造のSWトランジスタは、よく知られているように、絶縁層をゲート電極と半導体で挟むサンドイッチ構造をしており、実質的には、コンデンサと同じ構造である。このため、SWトランジスタには、制御入力端子であるゲート端Gと、入出力端であるソース端Sやドレイン端Dとの間に、寄生容量と呼ばれる容量が形成される。
その結果、たとえば、図9に示すように、信号線106HS上に設けられた、極性の異なる2つのCMOSで構成されたアナログスイッチ642において、nチャネル型のSWトランジスタ642Nとpチャネル型のSWトランジスタ642Pにおいて、ゲート端Gとドレイン端に形成される寄生容量644N(容量値Cn),644P(容量値Cp)のために、CMOS構成のアナログスイッチ642から出力される信号線106HS上の画素信号Vsig に、ゲート端Gに供給されるパルスを起因とするノイズ(いわゆるカップリングノイズ)が乗ってしまうため、表示画像に悪影響を与えてしまう。なお、カップリングノイズは、CMOSトランジスタのオフ時に発生する。
たとえば、図10および図11には、点順次方式の画素駆動方式を採用した場合において、アナログスイッチ642を構成するSWトランジスタ642N,642Pにて形成される寄生容量644N,644Pによって、nチャネル型の駆動トランジスタ121のゲート端Gに印加される電圧(ゲート印加電圧と称する;画素信号Vsig に相当する)にカップリングノイズが現れる原理が示されている。ここで、図10は階調が低い場合を示し、図11は階調が高い場合を示している。
たとえば、階調が低い際には、有機EL素子127へ流れる駆動電流Idsは小さいため、駆動トランジスタ121のゲート端Gに印加されるゲート印加電圧V(Vsig に対応する電圧)は低電位である。また、アナログスイッチ642を構成するSWトランジスタ642N,642Pのゲート端Gに印加される駆動パルス(水平シフトパルスHS)は、たとえば0〜13.5Vである。
このため、図10(A)に示すように、スイッチオン時にアナログスイッチ642から信号線106HSに低電圧の画素信号Vsig_L が出力される際には、SWトランジスタ642Nのゲート端Gとソース端Sの電位差Vgs_nの方が、SWトランジスタ642Pのゲート端Gとソース端Sの電位差Vgs_pよりも大きい。
このため、このときのスイッチオン時の等価回路を図10(B)に示すように、SWトランジスタ642Nの動作抵抗Rnが小さく、SWトランジスタ642Pの動作抵抗Rpが大きく、低電圧の画素信号Vsig_L の多くは、アナログスイッチ642のSWトランジスタ642N側を通る。
このため、アナログスイッチ642から信号線106HSに低電圧の画素信号Vsig_L が出力される際には、SWトランジスタ642Nの方がSWトランジスタ642Pよりもオン抵抗が小さく、低電圧の画素信号Vsig_L の多くは、アナログスイッチ642のSWトランジスタ642N側を通る。
よって階調が低い際には、図10(C)に示すように、カップリングノイズに関しては主にSWトランジスタ642N側について考えればよく、アナログスイッチ642のSWトランジスタ642Nのゲート端Gに印加される水平シフトパルスHSの電圧をΔVn、水平シフトパルスHSの電圧ΔVnを起因とする駆動トランジスタ121のゲート端Gに印加されるカップリングの影響を受けたゲート印加電圧をΔVnoise_n (=ΔVsig_n )、SWトランジスタ642Nによる寄生容量644Nの容量値をCn、駆動トランジスタ121のゲート端G側の容量値をCin、保持容量120の容量値をCs、駆動トランジスタ121の寄生容量(入力容量)をCgsとすると、カップリングによるゲート印加電圧ΔVnoise_n は、式(4)で表すことができる。
式(4)から分かるように、SWトランジスタ642Nの寄生容量644Nの容量値Cnが大きいほど駆動トランジスタ121のゲート端Gに現われるノイズ成分、つまりゲート印加電圧ΔVnoise は大きくなり、カップリングの影響が顕著に現れる。
また、階調が高い際には、有機EL素子127へ流れる駆動電流Idsは大きいため、駆動トランジスタ121のゲート端Gに印加されるゲート印加電圧Vも高電位である。また、アナログスイッチ642を構成するSWトランジスタ642N,642Pのゲート端Gに印加される駆動パルス(水平シフトパルスHS)は、たとえば0〜13.5Vである。
このため、図11(A)に示すように、スイッチオン時にアナログスイッチ642から信号線106HSに高電圧の画素信号Vsig_H が出力される際には、SWトランジスタ642Pのゲート端Gとソース端Sの電位差Vgs_pの方が、SWトランジスタ642Nのゲート端Gとソース端Sの電位差Vgs_nよりも大きい。
このため、このときのスイッチオン時の等価回路を図11(B)に示すように、SWトランジスタ642Pの動作抵抗Rpが小さく、SWトランジスタ642Nの動作抵抗Rnが大きく、高電圧の画素信号Vsig_H の多くは、アナログスイッチ642のSWトランジスタ642P側を通る。
このため、アナログスイッチ642から信号線106HSに高電圧の画素信号Vsig_H が出力される際には、SWトランジスタ642Pの方がSWトランジスタ642Nよりもオン抵抗が小さく、高電圧の画素信号Vsig_H の多くは、アナログスイッチ642のSWトランジスタ642P側を通る。
よって階調が高い際には、図11(C)に示すように、カップリングノイズに関しては主にSWトランジスタ642P側について考えればよく、アナログスイッチ642のSWトランジスタ642Pのゲート端Gに印加される水平シフトパルスHSの電圧をΔVp、水平シフトパルスHSの電圧ΔVpを起因とする駆動トランジスタ121のゲート端Gに印加されるカップリングの影響を受けたゲート印加電圧をΔVnoise_p (=ΔVsig_p )、SWトランジスタ642Pによる寄生容量644Pの容量値をCp、駆動トランジスタ121のゲート端G側の容量値をCin、保持容量120の容量値をCs、駆動トランジスタ121の寄生容量(入力容量)をCgsとすると、カップリングによるゲート印加電圧ΔVnoise_p は、式(5)で表すことができる。
式(5)から分かるように、SWトランジスタ642Pの寄生容量644Pの容量値Cpが大きいほど駆動トランジスタ121のゲート端Gに現われるノイズ成分、つまりゲート印加電圧ΔVnoise_p は大きくなり、カップリングの影響が顕著に現れる。
このように、カップリングノイズによる影響(ゲート印加電圧ΔVnoise_n ,ゲート印加電圧ΔVnoise_p ;纏めてゲート印加電圧ΔVnoise と記す)が駆動トランジスタ121のゲート端Gに現われると、保持容量120に保持されている電圧がカップリングノイズ(つまりゲート印加電圧ΔVnoise )の大小によって変動してしまう。
その結果、カップリングノイズにより、駆動トランジスタ121のゲート・ソース間電圧Vgsの保持性能が劣化し、有機EL素子127を一定輝度で継続発光させることができなくなる。その結果、駆動トランジスタ121の閾電圧Vthを補正しても、カップリングノイズにより、表示画像にザラツキが生じてしまう。
保持容量120の値を大きくすると、式(4)や式(5)から分かるように、カップリングノイズによるゲート・ソース間電圧Vgsの変化を小さくできるが、変化をゼロにすることはできないので、少なからず、カップリングノイズを原因とするザラツキの問題が残ってしまう。
<カップリングノイズの影響;線順次方式のnチャネル型の駆動トランジスタ>
図12および図13は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
図12および図13は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
線順次方式の場合、アナログスイッチ642を構成するSWトランジスタ642N,642Pは、ソース端Sには画素信号Vsig が供給され、ゲート端Gには信号選択パルス sel,xselが供給されるが、これらは、タイミング関係が点順次駆動方式のときと異なるものの、ソース端Sとゲート端Gに供給される信号は、事実上は、図12(A)および図13(A)に示すように、点順次の場合と同じである。
よって、図12(A)から分かるように、階調が低い際には、スイッチオン時にアナログスイッチ642から信号線106HSに低電圧の画素信号Vsig_L が出力される際には、SWトランジスタ642Nのゲート端Gとソース端Sの電位差Vgs_nの方が、SWトランジスタ642Pのゲート端Gとソース端Sの電位差Vgs_pよりも大きいことは点順次の場合と同じである。
このため、このときのスイッチオン時の等価回路を図12(B)に示すように、SWトランジスタ642Nの動作抵抗Rnが小さく、SWトランジスタ642Pの動作抵抗Rpが大きく、低電圧の画素信号Vsig_L の多くは、アナログスイッチ642のSWトランジスタ642N側を通る。よって階調が低い際には、図12(C)に示すように、カップリングノイズに関しては主にSWトランジスタ642N側について考えればよい。この点は、点順次の場合と同じである。
また、図13(A)から分かるように、階調が高い際には、スイッチオン時にアナログスイッチ642から信号線106HSに高電圧の画素信号Vsig_H が出力される際には、SWトランジスタ642Pのゲート端Gとソース端Sの電位差Vgs_pの方が、SWトランジスタ642Nのゲート端Gとソース端Sの電位差Vgs_nよりも大きいことは点順次の場合と同じである。
このため、このときのスイッチオン時の等価回路を図13(B)に示すように、SWトランジスタ642Pの動作抵抗Rpが小さく、SWトランジスタ642Nの動作抵抗Rnが大きく、高電圧の画素信号Vsig_H の多くは、アナログスイッチ642のSWトランジスタ642P側を通る。よって階調が高い際には、図13(C)に示すように、カップリングノイズに関しては主にSWトランジスタ642P側について考えればよい。この点は、点順次の場合と同じである。
このように、有機EL素子127は電流駆動で発光する電気光学素子であるため、駆動トランジスタ121のゲート端Gに印加される電圧のばらつきが厳格(シビア)に影響される。そのため、このカップリングノイズの影響を極力抑える必要がある。
<カップリングノイズ抑制対象について>
図14は、駆動トランジスタ121のカップリングノイズの影響を抑制する対象のSWトランジスタについて説明する図である。ところで、駆動トランジスタ121がnチャネル型のMOSトランジスタのときには、カップリングノイズの大きさが同じであれば、実際には、階調が高いときには、相対的に、そのカップリングノイズの影響は少ないと言える。よって、駆動トランジスタ121がnチャネル型のMOSトランジスタのときには、SWトランジスタ642N側の寄生容量644Nによるカップリングノイズについてのみ考慮すればよいと考えられる。
図14は、駆動トランジスタ121のカップリングノイズの影響を抑制する対象のSWトランジスタについて説明する図である。ところで、駆動トランジスタ121がnチャネル型のMOSトランジスタのときには、カップリングノイズの大きさが同じであれば、実際には、階調が高いときには、相対的に、そのカップリングノイズの影響は少ないと言える。よって、駆動トランジスタ121がnチャネル型のMOSトランジスタのときには、SWトランジスタ642N側の寄生容量644Nによるカップリングノイズについてのみ考慮すればよいと考えられる。
駆動トランジスタ121がnチャネル型のMOSトランジスタのときには、階調が低い際にノイズの影響が顕著に現れる理由は次の通りである。すなわち、図14に示すように、駆動トランジスタ121のゲート端Gに印加されるゲート印加電圧をV0、カップリングの影響を受けたゲート印加電圧をΔVnoise とする。
このとき、電圧V0に対応する通常の輝度LをL0、ΔVnoise が存在するときの輝度LをLnoise 、係数をaとすると、輝度Lと入力信号Vとの間に式(6−1)の関係があるので、輝度Lのばらつき(=Lnoise /L0)は、式(6−2)で表すことができる。
このため、カップリングの影響が一定であると仮定すると、ゲート印加電圧V(画素信号Vsig )が低い、詳しくはゲート・ソース間電圧が小さく低階調であるほど、輝度のばらつきは大きく(広く)なる。
本例の場合、同一列の信号線106HSに対して、列ごとに設けられた同一のアナログスイッチ642で信号処理(本例の場合、信号通過と遮断の切替え)を実行するので、信号線106HSに乗ったカップリングノイズが本質的に列相関性を持って現われ易い特徴があり、カップリングノイズのレベルが小さくても、それが縦すじノイズとなって画像に現われ、視覚的にも感知され易い傾向がある。
カップリングノイズのレベルが同じであっても、それが列ごとに蓄積し縦すじ模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布しいる場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。
<カップリングノイズの抑制手法;nチャネル型の駆動トランジスタ>
図15は、nチャネル型の駆動トランジスタ121を使用する場合における、カップリングノイズの抑制手法を説明する図である。
図15は、nチャネル型の駆動トランジスタ121を使用する場合における、カップリングノイズの抑制手法を説明する図である。
前述の説明から分かるように、nチャネル型の駆動トランジスタ121を使用する場合には、信号線106HSの選択スイッチであるアナログスイッチ642における、低階調時により多くの動作電流が流れる方のSWトランジスタ642N側について、カップリングノイズをより少なくする対策を講じる必要がある。その仕組みとしては、本実施形態では、トランジスタのゲート電極やチャネルサイズ(ゲート長Lもしくはゲート幅W)もしくは絶縁層の厚さを、寄生容量644ができるだけ小さくなるように設定する。
たとえば、トランジスタの寄生容量は、ゲート電極やチャネルのサイズに比例し、また、絶縁層の厚さに反比例する。よって、寄生容量644ができるだけ小さくなるように設定するには、ゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くする。
チャネルのサイズに関しては、ゲート長Lもしくはゲート幅Wの何れか一方もしくは双方を調整すればよい。フリンジング容量のみであればSWトランジスタのゲート幅Wのみが寄生容量に関係するのであるが、カップリングは、フリンジング容量のみではなく、SWトランジスタの酸化膜容量も影響する。酸化膜容量は、酸化膜厚に反比例して、酸化膜の面積(≒チャネルの面積)に比例するので、「チャネルのサイズに比例」や「チャネルのサイズを小さくする」においては、ゲート長Lおよびゲート幅Wの何れもが関係するからである。
ここで、基本的には、これら3つの手法の何れを採用してもよい。もちろん、任意に組み合わせてもよい。しかしながら、実際には、一部のトランジスタの絶縁層の厚みだけを変更するためには、従来の製造プロセスにもう1段階行程を入れる必要がある。これに対して、一部のトランジスタのゲート電極だけを変更する方法や、一部のトランジスタのチャネルサイズだけを変更する方法は、マスクのみの変更で可能であり、コスト面でも時間の面でも有効である。したがって、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効である。
よって、通常、CMOSのトランジスタのサイズはnチャネル型およびpチャネル型の何れもが同じであるが、本例の場合には、図15に示すように、nチャネル型の駆動トランジスタ121のゲート電位にカップリングの影響を与えるSWトランジスタ642Nのゲート電極やチャネルのサイズをSWトランジスタ642Pよりも小型化する。
このように、駆動トランジスタ121の極性(本例ではnチャネル型)に合わせて、信号線106HSの選択スイッチにあたるアナログスイッチ642を構成するCMOSのSWトランジスタ(本例ではSWトランジスタ642N)のゲート電極やチャネルのサイズを変える(小さくする)ことで、CMOSトランジスタ(本例では特にSWトランジスタ642N側)のオフ時に発生するnチャネル型の駆動トランジスタ121のゲート電位へのカップリングノイズを軽減(抑制)することができる。
その結果、アナログスイッチ642を構成するCMOSのSWトランジスタ642Nの寄生容量644Nを起因とするカップリングノイズを原因とする保持容量120に保持されている電圧のばらつきを少なくすることが可能となり、カップリングノイズによる画質ばらつきを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
特に、画素配列に応じた信号線106HS上に設けられるアナログスイッチ642に関して適用したことで、視覚的に問題となり易いスジ状ノイズを低減できるので、その効果が大きい。
<画素回路;第2実施形態>
図16は、図1に示した有機EL表示装置1を構成する画素回路Pの第2実施形態を説明する図である。ここで、図16(A)は第2実施形態の画素回路Pの回路図を示し、図16(B)はタイミングチャートの一例を示している。
図16は、図1に示した有機EL表示装置1を構成する画素回路Pの第2実施形態を説明する図である。ここで、図16(A)は第2実施形態の画素回路Pの回路図を示し、図16(B)はタイミングチャートの一例を示している。
図16(A)に示すように、第2実施形態の画素回路Pは、基本的にpチャネル型の薄膜電界効果トランジスタ(TFT)で駆動トランジスタ121が構成されている点に特徴を有する。また、駆動トランジスタ121の他に走査用や閾電圧補正用に3つのトランジスタを使用した4Tr駆動の構成を採っている。回路構成自体は、いわゆるサーノフ回路と同じである。
具体的には、第2実施形態の画素回路Pは、pチャネル型の駆動トランジスタ121、アクティブLの駆動パルスが供給されるpチャネル型の発光制御トランジスタ122、アクティブLの駆動パルスが供給されるpチャネル型のサンプリングトランジスタ125、有機EL素子127、および信号線106HSの電圧を記憶する容量値Csの保持容量120を有する。
保持容量120は、サンプリングトランジスタ125のドレイン端Dと駆動トランジスタ121のゲート端Gとの間に接続されている。
駆動トランジスタ121、発光制御トランジスタ122、および有機EL素子127は、電源電位Vccp (たとえば正電源電圧)と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ121は、ソース端Sが電源電位Vccp に接続され、ドレイン端Dが発光制御トランジスタ122のソース端Sに接続されている。発光制御トランジスタ122のドレイン端Dが、有機EL素子127のアノード端Aに接続され、有機EL素子127のカソード端Kが基準電位Vcathに接続されている。駆動トランジスタ121は、制御入力端子であるゲート端Gに供給される電位に応じた駆動電流を有機EL素子127に供給するようになっている。
また、第2実施形態の画素回路Pの特徴部分として、閾電圧Vthを記憶する容量値Csub の閾電圧記憶容量128と、駆動トランジスタ121のゲート端Gとドレイン端Dとの間に設けられたアクティブLの閾値&移動度キャンセルパルスAZ3が供給されるpチャネル型のSWトランジスタ(特に補正トランジスタと称する)129とを備える。閾値&移動度キャンセルパルスAZ3は、図示を割愛した閾値&移動度補正走査部114から供給される。
閾電圧記憶容量128は、駆動トランジスタ121のゲート端Gと電源Vccp との間に接続されている。補正トランジスタ129は、ドレイン端Dが駆動トランジスタ121のゲート端Gに接続され、ソース端Sが駆動トランジスタ121のドレイン端Dに接続されている。
第2実施形態の画素回路Pにおいて、閾電圧&移動度補正回路140は、保持容量120および閾電圧記憶容量128、並びに補正トランジスタ129で構成される。保持容量120は、検知した閾電圧Vthを保持する閾電圧保持容量としても機能するようになっている。
ここで、補正トランジスタ129がオンになると、駆動トランジスタ121のドレイン端Dとゲート端Gの電圧が事実上同じになる。このとき、駆動トランジスタ121のドレイン端Dに電圧が掛かっている場合には補正トランジスタ129は完全にオンになる。駆動トランジスタ121のドレインに電圧が掛かっていない場合には駆動トランジスタ121の電荷はドレイン端Dを通して逃げて行き、ついには補正トランジスタ129がオフになる。このとき、補正トランジスタ129のゲート端Gには閾電圧Vthが残る。この動作を利用して、閾電圧Vthの補正(キャンセル)を行なう。
各タイミングにおける動作を図16(B)を用いて説明する。先ず、信号線106HSの電位(画素信号Vsig )をオフセット電位Vofs にしておき、走査駆動パルスDSをアクティブLにして発光制御トランジスタ122をオンさせた状態で、書込駆動パルスWSをアクティブLとすることでサンプリングトランジスタ125をオンさせ(t21)、さらに閾値&移動度キャンセルパルスAZ3をアクティブLとすることで補正トランジスタ129もオンにする(t22)。
走査駆動パルスDSがアクティブLなので有機EL素子127には電流が流れる状態になっており、駆動トランジスタ121のドレイン電位Vdは有機EL素子127の基準電位Vcathに対して十分に近い電位にある。すなわちドレイン電位Vdは十分に低電位である。駆動トランジスタ121のゲート端Gとドレイン端Dとは補正トランジスタ129によって接続状態にあるので、駆動トランジスタ121のゲート電位Vgも十分に低電位である。このため、駆動トランジスタ121のゲート・ソース間電圧Vgsは十分にマイナス方向に振れているので、駆動トランジスタ121はオン状態を保つ。
次に、走査駆動パルスDSをインアクティブHにして発光制御トランジスタ122をオフさせる(t23)。すると、電源電位Vccp からの電流はオン状態にある補正トランジスタ129を介して駆動トランジスタ121のゲート端Gに回り込み、保持容量120と閾電圧記憶容量128とを充電することでゲート・ソース間電位Vgsが閾電圧Vthになるまでゲート端Gの電位を押し上げ、Vgs=Vthになった時点で駆動トランジスタ121はオフになる。
次に、閾値&移動度キャンセルパルスAZ3をインアクティブHにして補正トランジスタ129をオフさせる(t24)。すると、駆動トランジスタ121は、ゲート端Gがフローティング状態となる(t26)。このとき、閾電圧Vthの情報が保持容量120と閾電圧記憶容量128とに記憶されている。タイミングt23〜t24間が閾値補正期間である。
ここで、信号線106HSの電位が真の画素信号Vsig のレベルにあれば、つまり、オフセット電位Vofs に対してΔVsig だけ低い信号が入力されていると(t25)、容量分割により保持容量120および閾電圧記憶容量128に記憶される電圧が変化する。その結果、駆動トランジスタ121のゲート端Gの電位Vgが、画素信号Vsig のレベルだけでなく閾電圧Vthをも反映した状態で現われる。つまり、ゲート端Gの電位Vgは、オフセット電位Vofs からVsig への変量に応じた量だけ閾電圧Vthから変動する。このときのゲート電位VgをVg0とする。
このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは十分にマイナス方向に振れるので、駆動トランジスタ121はオン状態となり、ドレイン端Dは電源電位Vccp になる(t26)。
次に、書込駆動パルスWSをインアクティブHとすることでサンプリングトランジスタ125をオフさせ(t27)、さらに閾値&移動度キャンセルパルスAZ3を所定期間だけアクティブLとすることで補正トランジスタ129もオンにする(t28〜t29)。すると、電源電位Vccp からの電流はオン状態にある補正トランジスタ129を介して駆動トランジスタ121のゲート端Gに回り込み、閾電圧記憶容量128を充電することでゲート端Gの電位VgがVg0からVg1まで上昇する。その結果、画素信号Vsig と閾電圧Vthとを反映したゲート電位Vgが、期間t28〜t29に応じた分だけ縮小される。
ここで、ゲート電位Vgが、期間t28〜t29で縮小される割合は、ゲート・ソース間電圧Vgsの変化に対するドレイン電流Idsの傾き(つまりキャリアの移動度μ)に応じたものとなり、ゲート・ソース間電圧Vgsが同じ場合、移動度μ(=μHとする)が大きいほどドレイン電流Idsが大きいので縮小量が大きくゲート電位Vg1はより高電位のVg1Hになり、移動度μ(=μLとする)が小さいほどドレイン電流Idsが小さいので縮小量が小さくゲート電位Vg1は低電位のVg1Lになる。
期間t28〜t29での電位の移動後に設定される各ゲート電圧Vg1H,Vg1Lは、それぞれの移動度μH,μLに応じたものになり、発光時の対応する駆動電流Idsは、各ゲート電圧Vg1H,Vg1Lにおいて同一になるように作用する。これが移動度μの補正原理であり、タイミングt28〜t29間が移動度補正期間である。
次に、走査駆動パルスDSをアクティブLにして発光制御トランジスタ122をオンさせる(t30)。すると、駆動トランジスタ121のゲート・ソース間電位Vgs(=Vccp −Vg1)に応じた電流が有機EL素子127に供給されることで、有機EL素子127が発光する。このとき、駆動トランジスタ121のドレイン・ソース間に流れる電流Idsは、閾電圧Vthの項を含まなくなる。
第2実施形態の画素回路Pとその駆動方法によれば、先ず、駆動電流Idsに閾電圧Vthが与える影響を排除することができる。したがって、画素回路P間で駆動トランジスタ121の閾電圧Vthがばらついていても、そのようなばらつきが有機EL素子127に供給する駆動電流Idsに与える影響を抑制することができる。
加えて、期間t28〜t29で発光用のゲート電位Vg1をキャリアの移動度μに応じて縮小させているので、駆動電流Idsに移動度μが与える影響を抑制することができる。たとえば、移動度μが大きいときにはゲート電位Vg1は高電位になりゲート・ソース間電圧Vgsが小さくなるが、式(1)から分かるように、移動度μが大きいので、駆動電流Idsの変化を抑制するようになる。また、移動度μが小さいときにはゲート電位Vg1は低電位なりゲート・ソース間電圧Vgsが大きくなるが、式(1)から分かるように、移動度μが小さいので、駆動電流Idsの変化を抑制するようになる。
したがって、画素回路P間で駆動トランジスタ121の移動度μがばらついていても、そのようなばらつきが有機EL素子127に供給する駆動電流Idsに与える影響を抑制することができる。
このように、第2実施形態の画素回路Pとその駆動方法によれば、保持容量120の容量Csおよび閾電圧記憶容量128の容量Csub の値が各画素回路Pで変動しなければ、駆動トランジスタ121の閾電圧Vthおよびキャリアの移動度μ(ゲート・ソース間電圧とドレイン電流の関係)がばらついても、駆動電流Idsの変動を補償して、これらのばらつきの少ない表示を行なうことができる。
なお、第1実施形態の画素回路Pで説明したと同様に、ここで示した閾電圧&移動度補正回路140の回路構成は、駆動トランジスタ121としてpチャネル型を用いて有機EL素子127を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機EL素子127の経時劣化やpチャネル型の駆動トランジスタ121の特性変動(たとえば閾電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
また、前述の説明では、有機EL素子127を駆動するための駆動信号を一定に維持する駆動信号一定化回路(その一例としての閾電圧&移動度補正回路140)を備えた構成で説明したが、第1実施形態の画素回路Pで説明したと同様に、「駆動トランジスタ121のゲート端Gに印加される画素信号Vsig が、SWトランジスタのカップリングによる影響を受けないようにする」という点においては、これらの駆動信号一定化回路を備えていることは必須ではない。
<カップリングノイズの影響と抑制手法;pチャネル型の駆動トランジスタ>
図17は、pチャネル型の駆動トランジスタ121を使用する場合における、カップリングノイズの抑制手法を説明する図である。
図17は、pチャネル型の駆動トランジスタ121を使用する場合における、カップリングノイズの抑制手法を説明する図である。
図8〜図14においては、nチャネル型の駆動トランジスタ121を使用して点順次方式もしくは線順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題とその抑制手法について説明してきた。この考え方は、pチャネル型の駆動トランジスタ121を使用した第2実施形態の画素回路Pについても同様に適用できる。
ただし、画素信号Vsig の大きさと駆動トランジスタ121が生成する駆動電流Idsとの関係が、逆転する点を考慮する必要がある。すなわち、駆動トランジスタ121のゲート・ソース間電圧Vgsとの関係における駆動電流Idsは式(1)で示される通りであるが、図16に示す画素回路Pでは、画素信号Vsig のレベルが高いとき、つまり信号線106HSの電位が高くΔVsig が小さいときにはゲート・ソース間電圧Vgsが小さくなるので駆動電流Idsが少なくなり低階調となるのに対して、画素信号Vsig のレベルが低いとき、つまり信号線106HSの電位が低くΔVsig が大きいときにはゲート・ソース間電圧Vgsが大きくなるので駆動電流Idsが多くなり高階調となる。
よって、階調が低い際には、カップリングノイズに関しては主にSWトランジスタ642P側について考えればよく、逆に、階調が高い際には、カップリングノイズに関しては主にSWトランジスタ642N側について考えればよい。
さらに、図14や式(6−2)に示したことから分かるように、カップリングの影響が一定であると仮定すると、ゲート印加電圧V(画素信号Vsig )が高い、詳しくはゲート・ソース間電圧が小さく低階調であるほど、輝度のばらつきは大きく(広く)なる。
よって、実際には、駆動トランジスタ121がpチャネル型のMOSトランジスタのときには、低階調時により多くの動作電流が流れる方のSWトランジスタ642P側の寄生容量644Pによるカップリングノイズについてのみ考慮すればよいと考えられる。
よって、信号線106HSの選択スイッチであるアナログスイッチ642におけるSWトランジスタ642P側について、トランジスタのゲート電極やチャネルサイズもしくは絶縁層の厚さを、寄生容量644ができるだけ小さくなるように設定する。
この際には、前述と同様に、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効であり、図17に示すように、pチャネル型の駆動トランジスタ121のゲート電位にカップリングの影響を与えるSWトランジスタ642Pのゲート電極やチャネルのサイズを小型化する。
このように、駆動トランジスタ121の極性(本例ではpチャネル型)に合わせて、信号線106HSの選択スイッチにあたるアナログスイッチ642を構成するCMOSのSWトランジスタ(本例ではSWトランジスタ642P)のゲート電極やチャネルのサイズを変える(小さくする)ことで、CMOSトランジスタ(本例では特にSWトランジスタ642P側)のオフ時に発生するpチャネル型の駆動トランジスタ121のゲート電位へのカップリングノイズを軽減(抑制)することができる。
その結果、アナログスイッチ642を構成するCMOSのSWトランジスタ642Pの寄生容量644Pを起因とするカップリングノイズを原因とする保持容量120に保持されている電圧のばらつきを少なくすることが可能となり、カップリングノイズによる画質ばらつきを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
特に、画素配列に応じた信号線106HS上に設けられるアナログスイッチ642に関して適用したことで、視覚的に問題となり易いスジ状ノイズを低減できるので、その効果が大きい。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
たとえば、カップリングノイズについて考慮する必要のある、駆動トランジスタ121の制御入力端子側に接続されるスイッチングトランジスタの例として、信号線106HSに対する選択スイッチとして機能するトランスファーゲート構成のアナログスイッチ642について説明してきたが、本願発明の適用対象はこれらに限らない。
たとえば、アナログスイッチ642は、SWトランジスタ642N,642Pのどちらか一方のみのnチャネル型のMOSトランジスタやpチャネル型のMOSトランジスタによるスイッチでもよく、それに対して、カップリングノイズに対する抑制手法を適用してもよい。この場合にも、カップリングノイズを起因とする縦すじ状のノイズ防止の効果が得られる。
また、駆動トランジスタ121の制御入力端子(ゲート端G)に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタ125や、駆動トランジスタ121の閾電圧Vthや移動度μのばらつきを補正(キャンセル)する閾電圧&移動度補正回路140を設ける場合において使用される、駆動トランジスタ121のゲート端G側において駆動トランジスタ121の閾電圧Vthを選択的に検知するための検知トランジスタ123や補正トランジスタ129を適用対象としてもよい。
ただし、これらは、全ての画素回路Pに設けられるものであり、列ごとに設けられるアナログスイッチ642とは異なり、カップリングノイズの影響が、縦すじ状のノイズを発生させることはなく、不規則(ランダム)なザラツキノイズとなって現われるので、アナログスイッチ642に比べると、カップリングノイズの視覚的な抑制効果は低い。しかしながら、カップリングノイズの存在はスイッチングトランジスタの区別を問わず、特性が同じであれば同じように発生しているので、スイッチングトランジスタの区別を問わず、前述のようなカップリングノイズの問題を抑制する仕組みを採る効果はある。
また、画素の表示素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用可能である。
P…画素回路、1…有機EL表示装置、100…表示パネル部、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、104WS…書込走査線、105…駆動走査部、105DS…駆動走査線、106…水平駆動部、106HS…信号線、114…閾値&移動度補正走査部、114AZ…閾値&移動度補正走査線、115…閾値&移動度補正走査部、115AZ…閾値&移動度補正走査線、120…保持容量(画素容量)、121…駆動トランジスタ、122…発光制御トランジスタ、123,124…検知トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、128…閾電圧記憶容量、129…補正トランジスタ、130…ブートストラップ回路(駆動信号一定化回路)、140…閾電圧&移動度補正回路(駆動信号一定化回路)、642…アナログスイッチ、642N…nチャネル型のSWトランジスタ、642P…pチャネル型のSWトランジスタ
Claims (5)
- 駆動信号に基づいて発光する電気光学素子と、
前記電気光学素子に駆動信号を供給する駆動トランジスタと
を具備した画素回路が行列状に配置されている画素アレイ部と、
前記駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタと
を備え、
前記スイッチングトランジスタの内の少なくとも1つについて、前記制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの前記制御入力端子用の電極やチャネルのサイズよりも小さく設定されている、あるいは、前記スイッチングトランジスタの内の少なくとも1つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されている
ことを特徴とする表示装置。 - 同一列の各画素回路に選択的に輝度情報に応じた信号を供給する、前記スイッチングトランジスタで構成されたアナログスイッチを備え、
前記スイッチングトランジスタの内の少なくとも1つは、前記アナログスイッチを構成するスイッチングトランジスタである
ことを特徴とする請求項1に記載の表示装置。 - 前記アナログスイッチは、極性の異なる2つのスイッチングトランジスタを組み合わせたトランスファーゲート構成であり、
前記スイッチングトランジスタの内の少なくとも1つは、前記トランスファーゲートを構成する2つのスイッチングトランジスタの内、低階調時により多くの動作電流が流れる方のトランジスタである
ことを特徴とする請求項2に記載の表示装置。 - 前記画素回路は、前記スイッチングトランジスタとして、前記駆動トランジスタの制御入力端子に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタを備え、
前記スイッチングトランジスタの内の少なくとも1つは、前記サンプリングトランジスタ
であることを特徴とする請求項1に記載の表示装置。 - 前記駆動信号を一定に維持する前記スイッチングトランジスタを有して構成された駆動信号一定化回路を備え、
前記スイッチングトランジスタの内の少なくとも1つは、前記駆動信号一定化回路を構成するスイッチングトランジスタ
であることを特徴とする請求項1に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321392A JP2008134509A (ja) | 2006-11-29 | 2006-11-29 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321392A JP2008134509A (ja) | 2006-11-29 | 2006-11-29 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008134509A true JP2008134509A (ja) | 2008-06-12 |
Family
ID=39559385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006321392A Pending JP2008134509A (ja) | 2006-11-29 | 2006-11-29 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008134509A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010002796A (ja) * | 2008-06-23 | 2010-01-07 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2010060869A (ja) * | 2008-09-04 | 2010-03-18 | Seiko Epson Corp | 画素回路の駆動方法、発光装置および電子機器 |
JP2010097051A (ja) * | 2008-10-17 | 2010-04-30 | Sony Corp | パネル |
CN101615380B (zh) * | 2008-06-23 | 2011-12-21 | 索尼株式会社 | 显示装置、显示装置的驱动方法以及电子装置 |
US8159424B2 (en) | 2008-08-04 | 2012-04-17 | Sony Corporation | Display device and electronic apparatus |
JP2013140375A (ja) * | 2008-08-07 | 2013-07-18 | Sharp Corp | 表示装置およびその駆動方法 |
JP7467991B2 (ja) | 2020-03-06 | 2024-04-16 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
-
2006
- 2006-11-29 JP JP2006321392A patent/JP2008134509A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010002796A (ja) * | 2008-06-23 | 2010-01-07 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP4605261B2 (ja) * | 2008-06-23 | 2011-01-05 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
CN101615380B (zh) * | 2008-06-23 | 2011-12-21 | 索尼株式会社 | 显示装置、显示装置的驱动方法以及电子装置 |
CN101615381B (zh) * | 2008-06-23 | 2012-02-08 | 索尼株式会社 | 显示装置、显示装置的驱动方法以及电子装置 |
US8334822B2 (en) | 2008-06-23 | 2012-12-18 | Sony Corporation | Display apparatus, driving method for display apparatus and electronic apparatus |
US8159424B2 (en) | 2008-08-04 | 2012-04-17 | Sony Corporation | Display device and electronic apparatus |
JP2013140375A (ja) * | 2008-08-07 | 2013-07-18 | Sharp Corp | 表示装置およびその駆動方法 |
JP2010060869A (ja) * | 2008-09-04 | 2010-03-18 | Seiko Epson Corp | 画素回路の駆動方法、発光装置および電子機器 |
JP2010097051A (ja) * | 2008-10-17 | 2010-04-30 | Sony Corp | パネル |
JP7467991B2 (ja) | 2020-03-06 | 2024-04-16 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8830149B2 (en) | Display device | |
US7898509B2 (en) | Pixel circuit, display, and method for driving pixel circuit | |
JP5245195B2 (ja) | 画素回路 | |
JP4826597B2 (ja) | 表示装置 | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
US20080225027A1 (en) | Pixel circuit, display device, and driving method thereof | |
JP2008233123A (ja) | 表示装置 | |
JP2007140318A (ja) | 画素回路 | |
KR101676223B1 (ko) | 유기발광 표시장치 | |
JP2010008521A (ja) | 表示装置 | |
JP6853662B2 (ja) | 表示パネルおよび表示装置 | |
JP2010008522A (ja) | 表示装置 | |
JP2008134509A (ja) | 表示装置 | |
JP2021067901A (ja) | 画素回路、及び、表示装置 | |
JP2008310127A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010054788A (ja) | El表示装置 | |
JP4984863B2 (ja) | 表示装置とその駆動方法 | |
US20210125556A1 (en) | Pixel circuit and display device | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP2008145647A (ja) | 表示装置とその駆動方法 | |
JP2010002736A (ja) | El表示装置 | |
JP2008185874A (ja) | 画素回路および表示装置とその駆動方法 | |
JP2008241948A (ja) | 表示装置とその駆動方法 | |
JP2008145648A (ja) | 表示装置とその駆動方法 |