JP3293584B2 - 基準電圧発生装置および方法 - Google Patents
基準電圧発生装置および方法Info
- Publication number
- JP3293584B2 JP3293584B2 JP05461599A JP5461599A JP3293584B2 JP 3293584 B2 JP3293584 B2 JP 3293584B2 JP 05461599 A JP05461599 A JP 05461599A JP 5461599 A JP5461599 A JP 5461599A JP 3293584 B2 JP3293584 B2 JP 3293584B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- reference voltage
- transistor
- oscillator
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、基準電圧を発生す
る基準電圧発生装置および方法に関する。
る基準電圧発生装置および方法に関する。
【０００２】
【従来の技術】従来より、基準電圧発生装置として図６
に示すものが知られている。この基準電圧発生装置は、
オペアンプ１０１と、このオペアンプ１０１に与えるフ
ィードバック電圧を決定するための抵抗Ｒ１１、Ｒ１２
と、オペアンプの出力電圧である基準電圧の安定化のた
めのコンデンサＣ１０とを有する。
に示すものが知られている。この基準電圧発生装置は、
オペアンプ１０１と、このオペアンプ１０１に与えるフ
ィードバック電圧を決定するための抵抗Ｒ１１、Ｒ１２
と、オペアンプの出力電圧である基準電圧の安定化のた
めのコンデンサＣ１０とを有する。
【０００３】オペアンプ１０１には、外部基準電圧ＶＲ
ＥＦ０が入力される。外部基準電圧ＶＲＥＦ０は、２種
類の異なるトランジスタのしきい値電圧の差などを利用
して生成された外部電圧であり、温度などに依存しない
一定の電圧である。基準電圧発生装置の出力電圧である
基準電圧ＶＲＥＦは、ＶＲＥＦ＝ＶＲＥＦ０・（Ｒ１１
＋Ｒ１２）／Ｒ１２となる。この基準電圧ＶＲＥＦは、
例えば、内部電源電圧の基準となる。
ＥＦ０が入力される。外部基準電圧ＶＲＥＦ０は、２種
類の異なるトランジスタのしきい値電圧の差などを利用
して生成された外部電圧であり、温度などに依存しない
一定の電圧である。基準電圧発生装置の出力電圧である
基準電圧ＶＲＥＦは、ＶＲＥＦ＝ＶＲＥＦ０・（Ｒ１１
＋Ｒ１２）／Ｒ１２となる。この基準電圧ＶＲＥＦは、
例えば、内部電源電圧の基準となる。
【０００４】また、従来より、この種の基準電圧発生装
置が特開平９−２８８８９７号公報に開示されている。
この特開平９−２８８８９７号公報に開示された基準電
圧発生装置は、動作信号発生回路を設け、ポンプイネー
ブル信号を発生して発振回路、比較回路および基準電圧
発生回路の動作を制御し、通常動作時に動作信号発生回
路はアクティブなポンプイネーブル信号を発生し、電圧
供給回路を動作させ、基準電圧発生回路により発生され
た参照電圧に応じた電圧を発生し、待機時にＣＰＵから
の内部クロック信号に応じてクロック信号の立上がりエ
ッジからの所定時間の間にアクティブなポンプイネーブ
ル信号を発生し、電圧供給回路を間欠的に動作させて電
圧を供給するものである。
置が特開平９−２８８８９７号公報に開示されている。
この特開平９−２８８８９７号公報に開示された基準電
圧発生装置は、動作信号発生回路を設け、ポンプイネー
ブル信号を発生して発振回路、比較回路および基準電圧
発生回路の動作を制御し、通常動作時に動作信号発生回
路はアクティブなポンプイネーブル信号を発生し、電圧
供給回路を動作させ、基準電圧発生回路により発生され
た参照電圧に応じた電圧を発生し、待機時にＣＰＵから
の内部クロック信号に応じてクロック信号の立上がりエ
ッジからの所定時間の間にアクティブなポンプイネーブ
ル信号を発生し、電圧供給回路を間欠的に動作させて電
圧を供給するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、図６の
従来の基準電圧発生装置においては、基準電圧ＶＲＥＦ
は通常トランジスタのゲートに入力され、電流を消費し
ないが、回路構成上において基準電圧ＶＲＥＦは抵抗Ｒ
１１、Ｒ１２を通しグランドに接続されているため常に
オペアンプ１０１から電荷を供給しなければならず、ま
た、オペアンプ１０１自体も電流を消費してしまうか
ら、消費電流が多くなってしまうという問題がある。
従来の基準電圧発生装置においては、基準電圧ＶＲＥＦ
は通常トランジスタのゲートに入力され、電流を消費し
ないが、回路構成上において基準電圧ＶＲＥＦは抵抗Ｒ
１１、Ｒ１２を通しグランドに接続されているため常に
オペアンプ１０１から電荷を供給しなければならず、ま
た、オペアンプ１０１自体も電流を消費してしまうか
ら、消費電流が多くなってしまうという問題がある。
【０００６】また、特開平９−２８８８９７号公報に開
示された基準電圧発生装置においては、待機時に電圧供
給回路を間欠的に動作させるのみであって、通常動作時
に電圧供給回路を間欠的に動作させるものではないか
ら、通常動作時に消費電流が多くなってしまうという問
題がある。
示された基準電圧発生装置においては、待機時に電圧供
給回路を間欠的に動作させるのみであって、通常動作時
に電圧供給回路を間欠的に動作させるものではないか
ら、通常動作時に消費電流が多くなってしまうという問
題がある。
【０００７】本発明の目的は、通常動作時に消費電流を
低減することができる基準電圧発生装置および方法を提
供することにある。
低減することができる基準電圧発生装置および方法を提
供することにある。
【０００８】
【課題を解決するための手段】 前記課題を解決するた
めに、請求項１記載の発明は、オペアンプを有する基準
電圧発生装置において、基準電圧発生装置の通常動作時
にオペアンプを間欠的に所定時間のみ動作させる間欠動
作手段を有することを特徴とする。
めに、請求項１記載の発明は、オペアンプを有する基準
電圧発生装置において、基準電圧発生装置の通常動作時
にオペアンプを間欠的に所定時間のみ動作させる間欠動
作手段を有することを特徴とする。
【０００９】請求項２記載の発明は、請求項１記載の発
明において、間欠動作手段はオシレータで構成されてい
ることを特徴とする。
明において、間欠動作手段はオシレータで構成されてい
ることを特徴とする。
【００１０】請求項３記載の発明は、イネーブル端子を
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決めるトランジスタと、
オペアンプの出力電圧である基準電圧の安定化のための
コンデンサとを有する基準電圧発生装置において、基準
電圧発生装置の通常動作時にオペアンプのイネーブル端
子に間欠的にオペアンプを動作させる駆動電圧を与える
間欠動作手段を有することを特徴とする。
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決めるトランジスタと、
オペアンプの出力電圧である基準電圧の安定化のための
コンデンサとを有する基準電圧発生装置において、基準
電圧発生装置の通常動作時にオペアンプのイネーブル端
子に間欠的にオペアンプを動作させる駆動電圧を与える
間欠動作手段を有することを特徴とする。
【００１１】請求項４記載の発明は、請求項３記載の発
明において、間欠動作手段はオシレータで構成されてい
ることを特徴とする。
明において、間欠動作手段はオシレータで構成されてい
ることを特徴とする。
【００１２】請求項５記載の発明は、オペアンプを有す
る基準電圧発生装置の基準電圧発生方法において、基準
電圧発生装置の通常動作時に間欠動作手段によりオペア
ンプを間欠的に所定時間のみ動作させる間欠動作ステッ
プを有することを特徴とする。
る基準電圧発生装置の基準電圧発生方法において、基準
電圧発生装置の通常動作時に間欠動作手段によりオペア
ンプを間欠的に所定時間のみ動作させる間欠動作ステッ
プを有することを特徴とする。
【００１３】請求項６記載の発明は、オペアンプを有す
る基準電圧発生装置の基準電圧発生方法において、基準
電圧発生装置の通常動作時にオシレータによりオペアン
プを間欠的に所定時間のみ動作させる間欠動作ステップ
を有することを特徴とする。
る基準電圧発生装置の基準電圧発生方法において、基準
電圧発生装置の通常動作時にオシレータによりオペアン
プを間欠的に所定時間のみ動作させる間欠動作ステップ
を有することを特徴とする。
【００１４】請求項７記載の発明は、イネーブル端子を
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決めるトランジスタと、
オペアンプの出力電圧である基準電圧の安定化のための
コンデンサとを有する基準電圧発生装置の基準電圧発生
方法において、基準電圧発生装置の通常動作時に間欠動
作手段によりオペアンプのイネーブル端子に間欠的にオ
ペアンプを動作させる駆動電圧を与える間欠動作ステッ
プを有することを特徴とする。
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決めるトランジスタと、
オペアンプの出力電圧である基準電圧の安定化のための
コンデンサとを有する基準電圧発生装置の基準電圧発生
方法において、基準電圧発生装置の通常動作時に間欠動
作手段によりオペアンプのイネーブル端子に間欠的にオ
ペアンプを動作させる駆動電圧を与える間欠動作ステッ
プを有することを特徴とする。
【００１５】請求項８記載の発明は、イネーブル端子を
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決めるトランジスタと、
オペアンプの出力電圧である基準電圧の安定化のための
コンデンサとを有する基準電圧発生装置の基準電圧発生
方法において、基準電圧発生装置の通常動作時にオシレ
ータによりオペアンプのイネーブル端子に間欠的にオペ
アンプを動作させる駆動電圧を与える間欠動作ステップ
を有することを特徴とする。
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決めるトランジスタと、
オペアンプの出力電圧である基準電圧の安定化のための
コンデンサとを有する基準電圧発生装置の基準電圧発生
方法において、基準電圧発生装置の通常動作時にオシレ
ータによりオペアンプのイネーブル端子に間欠的にオペ
アンプを動作させる駆動電圧を与える間欠動作ステップ
を有することを特徴とする。
【００１６】請求項９記載の発明は、イネーブル端子を
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決める第１のトランジス
タと、オペアンプの出力電圧である基準電圧の安定化の
ためのコンデンサと、基準電圧発生装置の通常動作時に
オペアンプのイネーブル端子に間欠的にオペアンプを動
作させる駆動電圧を与えるオシレータと、を有し、２つ
の抵抗は直列に接続され、オペアンプの反転入力端子は
２つの抵抗の接続点に接続され、オペアンプの非反転入
力端子には外部基準電圧が入力され、オシレータの第１
の出力端子はイネーブル端子と第１のトランジスタのゲ
ート電極に接続され、第１のトランジスタのドレイン電
極とソース電極は、オペアンプの出力端子と２つの抵抗
の１端に接続され、コンデンサはオペアンプの出力端子
とグランドに接続され、２つの抵抗の別の１端はグラン
ドに接続されていることを特徴とする。
もつオペアンプと、オペアンプに与えるフィードバック
電圧を決定するための２つの抵抗と、フィードバック電
圧の経路を遮断するかどうかを決める第１のトランジス
タと、オペアンプの出力電圧である基準電圧の安定化の
ためのコンデンサと、基準電圧発生装置の通常動作時に
オペアンプのイネーブル端子に間欠的にオペアンプを動
作させる駆動電圧を与えるオシレータと、を有し、２つ
の抵抗は直列に接続され、オペアンプの反転入力端子は
２つの抵抗の接続点に接続され、オペアンプの非反転入
力端子には外部基準電圧が入力され、オシレータの第１
の出力端子はイネーブル端子と第１のトランジスタのゲ
ート電極に接続され、第１のトランジスタのドレイン電
極とソース電極は、オペアンプの出力端子と２つの抵抗
の１端に接続され、コンデンサはオペアンプの出力端子
とグランドに接続され、２つの抵抗の別の１端はグラン
ドに接続されていることを特徴とする。
【００１７】
請求項１０記載の発明は、請求項９記載の
発明において、入力された信号を反転するインバータ
と、第２のトランジスタと、第３のトランジスタと、を
さらに有し、オシレータは第２の出力端子をさらに有
し、オシレータの第１の出力端子は、さらにインバータ
の入力端子に接続され、インバータの出力端子は、第３
のトランジスタのゲート電極に接続され、第３のトラン
ジスタのドレイン電極とソース電極は２つの抵抗とグラ
ンドに接続され、第２のトランジスタのドレイン電極と
ソース電極はオペアンプの出力端子とコンデンサに接続
され、第２のトランジスタのゲート電極はオシレータの
第２の出力端子に接続されていることを特徴とする。
発明において、入力された信号を反転するインバータ
と、第２のトランジスタと、第３のトランジスタと、を
さらに有し、オシレータは第２の出力端子をさらに有
し、オシレータの第１の出力端子は、さらにインバータ
の入力端子に接続され、インバータの出力端子は、第３
のトランジスタのゲート電極に接続され、第３のトラン
ジスタのドレイン電極とソース電極は２つの抵抗とグラ
ンドに接続され、第２のトランジスタのドレイン電極と
ソース電極はオペアンプの出力端子とコンデンサに接続
され、第２のトランジスタのゲート電極はオシレータの
第２の出力端子に接続されていることを特徴とする。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳細に説明する。図１に示すように、本発明
の第１の実施形態としての基準電圧発生装置は、オペア
ンプ１と、２つの抵抗Ｒ１、Ｒ２と、Ｐチャネルのトラ
ンジスタ２と、コンデンサＣ１と、オシレータ３とを有
している。オペアンプ１には、外部基準電圧ＶＲＥＦ０
が入力される。オペアンプ１は、基準電圧ＶＲＥＦを出
力する。
に基づいて詳細に説明する。図１に示すように、本発明
の第１の実施形態としての基準電圧発生装置は、オペア
ンプ１と、２つの抵抗Ｒ１、Ｒ２と、Ｐチャネルのトラ
ンジスタ２と、コンデンサＣ１と、オシレータ３とを有
している。オペアンプ１には、外部基準電圧ＶＲＥＦ０
が入力される。オペアンプ１は、基準電圧ＶＲＥＦを出
力する。
【００１９】 オペアンプ１の出力端子にトランジスタ２
のドレイン電極が接続されている。トランジスタ２のソ
ース電極とグランドとの間に抵抗Ｒ１、Ｒ２が直列に接
続されている。トランジスタ２のゲート電極にオシレー
タ３の出力端子が接続されている。また、オシレータ３
の出力端子は、オペアンプ１のイネーブル端子に接続さ
れている。抵抗Ｒ１、Ｒ２は、オペアンプ１に与えるフ
ィードバック電圧を決定するためのものである。抵抗Ｒ
１と抵抗Ｒ２の接続点は、オペアンプ１に接続されてい
る。オペアンプ１の出力端子とグランドとの間にコンデ
ンサＣ１が接続されている。このコンデンサＣ１は、オ
ペアンプ１の出力電圧である基準電圧ＶＲＥＦを安定化
させるためのものである。
のドレイン電極が接続されている。トランジスタ２のソ
ース電極とグランドとの間に抵抗Ｒ１、Ｒ２が直列に接
続されている。トランジスタ２のゲート電極にオシレー
タ３の出力端子が接続されている。また、オシレータ３
の出力端子は、オペアンプ１のイネーブル端子に接続さ
れている。抵抗Ｒ１、Ｒ２は、オペアンプ１に与えるフ
ィードバック電圧を決定するためのものである。抵抗Ｒ
１と抵抗Ｒ２の接続点は、オペアンプ１に接続されてい
る。オペアンプ１の出力端子とグランドとの間にコンデ
ンサＣ１が接続されている。このコンデンサＣ１は、オ
ペアンプ１の出力電圧である基準電圧ＶＲＥＦを安定化
させるためのものである。
【００２０】 図２に示すように、オシレータ３は、１周
期の間にＴ時間のロウレベルの電圧とこれに続く９Ｔ時
間のハイレベルの電圧とを出力する。すなわち、オシレ
ータ３は、ロウレベルの電圧を間欠的に所定時間だけ出
力する。オペアンプ１は、オシレータ３の出力電圧がロ
ウレベルの時のみ動作（活性化）し、トランジスタ２は
オシレータ３の出力電圧がロウレベルの時のみ導通状態
となる。すなわち、オシレータ３の出力電圧がロウレベ
ルである時のみオペアンプ１が動作する。オシレータ３
の出力電圧がハイレベルである時には、基準電圧ＶＲＥ
Ｆはフローティング状態となりコンデンサＣ１の補償容
量でレベルが保持される。この時には、基準電圧発生装
置は、ＤＲＡＭのメモリセルと同等の状態になる。基準
電圧ＶＲＥＦは、トランジスタ２の接合部でのリークな
どにより電荷が漏洩するため、１０Ｔ（＝１０μｓ〜１
００ｍｓ程度）の周期において１回のＴ時間だけオペア
ンプ１が動作し、基準電圧ＶＲＥＦのレベルを保持す
る。もちろん周期は、１０Ｔでなくても構わず、その周
期もリーク量やＣ１の容量の大きさにより、最適値が求
められ、上記の時間の範囲を超えても構わない。
期の間にＴ時間のロウレベルの電圧とこれに続く９Ｔ時
間のハイレベルの電圧とを出力する。すなわち、オシレ
ータ３は、ロウレベルの電圧を間欠的に所定時間だけ出
力する。オペアンプ１は、オシレータ３の出力電圧がロ
ウレベルの時のみ動作（活性化）し、トランジスタ２は
オシレータ３の出力電圧がロウレベルの時のみ導通状態
となる。すなわち、オシレータ３の出力電圧がロウレベ
ルである時のみオペアンプ１が動作する。オシレータ３
の出力電圧がハイレベルである時には、基準電圧ＶＲＥ
Ｆはフローティング状態となりコンデンサＣ１の補償容
量でレベルが保持される。この時には、基準電圧発生装
置は、ＤＲＡＭのメモリセルと同等の状態になる。基準
電圧ＶＲＥＦは、トランジスタ２の接合部でのリークな
どにより電荷が漏洩するため、１０Ｔ（＝１０μｓ〜１
００ｍｓ程度）の周期において１回のＴ時間だけオペア
ンプ１が動作し、基準電圧ＶＲＥＦのレベルを保持す
る。もちろん周期は、１０Ｔでなくても構わず、その周
期もリーク量やＣ１の容量の大きさにより、最適値が求
められ、上記の時間の範囲を超えても構わない。
【００２１】 次に、本発明の第２の実施形態を図面に基
づいて詳細に説明する。本発明の第２の実施形態におい
ては、本発明の第１の実施形態と同じ構成要素には同じ
参照符号が付されている。図３に示すように、本発明の
第２の実施形態としての基準電圧発生装置は、オペアン
プ１と、２つの抵抗Ｒ１、Ｒ２と、Ｐチャネルのトラン
ジスタ２、４と、Ｎチャネルのトランジスタ５と、イン
バータ６と、コンデンサＣ１と、オシレータ７とを有し
ている。オペアンプ１には、外部基準電圧ＶＲＥＦ０が
入力される。オペアンプ１は、基準電圧ＶＲＥＦを出力
する。
づいて詳細に説明する。本発明の第２の実施形態におい
ては、本発明の第１の実施形態と同じ構成要素には同じ
参照符号が付されている。図３に示すように、本発明の
第２の実施形態としての基準電圧発生装置は、オペアン
プ１と、２つの抵抗Ｒ１、Ｒ２と、Ｐチャネルのトラン
ジスタ２、４と、Ｎチャネルのトランジスタ５と、イン
バータ６と、コンデンサＣ１と、オシレータ７とを有し
ている。オペアンプ１には、外部基準電圧ＶＲＥＦ０が
入力される。オペアンプ１は、基準電圧ＶＲＥＦを出力
する。
【００２２】 トランジスタ２のドレイン電極はオペアン
プ１の出力端子に接続されている。トランジスタ２のソ
ース電極には、抵抗Ｒ１が接続されている。抵抗Ｒ１に
は抵抗Ｒ２が直列に接続されている。オシレータ７は、
第１の出力端子７Ａと第２の出力端子７Ｂとを有してい
る。トランジスタ２のゲート電極には、オシレータ７の
第１の出力端子７Ａが接続されている。また、オシレー
タ７の第１の出力端子７Ａは、オペアンプ１のイネーブ
ル端子に接続されている。抵抗Ｒ１、Ｒ２は、オペアン
プ１に与えるフィードバック電圧を決定するためのもの
である。抵抗Ｒ１と抵抗Ｒ２の接続点は、オペアンプ１
に接続されている。
プ１の出力端子に接続されている。トランジスタ２のソ
ース電極には、抵抗Ｒ１が接続されている。抵抗Ｒ１に
は抵抗Ｒ２が直列に接続されている。オシレータ７は、
第１の出力端子７Ａと第２の出力端子７Ｂとを有してい
る。トランジスタ２のゲート電極には、オシレータ７の
第１の出力端子７Ａが接続されている。また、オシレー
タ７の第１の出力端子７Ａは、オペアンプ１のイネーブ
ル端子に接続されている。抵抗Ｒ１、Ｒ２は、オペアン
プ１に与えるフィードバック電圧を決定するためのもの
である。抵抗Ｒ１と抵抗Ｒ２の接続点は、オペアンプ１
に接続されている。
【００２３】 抵抗Ｒ２にはトランジスタ５のドレイン電
極が接続されている。トランジスタ５のソース電極はグ
ランドに接続されている。トランジスタ５のゲート電極
には、オシレータ７の第１の出力端子７Ａがインバータ
６を介して接続されている。オペアンプ１の出力端子に
はトランジスタ４のドレイン電極が接続されている。ト
ランジスタ４のソース電極には、基準電圧ＶＲＥＦ１を
出力する出力端子８が接続されている。また、トランジ
スタ４のソース電極とグランドの間には、コンデンサＣ
１が接続されている。トランジスタ４のゲート電極に
は、オシレータ７の第２の出力端子７Ｂが接続されてい
る。コンデンサＣ１は、オペアンプ１の出力電圧である
基準電圧ＶＲＥＦを安定化させるためのものである。
極が接続されている。トランジスタ５のソース電極はグ
ランドに接続されている。トランジスタ５のゲート電極
には、オシレータ７の第１の出力端子７Ａがインバータ
６を介して接続されている。オペアンプ１の出力端子に
はトランジスタ４のドレイン電極が接続されている。ト
ランジスタ４のソース電極には、基準電圧ＶＲＥＦ１を
出力する出力端子８が接続されている。また、トランジ
スタ４のソース電極とグランドの間には、コンデンサＣ
１が接続されている。トランジスタ４のゲート電極に
は、オシレータ７の第２の出力端子７Ｂが接続されてい
る。コンデンサＣ１は、オペアンプ１の出力電圧である
基準電圧ＶＲＥＦを安定化させるためのものである。
【００２４】 図４に示すように、オシレータ７は、第１
の出力端子７Ａから１周期の間にＴ時間のロウレベルの
電圧とこれに続く９Ｔ時間のハイレベルの電圧とを出力
する。すなわち、オシレータ７は、第１の出力端子７Ａ
からロウレベルの電圧を間欠的に出力する。これによ
り、オシレータ７は、間欠的に動作される。また、オシ
レータ７は、第２の出力端子７Ｂから１周期の間に第１
の出力端子７Ａのロウレベルの開始時点からＴ２時間遅
れてＴ３時間のロウレベルの電圧を出力しこれに続く９
Ｔ時間のハイレベルの電圧を出力する。
の出力端子７Ａから１周期の間にＴ時間のロウレベルの
電圧とこれに続く９Ｔ時間のハイレベルの電圧とを出力
する。すなわち、オシレータ７は、第１の出力端子７Ａ
からロウレベルの電圧を間欠的に出力する。これによ
り、オシレータ７は、間欠的に動作される。また、オシ
レータ７は、第２の出力端子７Ｂから１周期の間に第１
の出力端子７Ａのロウレベルの開始時点からＴ２時間遅
れてＴ３時間のロウレベルの電圧を出力しこれに続く９
Ｔ時間のハイレベルの電圧を出力する。
【００２５】 本発明の第１の実施形態では、トランジス
タ２がオンした時、基準電圧ＶＲＥＦ１がグランドレベ
ルとショートしたような状態になり多少レベルが落ちる
ため、本発明の第２の実施形態のようにトランジスタ４
を設け、抵抗Ｒ１の分圧が安定する第１の出力端子７Ａ
のロウレベルの開始時点からＴ２時間遅れてトランジス
タ４をオンにしている。また、トランジスタ５は、フィ
ードバック電圧を与えるための抵抗Ｒ１と抵抗Ｒ２の接
続点のレベルがグランドに落ちるのを防ぎ、抵抗Ｒ１の
分圧のより速い安定化のために加えてある。時間Ｔは、
基準電圧ＶＲＥＦが所定の電位になるために必要な時間
である。なお、抵抗Ｒ１、Ｒ２は、ポリシリコンの層抵
抗で構成しても、また、トランジスタのオン抵抗で構成
してもよい。その場合、図５に示すように、トランジス
タ９のゲート電極に所定電圧Ｖｃｃを印加した形式でも
よい。
タ２がオンした時、基準電圧ＶＲＥＦ１がグランドレベ
ルとショートしたような状態になり多少レベルが落ちる
ため、本発明の第２の実施形態のようにトランジスタ４
を設け、抵抗Ｒ１の分圧が安定する第１の出力端子７Ａ
のロウレベルの開始時点からＴ２時間遅れてトランジス
タ４をオンにしている。また、トランジスタ５は、フィ
ードバック電圧を与えるための抵抗Ｒ１と抵抗Ｒ２の接
続点のレベルがグランドに落ちるのを防ぎ、抵抗Ｒ１の
分圧のより速い安定化のために加えてある。時間Ｔは、
基準電圧ＶＲＥＦが所定の電位になるために必要な時間
である。なお、抵抗Ｒ１、Ｒ２は、ポリシリコンの層抵
抗で構成しても、また、トランジスタのオン抵抗で構成
してもよい。その場合、図５に示すように、トランジス
タ９のゲート電極に所定電圧Ｖｃｃを印加した形式でも
よい。
【００２６】 本発明の上記実施形態においては、オペア
ンプ１を間欠的に所定時間のみ停止するから、消費電流
を低減することができる。例えば、オシレータ３、７の
消費電流を２μＡとし、オペアンプ１の消費電流を１０
μＡとする。その時、オペアンプ１の動作期間を（１／
１０）Ｔとするとトータルの消費電流は、２＋１０・
（１／１０）＝３μＡとなる。したがって、この場合に
は、本発明の上記実施形態においては、消費電流を従来
の基準電位発生装置の消費電流のほぼ１／３にすること
ができる。
ンプ１を間欠的に所定時間のみ停止するから、消費電流
を低減することができる。例えば、オシレータ３、７の
消費電流を２μＡとし、オペアンプ１の消費電流を１０
μＡとする。その時、オペアンプ１の動作期間を（１／
１０）Ｔとするとトータルの消費電流は、２＋１０・
（１／１０）＝３μＡとなる。したがって、この場合に
は、本発明の上記実施形態においては、消費電流を従来
の基準電位発生装置の消費電流のほぼ１／３にすること
ができる。
【００２７】
【発明の効果】本発明によれば、通常動作時に消費電流
を低減することができる。
を低減することができる。
【図１】本発明の第１の実施形態としての基準電圧発生
装置を示す電気回路図である。
装置を示す電気回路図である。
【図２】図１の基準電圧発生装置のオシレータの出力電
圧を説明するための図である。
圧を説明するための図である。
【図３】本発明の第２の実施形態としての基準電圧発生
装置を示す電気回路図である。
装置を示す電気回路図である。
【図４】図２の基準電圧発生装置のオシレータの出力電
圧を説明するための図である。
圧を説明するための図である。
【図５】本発明の他の実施形態としての基準電圧発生装
置の一部を示す電気回路図である。
置の一部を示す電気回路図である。
【図６】従来の基準電圧発生装置を示す電気回路図であ
る。
る。
１ オペアンプ ２ トランジスタ ３ オシレータ ４ トランジスタ ５ トランジスタ ６ インバータ ７ オシレータ ８ 出力端子 ９ トランジスタ Ｒ１、Ｒ２ 抵抗 Ｃ１ コンデンサ
Claims (10)
- 【請求項１】 オペアンプを有する基準電圧発生装置に
おいて、 基準電圧発生装置の通常動作時に前記オペア
ンプを間欠的に所定時間のみ動作させる間欠動作手段を
有することを特徴とする基準電圧発生装置。 - 【請求項２】 請求項１に記載の基準電圧発生装置にお
いて、 前記間欠動作手段はオシレータで構成されてい
ることを特徴とする基準電圧発生装置。 - 【請求項３】 イネーブル端子をもつオペアンプと、 該オペアンプに与えるフィードバック電圧を決定するた
めの２つの抵抗と、 前記フィードバック電圧の経路を遮断するかどうかを決
めるトランジスタと、 前記オペアンプの出力電圧である基準電圧の安定化のた
めのコンデンサとを有する基準電圧発生装置において、基準電圧発生装置の通常動作時に 前記オペアンプのイネ
ーブル端子に間欠的に前記オペアンプを動作させる駆動
電圧を与える間欠動作手段を有することを特徴とする基
準電圧発生装置。 - 【請求項４】 請求項３に記載の基準電圧発生装置にお
いて、 前記間欠動作手段はオシレータで構成されていることを
特徴とする基準電圧発生装置。 - 【請求項５】 オペアンプを有する基準電圧発生装置の
基準電圧発生方法において、基準電圧発生装置の通常動作時に 間欠動作手段により前
記オペアンプを間欠的に所定時間のみ動作させる間欠動
作ステップを有することを特徴とする基準電圧発生方
法。 - 【請求項６】 オペアンプを有する基準電圧発生装置の
基準電圧発生方法において、基準電圧発生装置の通常動作時に オシレータにより前記
オペアンプを間欠的に所定時間のみ動作させる間欠動作
ステップを有することを特徴とする基準電圧発生方法。 - 【請求項７】 イネーブル端子をもつオペアンプと、 該オペアンプに与えるフィードバック電圧を決定するた
めの２つの抵抗と、 前記フィードバック電圧の経路を遮断するかどうかを決
めるトランジスタと、 前記オペアンプの出力電圧である基準電圧の安定化のた
めのコンデンサとを有する基準電圧発生装置の基準電圧
発生方法において、基準電圧発生装置の通常動作時に 間欠動作手段により前
記オペアンプのイネーブル端子に間欠的に前記オペアン
プを動作させる駆動電圧を与える間欠動作ステップを有
することを特徴とする基準電圧発生方法。 - 【請求項８】 イネーブル端子をもつオペアンプと、 該オペアンプに与えるフィードバック電圧を決定するた
めの２つの抵抗と、 前記フィードバック電圧の経路を遮断するかどうかを決
めるトランジスタと、 前記オペアンプの出力電圧である基準電圧の安定化のた
めのコンデンサとを有する基準電圧発生装置の基準電圧
発生方法において、基準電圧発生装置の通常動作時に オシレータにより前記
オペアンプのイネーブル端子に間欠的に前記オペアンプ
を動作させる駆動電圧を与える間欠動作ステップを有す
ることを特徴とする基準電圧発生方法。 - 【請求項９】 イネーブル端子をもつオペアンプと、 該オペアンプに与えるフィードバック電圧を決定するた
めの２つの抵抗と、 前記フィードバック電圧の経路を遮断するかどうかを決
める第１のトランジスタと、 前記オペアンプの出力電圧である基準電圧の安定化のた
めのコンデンサと、基準電圧発生装置の通常動作時に 前記オペアンプのイネ
ーブル端子に間欠的に前記オペアンプを動作させる駆動
電圧を与えるオシレータと、を有し、 前記２つの抵抗は直列に接続され、 前記オペアンプの反転入力端子は前記２つの抵抗の接続
点に接続され、 前記オペアンプの非反転入力端子には外部基準電圧が入
力され、 前記オシレータの第１の出力端子は前記イネーブル端子
と前記第１のトランジスタのゲート電極に接続され、 前記第１のトランジスタのドレイン電極とソース電極
は、前記オペアンプの出力端子と前記２つの抵抗の１端
に接続され、 前記コンデンサは前記オペアンプの出力端子とグランド
に接続され、 前記２つの抵抗の別の１端はグランドに接続されている
ことを特徴とする基準電圧発生装置。 - 【請求項１０】 請求項９記載の基準電圧発生装置にお
いて、 入力された信号を反転するインバータと、 第２のトランジスタと、 第３のトランジスタと、をさらに有し、 前記オシレータは第２の出力端子をさらに有し、 前記オシレータの第１の出力端子は、さらに前記インバ
ータの入力端子に接続され、 前記インバータの出力端子は、前記第３のトランジスタ
のゲート電極に接続され、 前記第３のトランジスタのドレイン電極とソース電極は
前記２つの抵抗とグランドに接続され、 前記第２のトランジスタのドレイン電極とソース電極は
前記オペアンプの出力端子と前記コンデンサに接続さ
れ、 前記第２のトランジスタのゲート電極は前記オシレータ
の第２の出力端子に接続されていることを特徴とする基
準電圧発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05461599A JP3293584B2 (ja) | 1999-03-02 | 1999-03-02 | 基準電圧発生装置および方法 |
| US09/515,543 US6337598B1 (en) | 1999-03-02 | 2000-02-29 | Reference voltage generating device and generating method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05461599A JP3293584B2 (ja) | 1999-03-02 | 1999-03-02 | 基準電圧発生装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000250647A JP2000250647A (ja) | 2000-09-14 |
| JP3293584B2 true JP3293584B2 (ja) | 2002-06-17 |
Family
ID=12975657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05461599A Expired - Lifetime JP3293584B2 (ja) | 1999-03-02 | 1999-03-02 | 基準電圧発生装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6337598B1 (ja) |
| JP (1) | JP3293584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084201A (ja) * | 2013-09-19 | 2015-04-30 | 株式会社東芝 | 基準電圧発生装置およびスイッチング電源装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10226057B3 (de) * | 2002-06-12 | 2004-02-12 | Infineon Technologies Ag | Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator |
| US6956429B1 (en) * | 2004-02-09 | 2005-10-18 | Fairchild Semiconductor Corporation | Low dropout regulator using gate modulated diode |
| JP5412190B2 (ja) * | 2009-06-29 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| EP2498161B1 (en) * | 2011-03-07 | 2020-02-19 | Dialog Semiconductor GmbH | Power efficient generation of band gap referenced supply rail, voltage and current references, and method for dynamic control. |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868908A (en) * | 1988-10-18 | 1989-09-19 | Ventritex | Power supply down-conversion, regulation and low battery detection system |
| JPH07334256A (ja) | 1994-06-13 | 1995-12-22 | Nippondenso Co Ltd | 電源回路 |
| JPH08154022A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 過電流保護回路付き増幅回路 |
| US5852359A (en) * | 1995-09-29 | 1998-12-22 | Stmicroelectronics, Inc. | Voltage regulator with load pole stabilization |
| DE69514523T2 (de) * | 1995-10-31 | 2000-06-15 | Stmicroelectronics S.R.L., Agrate Brianza | Spannungsvervielfacher mit linearen Regelung |
| JPH09288897A (ja) | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
| JP3080015B2 (ja) * | 1996-11-19 | 2000-08-21 | 日本電気株式会社 | レギュレータ内蔵半導体集積回路 |
-
1999
- 1999-03-02 JP JP05461599A patent/JP3293584B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-29 US US09/515,543 patent/US6337598B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084201A (ja) * | 2013-09-19 | 2015-04-30 | 株式会社東芝 | 基準電圧発生装置およびスイッチング電源装置 |
| US9256241B2 (en) | 2013-09-19 | 2016-02-09 | Kabushiki Kaisha Toshiba | Reference voltage generating apparatus and switching power apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US6337598B1 (en) | 2002-01-08 |
| JP2000250647A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120795B2 (ja) | 内部電圧発生回路 | |
| JP5056765B2 (ja) | 半導体集積回路装置及び電源電圧制御方式 | |
| JPH09153777A (ja) | 半導体装置および比較回路 | |
| US7068114B2 (en) | Constant current circuit used for ring oscillator and charge pump circuit | |
| US20060244490A1 (en) | Method and circuit for controlling a refresh of a semiconductor memory device | |
| KR0127318B1 (ko) | 백바이어스전압 발생기 | |
| JP4510054B2 (ja) | 超低電力ｒｃ発振器 | |
| US7605639B2 (en) | Internal voltage generator of semiconductor memory device | |
| JP3293584B2 (ja) | 基準電圧発生装置および方法 | |
| JP3938410B2 (ja) | 半導体集積回路 | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
| JP2008203098A (ja) | タイマー回路 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP2002319283A (ja) | 高電圧感知器 | |
| US20020181310A1 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
| KR200252133Y1 (ko) | 초기 전압 보상형 Ｖｐｐ발생회로 | |
| KR100300056B1 (ko) | 백바이어스전압발생기 | |
| JP3890614B2 (ja) | 昇圧電圧供給回路 | |
| JP2005092401A (ja) | 電源回路 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| JP4422287B2 (ja) | 電位制御回路 | |
| JP3303761B2 (ja) | 昇圧回路 | |
| JP3955736B2 (ja) | 基準電圧発生回路 | |
| JPH11306778A (ja) | 電圧調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |