JP5401444B2 - 異なる種類の集積回路メモリ素子を有する階層メモリモジュールを含むシステム - Google Patents

異なる種類の集積回路メモリ素子を有する階層メモリモジュールを含むシステム Download PDF

Info

Publication number
JP5401444B2
JP5401444B2 JP2010501086A JP2010501086A JP5401444B2 JP 5401444 B2 JP5401444 B2 JP 5401444B2 JP 2010501086 A JP2010501086 A JP 2010501086A JP 2010501086 A JP2010501086 A JP 2010501086A JP 5401444 B2 JP5401444 B2 JP 5401444B2
Authority
JP
Japan
Prior art keywords
memory
memory module
data
circuit
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010501086A
Other languages
English (en)
Other versions
JP2010524059A (ja
JP2010524059A5 (ja
Inventor
ハンペル，クレイグ
ホロウィッツ，マーク
Original Assignee
ラムバス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラムバス・インコーポレーテッド filed Critical ラムバス・インコーポレーテッド
Publication of JP2010524059A publication Critical patent/JP2010524059A/ja
Publication of JP2010524059A5 publication Critical patent/JP2010524059A5/ja
Application granted granted Critical
Publication of JP5401444B2 publication Critical patent/JP5401444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0851—Cache with interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/304—In main memory subsystem
    • G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Description

分野
本明細書における開示は、一般的には集積回路素子および／またはこのような素子の高速信号伝送に関する。
関連技術の背景
各種メモリ技術およびそのような各種メモリ技術を実施するメモリシステムの性能、耐久性、密度、コスト、および消費電力には著しい違いがある。特定のメモリ技術が比較的短い待ち時間または読み出しアクセス時間を有し得るのに対して、同じメモリ技術は、用途によっては適さないことがあり得る比較的長い書き込み時間を有し得る。特定のメモリ技術は、特定のメモリロケーションへの比較的少数の書き込み動作に制限され得る。限られた書き込み動作量を超えた後では、情報を確実にメモリロケーションに記憶し、メモリロケーションから検索することができない可能性がある。あるメモリ技術は、他のメモリ技術のおよそ４〜１０倍の密度であり得、または他のメモリ技術よりもはるかに小さな表面面積／容積を占有し得る。あるメモリ技術は、他のメモリ技術のおよそ半分のコストである。異なるメモリ技術でのメモリアクセス動作中、異なる電力消費率に繋がる様々な電圧または電流が使用され得る。したがって、あるメモリ技術は、他よりも大きな電力を消費する。
実施形態は、限定ではなく例として示される。添付図面中の図では、同様の参照番号は同様の要素を指す。
図面の簡単な説明
メモリモジュールの配置および素子の種類に基づいて論理階層および物理階層に編成された階層メモリシステムを示す。 階層回路を有する集積回路バッファ素子を示す。 図２Ａと同様の集積回路バッファ素子を示す。 異なる階層のモジュール間での相対データマッピングを示す。 異なる階層のモジュール間での相対アドレスマッピングを示す。 階層回路を有するコントローラを示す。 メモリモジュール階層を有するメモリシステムの動作方法を示すフローチャートである。 メモリモジュール階層を有するメモリシステムの動作方法を示すフローチャートである。 メモリモジュール階層を有するメモリシステムの動作方法を示すフローチャートである。 メモリモジュール階層を有するメモリシステムの動作方法を示すフローチャートである。
詳細な説明
メモリシステムは、他の実施形態もあるがこの実施形態では、コントローラと、異なる種類の集積回路メモリ素子を有するメモリモジュール階層とを含む。階層（メモリモジュールの）は、特定の種類の集積回路メモリ素子を有する１つまたは複数のメモリモジュールを含む。メモリモジュール階層は、単一の種類の集積回路メモリ素子を有するメモリモジュールを有するシステムと比較して、全体的なシステム性能を増大させることができる。第１の階層内の第１の種類の集積回路メモリ素子を使用することにより、全体的なシステム読み出し待ち時間を低減させ、書き込みデータの耐久性を増大させることができ、その一方で、より少ないコストおよびより低い消費電力を有する第２の種類の集積回路メモリを使用することにより、全体的なコストおよび消費電力は低減する。例えば、第１の階層は、コントローラおよび第２の階層の読み出し／書き込みキャッシュとして機能することができるように、少なくとも１つの揮発性メモリ素子が第１の階層に配置され、少なくとも１つの不揮発性メモリ素子が第２の階層に配置される。
実施形態では、階層はデイジーチェーン様式で結合される。第１の信号パスが、コントローラを、揮発性集積回路メモリ素子を有する第１のメモリモジュールに結合する。第２の信号パスが、第１のメモリモジュールを、不揮発性メモリ素子を有する第２のメモリモジュールに結合する。制御情報および揮発性メモリ素子に記憶されるべき書き込みデータは、コントローラによって第１の信号パスで転送される。制御情報および不揮発性メモリ素子への書き込みデータは、コントローラから第１の信号パスで転送され、次いで、第１のメモリモジュールによって第２の信号パスで転送される。同様に、揮発性メモリ素子および不揮発性メモリ素子に記憶された読み出しデータは、コントローラによって第１の信号パスからアクセスされ、そして、第１のメモリモジュールによって第２の信号パスからアクセスされる。制御情報、読み出しデータ、および書き込みデータは、第１のメモリモジュールに配置された集積回路バッファ素子によって第１の信号パスと第２の信号パスとの間で転送することができる。
メモリモジュール階層を有するメモリシステムの動作方法は、他の実施形態もあるがこの実施形態では、第２の階層に記憶された書き込みデータブロックを第１の階層にバッファ／キャッシュすることを含む。次いで、書き込みデータブロックは、制御信号に応答して、第１の階層内にキャッシュされた書き込みデータブロックを第２の階層に転送することにより、第２の階層にリライト（またはリフレッシュ／再記憶）することができる。コントローラが第１の階層に記憶されたデータ（読み出しデータまたは書き込みデータ）にアクセスしている間、第２の階層からの読み出しデータをブロックで第１の階層に転送することができる。書き込みデータは、階層内の異なるメモリロケーションにリマッピングして分散させ、書き込み耐久性を最低限に抑えることができる。書き込みデータブロックが第１の階層から転送され、第２の階層に記憶されている間、第２の階層に記憶されるべき書き込みデータを第１の階層に記憶し、コントローラによって読み出すことができる。欠陥メモリロケーションが検出された場合、第２の階層に記憶されるべき書き込みデータを第１の階層内でリマッピングし記憶するか、または第１の階層内の異なるメモリロケーションにリマッピングし記憶することができる。
図１は、メモリコントローラ１１０と、第１のメモリモジュール１１８の形態のメモリ素子の第１のセットと、第２のメモリモジュール１２０の形態のメモリ素子の第２のセットとを利用する完全バッファ型メモリシステム１００の一実施形態を示す。ポイントツーポイントシリアルリンク１４０ａ、１４０ｂ、および１５０ａ、１５０ｂの形態の上流信号パスおよび下流信号パスのそれぞれは、コントローラをメモリモジュールにデイジーチェーン構成で結合する。クロックソース１３０は、システムクロック信号をコントローラおよびメモリモジュールに配布する。
一実施形態では、メモリコントローラ１１０は、完全バッファ型デュアルインラインメモリモジュール（ＦＢＤＩＭＭ）信号伝送プロトコルに従って、シリアル化された制御信号、アドレス信号および書き込みデータ信号を送信し、シリアル化された読み出しデータ信号を受信するという点で、ＦＢＤＩＭＭとの併用に利用されるものと同様であり得る。一般に、これは、多重化された制御信号、アドレス信号、および書き込みデータ信号をコントローラから第１のメモリモジュールに下流シリアルリンク１４０ａに沿って駆動するシリアルリンク送信器の形態の送信回路を含む。コントローラ上の受信器回路は、上流シリアルリンク１５０ａとインタフェースして、シリアル化された読み出しデータを第１のモジュール１１８から受信する。コントローラは階層回路１８０を利用して、より完全に以下に開示するように、階層アクティビティを管理することができる。
引き続き図１を参照すると、第１のメモリモジュール１１８は、集積回路（ＩＣ）の形態のバッファ素子１２５と、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ＩＣの形態の複数の揮発性メモリ素子１０３ａ〜１０３ｈとを含む。バッファＩＣは、コントローラ１１０および第２のメモリモジュール１２０と通信するための上流ポートおよび下流ポートの各ペアを含む。一実施形態では、バッファＩＣは、コントローラ階層回路１８０を補うか、またはコントローラ階層回路１８０と置換され得る階層回路１９０を含む。バッファＩＣは、制御／アドレスバスおよびデータバス（明確にするために、単一のバスとして示される）のそれぞれを介してＤＲＡＭ素子と通信する。ＤＲＡＭ素子は、ＸＤＲ（ｎ）型またはＤＤＲ（ｎ）型であってよく、一般に、非常に高速な読み書き時間および高密度を特徴とし得る。
図１をさらに参照すると、第２のメモリモジュール１２０は第１のメモリモジュール１１８と同様であり、バッファＩＣ１２６および複数のメモリ素子１０４ａ〜１０４ｈを有する。しかし、第２のモジュールのメモリ素子は、フラッシュメモリ等の不揮発性の種類のものである。フラッシュ素子は、低コスト、低電力、高密度を特徴とし、ＤＲＡＭと同様の速度でデータを読み出すことが可能である。しかし、フラッシュ素子への書き込み動作には、通常、完了までに数ミリ秒かかることが多い消去時間が含まれる。さらに、フラッシュ素子は、同じ記憶ブロックへのデータ書き込みの点で限られた耐久性を有する。これに対処するために、バッファＩＣは、より完全に以下に説明するように、不揮発性素子への書き込み動作を最適化する回路を含む。
一実施形態では、第１および第２のモジュール１１８および１２０は、上流シリアルリンク１４０および下流シリアルリンク１５０を介して、ポイントツーポイントデイジーチェーン様式で各バッファＩＣを介して相互接続される。このようにして、コントローラ１１０および第２のモジュール１２０が関わる任意のトランザクションでは、データは必然的に、第１のモジュール１１８を通って流れる。不揮発性素子セットよりも揮発性メモリ素子セットをコントローラの近くに位置決めすることにより、第１レベル階層および第２レベル階層のそれぞれを１０１および１０２において定義することができる。
上述した階層構造は、多くの方法で拡張可能である。例えば、１つまたは複数の揮発性メモリモジュールを第１レベル階層に編成し、第２レベルメモリ階層を確立する１つまたは複数の不揮発性モジュールの上流（コントローラのより近く）に位置決めすることができる。
各モジュールの位置および素子の種類によって定義される階層に従ってのシステムの動作をサポートするために、揮発性メモリモジュールおよび不揮発性メモリモジュールのバッファＩＣ１２５および１２６は、より完全に以下に説明するように、トランザクションを調整するに当たってメモリコントローラ１１０を支援するロジックを含む。
図２Ａは、一実施形態におけるＨＲＣＨ回路１９０を有するＩＣバッファ素子２００ａを示す。ＩＣバッファ素子２００ａは、図１に示されるＩＣバッファ素子１２６に対応し、１つまたは複数の不揮発性メモリモジュール１２０によって利用される。代替の実施形態では、ＨＲＣＨ回路１９０のうちの１つまたは複数の回路は、コントローラ１１０内に配置されてもよく、またはコントローラ１１０とＩＣバッファ素子１２６との間に分散してもよい。ＩＣバッファ素子２００ａは、メモリモジュール上に配置してもよく、ＩＣメモリ素子もしくはダイと共に共通のパッケージ内に収容されてもよく、またはパーソナルコンピュータもしくはサーバのマザーボード、例えば、メインメモリに配置されてもよい。ＩＣバッファ素子２００ａは、埋め込みメモリサブシステム、例えば、コンピュータグラフィックスカード、ビデオゲームコンソール、またはプリンタ等で見出される埋め込みメモリサブシステム内で使用されてもよい。
引き続き図２Ａを参照すると、制御情報、書き込みデータ、および読み出しデータを信号パス２０１から受信し、制御情報、書き込みデータ、および読み出しデータを、不揮発性集積回路メモリ素子（第２レベル階層に関連する）または揮発性集積回路メモリ素子（第１レベル階層に関連する）への信号パス２０２に出力するインタフェース２１０が示される。一実施形態では、信号パス２０１は、図１に示される信号パス１４０ａ、１４０ｂに対応し、その一方で、信号パス２０２は信号パス１５０ａ、１５０ｂに対応する。一実施形態では、ＩＣバッファ素子２００ａに結合された集積回路メモリ素子を対象とした制御情報、書き込みデータ、および読み出しデータの多重化された組み合わせが、インタフェース２１０を介して受信され、インタフェース２１０は、例えば、制御情報を抽出することができる。例えば、メモリコマンドおよびアドレス情報を復号化し、信号パス２１０上の多重化情報から分離し、インタフェース２１０から要求・アドレス回路２４０に提供することができる。書き込みデータは、インタフェース２１０によってインタフェース２２０ａ、２２０ｂに提供することができ、集積回路メモリ素子からの読み出しデータを１つまたは複数のインタフェース２２０ａ、２２０ｂにおいて受信し、マルチプレクサ２３０ａ、２３０ｂを介してインタフェース２１０に提供することができる。
インタフェース２２０ａ、２２０ｂは別個のインタフェースとして示されるが、組み合わせられてもよい。インタフェース２２０ａ、２２０ｂは、不揮発性メモリ素子に送信中であるか、または不揮発性メモリから受信中のデータを記憶するために使用されるトランザクションキュー２２１ａ、２２１ｂを含む。バッファ２００ａが不揮発性メモリ素子に適用された場合、トランザクションキューは、トランザクションを記憶し、データを単一または制限された数のメモリ素子に宛てる。このデータ編成では、すべての素子ではなく少数のみのメモリ素子に書き込むことによってトランザクションが行われるため、トランザクションによって実行される書き込み動作の数が低減する。メモリ素子に送信中およびメモリ素子から送信中のデータは、インタフェース２１０内のトランザクションキュー２２３ａに転送されてから、上流シリアルインタフェースおよび下流シリアルインタフェースに送信される。同様に、信号パス２０１からシリアルに受信されたトランザクションは、トランザクションキュー２２３ａに記憶され、次いで、インタフェース２２０ａ、２２０ｂ内のトランザクションキュー２２１ａ、２２１ｂに転送されてから、メモリ素子に送信される。この編成では、上流リンクおよび下流リンクに接続されたシリアルインタフェース２１０上の単一のトランザクションが、信号パス１２１および１２２に接続された不揮発性メモリ素子のうちの１つのみまたは２つのみにマッピングされる。
一実施形態では、クロック信号および他の情報が、信号パス２０１上で、またはシリアルバス等の他のパスによって受信される。一実施形態では、インタフェース２１０は、信号を信号パス２０２に出力し、信号パス２０１上で受信するために、送信回路または送信器と、受信器回路または受信器（またはまとめて送受信器と呼ばれる）を含む。同様に、インタフェース２２０ａおよび２２０ｂは、それぞれ信号パス１２１および１２２を介して制御情報、読み出しデータ、および書き込みデータを集積回路メモリ素子に送信し、集積回路メモリ素子から受信する。一実施形態では、インタフェース２２０ａ、２２０ｂは、信号パス１２１および１２２に信号を出力し、信号パス１２１および１２２に信号を受信する送信器および受信器を含む。実施形態では、インタフェース２１０、２２０ａ、および２２０ｂ内の送信器および受信器は、単独または組み合わせで、信号パス１２１および１２２内の特定の信号線専用であるか、または共用される。
一実施形態では、インタフェース２２０ａ、２２０ｂ内の送信器および受信器は、同期ＮＡＮＤ型（Synch Nand）フラッシュまたはＮＯＲ型フラッシュ書き込み／読み出し／消去／制御信号等の標準揮発性メモリ素子信号伝送特性（またはプロトコル）を有する信号を送受信する。
一実施形態では、インタフェース２２０ａ、２２０ｂは、制御情報を単方向信号パスで転送する送信器を含む一方で、書き込みデータおよび読出しデータを双方向信号パスで転送する、書き込みデータおよび読み出しデータ用の送信器および受信器を含む。一実施形態では、インタフェース２２０ａ、２２０ｂ、および２１０内の送信器は、単独または組み合わせで、信号パス１２１、１２２、および４０１上に各信号を出力する出力ドライバ回路である。出力ドライバ回路は、プルアップ型、プルダウン型、および／またはプッシュプル型の出力ドライバ回路であってよい。
一実施形態によれば、マルチプレクサ２３０ａおよび２３０ｂは、インタフェース２１０とインタフェース２２０ａおよび２２０ｂとの間で帯域幅集約動作を実行すると共に、データを適切な発信元（すなわち、信号パスのターゲットサブセット、内部データキャッシュ−キャッシュ回路２９２）から適切な宛先にルーティングする。一実施形態では、帯域幅集約は、複数の信号パス実施形態内の各信号パスの（より小さな）帯域幅を結合して、より小さな信号パスグループで利用される（より高い）全体帯域幅に合わせることを含む。帯域幅集約は、通常、複数の信号パスとより小さな信号パスグループとの間でスループットの多重化および多重分離を利用する。一実施形態では、ＩＣバッファ素子２００ａは、インタフェース２１０の帯域幅と合ったインタフェース２２０ａおよび２２０ｂの結合帯域幅を利用する。
図２Ａをさらに参照すると、一実施形態では、ＨＲＣＨ回路１９０は、制御回路２９０、マッピング回路２９１、キャッシュ（または記憶）回路２９２、耐久性回路２９３（１つまたは複数の記憶された書き込み閾値２９３ａを含む）、および欠陥回路２９４（１つまたは複数の記憶された欠陥メモリアドレスを含む）を単独または組み合わせで含む。ＩＣバッファ２００ａ内に示された回路は、図４に示すように結合され得る。ＨＲＣＨ回路１９０の１つまたは複数の回路構成要素も、各種実施形態では、ＨＲＣＨ回路１９０内ではなく、コントローラ１１０内、特にＨＲＣＨ回路１８０内に配置され得る。
制御回路２９０は、ＨＲＣＨ回路１９０内の回路への制御信号の提供およびそのような回路からの制御信号の受信を担当する。一実施形態では、制御回路２９０は、インタフェース２１０から信号パス２０１を介して制御信号および／または値を受信することができる。制御情報は、コントローラ１１０、プログラマブル回路（ＳＰＤ素子等）、および／または別のメモリモジュールからのコマンドの形態で提供され得る。一実施形態では、制御回路２９０は、プロセッサ、コントローラユニット、および／または制御ロジックである。制御回路２９０は、図４に示される信号パス４０５と同様に、信号パスによってＨＲＣＨ内の他の回路に結合される。読み出しデータ、書き込みデータ、およびアドレス、ならびに制御信号は、信号パスを使用して回路間で転送され得る。一実施形態では、制御回路２９０は、ＩＣバッファ素子２００ａも操作し、圧縮／圧縮解除エンジンを含み得る。
マッピング回路２９１は、書き込み／読み出しデータに関連するアドレスまたはメモリロケーションのリマッピングまたは再割り当てを担当する。マッピング回路２９１は、制御回路２９０（および／または耐久性回路２９３および欠陥回路２９４）からの制御信号に応答して、アドレスおよびデータを図３Ａおよび図３Ｂに示されるようにリマッピングする。一実施形態では、マッピング回路２９１は、アドレス変換回路を含み得る。マッピング回路２９１は、キャッシュ回路２９２内の関連する読み出し／書き込みデータと共に記憶されたアドレスをリマッピングし得る。マッピング回路２９１は、データをインタフェース２１０からインタフェース２２０内の適切なトランザクションキューに宛て、インタフェース２１０から受信したアドレスを選択された適切な素子およびメモリアドレスに変換し、変換されたものはインタフェース２２０ａ、２２０ｂに送信される。一般に、必要とされる書き込み動作の数を低減するために、揮発性メモリシステム内で、インタフェース２１０からの単一のトランザクションは１つまたは少数のメモリ素子に宛てられ、インタフェース２１０上の連続したアドレスが、単一のメモリ素子内の連続したロケーションに宛てられる。
キャッシュ回路２９２は、コントローラまたは別のメモリモジュールからの読み出し／書き込みデータを記憶するために使用される。一実施形態では、読み出し／書き込みデータは、システム１００内のメモリロケーションへの関連するアドレスと共に記憶される。読み出し／書き込みデータは、６４Ｋバイト、１２８Ｋバイト、２５６Ｋバイト、および／または５１２Ｋバイトのブロック等の連続したワードまたはバイトのグループで記憶し集めることができる。この場合、これらブロックをグループとして転送し記憶することができる。例えば、２５６Ｋバイトの書き込みデータブロック（信号パス１４０ａおよび１４０ｂを介してコントローラ１１０から受信した）をバッファ素子１２５ｂのキャッシュ回路２９２に記憶し、信号パス１４０ｃを介して、書き込みデータが記憶されている（または一実施形態では、前回の書き込み後に再記憶された）メモリモジュール１２０ｃに転送することができる。別の実施形態では、特定のメモリモジュールに関連付けられた集積回路メモリ素子が、キャッシュ回路２９２に代えて、データブロックの記憶に使用される。
耐久性回路２９３は、システム１００内の特定のメモリロケーション（または複数のメモリロケーション）において行われた書き込み動作の数に基づいて、書き込み／読み取りデータをリマッピングすべきか否かを決定することを担当する。一実施形態では、耐久性回路２９３は、書き込み閾値を記憶し、または特定のメモリロケーションへのさらなる書き込みまたは記憶の確実性がなくなる危険性が生じる以前に、特定のメモリロケーションへの書き込み回数を制限する１つまたは複数のレジスタ等の記憶回路を含む。一実施形態では、耐久性回路２９３は、特定のメモリロケーションへの書き込み回数をカウントするカウンタと、カウント値を記憶されている書き込み閾値と比較する比較回路とも含む。次いで、比較回路は、比較に応答して、特定のメモリロケーションに書き込むべきではないことを示す制御信号を制御回路２９０に出力し得る。次いで、マッピング回路２９１は、新しいアドレスを、１つまたは複数のメモリモジュールに記憶されるべき書き込み／読み出しデータに割り当てることができる。耐久性回路２９３は、特定のメモリロケーションに他のメモリロケーションほどはまだ書き込まれていないことを示す制御信号も生成し得、したがって、マッピング回路２９１は、不揮発性集積回路メモリ素子に記憶された書き込み／読み出しデータの分散を可能にする。
欠陥回路２９４は、１つまたは複数のメモリロケーションが欠陥を有するか否か、または情報を正確に記憶し出力していないかどうか決定することを担当する。一実施形態では、欠陥回路２９４は、制御回路２９０からの制御信号に応答して、別のメモリモジュール内の１つまたは複数のメモリロケーションに書き込まれる複数のテスト値２９４ａを記憶する。次いで、比較回路により、他のメモリモジュールに記憶されたテスト値が再びＩＣバッファ素子２００ａに読み出され、記憶された複数のテスト値２９４ａと比較される。比較回路は、比較に応答して、メモリロケーションが欠陥を有することを示す信号を出力する。次いで、書き込み／読み出しデータのさらなるリマッピングが、識別された欠陥メモリロケーションを含まないように、制御信号をマッピング回路２９１に出力することができる。一実施形態では、欠陥回路２９４は、制御回路２９０および／またはマッピング回路２９１によってアクセスされ得る欠陥メモリロケーションのアドレスを記憶する。一実施形態では、複数のテスト値２９４ａは、コントローラ１１０によって提供される疑似乱数生成器により、テストパターンとして生成されるか、または別のメモリモジュールの内容を読み取ることによって得られる。
代替の実施形態では、欠陥回路２９４は、メモリロケーションからの電流／電圧を感知し、電流／電圧を表す記憶されている値と比較して、メモリロケーションが欠陥を有するか否かを決定する感知回路を含む。
各種実施形態では、ＨＲＣＨ回路１９０を含むＩＣバッファ素子２００ａは、異なる動作モードで動作する。第１の動作モードでは、ＩＣバッファ素子２００ａは、別のメモリモジュールおよび／またはコントローラによってアクセスされるべき読み出し／書き込みデータを記憶する。第２の動作モードでは、ＩＣバッファ素子２００ａは、別のメモリモジュール内のアドレスを読み出し／書き込みデータに割り当て、データおよびアドレスを別のメモリモジュールに転送し、次いで、別のメモリモジュールは読み出し／書き込みデータを記憶する。
クロック回路２７０は、外部クロックを基準にして内部クロック信号の位相または遅延を調整するための１つまたは複数のクロックアラインメント回路を含む。クロックアラインメント回路は、クロックソース１３０等の既存のクロック発生器からの外部クロックを利用してもよく、または内部クロックを提供し、所定の時間関係を有する内部同期クロック信号を生成する内部クロック発生器を利用してもよい。一実施形態では、クロック回路２７０は、位相ロックループ回路または遅延ロックループ回路を含む。一実施形態では、クロックアラインメント回路は、転送または受信された制御情報、読み取りデータ、および／または書き込みデータに対して時間関係を有する内部クロック信号を提供する。
実施形態では、インタフェース２２０ａ、２２０ｂ（ならびにインタフェース２１０）内の送信器は、符号化クロック情報を含む差分信号を送信し、受信器は、符号化クロック情報を含む差分信号を受信する。一実施形態では、クロック回路２７０は、受信器によって受信されたデータに符号化されたクロック情報を抽出する。さらに、クロック情報は、送信器によって送信されるデータにも符号化される。例えば、クロック情報は、所与のデータビット数中に発生する信号遷移数が最小になることを保証することにより、データ信号に符号化してもよい。
シリアルインタフェース２７４は、シリアル情報をコントローラ１１０、別のＩＣバッファ素子、または実施形態での他の構成回路から受信し／に送信するインタフェースである。シリアル情報は、ＩＣバッファ素子２００ａまたはメモリモジュールの初期化値／信号を含むことができる。一実施形態では、シリアルインタフェース２７４は、コントローラ１１０によって使用されて、１つまたは複数の書き込み閾値２９３ａおよび／またはテスト値２９４ａ等の値をＨＲＣＨ回路１９０に記憶し、かつ／またはＨＲＣＨ回路１９０内の値を読み出す。
図２Ｂは、図２Ａに示されるバッファＩＣ２００ａと同様であるが、揮発性メモリモジュール１１８（図１）と併用されるバッファＩＣ２００ｂを示す。２つのバッファＩＣ内の回路の大半は同様であり、簡潔にするために、再び説明しない。しかし、耐久性回路２９３ａおよび欠陥回路２９４ａ（図２Ａ）の省略等の回路に対する特定の変更が利用され得る。さらに、トランザクションキューおよびマッピング回路は、不揮発性モジュールバッファＩＣ２００ａによって利用されるデータマッピングと異なるようにデータマッピングを処理する。
マッピング回路２９１は、一般に、データをインタフェース２２０に宛てると共に、インタフェース２２０からデータをすべての素子に並列に宛てるように構成され、同様のアドレスが、素子のうちのすべてまたは大半に同時に送信され、多くのデイス（deice）が単一のトランザクションによって選択される。
インタフェース２２０ａ、２２０ｂは別個のインタフェースとして示されるが、組み合わせてもよい。インタフェース２２０ａ、２２０ｂは、揮発性メモリ素子に送信中または揮発性メモリ素子から受信中のデータの記憶に使用されるトランザクションキュー２２２ａ、２２２ｂを含む。バッファ２００ｂがＤＲＡＭのような揮発性メモリ素子に適用される場合、トランザクションキューは、多くの素子に宛てられ、多くの素子に分散してトランザクションを記憶する。この場合、素子の結合帯域幅は並列にアクセスされて、トランザクションの帯域幅が最大化される。メモリ素子に送信中のデータおよびメモリ素子から送信中のデータは、インタフェース２１０内のトランザクションキュー２２３ｂに転送されてから、上流シリアルインタフェースおよび下流シリアルインタフェースに送信される。同様に、信号パス２０１からシリアルに受信されたトランザクションは、トランザクションキュー２２３ｂに記憶され、次いで、２２２ａ、２２２ｂにおけるトランザクションキューに転送されてから、メモリ素子に送信される。この編成では、インタフェース２１０内の上流リンクまたは下流リンク上の単一のトランザクションは、メモリから読み出されるとき、または書き込まれるときに、複数のメモリ素子にアクセスする。
上述したように、フラッシュメモリ素子およびＤＲＡＭメモリ素子は、多くの異なる特性を有する。さらなる違いには、データ書き込み動作が素子内でどのように実行されるかが含まれる。
図３Ａは、ＤＲＡＭベースのＦＢＤＩＭＭモジュール３１８とフラッシュベースのＦＢＤＩＭＭモジュール３２０との間の相対データマッピングの一例を示す。ＤＲＡＭベースのＦＢＤＩＭＭメモリモジュール内では、モジュール上のＤＲＡＭ素子３０３ａ〜３０３ｈがデータバス幅を定義する。そして、この幅は、各クロックエッジにおいてすべてのＤＲＡＭに同時に書き込むことが可能なビット数を示す。同時書き込みのそれぞれは、図３Ａの揮発性素子３０３ａ〜３０３ｈ内の影付きエリアによって象徴的に示されるように、各ＤＲＡＭ内の同じアドレスにおいて実行される。したがって、各クロックサイクル中に、データの部分が各ＤＲＡＭに書き込まれる。バッファＩＣ３２５は、シリアル化解除回路（図示せず）を提供して、上流シリアルリンク３４０ａまたは下流シリアルリンク３５０ｂから受信されたシリアルストリームを並列データストリームに変換し、並列データパス３２８ａ〜３２８ｈに沿って個々のＤＲＡＭ素子に送信する。
並列同時書き込み方式は、ＤＲＡＭベースのメモリモジュールではうまく機能する一方で、種々の理由により、フラッシュベースのモジュール用のこのような方法は非現実的である。フラッシュ素子は、多くの場合、ブロックと呼ばれるメモリ単位で消去および再プログラムを行う。さらに、データをフラッシュ素子に記憶または書き込むには、ブロックを空にするか、または消去しなければならない。その結果、大半の場合、消去動作が書き込み動作の前に行われる。さらに、上述したように、フラッシュ素子は、通常、制限された書き込み耐久性を有する。
図３Ａをさらに参照すると、フラッシュベースのＦＢＤＩＭＭモジュール３２０は、最小数の素子を利用して、１つまたは複数の指定ブロック３６０（影付きブロックとして示される）内にデータを記憶するように、下流シリアルリンク３４０ｂから受信したシリアルデータをリマッピングするバッファＩＣ３２６を含む。これにより、書き込み動作がブロック当たりの利用可能ストレージ利用率を最大化し、すべての素子の耐久性に影響する書き込み動作の数を最小化することが保証される。このマッピングは、２つのモジュール間で上流パスに沿って逆方向にも作用することができる。このような状況では、所与のブロックからのデータは、示されるマッピングと同様に、複数のＤＲＡＭにリマッピングされる。
図３Ｂは、第１の階層アドレス空間３６３と第２の階層アドレス空間３６４との間でのアドレスマッピング３６２を示す。一実施形態では、第１のアドレス空間３６３は、階層１０１（揮発性集積回路メモリ素子を有する）内のアドレス空間（またはアドレス指定可能なメモリロケーションの量）に対応し、階層アドレス空間３６４は、階層１０２（不揮発性ＩＣを有する）内のアドレス空間に対応する。階層アドレス空間３６３は、少なくとも、アドレス指定可能なメモリロケーション３６６ａ〜３６６ｎを含み、階層アドレス空間３６４は、少なくとも、アドレス指定可能なメモリロケーション３６８ａ〜３６８ｔを含む。一実施形態では、階層アドレス空間３６４は、階層アドレス空間３６３よりもかなり大きい。本明細書において説明したように、回路および／または実行可能命令は、データを階層アドレス空間３６３または階層アドレス空間３６４にマッピングまたは割り当てる。一実施形態では、関連するデータは、一時には、階層アドレス空間３６３または３６４のうちの一方内のアドレスが割り当てられ、次いで、前に割り当てられていた階層アドレス空間内の異なるメモリロケーションまたは異なる階層アドレス空間内の異なるメモリロケーションにおける異なるアドレスがリマッピングまたは割り当てられた読み出しデータおよび／または書き込みデータであり得る。一実施形態では、図３Ｂに示されたメモリロケーションは、連続したメモリロケーションのブロックまたはグループに対応する。
例えば、メモリロケーション３６４ａに記憶された、または記憶されるべきデータには、メモリロケーション３６３ｂへのアドレスがマッピングまたは割り当てられ、メモリロケーション３６３ｂに記憶される。同様に、メモリロケーション３６３ｎに記憶された、または記憶されるべきデータには、メモリロケーション３６４ｔへのアドレスがマッピングされ、メモリロケーション３６４ｔに記憶される。
メモリロケーション３６４ｅが割り当てられたデータに、メモリロケーション３６４ｓを再割り当てし、階層アドレス空間３６４内のメモリロケーション３６４ｓに記憶してもよい。階層アドレス空間３６４内のデータの再割り当ておよび記憶は、所定数の書き込み動作が特定のメモリロケーションにおいて発生した場合、かつ／または特定のメモリロケーションが欠陥を有するか、または信頼性が低いと判断された場合に行うことができる。
図４は、ＨＲＣＨ回路１８０を有する、図１に示されるコントローラ１１０を示す。ＨＲＣＨ回路１８０は、図２Ａおよび図２Ｂに示されるＨＲＣＨ回路１９０と同様に動作する。コントローラ１１０は、信号パス１４０ａ上で制御情報および読み出し／書き込みデータを転送する、インタフェース３１０と同様のインタフェース４０１も含む。コントローラ１１０は、制御データおよび読み出し／書き込みデータの同期および転送に使用される、クロック回路３７０と同様のクロック回路４０３も含む。シリアルインタフェース４０２は、ＩＣバッファ素子１２５ａ、１２５ｂ、１２６ａ、および１２６ｂ内のシリアルインタフェース３７４と共に使用されて、コントローラ１１０とＩＣバッファ素子１２５ａ、１２５ｂ、１２６ａ、および１２６ｂとの間にシリアル情報を提供する。
一実施形態では、コントローラ１１０またはＩＣバッファ素子３００の制御回路３９０は、システム１００内の階層の数および種類を示す情報をＳＰＤ素子等の記憶回路から読み出す。次いで、制御回路３９０は、ＳＰＤ素子から読み出された情報に応答して、適切な制御信号を生成することができる。
動作に際して、上述したシステムは、モジュールの位置（例えば、上流か下流か）および素子の種類（例えば、揮発性か不揮発性か）に基づいて階層を確立することができる。上流パスおよび下流パスを含むＦＢＤＩＭＭのようなインフラストラクチャに結合された場合、このような構造は、準拠違反の問題を回避しながら、揮発性メモリおよび不揮発性メモリの恩恵を利用する。
図５Ａ〜図５Ｄは、図１に示されるシステム１００の動作方法５００、５１０、５２０、および５３０を示す。上述したデイジーチェーン接続されたポイントツーポイントリンク構造を利用することにより、後述する方法の多くは、同時に実行される複数の動作を含む。さらに、実施形態では、図５Ａ〜図５Ｄに示される論理ブロックは、単独または組み合わせでのハードウェア（例えば、回路）、ソフトウェア（実行可能な命令）、またはユーザの動作を表す。例えば、他の回路を有する、図１に示されるＨＲＣＨ回路は、単独または組み合わせで、動作を実行することができる。示されていない他の論理ブロックを各種実施形態において含んでもよい。同様に、示されている論理ブロックは、各種実施形態において除外されてもよい。方法５００、５１０、５２０、および５３０について逐次論理ブロックで説明するが、方法の論理ブロックによって表される動作は、非常に素早く完了されるか、または略瞬時に完了され、同時に実行し得る。
図５Ａに示される方法５００は、書き込みデータのバッファリングを含み、５０１において、書き込みデータをメモリコントローラ１１０から１つまたは複数のメモリモジュールの第１の階層１０１に転送することによって開始される。５０２において、書き込みデータは第１の階層内で蓄積もされ、所定数の連続ビット値または書き込みデータブロックに集めることができる。次いで、５０３において、第１の階層内に蓄積された書き込みデータを第１の階層のモジュールから第２の階層１０２の１つまたは複数のメモリモジュールに転送することができる。次いで、５０４において、第１の階層に記憶された書き込みデータを退避させることができる。方法５００では、第１の階層は、第２の階層の書き込みキャッシュとして機能する。第２の階層モジュール内の不揮発性メモリ素子に関連する書き込み待ち時間は約数ミリ秒であり得るため、これは重要である。データが第１の階層から第２の階層に転送されている間に、書き込みデータを第１の階層内にキャッシュすることにより、コントローラは、第２の階層モジュールを待つ必要なく、他の動作を同時に実行することができる。
図５Ｂは、第１の階層１０１が（コントローラ１００に対して）第２の階層１０２の読み出しデータの読み出しキャッシュとして機能する、読み出しデータをキャッシュする方法５１０を示す。方法５１０は、５１１および５１２において、読み出しデータを所定数の連続ビット値または読み出しデータブロックに集め、次いで、読み出しデータを第２の階層から第１の階層に転送することによって開始される。第１の階層は、５１３において、読み出しデータブロックが第２の階層から第１の階層に転送されている間、コントローラと同時に書き込み動作および読み出し動作を同時に実行することができる。本明細書において説明する階層システムによって提供される別の有益な方法は、書き込みデータの併合を含む。場合によっては、いくつかの所望のデータの部分が第２の階層１０２内のモジュールにすでに記憶されている間、別の部分を第１の階層１０１内のモジュールに記憶することができる。第２の階層（不揮発性素子を有する）内のブロックへのいかなる書き込みも、まず、ブロック全体の内容を消去することを含む。したがって、ブロックの元の内容の消失を回避するために、図５Ｃに示される「読み出し−変更−書き込み」の形態の一連のステップを利用することができる。
図５Ｃをさらに参照すると、書き込みデータを併合する方法５２０は、まず、５２１において、所望のデータ「データＡ」をモジュールの第１の階層１０１内の揮発性メモリ素子から読み出すことを含む。データは、揮発性メモリモジュールバッファＩＣ１２５または不揮発性メモリモジュールバッファＩＣ１２６のうちの一方に一時的に記憶することができる。次いで、ステップ５２２に示されるように、不揮発性素子からの所望のデータブロック「ブロックＢ」が、第２の階層１０２内のメモリモジュールから読み出され、データＡを記憶している同じバッファＩＣ内に一時的に記憶される。次いで、ステップ５２３において、データＡおよびブロックＢは、バッファ回路によって一緒に併合される。次いで、５２４において、併合データ「データＡ」および「ブロックＢ」は、単一のデータブロック「ブロックＣ」として再び第２の階層に書き込まれる。
図５Ｄは、５３１において、書き込みデータＡを第１の階層１０１に転送することによって開始される方法５３０を示し、書き込みデータＡは、書き込みデータブロックに記憶またはキャッシュされてから、第２の階層１０２に書き込まれる。５３２において、第１の階層内にキャッシュされた書き込みデータＡのブロックがアクセスされる。次いで、５３３において、キャッシュされた書き込みデータＡのブロックは、第１の階層から第２の階層に転送され、第２の階層に記憶され、その間、第１の階層内のデータＢが、読み出し動作等を通して同時にアクセスされる。図５Ｄは、同時動作を含む方法の一実施形態を示すが、コントローラならびにバッファ素子１１０、１２５、および１２６を相互接続するデイジーチェーン接続された上流ポイントツーポイントリンク１４０ａ〜１４０ｎおよび下流ポイントツーポイントリンク１５０ａ〜１５０ｎにより、同時動作の各種実施形態が可能である。例えば、コントローラ１１０と第１の階層のメモリ素子との間の読み出し動作および／または書き込み動作は、第１レベルのメモリ階層と第２レベルのメモリ階層との間で実行される書き込み動作および／または読み取り動作と同時に実行することができる。
図１に示された実施形態に戻ると、メモリモジュール１２０ａ〜１２０ｄは、信号パス１４０ａ〜１４０ｄに結合するための、ピンおよび／またはボール等の複数の導通接点を有するインタフェース１２３ａ〜１２３ｄを有する基板を含む。一実施形態では、複数の接点、はんだボール、またはピンがインタフェースに含まれ、インタフェースとメモリモジュール基板との間に電気接続を提供する。一実施形態では、インタフェースは、コネクタまたはプリント回路基板等の基板から着脱可能であり得る。一実施形態では、コントローラ１１０、集積回路メモリ素子１０３ａ〜１０３ｐおよび１０４ａ〜１０４ｐ、ならびにＩＣバッファ素子１２５ａ、１２５ｂ、１２６ａ、および１２６ｂは、集積モノリシック回路に別個に収容され、かつ／または複数のパッケージ内で結合される（例えば、単一のパッケージ内のメモリ素子およびバッファ素子）。パッケージは、１つまたは複数の基板上に配置することができる。
一実施形態では、１つまたは複数の信号パス１４０ａ〜１４０ｄは、１つまたは複数の信号線を示すポイントツーポイントリンクであり、各信号線は、２つのみの送受信器接続ポイントを有し、各送受信器接続ポイントは、送信器回路、受信器回路、または送受信器回路に結合される。例えば、ポイントツーポイントリンクは、一端に、またはその近傍に結合された送信器と、他端に、またはその近傍に結合された受信器とを含むことができる。
実施形態では、１つまたは複数の信号パス１４０ａ〜１４０ｄは、異なる種類のバスまたはポイントツーポイントリンク構造を含むことができる。実施形態では、信号パスは、異なる種類の信号伝送およびクロッキング種別構造を有することもできる。異なるリンク構造を有する実施形態は、同時双方向リンク、時間多重化双方向リンク、および複数の単方向リンクを含む。電圧モード信号伝送または電流モード信号伝送は、これらリンク構造またはバス構造の任意のものに利用することができる。一実施形態では、信号パス１４０ａ〜１４０ｄは、ＳＭＢｕｓ等のシリアルデータバスを含む。シリアルデータは、シリアルインタフェース４７４を介してコントローラ１１０を１つまたは複数のＩＣバッファ素子１２５ａ、１２５ｂ、１２６ａ、および１２６ｂに結合することができる。
一実施形態では、１つまたは複数のメモリモジュール１２０ａ〜１２０ｄは、標準ＤＩＭＭフォームファクタを有するデュアルラインメモリモジュール（「ＤＩＭＭ」）である。一実施形態では、メモリモジュールは、「システムインパッケージ」（「ＳＩＰ」）のように、単一の単体パッケージに含むことができる。一種のＳＩＰ実施形態では、メモリモジュールは、互いの上に積み重ねられ、導電性相互接続を介して結合された一続きの集積回路ダイ（すなわち、メモリ素子およびバッファ素子）を含むことができる。はんだボールまたは配線リードは、メモリモジュールをプリント回路ボード基板に固定して取り付けることができるように、コネクタインタフェースとして利用することができる。コネクタインタフェースは、例えば、メモリモジュールがシステムの残りの部分から着脱可能なように、オス型部およびメス型部を含む物理的に分離可能な種類のものであってもよい。別のＳＩＰ実施形態は、二次元構成で共通の基板平面上に配置され、単一のパッケージ筐体内に置かれたいくつかのメモリ素子およびバッファ素子を含むことができる。
図１に示される実施形態では、集積回路メモリ素子１０３ａ〜１０３ｐおよび１０４ａ〜１０４ｐは、異なる種類の集積回路メモリ素子を含む。例えば、集積回路メモリ素子１０３ａ〜１０３ｐは、揮発性集積回路メモリ素子であってもよく、その一方で、集積回路メモリ素子１０４ａ〜１０４ｐは不揮発性集積回路メモリ素子であってもよい。一実施形態では、揮発性集積回路メモリ素子は、電力が素子から除去されると、記憶された情報が失われる複数のメモリセルを含む。これとは対照的に、一実施形態では、不揮発性集積回路メモリ素子は、電力が素子から除去されても情報が保持される複数のメモリセルを含む。
揮発性メモリ素子の種類としては、ダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）、分子電荷ベース（molecular charge-based）（ZettaCore）ＤＲＡＭ、浮遊ボディ（floating-body）ＤＲＡＭ、およびスタティックランダムアクセスメモリ（「ＳＲＡＭ」）が挙げられるが、これらに限定されない。ＤＲＡＭの特定の種類としては、ダブルデータレートＳＤＲＡＭ（「ＤＤＲ」）または後世代のＳＤＲＡＭ（例えば、「ＤＤＲ２」または「ＤＤＲ３」）、ならびにＸＤＲ（商標）ＤＲＡＭまたはDIRECT RAMBUS（登録商標）ＤＲＡＭ（「ＤＲＤＲＡＭ」）が挙げられる。
不揮発性メモリ素子の種類としては、電気的消去可能プログラム読み取り専用メモリ（「ＥＥＰＲＯＭ」）、フラッシュ（ＮＡＮＤ型フラッシュおよびＮＯＲ型フラッシュを含む）、ＯＮＯ型フラッシュ、磁気抵抗ＲＡＭまたは磁気ＲＡＭ（「ＭＲＡＭ」）、強誘電性ＲＡＭ（「ＦＲＡＭ」）、ホログラフィック媒体、オボニック／位相変化、ナノ結晶、ナノチューブＲＡＭ（Nanotube RAM）（ＮＲＡＭ−Ｎａｎｔｅｒｏ）、ＭＥＭＳ走査プローブシステム、ＭＥＭＳカンチレバースイッチ、ポリマー、分子、ナノ浮遊ゲート、および単電子が挙げられるが、これらに限定されない。
不揮発性メモリ素子のいくつかの種類の一特性は、一度にバイトまたはワードをランダムアクセス様式で読み出し、またはプログラム／書き込むことができるが、一度にブロックを消去しなければならないことである。新しく消去されたブロックから始まり、そのブロック内の任意のバイトをプログラムすることができる。しかし、バイトがプログラムされると、通常、ブロック全体が消去されるまで、再び変更することができない。例えば、ＮＯＲ型フラッシュメモリ素子は、ランダムアクセスでの読み出し動作およびプログラム動作を提供することができるが、通常、ランダムアクセスでの書き換え動作または消去動作を提供することができない。
集積回路メモリ素子は、複数の感知増幅器と共に行・デコーダ回路（row and decoder circuit）によって（ワードおよびビットラインを介して）二次元メモリセルの１つまたは複数のストレージアレイ（またはバンク）を含むことができる。様々な量の電圧または電流を、ストレージアレイ内の１つまたは複数のメモリセルに付与して、論理値（例えば、論理１または論理０）に対応する電圧値を記憶したメモリセルのプログラム（書き込み）、読み出し、および／または消去を行うことができる。
図１に示される実施形態では、コントローラ１１０はマスタ装置であり、他のインタフェースまたは機能、例えば、チップセットのノースブリッジチップを含む集積回路素子であることができる。マスタ装置は、マイクロプロセッサまたはグラフィックスプロセッサユニット（「ＧＰＵ」）またはビジュアルプロセッサユニット（「ＶＰＵ」）上に集積することができる。マスタ装置は、フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）として実施することができる。システム１００は、サーバ（例えば、ブレードサーバ）、パーソナルコンピュータ、グラフィックスカード、セットトップボックス、ケーブルモデム、携帯電話、ゲームコンソール、デジタルテレビジョンセット（例えば、高精細テレビジョン）（「ＨＤＴＶ」）、ファックス機、ケーブルモデム、デジタル多用途ディスク（「ＤＶＤ」）プレーヤ、またはネットワークルータ等の様々なシステムまたはサブシステムに含むことができる。
図１に示される実施形態では、システム１００は、キーワードの入力に応答して、インターネット上に記憶されたウェブサイト（またはページ）へのハイパーリンク、イメージ、および／または動画を含む検索結果を提供する検索エンジンとして実行または機能する際に使用されるサーバに使用することができる。検索エンジン実施形態では、検索頻度の高い情報（例えば、最近の検索結果）は階層１０１に記憶することができ、その一方で、検索頻度が低い情報（例えば、インデックス）は階層１０２に記憶することができる。
本明細書において説明した信号は、導電体によってコントローラ／メモリモジュール／素子／回路間および内で送信または受信し、制限なしで、電気信号の電圧レベルまたは電流レベルを変調することを含む任意の数の信号伝送技法を使用して生成することができる。信号は、任意の種類の制御情報およびタイミング情報（例えば、コマンド、アドレス値、クロック信号、および構成情報）ならびにデータを表すことができる。一実施形態では、制御情報、アドレス情報、またはデータ情報は、特定の信号線上で特定のビットウィンドウにおいてアサートされる１つまたは複数の信号を表す要求パケット内に含まれる。一実施形態では、要求パケットは、コントローラから１つまたは複数のメモリモジュールに提供されると共に、メモリモジュール間で提供される。
実施形態では、信号パスは、相互接続、導電要素、接点、ピン、半導体基板内の領域、配線、金属トレース／信号線、または光電導体等の信号を単独でまたは組み合わせて転送する媒体である。一実施形態では、図に示された単一の信号パスを複数の信号パスで置き換えてもよく、図に示された複数の信号パスを単一の信号パスで置き換えてもよい。実施形態では、信号パスは、バスおよび／またはポイントツーポイント接続を含むことができる。一実施形態では、信号パスは、制御信号線およびデータ信号線を含む。代替の実施形態では、信号パスは、データ信号線のみまたは制御信号線のみを含む。さらに他の実施形態では、信号パスは、単方向（一方向に移動する信号）または双方向（２方向に移動する信号）または単方向信号線および双方向信号線の両方の組み合わせである。
本明細書において開示された各種回路は、コンピュータ支援設計ツールを使用して記述され、挙動、レジスタ転送、論理構成要素、トランジスタ、レイアウトジオメトリ、および／または他の特性に関して各種コンピュータ可読媒体に具現されるデータおよび／または命令として表現（または表す）ことができることに留意されたい。このような回路表現を実装することができるファイルおよび他のオブジェクトのフォーマットとしては、Ｃ、Verilog、およびＨＬＤＬ等の挙動言語（behavioral language）をサポートするフォーマット、ＲＴＬのようなレジスタレベル記述言語をサポートするフォーマット、ＧＤＳＩＩ、ＧＤＳＩＩＩ、ＧＤＳＩＶ、ＣＩＦ、ＭＥＢＥＳ等のジオメトリ記述言語をサポートするフォーマット、および任意の他の適したフォーマットおよび言語が挙げられるが、これらに限定されない。このようなフォーマットされたデータおよび／または命令を具現することができるコンピュータ可読媒体としては、各種形態（例えば、光学記憶媒体、磁気記憶媒体、または半導体記憶媒体）の不揮発性記憶媒体、ならびに無線、光、有線の信号伝送媒体またはこれらの任意の組み合わせを通してのこのようなフォーマットデータおよび／または命令の転送に使用することができる搬送波が挙げられるが、これらに限定されない。搬送波によるこのようなフォーマットデータおよび／または命令の転送の例としては、１つまたは複数のデータ転送プロトコル（例えば、ＨＴＴＰ、ＦＴＰ、ＳＭＴＰ等）を介してのインターネットおよび／または他のコンピュータネットワークを経由しての転送（アップロード、ダウンロード、電子メールなど）が挙げられるが、これに限定されない。１つまたは複数のコンピュータ可読媒体を介してコンピュータシステム内で受信された場合、このようなデータおよび／または上述した回路の命令ベースの表現は、ネットリスト生成プログラム、プレースアンドルート（place and route）プログラム等を限定なしで含む１つまたは複数の他のコンピュータプログラムの実行と併せて、コンピュータシステム内の処理エンティティ（例えば、１つまたは複数のプロセッサ）によって処理して、このような回路の物理的な現れの表現またはイメージを生成することができる。その後、このような表現またはイメージは、例えば、素子組み立てプロセス内で回路の各種構成要素の形成に使用される１つまたは複数のマスクの生成を可能にすることにより、素子の組み立てに使用することができる。
本明細書において説明した回路の機能は、部分的にまたは完全に、例えば、システム１００内に記憶され実行可能なコンピュータ／プロセッサ実行可能命令（またはソフトウェア）で置き換えることも可能である。
好ましい実施形態の上記説明は、例示および説明のために提供された。網羅的であることや、実施形態を開示された厳密な形態に限定することは意図されない。変更および変形が当業者には明らかになるであろう。実施形態は、本発明の原理およびその実際の適用を最良に説明し、それにより、当業者が、意図される特定の用途に適した各種変更と共に各種実施形態に関して本発明を理解できるように、選択され説明された。本発明の範囲は以下の特許請求の範囲およびその等価物によって規定されることが意図される。

Claims (22)

  1. メモリコントローラを有するメモリシステムであって、
    第１のメモリ階層を定義する複数の揮発性メモリ素子の第１のセットであって、第１のメモリモジュール上に配置され、当該第１のメモリモジュールは前記メモリコントローラに結合される、第１のセットと、
    第２のメモリ階層を定義する１以上の不揮発性メモリ素子の第２のセットであって、第２のメモリモジュール上に配置され、当該第２のメモリモジュールは前記第１のメモリモジュールに結合される、第２のセットと
    を備え、
    前記第１のメモリ階層は、前記メモリコントローラからメモリトランザクションを受け取り、
    データが、前記第１のメモリ階層から前記第２のメモリ階層へ、選択的に書き込まれ、
    前記第２のメモリモジュールは、当該第２のメモリモジュール上に存在しない下流にあるメモリ素子のセットと結合する集積回路バッファ素子であって、特定のメモリロケーションへの書き込み回数をカウントし、書き込み回数が閾値を超えている場合に、書込み位置をリマップする集積回路バッファ素子を含む、
    メモリシステム。
  2. 前記第１のメモリ階層は、前記第２のメモリ階層において記憶するためにデータをキャッシュし、
    前記メモリコントローラから受信した前記トランザクションは、キャッシュされた前記データに対するランダムアクセス書き込みトランザクションを含み、
    前記トランザクションは、前記第１のメモリ階層から前記第２のメモリ階層へ選択的に送信され、前記第１のメモリ階層にキャッシュされた前記データの、ブロックをベースとした周期的な書き込みトランザクションを含み、前記キャッシュされたデータを前記１以上の不揮発性メモリ素子に記憶させる、請求項１記載のメモリシステム。
  3. 前記第１のメモリ階層は、ポイントツーポイントデータリンクで前記メモリコントローラに結合されており、第２のメモリ階層は、ポイントツーポイントデータリンクで前記第１のメモリ階層に接続される、請求項２記載のメモリシステム。
  4. 前記ポイントツーポイントデータリンクのそれぞれは、シリアルリンクである、請求項３記載のメモリシステム。
  5. 前記第１のメモリ階層は、複数のＤＲＡＭを含んでおり、当該ＤＲＡＭは、書き込み動作に関連するビットが前記複数のＤＲＡＭに同時に書き込まれるように編成されている、請求項２記載のメモリシステム。
  6. 前記第１のメモリモジュールは、ＦＢＤＩＭＭである、請求項２記載のメモリシステム。
  7. 前記１以上の不揮発性メモリ素子は、フラッシュメモリ素子を含む、請求項１記載のメモリシステム。
  8. 前記第１のメモリモジュール及び前記第２のメモリモジュールにシステムクロック信号を配布するクロックソースをさらに含む、請求項１記載のメモリシステム。
  9. メモリコントローラ及び少なくとも１つの不揮発性メモリ素子の下流セットを有するメモリシステムにおいて使用されるメモリモジュールであって、
    前記メモリモジュール上に配置されて、第１のメモリ階層の少なくとも一部を構成する揮発性メモリ素子の第１のセットと、
    前記メモリモジュールから前記下流セットに書き込みコマンドを選択的に開始して、前記不揮発性メモリ素子の第１のセットに亘って記憶されたデータ幅を示すデータを、データブロックとして前記下流セットの一部を構成する不揮発性メモリ素子の少なくとも１つに書き込む集積回路バッファであって、特定のメモリロケーションへの書き込み回数をカウントし、書き込み回数が閾値を超えている場合に、書込み位置をリマップする集積回路バッファ素子を含み、
    前記メモリモジュールが、前記メモリコントローラ及び前記メモリ素子の前記下流セットに接続するようになされており、
    前記メモリモジュールは、前記メモリコントローラから複数のメモリトランザクションを受け取り、前記複数のメモリ動作を示す書き込みデータを蓄積し、前記メモリモジュールから前記下流セットに、蓄積された前記書き込みデータを含むデータブロックを選択的に転送するためのものである、メモリモジュール。
  10. 前記揮発性メモリ素子の第１のセットはＤＲＡＭ素子を含んでおり、当該ＤＲＡＭ素子は、共通のアドレス範囲を示す並列セットを編成しており、
    前記メモリモジュールは、同様のアドレスにおける、前記ＤＲＡＭ素子の並列セットに、書き込みデータを蓄積し、
    前記メモリモジュールは、前記並列セットから、前記下流セットにおいて記憶されるデータ値のブロックに、前記書き込みデータをリマッピングすることにより、前記書き込みデータを、前記揮発性メモリ素子の第１のセットから前記下流セットに選択的に転送する、請求項９記載のメモリモジュール。
  11. 前記第２のメモリモジュールはＦＢＤＩＭＭである、請求項６記載のメモリシステム。
  12. 前記第１のメモリモジュール及び前記第２のメモリモジュールの少なくとも一方は、バッファされている、請求項１記載のメモリシステム。
  13. 前記第１のメモリモジュール及び前記第２のメモリモジュールは、それぞれバッファされており、
    前記メモリコントローラと前記第１のメモリモジュールとの間のデータ通信は、前記メモリコントローラと前記第１のメモリモジュールのバッファとの間でなされ、
    前記第１のメモリモジュールと前記第２のメモリモジュールとの間のデータ通信は、前記第１のメモリモジュールの前記バッファと前記第２のメモリモジュールのバッファとの間でなされる、請求項１記載のメモリシステム。
  14. 前記第１のメモリモジュール及び前記第２のメモリモジュールのそれぞれのバッファは、当該対応するメモリモジュールにあるメモリデバイスへデータを転送する、少なくとも１つのトランザクションキューを含む、請求項１３記載のメモリシステム。
  15. 前記集積回路バッファ素子は、マッピング回路をさらに含み、
    前記マッピング回路は、前記１以上の不揮発性メモリ素子における欠陥又は劣化の少なくとも１つに応答して、前記第１のメモリモジュール及び前記第２のメモリモジュールの少なくとも１つにおいてデータが記憶される位置をリマップする、請求項１記載のメモリシステム。
  16. 前記集積回路バッファ素子は、前記少なくとも１つの不揮発性メモリ素子における欠陥を検出する欠陥回路をさらに含み、
    前記マッピング回路は、前記欠陥回路に結合されており、当該欠陥回路によって検出された欠陥に応答する位置をリマップする、請求項１５記載のメモリシステム。
  17. 前記集積回路バッファ素子は、前記少なくとも１つの不揮発性メモリ素子における劣化を検出する耐久性回路をさらに含み、
    前記マッピング回路は、前記耐久性回路に結合されており、当該耐久性回路によって検出された劣化に応答する位置をリマップする、請求項１５記載のメモリシステム。
  18. 前記マッピング回路は、前記メモリコントローラと共に配置される、請求項１５記載のメモリシステム。
  19. 前記マッピング回路は、前記第１のメモリモジュール上に位置する、請求項１５記載のメモリシステム。
  20. 前記マッピング回路は、前記第２のメモリモジュール上に位置する、請求項１５記載のメモリシステム。
  21. 前記第１のメモリモジュール及び前記第２のメモリモジュールの少なくとも１つは、システムクロックに基づくローカルクロック信号を生成する位相ロック回路を含む、請求項１記載のメモリシステム。
  22. 前記メモリモジュールはＦＢＤＩＭＭである、請求項１０記載のメモリモジュール。
JP2010501086A 2007-03-30 2008-03-19 異なる種類の集積回路メモリ素子を有する階層メモリモジュールを含むシステム Active JP5401444B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US90935907P 2007-03-30 2007-03-30
US60/909,359 2007-03-30
PCT/US2008/057471 WO2008121559A1 (en) 2007-03-30 2008-03-19 System including hierarchical memory modules having different types of integrated circuit memory devices

Publications (3)

Publication Number Publication Date
JP2010524059A JP2010524059A (ja) 2010-07-15
JP2010524059A5 JP2010524059A5 (ja) 2011-05-06
JP5401444B2 true JP5401444B2 (ja) 2014-01-29

Family

ID=39512709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501086A Active JP5401444B2 (ja) 2007-03-30 2008-03-19 異なる種類の集積回路メモリ素子を有する階層メモリモジュールを含むシステム

Country Status (5)

Country Link
US (5) US9195602B2 (ja)
EP (2) EP3279798B1 (ja)
JP (1) JP5401444B2 (ja)
CN (1) CN101689145A (ja)
WO (1) WO2008121559A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008057557A2 (en) 2006-11-06 2008-05-15 Rambus Inc. Memory system supporting nonvolatile physical memory
WO2008131058A2 (en) 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
US8055809B2 (en) * 2008-12-24 2011-11-08 International Business Machines Corporation System and method for distributing signal with efficiency over microprocessor
US9123409B2 (en) 2009-06-11 2015-09-01 Micron Technology, Inc. Memory device for a hierarchical memory architecture
US8245024B2 (en) 2009-08-21 2012-08-14 Micron Technology, Inc. Booting in systems having devices coupled in a chained configuration
US9483399B2 (en) * 2009-12-31 2016-11-01 Micron Technology, Inc. Sub-OS virtual memory management layer
US8799553B2 (en) 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
US8463959B2 (en) * 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
JP5498933B2 (ja) * 2010-12-27 2014-05-21 株式会社リガク Ｘ線検出器
GB2493340A (en) * 2011-07-28 2013-02-06 St Microelectronics Res & Dev Address mapping of boot transactions between dies in a system in package
CN104303167B (zh) * 2012-05-08 2018-01-23 马维尔国际贸易有限公司 计算机***和存储器管理的方法
US9569144B2 (en) 2013-03-27 2017-02-14 Hitachi, Ltd. DRAM with SDRAM interface, and hybrid flash memory module
WO2014155592A1 (ja) 2013-03-27 2014-10-02 株式会社日立製作所 Ｓｄｒａｍインターフェイスを有するｄｒａｍ、フラッシュメモリ混載メモリモジュール
CN104216837A (zh) * 2013-05-31 2014-12-17 华为技术有限公司 一种内存***、内存访问请求的处理方法和计算机***
US9858181B2 (en) 2013-06-20 2018-01-02 Hitachi, Ltd. Memory module having different types of memory mounted together thereon, and information processing device having memory module mounted therein
US20150106547A1 (en) * 2013-10-14 2015-04-16 Micron Technology, Inc. Distributed memory systems and methods
CN110275840B (zh) * 2014-02-23 2024-03-15 拉姆伯斯公司 在存储器接口上的分布式过程执行和文件***
US20150363309A1 (en) * 2014-06-17 2015-12-17 Kingtiger Technology (Canada) Inc. System and method of increasing reliability of non-volatile memory storage
CN105760562B (zh) * 2014-12-19 2019-05-10 吴国盛 基于分层读取的集成电路设计架构
US10169257B2 (en) 2015-03-06 2019-01-01 Rambus Inc. Module based data transfer
US11551735B2 (en) * 2015-03-11 2023-01-10 Rambus, Inc. High performance, non-volatile memory module
JP6384375B2 (ja) 2015-03-23 2018-09-05 富士通株式会社 情報処理装置、記憶装置制御方法、記憶装置制御プログラム及び情報処理システム
KR102430561B1 (ko) * 2015-09-11 2022-08-09 삼성전자주식회사 듀얼 포트 디램을 포함하는 메모리 모듈
WO2017058494A1 (en) 2015-10-01 2017-04-06 Rambus Inc. Memory system with cached memory module operations
US11054992B2 (en) * 2015-12-28 2021-07-06 SK Hynix Inc. Memory module and memory system including the memory module
US9830086B2 (en) * 2016-03-03 2017-11-28 Samsung Electronics Co., Ltd. Hybrid memory controller for arbitrating access to volatile and non-volatile memories in a hybrid memory group
KR20230151553A (ko) * 2016-06-27 2023-11-01 애플 인크. 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템
US10847196B2 (en) * 2016-10-31 2020-11-24 Rambus Inc. Hybrid memory module
US10176066B2 (en) * 2017-01-17 2019-01-08 SK Hynix Inc. Memory module, memory system including the same and operation method thereof
US10402521B1 (en) * 2017-01-19 2019-09-03 Xilinx, Inc. Programmable integrated circuits for emulation
US10147712B1 (en) 2017-07-21 2018-12-04 Micron Technology, Inc. Memory device with a multiplexed command/address bus
US10959872B2 (en) 2017-08-02 2021-03-30 Samsung Electronics Co., Ltd. Motion assistance apparatus
US10490245B2 (en) 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US10446198B2 (en) * 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
CN111433749B (zh) 2017-10-12 2023-12-08 拉姆伯斯公司 具有dram高速缓存的非易失性物理存储器
US11544168B2 (en) 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
KR102414047B1 (ko) * 2017-10-30 2022-06-29 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
CN107797945A (zh) * 2017-10-31 2018-03-13 郑州云海信息技术有限公司 一种存储***及其数据存储方法、装置、***及设备
US11099779B2 (en) * 2018-09-24 2021-08-24 Micron Technology, Inc. Addressing in memory with a read identification (RID) number
US11403035B2 (en) * 2018-12-19 2022-08-02 Micron Technology, Inc. Memory module including a controller and interfaces for communicating with a host and another memory module
US11397694B2 (en) 2019-09-17 2022-07-26 Micron Technology, Inc. Memory chip connecting a system on a chip and an accelerator chip
US20210081318A1 (en) * 2019-09-17 2021-03-18 Micron Technology, Inc. Flexible provisioning of multi-tier memory
US11416422B2 (en) 2019-09-17 2022-08-16 Micron Technology, Inc. Memory chip having an integrated data mover
US11163490B2 (en) * 2019-09-17 2021-11-02 Micron Technology, Inc. Programmable engine for data movement
US11604744B2 (en) 2020-10-16 2023-03-14 Alibaba Group Holding Limited Dual-modal memory interface controller
US20240152279A1 (en) * 2022-11-08 2024-05-09 Micron Technology, Inc. Memory sub-system for memory cell in-field touch-up

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324194A (ja) * 1991-04-25 1992-11-13 Nec Corp Ｒｏｍ回路
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
US6170047B1 (en) * 1994-11-16 2001-01-02 Interactive Silicon, Inc. System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities
DE69836437T2 (de) * 1997-12-05 2007-09-27 Intel Corporation, Santa Clara Speichersystem mit speichermodul mit einem speichermodul-steuerbaustein
DE60110227T2 (de) * 2000-06-27 2006-02-09 Koninklijke Philips Electronics N.V. Integrierte schaltung mit flash
US6553450B1 (en) 2000-09-18 2003-04-22 Intel Corporation Buffer to multiply memory interface
US6625687B1 (en) * 2000-09-18 2003-09-23 Intel Corporation Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing
US6877079B2 (en) 2001-03-06 2005-04-05 Samsung Electronics Co., Ltd. Memory system having point-to-point bus configuration
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
US7779212B2 (en) * 2003-10-17 2010-08-17 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
KR100588599B1 (ko) * 2005-05-03 2006-06-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US7966446B2 (en) * 2005-09-12 2011-06-21 Samsung Electronics Co., Ltd. Memory system and method having point-to-point link
JP4863749B2 (ja) * 2006-03-29 2012-01-25 株式会社日立製作所 フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム
US7966469B2 (en) * 2006-08-14 2011-06-21 Qimonda Ag Memory system and method for operating a memory system
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
US7564722B2 (en) * 2007-01-22 2009-07-21 Micron Technology, Inc. Memory system and method having volatile and non-volatile memory devices at same hierarchical level
US8185685B2 (en) * 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
US9547589B2 (en) * 2008-06-18 2017-01-17 Super Talent Technology, Corp. Endurance translation layer (ETL) and diversion of temp files for reduced flash wear of a super-endurance solid-state drive
KR102534648B1 (ko) * 2018-03-08 2023-05-22 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11442635B2 (en) * 2019-01-10 2022-09-13 Western Digital Technologies, Inc. Data storage systems and methods for optimized scheduling of background management operations

Also Published As

Publication number Publication date
US10755794B2 (en) 2020-08-25
US20170365354A1 (en) 2017-12-21
US20100115191A1 (en) 2010-05-06
WO2008121559A1 (en) 2008-10-09
JP2010524059A (ja) 2010-07-15
US11823757B2 (en) 2023-11-21
EP2132635B1 (en) 2017-08-16
EP3279798B1 (en) 2020-07-29
EP2132635A1 (en) 2009-12-16
EP3279798A1 (en) 2018-02-07
US9767918B2 (en) 2017-09-19
US20170025187A1 (en) 2017-01-26
US20160098354A1 (en) 2016-04-07
US9195602B2 (en) 2015-11-24
US9460021B2 (en) 2016-10-04
US20210035652A1 (en) 2021-02-04
CN101689145A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
US11823757B2 (en) System including hierarchical memory modules having different types of integrated circuit memory devices
JP6339280B2 (ja) ハイブリッドメモリのためのシステム、方法及び装置
US7480759B2 (en) System, method and storage medium for providing data caching and data compression in a memory subsystem
US7313644B2 (en) Memory device interface
US20130308383A1 (en) Hybrid volatile and non-volatile memory device
US10545689B2 (en) Data storage device and operating method thereof
US10418088B2 (en) Power reduction technique during read/write bursts
US10978120B2 (en) Memory interface circuit, memory storage device and signal generation method
US20240241646A1 (en) Memory system and method of operating memory system
EP4170658A1 (en) Semiconductor memory devices and methods of operating the same
US20240125851A1 (en) Multi-modal memory apparatuses and systems
CN114842887A (zh) 存储器***

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5401444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250