JP4049297B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4049297B2
JP4049297B2 JP2001174978A JP2001174978A JP4049297B2 JP 4049297 B2 JP4049297 B2 JP 4049297B2 JP 2001174978 A JP2001174978 A JP 2001174978A JP 2001174978 A JP2001174978 A JP 2001174978A JP 4049297 B2 JP4049297 B2 JP 4049297B2
Authority
JP
Japan
Prior art keywords
data
dram
address
flash
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001174978A
Other languages
English (en)
Other versions
JP2002366429A5 (ja
JP2002366429A (ja
Inventor
誓士 三浦
一重 鮎川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001174978A priority Critical patent/JP4049297B2/ja
Priority to TW091107320A priority patent/TWI278861B/zh
Priority to US10/164,905 priority patent/US6791877B2/en
Priority to KR1020020032287A priority patent/KR100924407B1/ko
Priority to CNB021227861A priority patent/CN100350393C/zh
Priority to CN200710162431.8A priority patent/CN101131860B/zh
Priority to CN200710152877.2A priority patent/CN101127238A/zh
Priority to CN200710162432.2A priority patent/CN101131861A/zh
Publication of JP2002366429A publication Critical patent/JP2002366429A/ja
Priority to US10/861,452 priority patent/US6952368B2/en
Priority to US11/152,526 priority patent/US7068562B2/en
Publication of JP2002366429A5 publication Critical patent/JP2002366429A5/ja
Priority to US11/439,139 priority patent/US7280426B2/en
Priority to US11/797,882 priority patent/US7554830B2/en
Application granted granted Critical
Publication of JP4049297B2 publication Critical patent/JP4049297B2/ja
Priority to KR1020080119992A priority patent/KR100924408B1/ko
Priority to KR1020090030489A priority patent/KR100928364B1/ko
Priority to US12/454,645 priority patent/US7872895B2/en
Priority to KR1020090133978A priority patent/KR100990299B1/ko
Priority to KR1020100049276A priority patent/KR101050898B1/ko
Priority to US12/926,706 priority patent/US8432716B2/en
Priority to KR1020110017202A priority patent/KR101151085B1/ko
Priority to KR1020110104400A priority patent/KR20110128761A/ko
Priority to KR1020120043686A priority patent/KR20120054000A/ko
Priority to US13/674,448 priority patent/US20130145081A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、複数の異種メモリを含む複合型メモリ半導体装置に関し、その組み合わせや、その制御方法、更にはマルチチップモジュールとしての実装構造などに関する。
【０００２】
【従来の技術】
この明細書で参照される文献のリストは以下の通りであり、文献の参照は文献番号をもってすることとする。[文献１]：LRS1337 Stacked Chip 32M Flash Memory and 4M SRAM Data Sheet（[平成１２年４月２１日検索]、インターネット＜URL:http://www.sharpsma.com/index.html＞）、[文献２]：特開平5-299616号公報（対応欧州特許公開公報５６６，３０６号、１９９３年１０月２０日）、[文献３]：特開平7-146820号公報、[文献４]：特開2001-5723号公報。
【０００３】
[文献１]には、フラッシュメモリ(32M bit容量)とＳＲＡＭ(4M bit容量）とがスタックチップでＦＢＧＡ型パッケージに一体封止された複合型半導体メモリが記載される。フラッシュメモリとＳＲＡＭとはＦＢＧＡ型パッケージの入出力電極に対してアドレス入力端子とデータ入出力端子が共通化されている。但し各々の制御端子はそれぞれ独立とされている。
【０００４】
[文献２]の図１７には、フラッシュメモリチップとDRAMチップとがリードフレーム型パッケージに一体封止された複合型半導体メモリが記載される。また、図１にはフラッシュメモリとＤＲＡＭとはパッケージの入出力電極に対してアドレス入力端子、データ入出力端子、及び制御端子が共通化されて入出力されるものが記載されている。
【０００５】
［文献３］の図１には、主記憶装置として扱われるフラッシュメモリとキャッシュメモリとコントローラとCPUから構成されるシステムが記載される。
【０００６】
［文献４］の図２には、フラッシュメモリとＤＲＡＭと転送制御回路からなる半導体メモリが記載される。
【０００７】
【０００８】
【発明が解決しようとする課題】
本願発明者等は、本願に先立って携帯電話及びそれに使用されるフラッシュメモリとSRAMが1パッケージに実装されたメモリモジュールについて検討を行った。
【０００９】
携帯電話が取り扱うアプリケーション、データ、ワークエリアは携帯電話に付加される機能（音楽やゲーム等配信等）が増えるにつれて大きくなり、より大きな記憶容量のフラッシュメモリやSRAMが必要と予想される。さらに最近の携帯電話は高機能化が目覚しく、大容量メモリのニーズが高まっている。
【００１０】
現在、携帯電話に用いられているフラッシュメモリはＮＯＲ方式と呼ばれるのメモリアレイ方式を用いたNOR型フラッシュメモリである。ＮＯＲ方式は、メモリセルアレイの寄生抵抗を小さく抑えたアレイ方式で、並列接続したセル2個につき１個の割合でメタルビット線コンタクトを設けることで低抵抗化を図っている。このため読み出し時間は約80nsと大容量中速ＳＲＡＭの読み出し時間とほぼ同等にすることができる。しかし、その反面、セル2個につき1個のコンタクトを設ける必要があるためがコンタクト部のがチップ面積に占める割合が高く、１ビットのメモリセル当たりの面積が大きく、大容量化に対応は仕切れないという課題がある。
【００１１】
また、代表的な大容量フラッシュメモリには、メモリアレイがＡＮＤ方式を用いているＡＮＤ型フラッシュメモリとＮＡＮＤ方式を用いているＮＡＮＤ型フラッシュメモリがある。これらのフラッシュメモリは、16〜128個のセルに対し１個のビット線コンタクトを設けるため、高密度のメモリアレイを実現できる。したがって、1ビットあたりのメモリセル当たりの面積をNOR型FLASHより小さくでき、大容量化に対応できる。しかし、その反面、最初のデータを出力するまでの読み出し時間が、約25μsから50μsと遅く、SRAMとの整合性を取ることが困難であるいことが判明した。
【００１２】
フラッシュメモリは電源がオフになってもデータを保持することができるが、ＳＲＡＭは、携帯電話の電源がオフになっている場合でもデータを保持するための電源が接続されている。長期にわたってデータを保持するためにはSRAMのデータ保持電流が小さい事が望ましい。しかしながら、大容量SRAMには、記憶容量の増大分だけデータ保持電流が増加してしまう課題と、その他に、ゲートリーク電流の増大によってデータ保持電流が増加するという課題がある。これは大容量SRAMを実現するために微細加工を導入してMOSトランジスタの酸化絶縁膜を薄膜化するとゲートから基盤へトンネル電流が流れてしまいデータ保持電流が増えてしまうという理由による。このように、SRAMの大容量化ではデータ保持電流を低減することは、しだいに困難になってくることが判明した
そこで本願発明の目的の一つは、記憶容量が大きくかつ高速読み出し、書き込みが可能なＲＯＭと、記憶容量が大きくかつデータ保持電流の少ないＲＡＭの実現である。
【００１３】
【課題を解決するための手段】
本発明の代表的な手段の一例を示せば以下の通りである。即ち、第１の読み出し時間を持つ不揮発性メモリと、前記第１の読み出し時間よりも１００倍以上読み出し時間の短い第２の読み出し時間を持つランダム・アクセス・メモリＲＡＭと、前記不揮発性メモリ及び前記ランダム・アクセス・メモリに結合され、前記ランダム・アクセス・メモリ及び前記不揮発性メモリに対するアクセスを制御するための制御回路を含む回路と、前記回路に結合された複数の入出力端子とを含むよう半導体記憶装置を構成する。
【００１４】
この際に、制御回路は、不揮発性メモリからＤＲＡＭへ前もってＤＲＡＭにフラッシュメモリのデータの少なくとも一部をあらかじめ転送する制御を行うとよい。不揮発性メモリへの書きこみは、いったんＲＡＭへ書きこんだ後、半導体装置外からのアクセス要求の合間に、ＲＡＭのデータを不揮発性メモリへ書きこむと良い。さらに、制御回路は半導体装置外からＲＡＭがＤＲＡＭである場合のリフレッシュを隠蔽するための制御もおこなわせるようにできる。
【００１５】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に形成される。
＜実施例１＞
図１は本発明を適用した半導体集積回路装置の一例であるメモリモジュールの第一の実施例を示したものである。本メモリモジュールは3つのチップによって構成されている。以下に夫々のチップについて説明する。
【００１６】
まず、CHIP1(FLASH) は不揮発性メモリである。不揮発性メモリにはROM(リードオンリーメモリ)、EEPROM(エレクトリカリイレーサブルアンドプログラマブルROM)、フラッシュメモリ等を用いることが出来る。本実施例で用いられるCHIP1の不揮発性メモリの典型例は後述するように広義のＮＡＮＤ型フラッシュメモリであり典型的には約２５６Ｍｂ程度の大きな記憶容量を持ち読み出し時間（読み出し要求からデータが出力されるまでの時間）として約25μsから50μsと比較的遅い。これに対して、CHIP3として典型的に用いられるＳＤＲＡＭは、２５６Ｍｂ程度の大きな記憶容量を持ち読み出し時間は約３５ｎｓ程度である。即ち、CHIP3の読み出し時間は、CHIP1のそれと比べると少なくとも１００倍以上短い。このことはＮＯＲ型フラッシュメモリの読み出し時間が約80nsでＤＲＡＭと同じオーダーの読み出し時間を持つことと対照的である。本願発明は、読み出し時間の大きな差を持つメモリの効率的なアクセスに対する解を提供する。なお、DRAMは内部構成やインターフェイスの違いからEDO、SDRAM、DDR-SDRAM等様々な種類がある。本メモリモジュールにはいずれのDRAMでも用いることが出来るが、本実施例ではクロック同期型ＤＲＡＭの典型例であるSDRAMを例に説明する。CHIP2(CTL_LOGIC)にはCHIP1及びCHIP3の制御を行う制御回路が搭載されている。
【００１７】
このメモリモジュールにはアドレス(A0〜A15)とクロック信号(CLK)とコマンド信号(CKE, /CS, /RAS, /CAS, /WE, DQMU/DQML )が入力される。電源はS-VCC, S-VSS, L-VCC,L-VSS,F-VCC, F-VSS, D1-VCC, D1-VSSを通して供給され、データの入出力にはDQ0〜DQ15が用いられる。いわゆるSDRAMインターフェースによって、このメモリモジュールは動作する。
【００１８】
CHIP2はCHIP1，CHIP3の動作に必要となる信号を供給する。CHIP2はCHIP1に対してシリアルクロック(F−SC)、アドレスおよびFLASH用データ(I/O0〜I/O7)、コマンド(F-CE, F-/OE, F-/WE, F-/RES, F-CDE, F-RDY/BUSY)を供給する。さらに、CHIP2はCHIP3に対してクロック(D1-CLK)、アドレス(D1-A0〜D1-A14)、コマンド(D1-CKE, D1-/CS, D1-/RAS, D1-/CAS, D1-/WE, D1-DQMU/DQML)、DRAM用データ(D1-DQ0〜D1-DQ15)を供給する。
【００１９】
ここで各コマンド信号について簡単に説明する。 CHIP2に入力されるCLKはクロック信号、CKEはクロックイネーブル信号、/CSはチップセレクト信号、/RASはロウアドレスストローブ信号、/CASはカラムアドレスストローブ信号、/WEはライトイネーブル信号、DQMU/DQMLは入出力マスク信号である。CHIP3に入力されるD1-CLKはクロック信号、D1-CKEはクロックイネーブル信号、D1-/CSはチップセレクト信号、D1-/RASはロウアドレスストローブ信号、D1-/CASはカラムアドレスストローブ信号、D1-/WEはライトイネーブル信号、D1-DQMU/DQMLは入出力マスク信号である。CHIP1に入力されるF-/CEはチップイネーブル信号，F-/OEはアウトプットイネーブル信号，F-/WEはライトイネーブル信号，F-SCはシリアルクロック信号，F-/RESはリセット信号，F-CDEはコマンドデータイネーブル信号，F-RDY/BUSYはレディ/ビジィ信号，I/O0〜I/O7は入出力信号でアドレスの入力や、データの入出力に使用する。
【００２０】
CHIP2の制御回路（CTL_LOGIC）は、外部から入力されたアドレスの値によって、CHIP2の制御回路（CTL_LOGIC）に設けられたコマンドレジスタか、CHIP3のDRAMか、CHIP1のFLASHかを選択する。制御回路(CTL_LOGIC)に設けられたコントロールレジスタに値を設定しておくことによって、外部からのアクセスがコマンドレジスタへのアクセスか、DRAMへのアクセスか、FLASHへのアクセスかを区別することができる。いずれのアクセスもSDRAMインターフェイス方式によって行われる。
【００２１】
DRAMは、ワーク領域とFLASHデータコピー領域とに分かれており、ワーク用はプログラム実行時のワークメモリとして、FLASHデータコピー領域はFLASHからのデータをコピーするためのメモリとして利用される。
【００２２】
制御回路(CTL_LOGIC)内のコマンドレジスタにアクセスしロード命令やストア命令コードを書きこむことで、FLASHのデータをDRAMのFLASHデータコピー領域にコピー（ロード）したり、DRAMのFLASHデータコピー領域のデータをFLASHに書き戻したり（ストア）できる。
【００２３】
アドレス信号(A0〜A15)からコマンドレジスタにアクセスするためのアドレスと、コマンド信号（CKE,/CS,/RAS,/CAS,/WE,DQMU/DQML）からライト命令、入出力データ信号(D1-DQ0〜D1-DQ15)から、ロード命令コード、続いてFLASHを選択するアドレスの範囲でロード開始アドレス、ロード終了アドレスが入力されると、コマンドレジスタにはロード命令コードとロード開始アドレスとロード終了アドレスが書きこまれる。その後、FLASHのロード開始アドレスからロード終了アドレスの間のデータが読み出され、DRAMのFLASHデータコピー領域へ転送される。これによって、FLASHのデータはDRAMへ保持されることになる。
【００２４】
コマンドレジスタにストア命令コードとFLASHを選択するアドレスで、ストア開始アドレスとストア終了アドレスが書きこまれると、FLASHのストア開始アドレスからストア終了アドレスの間アドレスへ、DRAMのFLASHデータコピー領域のデータが書きこまれる。
【００２５】
FLASHの、どのアドレス範囲がDRAMのFLASHデータコピー領域の、どのアドレス範囲に対応するかは、制御回路(CTL_LOGIC)に設けられたコントロールレジスタに値を設定しておくことによって決めることができる。
【００２６】
FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。
【００２７】
制御回路(CTL_LOGIC)はFLASHからデータを読み出す時、CHIP2(CTL_LOGIC)は、読み出しデータのエラーを検出、訂正し、DRAMへ転送する。
【００２８】
FLASHへのデータの書き込み時には、CHIP2(CTL_LOGIC)は正しく書き込まれたかをチェックし、正しく書き込まれなかった場合は、現在のアドレスとは異なるアドレスに書きこみを行う。いわゆる、代替え処理を行う。不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったというアドレス管理も行う。
【００２９】
DRAMのFLASHデータコピー領域へアクセスする場合は、アドレス信号(A0〜A15)から、FLASHを選択するアドレスと、コマンド信号（CKE,/CS,/RAS,/CAS,/WE,DQMU/DQML）から、読み出し命令を入力すると、CHIP2の制御回路は、DRAMへアクセスし、FLASHのアドレスに対応したDRAMのFLASHデータコピー領域内アドレスからデータを読み出す。これによって、DRAMに保持されているFLASH領域のデータの読み出し時間は、DRAMと同等となる。
【００３０】
DRAMのワーク領域へアクセスする場合は、DRAMのワーク領域のアクセスに必要なアドレス信号やコマンド信号類を入力する。制御回路(CTL_LOGIC)はDRAMのワーク領域へのアドレスを生成し、DRAMへのアクセスを行う。リードアクセスの場合にはDRAMからの読み出しデータはDRAM用データI/O(D1-DQ0〜D1-DQ15)を通り、データ入出力線(I/O0〜I/O15)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(I/O0〜I/O15)から入力され、その後DRAM用データI/O(D1-DQ0〜D1-DQ15)を通してDRAMへ入力される。
【００３１】
以上説明した様に、本発明によるメモリモジュールでは、SDRAMインターフェイス方式を踏襲しFLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、DRAMと同程度の速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もDRAMと同等となる。メモリモジュールの内部で、FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、かつ信頼性を保つことができる。さらに、大容量のDRAMを用いるため、FLASHのデータをコピーできる領域のほかに、大容量のワーク領域も確保でき、携帯電話の高機能化に対応できる。
【００３２】
図２はCHIP2(CTL_LOGIC)の構成図である。CHIP2(CTL_LOGIC)は、外部からSDRAMインターフェースで動作し、CHIP3(DRAM1)とCHIP1（FLASH）を制御する制御回路である。以下で各回路ブロックの動作を説明する。
【００３３】
初期化回路INTは、DRAMへの電源供給開始時にメモリマネージメントユニットMMU内のコントロールレジスタの初期化とDRAMの初期化を行う。メモリマネージメントユニットMMUは内蔵するコントロールレジスタに設定された値に従って外部より入力されたアドレスを変換し、コマンドレジスタREGやDRAMのワーク領域およびFLASHデータコピー領域、FLASHを選択し、アクセスを行う。コントロールレジスタの値は、電源供給時に初期化回路INTにより初期設定され、その後、コマンドレジスタREGに、メモリマネージメントMMU変更命令が入力した時に変更される。データ更新アドレス管理回路CPBは、DRAMのFLASHデータコピー領域にデータが書き込まれた時のアドレス情報を保持する。コマンドレジスタREGには、ロード命令、ストア命令、メモリマネージメントユニットMMU変更命令などの命令コードや、ロード開始アドレス、ロード終了アドレス、ストア開始アドレス、ストア終了アドレスなどのアドレスが書き込まれ保持される。
【００３４】
データバッファR/WBUFFERはDRAMの読み出しデータ、書き込みデータあるいは、FALSHの読み出しデータ、書き込みデータを一時的に保持する。クロックバッファCLKBUFはクロック信号を、DRAMとフラッシュ制御回路FCONへ供給する。コマンドジェネレータCOM_GENはDRAMへのアクセスに必要なコマンドを生成する。アクセスコントローラA_CONTはCHIP２の全体制御とDRAMへアクセスを行うためのアドレスを生成する。パワーモジュール(PM)はDRAMへの電源供給及び電源の制御を行う。フラッシュ制御信号生成回路FGENはFLASHのデータの読み出し、書き込みの制御を行う。エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。
【００３５】
次に本メモリモジュールの動作を説明する。初期化回路INTは、DRAMへの電源供給開始時にメモリマネージメントユニットMMU内のコントロールレジスタの初期化とDRAMの初期化を行う。コマンドレジスタREGが選択されロード命令がコマンドレジスタREGに書き込まれると、FLASHからDRAMへデータ転送を開始する。最初に、フラッシュ制御信号発生回路FGENはFLASHに対して読み出し動作を行う。FLASHから読み出されたデータに誤りが無ければ、直接、データをデータバッファR/W BUFFERに転送し、誤りがあれば、エラー訂正回路ECCで訂正し、データバッファR/W BUFFERに転送する。その次に、コマンド発生回路COM_GENからライト命令とアクセスコントローラA_CONTからアドレス信号、データバッファR/W BUFFERよりFLASHから読み出したデータがDRAMに対して入力され、DRAMのFLASHデータコピー領域へ書き込みが行われる。
【００３６】
データ更新管理回路CPBは、DRAMのFLASHデータコピー領域にデータが書き込まれた時、書き込みアドレスの情報を保持する。マンドレジスタREGが選択されストア命令がコマンドレジスタに書き込まれると、DRAMのFLASHデータコピー領域内データからFLASHへデータ転送を開始する。
【００３７】
最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CONTからアドレス信号をDRAMに送りデータを読み出す。DRAMから読み出されたデータはデータバッファR/W BUFFERを通ってフラッシュコントローラFCONに転送され、フラッシュ制御信号発生回路FGENはFLASHに対して書き込みを行う。アドレス代替処理回路REPは、書き込みが成功したかどうかをチェックし、成功すれば処理を終了する。書き込みが失敗した時には、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。代替え処理を行った際は、不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったかというアドレス情報を保持し管理する。データ更新管理回路CPBは保持しているDRAMのアドレス情報の中で、FLASHへの書き込みが終了したアドレス情報をクリアする。このように、データ更新管理回路CPBは常に、最新のデータが更新されたアドレスを管理することができる。
【００３８】
DRAMのワーク領域およびFLASHデータコピー領域が選択され、リード命令の場合、コマンド発生回路COM_GENからリード命令信号とアクセスコントローラA_CONTからアドレス信号がDRAMへ送られ、データが読み出される。
【００３９】
DRAMのワーク領域およびFLASHデータコピー領域が選択され、ライト命令の場合、コマンド発生回路COM_GENからライト命令信号とアドレス発生回路A_CONTからアドレス信号、データバッファR/W BUFFERからデータをDRAMへ送り、データが書き込まれる。
【００４０】
信号PSよりDRAMの電源遮断命令入力すると、データ更新管理回路CPBが保持しているアドレスに対応するDRAMのデータをFLASHへ転送する。
【００４１】
最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CONTからアドレス信号をDRAMに送りデータを読み出す。DRAMから読み出されたデータはデータバッファR/W BUFFERを通ってフラッシュコントローラFCONに転送され、フラッシュ制御信号発生回路FGENによってFLASHで書き込まれる。
【００４２】
データ更新管理回路CPBは保持しているDRAMのアドレス情報の内FLASHへの書き込みが終了したアドレス情報をクリアしていき、保持したアドレスに対応したデータがすべてFLASHへ書き込まれるとデータ更新管理回路CPBのアドレス情報はすべてクリアされる。すべてのデータがDRAMからFALSHへ転送された後、DRAMの電源を遮断する。電源を遮断することによって、電力を削減できる。
【００４３】
一旦、DRAMの電源供給を停止した後に再度DRAMを動作させるためにはPS信号より電源投入命令を入力する。電源投入命令によってDRAMへの電源供給を再開し、初期化回路INTが初期化手順をアクセスコントローラ（A_CONT）に指示し初期化が実行される。
【００４４】
図3、4はメモリマネージメントユニットMMUによって変換されるメモリマップの一例を示したものである。これらのメモリマップはいずれもMMU内部のコントロールレジスタに設定された値にしたがって選択することが出来る。本実施例では特に限定されないが、不揮発メモリの記憶領域が256＋8Mb、DRAMの記憶領域が256Mb、コマンドレジスタが8kbあるメモリモジュールを例に代表的なメモリマップを説明する。
【００４５】
図3ではアドレス信号A0〜A15を通じて入力したロウアドレス（A0〜A15）とカラムアドレス（A0〜A9）を元に、メモリマネージメントユニットMMUがコマンドレジスタREG(8kb)、DRAMのWork領域（128Mbit）、DRAMのFLASHコピー領域（128Mbit）、FLASH(256Mbit＋8Mb)にアドレスを変換したメモリマップを示す。特に制限はないがメモリマップのアドレス空間の下部から、コマンドレジスタREG、DRAM、FLASHがマッピングされている。
【００４６】
CHIP2(CTL_LOGIC)内部に存在するコマンドレジスターREGには、外部より、ロード命令、ストア命令、MMUレジスタ変更命令、電源遮断命令などの命令コードやロード命令やストア命令時の開始アドレスや終了アドレスが書きこまれる。
【００４７】
DRAMは、Work領域（128Mbit）、FLASHコピー領域（128Mbit）に分かれている。Work領域はプログラム実行時のワークメモリとして利用され、FLASHコピー領域は、FLASH領域のデータの一部をコピーし、保持しておくために利用される。FLASH領域のデータの一部をFLASHコピー領域へコピーするために、メモリマネジメントユニットMMUは内部レジスタに設定された値によって、FLASHの、どのアドレスのデータがFLASHコピー領域内の、どのアドレスに対応しているかを決める。図３では、FLASH領域内のA1領域（64Mbit）とC1領域（64Mbit）のデータは、それぞれDRAMのFLASHコピー領域内のA1領域（64Mbit）と1領域（64Mbit）にコピーできるアドレス対応である１例を示してある。メモリマネジメントユニットMMUの内部コントロールレジスタの値を変更することによって、FLASH領域内のB1領域（64Mbit）とD1領域（56Mbit）のデータを、それぞれDRAMのFLASHコピー領域へコピーできるアドレス対応に変更することもできる。MMU内部レジスタの値は、外部からMMUレジスタ変更命令コードとレジスタ値をコマンドレジスタに書きこむことによって変更することができる。
FLASH(256M＋8Mbit)は、特に限定はしないが、メインデータ領域MD-Area（A1，A2,B1,B2，C1，C2,D1，D2：255.75Mbit）と代替領域Rep-Area（E1、E2：8.25Mbit）とに分かれている。
メインデータ領域MD-Areaは、さらにデータ領域（A1,B1,C1,D1）と冗長領域（A2，B2，C2，D2）に分かれている。データ領域はプログラムやデータを格納し、冗長領域には、エラーを検出し修正するために必要なECCパリティデータなどを格納する。FLASHのデータ領域内のデータがDRAMのFLASHコピー領域へ転送され、あるいは、DRAMのFLASHコピー領域のデータがFLASHのデータ領域に転送される。
FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。代替領域はこのように不良となった領域（Fail Area B、Fail Area C）のデータを、新たな領域へ置き換えるために設けられている。代替領域の大きさは、特に限定しないが、FLASHが保証する信頼性が確保できるように決めると良い。
【００４８】
FLASHからDRAMへのデータ転送を説明する。
FALSHのA1領域のデータをDRAMのFLASHコピー領域A1領域に転送するため、コマンドレジスタにロード命令とFALSH領域内A1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路（CTL_LOGIC）はFLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADによって示されたアドレス範囲のデータを読み出し、メモリマネージメントユニットMMUによって対応づけられたDRAMのFLASHコピー領域A1領域内のアドレスDSADとDEADのアドレス範囲に転送する。
FLASHからデータを読み出す際、FLASHのデータ領域A1にあるデータと冗長領域A2にあるECCパリティデータを読み出し、エラー訂正回路ECCによって、エラーga有れば修正される。修正されたデータだけをDRAMへ転送する。
【００４９】
DRAMからFLASHへのデータ転送を説明する。
FALSHのA1領域へDRAMのFLASHコピー領域A1のデータを転送するため、コマンドレジスタにストア命令とFALSHのA1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路（CTL_LOGIC）は、メモリマネージメントユニットMMUによって対応づけられたDRAMのFLASHコピー領域A1領域内のアドレスDSADとDEADのアドレス範囲のデータを読み出し、FLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADのアドレス範囲データを書きこむ。
FLASHへデータを書きこむ際、エラー訂正回路ECCはECCパリティデータを生成する。フラッシュ制御回路FGENによって、DRAMより読み出されたデータはFLASHのデータ領域A1へ、生成されたECCパリティデータは冗長領域A2へ書きこまれる。アドレス代替処理回路REPは、書き込みが成功したかどうかをチェックし、成功すれば処理を終了する。書き込みが失敗した時には、FLASHの代替領域内のアドレスを選択し、DRAMより読み出されたデータは代替領域内の代替データE1へ、生成されたECCパリティデータは代替冗長領域E2へ書きこまれる。
【００５０】
次にDRAMのFLASHコピー領域A1のデータの読み出しについて説明する。
外部より、FLASHのA1領域内アドレスFAD0とリード命令を入力すると、MMUはアドレスFAD0に対応したDRAMのFLASHコピー領域A1のアドレスDAD0にアドレス変換する。これによって、DRAMが選択されDRAMにコピーされたFLASHのデータを読み出すことができる。つまり、FLASHのデータをDRAMと同じ速度で読み出すことができる。
【００５１】
次にDRAMのワーク領域のデータの読み出しについて説明する。
外部より、ワーク領域内アドレスWAD0とリード命令を入力すると、MMUはアドレスWAD0をアドレス発生回路A_COUNTへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを読み出すことができる。
【００５２】
次にDRAMのFLASHコピー領域A1へのデータの書きこみについて説明する。
外部より、FLASHのA領域内アドレスFAD0とライト命令、書きこみデータを入力すると、MMUはアドレスFAD0に対応したDRAMのFLASHコピー領域内のアドレスDAD0にアドレス変換する。これによって、DRAMが選択されFLASHコピー領域A1へデータが書き込まれる。FLASHのデータ領域A1に対応したDRAMのFLASHコピー領域A1の書きこむことで、FLASHのデータをSRAMと同じ速度で書きこむことができる。
【００５３】
次にDRAMのワーク領域のデータの読み出しについて説明する。
外部より、ワーク領域内アドレスWAD0とリード命令を入力すると、MMUはアドレスWAD0をアクセスコントローラA_COUNTへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを読み出すことができる。
【００５４】
次にDRAMのワーク領域のデータの書き込みについて説明する。
外部より、ワーク領域内アドレスWAD0とライト命令、入力データを入力すると、アクセスコントローラA_COUNTはアドレスWAD0をDRAMへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを書き込むことができる。
【００５５】
図４では、図３と比較して、DRAMのFLAShコピー領域を192Mbitとより大きな領域として確保する場合の、メモリマップを示す。
アドレス信号A0〜A15を通じて入力したロウアドレス（A0〜A15）とカラムアドレス（A0〜A9）を元に、メモリマネージメントユニットMMUがREGISTER領域、DRAM内Work領域（64Mbit）、DRAM内FLASHコピー領域（192Mbit）、FLASH領域(256Mbit)にアドレスを変換する。
【００５６】
メモリマップは、MMU内部のコントロールレジスタの値を変更することで、システムにあわせて利用者側で自由に選択できる。MMU内部コントロールレジスタの値は、外部からMMUレジスタ変更命令コードと変更したいレジスタ値をコマンドレジスタに書きこむことによって変更することができる。
【００５７】
図5は、電源投入時に制御回路（CTL_LOGIC）が行う初期化動作を示している。T1の期間に電源が投入されると、T2のリセット期間で制御回路（CTL_LOGIC）の初期化を行う。メモリマネージメントユニットMMU内部のコントロールレジスタの値はT2の期間で初期設定される。T3の期間では、初期化回路INTがDRAMの初期化動作とFLASHの初期化動作を同時に行う。初期化動作が終了すると、メモリモジュールはアイドル状態となり、外部からのアクセスを受け付けることが可能となる。
【００５８】
図6は、FLASHからDRAMへのデータ転送のフローチャートを示す。メモリモジュールがアイドル状態で外部からの命令を待っている（STEP1）時、ロード命令およびFLASHを選択するアドレスが入力（STEP2）すると、FLASHから入力アドレスに対応したデータとECCパリティデータ読み出す（STEP3）。読み出したデータにエラーがあるかをチェック（STEP4）しエラーがあれば、エラーを訂正し（STEP5）、バッファに書きこむ（STEP6）。エラーがなければ直接バッファR/W＿BUFFERに書きこむ（STEP6）。バッファR/W＿BUFFERに書きこまれたデータをDRAMへ書きこむ際、DRAMに対してリフレッシュ要求が発生しているかをチェックし（STEP7）、リフレッシュ要求があれば、リフレッシュ動作を行い（STEP8）、その後、データをDRAMに書きこむ（STEP9）。リフレッシュ要求がなければ、すぐにデータをDRAMに書きこむ（STEP9）。
【００５９】
図7は、DRAMからFLASHからへのデータ転送のフローチャートを示す。メモリモジュールがアイドル状態で外部からの命令を待っている（STEP1）時、ストア命令とFLASHを選択するアドレスが入力（STEP2）すると、DRAMからデータの読み出しを開始する。その際、DRAMに対してリフレッシュ要求が発生しているかをチェックし（STEP3）、リフレッシュ要求があれば、リフレッシュ動作を行い（STEP4）、その後、DRAMからデータを読み出す（STEP5）。リフレッシュ要求がなければ、すぐにDRAMからデータを読み出す（STEP5）。読み出されたデータは、バッファR/W＿BUFFERに転送され（STEP6）、FLASHへ書き込まれる（STEP７）。FLASHへの書き込み（STEP7）の際は、DRAMから読み出されたデータとエラー訂正回路ECCが生成したECCパリティデータをFLASHへ書きこむ。FLASHへの書き込みが成功したかをチェックし（STEP8）、成功すれば処理を終える（STEP10）。書き込みが失敗した場合は、代替用の他のアドレスを選択し（STEP9）、再度、FLASHへ書き込み（STEP7）、書き込み成功チェック（STEP11）を行い、成功すれば処理を終える（STEP10）。
【００６０】
図8（A）は、メモリモジュール内のDRAMからデータを読み出す時の外部からの命令フローを示す。図8（B）はメモリモジュール内DRAMへデータを書きこむ時の外部からの命令フローを示す。外部からSDRAMインターフェースで命令がメモリモジュールへ入力される。
図8（A）を説明する。メモリモジュールがアイドル状態で外部からの命令を待っている（STEP1）。外部からACTIVE命令とロウアドレスが入力（STEP2）し、その後、READ命令とカラムアドレスが入力する（STEP3）と、ロウアドレスとカラムアドレスによって選択されたDRAMのメモリセルに保持されているデータが読み出され、入出力データ信号（DQ0−DQ15）を通ってメモリモジュールの外に出力される。PRICHARGE命令が入力する（STEP4）とメモリモジュールはアイドル状態となる。
【００６１】
図8（B）を説明する。メモリモジュールがアイドル状態で外部からの命令を待っている（STEP1）。外部からACTIVE命令とロウアドレスが入力（STEP2）し、その後、WRITE命令とカラムアドレスが入力する（STEP3）と、ロウアドレスとカラムアドレスによって選択されたDRAMのメモリセルに入出力データ信号（DQ0−DQ15）から入力されたデータが書きこまれる。PRICHARGE命令が入力する（STEP4）とメモリモジュールはアイドル状態となる。
【００６２】
図9は、データ更新管理回路CPBが行うアドレス保持とアドレスクリアのフローを示している。外部からのライト命令により、DRAMのFLASHデータコピー領域にデータが書きこまれる（STEP1）と書きこみアドレスに対応するフラグ信号をデータ更新管理回路CPB内のフラグレジスターに書きこむ（STEP2）。ストア命令とアドレスが外部より入力されると、DRAMのFLASHデータコピー領域からFLASHへのデータ転送が開始される（STEP３）。転送が完了したことをチェックし（STEP４）、完了していれば、フラグレジスター内の転送完了のアドレスのフラグをクリアする。
【００６３】
図10は、DRAMの電源遮断命令がメモリモジュールに入力した時の、メモリモジュールの動作フローを示す。
電源遮断命令が、コマンドレジスタに入力すると、DRAM内FLASHコピー領域に書き込まれたデータの内、FLASHへ書き戻していないデータをすべてFLASHへ転送する。
電源遮断命令が入力すると（STEP1）、DRAM内FLASHコピー領域に書き込まれたデータの内、まだFLASHへ書き戻していないデータのアドレスを検索するために、先ず、検索アドレスを検索開始アドレスに設定する（STEP2）。検索アドレスに対するデータ更新管理回路CPB内のフラグレジスター書きこまれたフラグが見つかれば（STEP3）、検索アドレスに対するDRAMのデータをFLASHに転送する。転送が完了すればこのフラグをクリアする（STEP5）。現在の検索アドレスが検索最終アドレスかどうかを判断し（STEP6）、検索最終アドレスではない場合は、現在の検索アドレスに１を加えたアドレスを次の検索アドレスとし（STEP7）、その後、STEP３、STEP4、STEP5、STEP6を繰り返す。現在の検索アドレスが検索最終アドレスである場合、処理を完了し、DRAMの電源を遮断する（STEP8）。
【００６４】
図１1は、コマンドレジスタへロード命令が入力した際の、FLASHからDRAMへのデータ転送時のモジュールで行うSDRAMの動作を示す。
メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRが入力し、その後、ライト命令WとカラムアドレスCと入出力信号IO0〜IO15からロード命令コードLdを入力する。続いて、入出力信号IO0〜IO15から、FLASH領域内のデータでDRAMへコピーしたいデータの開始アドレスSaと終了アドレスEaを入力する。ロウアドレスRとカラムアドレスCによってコマンドレジスタが選択され、ロード命令コードLdと開始アドレスSaと終了アドレスEaがコマンドレジスタに書き込まれる。
制御回路は開始アドレスSaと終了アドレスEa の範囲に対応したデータをFLASHから読み出しバッファに保持し、その後、SDRAM1へ書き込み動作をはじめる。
DRAM1へ書きこむためのアドレスは、メモリマネージメントユニットMMUによってデータの開始アドレスSaはFLASHコピー領域のDRAMのロウアドレスR0とカラムアドレスC0に変換され、同様に終了アドレスEaはロウアドレスR0とカラムアドレスCFに変換される。
【００６５】
DRAM１へ書き込みは、D1-COMからアクテイブ命令AとD1-A0〜D1-A15からロウアドレスR0を入力し、その後、D1-COMからライト命令WとD1-A0〜D1-A15からカラムアドレスC0と入出力信号D1-IO0〜D1-IO15からデータを入力し書きこむ。書き込み動作はカラムアドレスとデータはカラムアドレスの最終アドレスCFまで続き、プリチャージ命令Pによって書き込みを終了する。DRAMへのデータの書き込みが開始してから終了するまでの間は、WAIT信号をHighに出力し、DRAMへデータを転送中であることを伝える。
【００６６】
図12は、コマンドレジスタへストア命令が入力した際の、SDRAMからFLASHへのデータ転送時のメモリモジュールで行うSDRAMの動作を示す。
メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRが入力し、その後、ライト命令WとカラムアドレスCと入出力信号IO0〜IO15からストア命令コードStを入力する。続いて、入出力信号IO0〜IO15から、FLASH領域内のデータでDRAMからFLASHへコピーバックしたいデータの開始アドレスSaと終了アドレスEaを入力する。ロウアドレスRとカラムアドレスCによってコマンドレジスタが選択され、ストア命令コードStと開始アドレスSaと終了アドレスEaがコマンドレジスタに書き込まれる。
【００６７】
制御回路は開始アドレスSaと終了アドレスEa の範囲に対応したデータをSDRAMから読み出し、FLASHへ書きこむす。
【００６８】
SDRAM1から読み出すためのアドレスは、メモリマネージメントユニットMMUによってデータの開始アドレスSaをFLASHコピー領域のSDRAMのロウアドレスR0とカラムアドレスC0に変換され、同様に終了アドレスEaをロウアドレスR0とカラムアドレスCFに変換される。
【００６９】
SDRAM１からの読み出しは、D1-COMからアクテイブ命令AとD1-A0〜D1-A15からロウアドレスR0を入力し、その後、D1-COMからリード命令RとD1-A0〜D1-A15からカラムアドレスC0を入力し読み出す。読み出し動作はカラムアドレスの最終アドレスCFまで続き、プリチャージ命令Pによって読み出しを終了する。SDRAMからデータの読み出しを開始してから終了するまでの間は、WAIT信号をHighに出力し、SDRAMからデータを転送中であることを伝える。
【００７０】
図13 (a)は、SDRAMのワーク領域にアクセスした場合のSDRAMの動作を示し、図13（b）はSDRAMのFLASHコピー領域にアクセスした場合のSDRAMの動作を示している。
【００７１】
図13（a）の読み出し動作を説明する。
メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスR0を入力し、その後、リード命令RとカラムアドレスC0を入力する。制御回路はSDRAM1へアクテイブ命令AとロウアドレスR0を入力し、その後、リード命令RとカラムアドレスC0を入力すると、入出力信号D1-IO0〜D1-IO15からデータが出力され、入出力信号IO0〜IO15を通って外部へ出力される。
【００７２】
図13（a）の書き込み動作を説明する。
メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスR0を入力し、その後、ライト命令WとカラムアドレスC0と、入出力信号IO0〜IO15からデータInを入力する。制御回路はSDRAM1へアクテイブ命令AとロウアドレスR0を入力し、その後、ライト命令WとカラムアドレスC0と、入出力信号D1-IO0〜D1-IO15からデータInが入力されデータがSDRAMへ書き込まれる。
【００７３】
図13（ｂ）の読み出し動作を説明する。
メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRD、その後、リード命令RとカラムアドレスCDを入力する。メモリマネージメントユニットMMUによってFLASH領域のロウアドレスRDはFLASHコピー領域のロウアドレスRTに、同様にFLASH領域のカラムアドレスCDはFLASHコピー領域のカラムアドレスCTに変換される。SDRAM1へはアクテイブ命令AとロウアドレスRTがその後、リード命令RとカラムアドレスCTが入力され、入出力信号D1-IO0〜D1-IO15からデータが出力され、入出力信号IO0〜IO15を通って外部へ出力される。
【００７４】
図13（ｂ）の書き込み動作を説明する。
メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRF、その後、ライト命令WとカラムアドレスCFと、入出力信号IO0〜IO15からデータInを入力する。メモリマネージメントユニットMMUによってFLASH領域のロウアドレスRFはFLASHコピー領域のロウアドレスRUに、同様にFLASH領域のカラムアドレスCFはFLASHコピー領域のカラムアドレスCUに変換される。SDRAM1へはアクテイブ命令AとロウアドレスRUがその後、ライト命令WとカラムアドレスCTが入力され、入出力信号D1-IO0〜D1-IO15からデータが入力され、SDRAMへ書きこまれる。
【００７５】
図14は、外部からコマンドレジスタへストア命令が書きこまれたことにより、DRAMからデータの読み出しが生じている時、外部より読み出し命令が入力した場合のSDRAMの動作を示す。
ストア命令によりWAIT信号がHighになり、FLASHへ転送するためのデータOsがDRAMから読み出されている時、外部より、アクテイブ命令AとロウアドレスR0が入力されると、制御回路はプリチャージ命令PsをDRAM1へ発行し、DRAMからのFLASHへ転送するためのデータOsの読み出しを一次中断する。その後、DRAM1へアクテイブ命令AとロウアドレスR0を発行する。次に、外部よりリード命令RとカラムアドレスC0が入力されると、DRAM1へはリード命令Rとカラム命令C0が発行され、データOが読み出され、IO0〜IO15から出力される。外部からプリチャージ命令PとバンクアドレスB0が入力すると、DRAM1へプリチャージ命令PとバンクアドレスB0が発行され、データの読み出しが終了する。その後、制御回路は、DRAMからのFLASHへ転送するためのデータOsの読み出しを再開するため、アクティブ命令ASとロウアドレスR4、リード命令RsとカラムコマンドC4、リード命令RSとカラムコマンドC8をDRAM１へ発行する。
【００７６】
図15は本実施例におけるCHIP1(FLASH)の構成例である。コントロール信号バッファC-BUF、コマンドコントローラCTL、マルチプレクサMUX、データインプットバッファDI-BUF、インプットデータコントローラDC、セクタアドレスバッファSA-BUF、XデコーダX-DEC、メモリアレイMA（FLASH）、YアドレスカウンタY-CT、YデコーダY-DEC、Yゲート＆センスアンプ回路YGATE/SENSE-AMP、データレジスタDATA-REG、データアウトプットバッファDO-BUFより構成されている。CHIP1の動作は従来から一般的に使用されているAND型FLASHメモリと同様である。なお、AND型FLASHメモリは大容量フラッシュメモリの意味で広義のＮＡＮＤ型フラッシュメモリに分類されることもあり、本願ではＮＡＮＤ型フラッシュメモリといった場合にはAND型FLASHメモリも含まれるものとする。このCHIP1(FLASH)によって本実施例であるメモリモジュールが構成出来る。
【００７７】
図16は、CHIP1を構成できるAND型FLASHメモリからのデータ読み出し動作を示している。チップイネーブル信号F-/CEがLOW，コマンドデータイネーブル信号F-CDEがLOWになり、ライトイネーブル信号F-/WEが立ち上がった時、入出力信号I/O0〜I/O7より読み出し命令の命令コードRcodeを入力する。二番目と三番目のライトイネーブル信号F-/WEの立ち上がりで入出力信号I/O0〜I/O7よりセクタアドレスを入力する。
入力したセクタアドレスに対応する16kbitのデータはメモリアレイMAからデータレジスタDATA-REGに転送される。データがメモリアレイMAからデータレジスタDATA-REGに転送されている間は、FLASHはビジーとなり、F-RDY/BUSYはレディ/ビジィ信号をLowにする。データ転送が終了したら、シリアルクロック信号F-SCの立ち上がりに同期し、データレジスタDATA−REG内のデータが8ビットづつ順に読み出され、入出力信号I/O0〜I/O7より出力される。
【００７８】
図17は本メモリモジュールのCHIP1(FLASH)を別のNAND型フラッシュメモリで構成した場合の例である。
CHIP1に入力されるF-/CEはチップイネーブル信号，F-CLEはコマンドラッチイネーブル信号、F-ALEはアドレスラッチイネーブル信号、F-/WEはライトイネーブル信号，F-/REはリードイネーブル信号，F-/WPはライトプロテクト信号、F-R/Bはレディ/ビジィ信号，I/O0〜I/O7は入出力信号でアドレスの入力や、データの入出力に使用する。このようにNAND型フラッシュメモリによっても、本メモリモジュールは構成できる。
【００７９】
図18は、本メモリモジュールに用いられるNAND型メモリのブロック図を示す。動作ロジックコントローラL-CONT、制御回路CTL、入出力コントロール回路I/O-CONT、ステータスレジスタSTREG、アドレスレジスタADREG、コマンドレジスタCOMREG、レディ・ビジー回路R-B、高電圧発生回路VL-GEN、ローアドレスバッファROW-BUF、ローアドレスデコーダーROW-DEC、カラムバッファCOL−BUF、カラムデーコーダCOL-DEC、データレジスタDATA−REG、センスアンプSENSE-AMP、メモリアレイMAから構成されている。
CHIP1の動作は従来から一般的に使用されているNAND型FLASHメモリと同様である。このCHIP1(FLASH)によって本実施例であるメモリモジュールが構成出来る。
【００８０】
図19は、CHIP1を構成するNAND型FLASHメモリからのデータ読み出し動作を示している。
チップイネーブル信号F-/CEがLOW，コマンドラッチイネーブル信号F-CLEがHighになり、ライトイネーブル信号F-/WEが立ち上がった時、入出力信号I/O0〜I/O7より読み出し命令の命令コードRcodeを入力する。その後アドレスラッチイネーブルF-ALEがHighとなり２番目と３番目と４番目のライトイネーブル信号F-/WEの立ち上がりで入出力信号I/O0〜I/O7よりページアドレスを入力する。
入力したページ4kbit(4224bit)アドレスに対応する4kbit(4224bit)のデータはメモリアレイMAからデータレジスタDATA-REGに転送される。データがメモリアレイMAからデータレジスタDATA-REGに転送されている間は、FLASHはビジーとなり、F-R/Bはレディ/ビジィ信号をLowにする。データ転送が終了したら、リードイネーブル信号F-/REの立下りに同期し、データレジスタDATA−REG内のデータが8ビットづつ順に読み出され、入出力信号I/O0〜I/O7より出力される。
【００８１】
図20は本実施例におけるDRAMの構成例を示したものである。ＸアドレスバッファX-ADB, リフレッシュカウンタREF. COUNTER, ＸデコーダX-DEC, メモリアレイMA, ＹアドレスバッファY-ADB, ＹアドレスカウンタY-AD COUNTER, ＹデコーダY-DEC, センスアンプ回路＆Ｙゲート（カラムスイッチ）SENS AMP.& I/O BUS, 入力データバッファ回路INPUT BUFFER, 出力データバッファ回路OUTPUT BUFFER, 制御回路＆タイミング発生回路CONTROL LOGIC & TGで構成されている。DRAMは従来より用いられている汎用SDRAMである。即ち４個の独立動作可能なメモリバンクを含み、それらに対するアドレス入力端子及びデータ入出力端子は共通化されバンク毎に時分割で利用される。このDRAMによって本実施例であるメモリモジュールが構成出来る。
【００８２】
以上説明した様に、本発明によるメモリモジュールでは、SDRAMインターフェイス方式を踏襲し、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、DRAMと同程度の速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もDRAMと同等にできる。
【００８３】
メモリモジュールの内部で、FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、かつ信頼性を保つことができる。
【００８４】
大容量のDRAMを用いるため、FLASHのデータをコピーできる領域のほかに、大容量のワーク領域も確保でき、携帯電話の高機能化に対応できる。
【００８５】
DRAMに確保するワーク領域とFLASHデータコピー領域の大きさや、管理単位を外部よりプログラムでき、システムにあわせて利用者側で自由に選択できる。
【００８６】
＜実施例２＞
図21は本発明のメモリモジュールにおける別の実施例を示す。本メモリモジュールは３つのチップによって構成されている。以下に夫々のチップについて説明する。まず、CHIP1(FLASH) は不揮発性メモリである。不揮発性メモリにはROM(リードオンリーメモリ)、EEPROM(エレクトリカリイレーサブルアンドプログラマブルROM)、フラッシュメモリ等を用いることが出来る。本実施例ではフラッシュメモリを例に説明する。CHIP2(SRAM+CTL_LOGIC)にはスタティックランダムアクセスメモリ(SRAM)と制御回路(CTL_LOGIC)が集積されている。制御回路はCHIP2に集積されたSRAMとCHIP3の制御を行う。CHIP3(DRAM1)はダイナミックランダムアクセスメモリ(DRAM)である。DRAMは内部構成やインターフェイスの違いからEDO、SDRAM、DDR等様々な種類がある。本メモリモジュールにはいずれのDRAMでも用いることが出来るが、本実施例ではSDRAMを例に説明する。
【００８７】
このメモリモジュールには外部からアドレス(A0〜A24)とコマンド信号(S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB, LS−EN, F-EN)が入力される。電源はS-VCC, S-VSS, LF-VCC, LF-VSS, LD-VCC, LD-VSSを通して供給され、データの入出力にはS-I/O0〜S-I/O15が用いられる。いわゆるSRAMインターフェース方式によって、このメモリモジュールは動作する。
【００８８】
CHIP2はCHIP1，CHIP3の動作に必要となる信号を供給する。CHIP2はCHIP1に対してシリアルクロック(F−SC)、アドレスおよびFLASH用データ(I/O0〜I/O7)、コマンド(F-CE, F-/OE, F-/WE, F-/RES, F-CDE, F-RDY/BUSY)、電源(F-VCC, F-VSS)を供給する。さらに、CHIP2はCHIP3に対してクロック(D1-CLK)、アドレス(D1-A0〜D1-A14)、コマンド(D1-CKE, D1-/CS, D1-/RAS, D1-/CAS, D1-/WE, D1-DQMU/DQML)、DRAM用データ(D1-DQ0〜D1-DQ15)、電源(D1-VCC, D1-VSS, D1-VCCQ, D1-VSSQ)を供給する。
【００８９】
ここで各コマンド信号について簡単に説明する。 CHIP2に入力されるS-/CE1, S-CE2はチップイネーブル信号、 S-/OEはアウトプットイネーブル信号、 S-/WEはライトイネーブル信号、 S-/LBはロアーバイト選択信号、S-/UBはアッパーバイト選択信号である。
【００９０】
CHIP1に入力されるF-/CEはチップイネーブル信号，F-/OEはアウトプットイネーブル信号，F-/WEはライトイネーブル信号，F-SCはシリアルクロック信号，F-/RESはリセット信号，F-CDEはコマンドデータイネーブル信号，F-RDY/BUSYはレディ/ビジィ信号，I/O0〜I/O7は入出力信号でアドレスの入力や，データの入出力に使用する。
【００９１】
CHIP2の制御回路（CTL_LOGIC）は、アドレスの値によって、制御回路内（CTL_LOGIC）内に設けられたコマンドレジスタREG、CHIP2内のSRAM、CHIP3のDRAM、CHIP1のFLASHのいずれかを選択する。
【００９２】
制御回路(CTL_LOGIC)に設けられたコントロールレジスタにあらかじめ値を設定しておくことによって、それぞれの領域を区別することができる。いずれへのアクセスもいわゆるSRAMインターフェイス方式によって行われる。
【００９３】
DRAMは、ワーク領域とFLASHデータコピー領域とに分かれており、ワーク用はプログラム実行時のワークメモリとして、FLASHデータコピー領域はFLASHからのデータをコピーするためのメモリとして利用される。
【００９４】
SRAMへアクセスする場合は、SRAMを選択するアドレス信号やコマンド信号類を制御回路(CTL_LOGIC)に入力するとCHIP2内部のSRAMへのアクセスを行う。リードアクセスの場合にはSRAMからデータを読み出し、メモリモジュールのデータ入出力線(I/O0〜I/O15)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(I/O0〜I/O15)から入力され、SRAMに書きこまれる。
【００９５】
制御回路(CTL_LOGIC)内のコマンドレジスタREGにアクセスしロード命令やストア命令コードを書きこむことで、FLASHのデータをDRAM内のFLASHデータコピー領域にコピー（ロード）したり、DRAM内のFLASHデータコピー領域のデータをFLASHへ書き戻し（ストア）たりできる。
【００９６】
アドレス信号(A0〜A24)からコマンドレジスタREGにアクセスするためのアドレスと、コマンド信号（S-/CE1,S-CE2,S-/OE, S-/WE,S-LB,S-/UB）からライト命令、入出力データ信号(I/O0〜I/O15)から、ロード命令コード、続いてFLASH領域内のアドレスでロード開始アドレス、ロード終了アドレスが入力されると、コマンドレジスタにはロード命令コードとロード開始アドレスとロード終了アドレスが書きこまれる。そうすると、FLASHのロード開始アドレスからロード終了アドレスの間のデータが読み出され、DRAM内のFLASHデータコピー領域へ転送される。これによって、FLASHのデータはDRAMへ保持されることになる。
【００９７】
コマンドレジスタにストア命令コードとFLASHを選択するアドレスで、ストア開始アドレスとストア終了アドレスが書きこまれると、FLASHのストア開始アドレスからストア終了アドレスの間アドレスへDRAM内のFLASHデータコピー領域のデータが書き戻される。
【００９８】
FLASHの、どのアドレス範囲がDRAMのFLASHデータコピー領域の、どのアドレス範囲に対応するかは、制御回路(CTL_LOGIC)に設けられたコントロールレジスタに値を設定しておくことによって決めることができる。
【００９９】
FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。
【０１００】
FLASHからデータを読み出す時、CHIP2(CTL_LOGIC)は、読み出しデータのエラーを検出、訂正し、DRAMへ転送する。
FLASHへのデータの書き込み時は、CHIP2(CTL_LOGIC)は正しく書き込まれたかをチェックし、正しく書き込まれなかった場合は、現在のアドレスとは異なるアドレスに書きこみを行う。いわゆる、代替え処理を行う。不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったというアドレス管理も行う。
【０１０１】
DRAMのFLASHデータコピー領域へアクセスする場合は、アドレス信号(A0〜A24)から、FLASH領域のアドレスと、コマンド信号（S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB）を入力する。コマンド信号がリード命令の場合、CHIP2の制御回路は、DRAMへアクセスし、FLASH領域内のアドレスに対応したDRAMのFLASHデータコピー領域内アドレスからデータを読み出す。ライト命令の場合は書込みデータはメモリモジュールのデータ入出力線(I/O0〜I/O15)から入力され、その後DRAM用データI/O(D1-DQ0〜D1-DQ15)を通してDRAMへ入力される。これによって、FLASHのデータの読み出しおよび書きこみ時間はSRAMと同等となる。
【０１０２】
DRAMのワーク領域へアクセスする場合は、DRAM内ワーク領域へのアクセスに必要なアドレス信号やコマンド信号を入力する。制御回路(CTL_LOGIC)はDRAM内ワーク領域へのアドレスを生成し、DRAMへのアクセスを行う。リードアクセスの場合にはDRAMからの読み出しデータはDRAM用データI/O(D1-DQ0〜D1-DQ15)を通り、データ入出力線(I/O0〜I/O15)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(I/O0〜I/O15)から入力され、その後DRAM用データI/O(D1-DQ0〜D1-DQ15)を通してDRAMへ入力される。
【０１０３】
CHIP3（DRAM）への電源はLD-VCC、LD-VSSから供給され、制御回路(CTL_LOGIC)を通してD1-VCC,D1-VSS,D1-VCCQ,D1-VSSQへ接続され、FLASHへの電源は、LF-VCC、LF-VSSから供給され、制御回路(CTL_LOGIC)を通してF-VCC,F-VSSへ接続される。DRAMおよびFLASHへの電源供給はコマンド信号PSによって制御され、必要に応じて切断することが出来る。
【０１０４】
DRAMの電源遮断時には、制御回路（CTL_LOGIC）はDRAMからFLASHへ書き戻しが必要なデータのみを自動的に書き戻し、データの書き戻しが終了してからDRAMの電源を遮断する。
【０１０５】
切断したDRAMの電源を再投入する場合にはDRAMの初期化を行う必要がある。DRAMおよびFLASHの初期化に必要な信号生成やタイミング制御は制御回路(CTL_LOGIC)が行う。
【０１０６】
また、DRAMのリフレッシュを行う場合には制御回路(CTL_LOGIC)が定期的にバンクアクティブコマンドを投入して行うことが出来る。一般にDRAMのリフレッシュ特性は高温時に悪化するが、制御回路(CTL_LOGIC)に温度計を設けて高温時にバンクアクティブコマンドの投入間隔を狭めることによってDRAMをより広い温度範囲で使用することが出来る。
【０１０７】
以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用SDRAMとFLASHを用いた大容量かつアクセス速度がSRAMと同等なメモリモジュールが実現出来る。
【０１０８】
本発明によるメモリモジュールでは、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、SRAMと同等な速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もSRAMと同等にできる。
【０１０９】
大容量SDRAMを用いることで、SDRAMにFLASHのデータをコピーできる領域のほかに大容量のワーク領域を確保できる。
【０１１０】
FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、信頼性を保つことができる。
【０１１１】
大容量SDRAMを用いるため、SDRAMにFLASHのデータをコピーできる領域のほかに大容量のワーク領域を確保できる。
【０１１２】
モジュール内部で実行されるリフレッシュの間隔を温度によって変えることによってDRAMの使用温度範囲を広げることが可能となり、使用温度範囲の広い大容量メモリモジュールが実現できる。
【０１１３】
本発明の別の目的はデータ保持電流の少ないメモリモジュールを実現することである。この目的のために、特に低温時にはモジュール内部で実行されるリフレッシュ間隔を伸ばす事によって、データ保持電流を削減することが出来る。
【０１１４】
さらにデータ保持電流を削減するためにはDRAMへ供給する電源を切断し、SRAMに記憶されたデータだけを保持すればよい。これによって、最小限のデータ保持電流で必要なデータだけを保持することが可能である。
【０１１５】
図22はCHIP2(SRAM+CTL_LOGIC)を示したものである。CHIP2(SRAM+CTL_LOGIC)はSRAMと制御回路(CTL_LOGIC)から構成されており、集積されるSRAMは従来より一般的に使用されている非同期SRAMである。制御回路(CTL_LOGIC)はCHIP2のSRAM以外の部分で、図18では破線に囲まれた領域として示されており、AS、MMU、ATD、DTD、R/W BUFFER, CPB、A_CONT、REG、INT、 TMP、RC、PM、CLK_GEN、COM_GENによって構成される。以下で各回路ブロックの動作を説明する。
【０１１６】
初期化回路INTは、電源供給開始時にメモリマネージメントユニットMMU内のコントロールレジスタの初期化とDRAMの初期化を行う。
【０１１７】
メモリマネージメントユニットMMUは内蔵するコントロールレジスタに設定された値に従って外部より入力されたアドレスを変換し、REGISTER領域内のコマンドレジスタREGやDRAM内のワーク領域、DRAM内のFLASHデータコピー領域、FLASH領域を選択し、アクセスを行う。コントロールレジスタの値は、電源供給時に初期化回路INTにより初期設定される。コントロールレジスタの値を変更したい場合は、コマンドレジスタREGに、メモリマネージメントMMU変更命令を入力する
SRAMが選択された場合にはアクセススイッチ(AS)によってSRAMへアドレス信号とコマンド信号が送られ、SRAMへのアクセスが行われる。
【０１１８】
アドレストランジションディテクタ回路(ATD)はアドレス信号とコマンド信号の変化を検出してパルスを出力する。また、コマンドトランジションディテクタ回路(CTD)はコマンド信号の変化を検出してパルスを出力する。これらの検出回路が信号の変化を検出することによってメモリへのアクセスが開始される。
【０１１９】
データ更新アドレス管理回路CPBは、DRAMのFLASHデータコピー領域にデータが書き込まれた時のアドレス情報を保持する。
【０１２０】
コマンドレジスタREGには、ロード命令、ストア命令、メモリマネージメントユニットMMU変更命令、電源遮断命令などの命令コードや、ロード開始アドレス、ロード終了アドレス、ストア開始アドレス、ストア終了アドレスなどのアドレスが書き込まれ保持される。
【０１２１】
データバッファR/WBUFFERはDRAMの読み出しデータ、書き込みデータあるいは、FALSHの読み出しデータ、書き込みデータを一時的に保持する。
【０１２２】
コマンドジェネレータCOM_GENはDRAMへのアクセスに必要なコマンドを生成する。
アクセスコントローラA_CONTはCHIP２の全体制御とDRAMへアクセスを行うためのアドレスを生成する。
【０１２３】
フラッシュ制御信号生成回路FGENはFLASHのデータの読み出し、書き込みの制御を行う。
【０１２４】
エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。
【０１２５】
温度計測モジュール(TMP)は温度を測定し、測定した温度に応じた信号をRCとA_CONTに出力する。RCはリフレッシュカウンタで、DRAMのリフレッシュ間隔にあわせてリフレッシュを行うアドレスを生成する。また、温度計測モジュール(TMP)の出力信号によって温度に応じたリフレッシュ間隔の変更を行う。
【０１２６】
パワーモジュール(PM)はCHIP2の制御回路(CTL_LOGIC)と DRAMへの電源供給及び電源の制御を行う。クロックジェネレータ(CLK_GEN)はクロックを生成し、DRAMと制御回路(CTL_LOGIC)へ供給する。コマンドジェネレータ(COM_GEN)はDRAMへのアクセスに必要なコマンドを生成する。アクセスコントローラ(A_CONT)はCHIP2 (SRAM+CTL_LOGIC)全体動作の制御と、DRAMへアクセスを行うためのアドレスを発生する。
【０１２７】
フラッシュ制御信号生成回路FGENはFLASHのデータの読み出し、書き込みの制御を行う。
【０１２８】
エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。
【０１２９】
次に本メモリモジュールの動作を説明する。
【０１３０】
CHIP2(SRAM+CTL_LOGIC)へメモリアクセスを行うには従来より一般に使用されている非同期SRAM方式でインターフェイスする。
【０１３１】
アドレス信号(A0〜A24)あるいはコマンド信号(S-/LB, S-/UB, S-/WE, S-/CE1, S-CE2, S-/OE)が変化するとATDがこれを検知して、コマンドレジスタREG、SRAM、DRAMあるいはFLASHへのアクセスが開始される。
【０１３２】
外部から入力されたアドレス信号(A0〜A24)の値はまずメモリマネージメントユニットMMUによって変換される。変換されたアドレスによってアクセス先がコマンドレジスタREGかSRAMかDRAM、あるいはFLASHなのかを決定する。
【０１３３】
アドレスの変換パタンはメモリマネージメントユニットMMU内部のコントロールレジスタの値によって決められる。
【０１３４】
コマンドレジスタREGが選択されロード命令コードがコマンドレジスタREGに書き込まれると、FLASHからDRAMへデータ転送を開始する。最初に、フラッシュコントローラFCON内部のフラッシュ制御信号発生回路FGENはFLASHに対して読み出し動作を行う。FLASHから読み出されたデータに誤りが無ければ、直接、データをデータバッファR/W BUFFERに転送し、誤りがあれば、エラー訂正回路ECCで訂正し、データバッファR/W BUFFERに転送する。その次に、コマンド発生回路COM_GENからライト命令とアクセスコントローラA_CONTからアドレス信号、データバッファR/W BUFFERよりFLASHから読み出したデータがDRAMに対して入力され、DRAMのFLASHデータコピー領域へ書き込みが行われる。
【０１３５】
データ更新管理回路CPBは、DRAMのFLASHデータコピー領域にデータが書き込まれた時、書き込みアドレスの情報を保持する。
【０１３６】
コマンドレジスタREGが選択されストア命令がコマンドレジスタに書き込まれると、DRAMのFLASHデータコピー領域内データからFLASHへデータ転送を開始する。
【０１３７】
最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CONTからアドレス信号をDRAMに送りデータを読み出す。DRAMから読み出されたデータはデータバッファR/W BUFFERを通ってフラッシュコントローラFCONに転送され、フラッシュ制御信号発生回路FGENはFLASHに対して書き込みを行う。アドレス代替処理回路REPは、書き込みが成功したかどうかをチェックし、成功すれば処理を終了する。書き込みが失敗した時には、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。代替え処理を行った際は、不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったかというアドレス情報を保持し管理する。データ更新管理回路CPBは保持しているDRAMのアドレス情報の中で、FLASHへの書き込みが終了したアドレス情報をクリアする。このように、データ更新管理回路CPBは常に、最新のデータが更新されたアドレスを管理することができる。
【０１３８】
DRAMのワーク領域およびFLASHデータコピー領域が選択され、リード命令の場合、コマンド発生回路COM_GENからリード命令信号とアクセスコントローラA_CONTからアドレス信号がDRAMへ送られ、データが読み出される。
【０１３９】
DRAMのワーク領域およびFLASHデータコピー領域が選択され、ライト命令の場合、コマンド発生回路COM_GENからライト命令信号とアドレス発生回路A_CONTからアドレス信号、データバッファR/W BUFFERからデータをDRAMへ送り、データが書き込まれる。
【０１４０】
コマンドレジスタREGが選択され、電源遮断命令がコマンドレジスタに書き込まれると、データ更新管理回路CPBが保持しているアドレスに対応するDRAMのデータをFLASHへ転送する。最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CONTからアドレス信号をDRAMに送りデータを読み出す。DRAMから読み出されたデータはデータバッファR/W BUFFERを通ってフラッシュコントローラFCONに転送され、フラッシュ制御信号発生回路FGENによってFLASHで書き込まれる。
【０１４１】
データ更新管理回路CPBは保持しているDRAMのアドレス情報の内FLASHへの書き込みが終了したアドレス情報をクリアしていき、保持したアドレスに対応したデータがすべてFLASHへ書き込まれるとデータ更新管理回路CPBのアドレス情報はすべてクリアされる。
【０１４２】
メモリモジュールを高温で使用する場合にはDRAMのリフレッシュ間隔を短くして頻繁にリフレッシュを行えばよい。そこで本メモリモジュールでは温度計測モジュール(TMP)が温度を測定してリフレッシュカウンタとアクセスコントローラに通知する。高温になればリフレッシュカウンタはリフレッシュ間隔を短く変更してリフレッシュ用アドレスを出力する。また、逆に低温時にはＤＲＡＭのリフレッシュ間隔を長く変更すればデータ保持電流を削減する事も出来る。この様な場合にも温度計測モジュール(TMP)が温度を測定してリフレッシュカウンタとアクセスコントローラに通知する。低温になればリフレッシュカウンタはリフレッシュ間隔を長く変更してリフレッシュ用アドレスを出力する。
【０１４３】
メモリモジュールが実装された機器は動作状態に応じて消費電流を削減したい場合がある。そこで、パワーモジュールによってメモリの動作状態を変えて消費電力を削減する方法について説明する。
【０１４４】
まず、最も簡単なものはパワーモジュールがコマンド信号PSに従ってリフレッシュカウンタが行うリフレッシュを停止させるものである。これによって、DRAMに記憶されたデータは破壊されるが、リフレッシュに必要な電力を削減することが出来る。
【０１４５】
さらに消費電力を削減したい場合にはメモリモジュール内部においてDRAMへ供給する電源を切断する。この場合にはパワーモジュールが機器が出力するコマンド信号PSにしたがってDRAMへ供給されるD1-VCCへの電力供給を停止する。
【０１４６】
この上、一段と消費電力を削減したい場合はパワーモジュールがコマンド信号PSにしたがってCHIP2(SRAM+CTL_LOGIC)のうちDRAMへのメモリアクセスに関与する部分への電源供給も停止すれば良い。この状態では例えばCHIP2(SRAM+CTL_LOGIC)のうちSRAMの他にはMMUとASだけに電源を接続して動作状態とし、SRAMへのアクセスだけを実行するモードとすることが可能である。
【０１４７】
さらにコマンドPSによってSRAMのデータ保持だけを行う動作状態とすることも可能である。この場合にはSRAMへ接続される電源(S-VCC, S-VSS)以外を切断し、メモリへのアクセスは禁止される。この状態ではメモリモジュールはSRAMに記憶されたデータの保持を行う。
【０１４８】
一旦ＤＲＡＭへの電源供給を停止して動作を停止した後にDRAMを再び動作させるためには電源供給の再開の他、DRAMの初期化を行う必要がある。初期化方法は一般的なものだが本メモリモジュールではイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。
【０１４９】
なお、DRAMのリフレッシュを停止した場合にもDRAMを再び動作させるためにはDRAMの初期化が必要であるが、やはりイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。
【０１５０】
図23,24,25,26はメモリマネージメントユニットMMUによって変換されるメモリマップの一例を示したものである。これらのメモリマップはいずれもMMU内部のコントロールレジスタに設定された値にしたがって選択することが出来る。本実施例では特に限定されないが、FLASHの記憶容量が256＋８Mb、データ保持をするSRAMが2Mb、DRAMが256Mb であるメモリモジュールを例に代表的なメモリマップを説明する。
【０１５１】
図23ではアドレス信号A0〜A24を通じて入力したアドレスを元に、メモリマネージメントユニットMMUがコマンドレジスタREG（16kbit）、SRAMによるデータ保持領域(2Mbit)、DRAM内Work領域（128Mbit）、DRAM内FLASHコピー領域（128Mbit）、FLASH(256+8 Mbit)にアドレスを変換したメモリマップを示す。
【０１５２】
特に制限はないがメモリマップのアドレス空間の下部から、コマンドレジスタREG,SRAM、DRAM、FLASHがマッピングされている。
【０１５３】
コマンドレジスターREGは外部より、ロード命令、ストア命令、MMUレジスタ変更命令などの命令コードやロード命令やストア命令時の開始アドレスや終了アドレスが書きこまれる。
【０１５４】
DRAMは、Work領域（128Mbit）、FLASHコピー領域（128Mbit）に分かれている。Work領域はプログラム実行時のワークメモリとして利用され、FLASHコピー領域は、FLASH領域のデータの一部をコピーし、保持しておくために利用される。
【０１５５】
SRAMによる2Mbitのデータ保持領域は、アドレス空間の下部に集中して設定されている。この領域はDRAMと重複してメモリ空間にマッピングされているが、DRAMへのアクセスは行われず、SRAMへのみアクセスが行われる。
【０１５６】
メモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域を集中して管理することが出来る。
【０１５７】
アクセスされないDRAMの領域(SHADOW)はDRAMのメモリセルを救済する為に使用する事が出来る。本メモリモジュールには低温時にリフレッシュ間隔を延長して消費電力を下げる為の工夫がなされているが、その場合にはデータ保持が困難なメモリセル(Fail bit)も生じる。そこで、このSHADOWとなるDRAMを使用してFail bitの代替を行うことができる。図23では、DRAMにFail bit A, Fail bit Bが有り、これらのアドレスは前もって登録されており、アクセスがFail bitに行われる場合にはその代わりにそれぞれのSHADOWが代わりにアクセスされる。SHADOWによる代替によってFail bitが救済され低温時にリフレッシュ間隔を延長することによって消費電力の少ないメモリモジュールが実現できる。
【０１５８】
FLASH領域のデータの一部をFLASHコピー領域へコピーするために、メモリマネジメントユニットMMUは内部レジスタに設定された値によって、FLASH領域内の、どのアドレスのデータがFLASHコピー領域内の、どのアドレスに対応しているかを決める。図23では、FLASH領域内のA1領域（64Mbit）とC1領域（64Mbit）のデータは、それぞれDRAMのFLASHコピー領域内のA1領域（64Mbit）と1領域（64Mbit）にコピーできるアドレス対応である１例を示してある。メモリマネジメントユニットMMUの内部コントロールレジスタの値を変更することによって、FLASH領域内のB1領域（64Mbit）とD1領域（56Mbit）のデータを、それぞれDRAMのFLASHコピー領域へコピーできるアドレス対応に変更することもできる。
【０１５９】
FLASH(256M＋8Mbit)は、特に限定はしないが、メインデータ領域MD-Area（A1，A2,B1,B2，C1，C2,D1，D2：255.75Mbit）と代替領域Rep-Area（E1、E2：8.25Mbit）とに分かれている。
メインデータ領域は、さらにデータ領域（A1,B1,C1,D1）と冗長領域（A2，B2，C2，D2）に分かれている。データ領域はプログラムやデータを格納し、冗長領域には、エラーを検出し修正するためのECCパリティデータなどを格納する。FLASHのデータ領域内のデータがDRAMのFLASHコピー領域へ転送され、あるいは、DRAMのFLASHコピー領域のデータがFLASHのデータ領域に転送される。
FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。代替領域はこのように不良となった領域（Fail Area C、Fail Area D）のデータを、新たな領域へ置き換えるために設けられている。代替領域の大きさは、特に限定しないが、FLASHが保証する信頼性が確保できるように決めると良い。
【０１６０】
FLASHからDRAMへのデータ転送を説明する。
FALSHのA1領域のデータをDRAMのFLASHコピー領域A1領域に転送するため、コマンドレジスタにロード命令とFALSH領域内A1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路（CTL_LOGIC）はFLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADによって示されたアドレス範囲のデータを読み出し、メモリマネージメントユニットMMUによって対応づけられたDRAMのFLASHコピー領域A1領域内のアドレスDSADとDEADのアドレス範囲に転送する。
FLASHからデータを読み出す際、データの管理単位（ここでは8ｋbit）でFLASHのデータ領域A1にあるデータと冗長領域A2にあるECCパリティデータを読み出し、エラー訂正回路ECCによって、エラー有れば修正される。修正されたデータだけをDRAMへ転送する。
【０１６１】
DRAMからFLASHへのデータ転送を説明する。
FALSHのA1領域へDRAMのFLASHコピー領域A1のデータを転送するため、コマンドレジスタにストア命令とFALSHのA1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路（CTL_LOGIC）は、メモリマネージメントユニットMMUによって対応づけられたDRAMのFLASHコピー領域A1領域内のアドレスDSADとDEADのアドレス範囲のデータを読み出し、FLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADのアドレス範囲データを書きこむ。
FLASHへデータを書きこむ際、エラー訂正回路ECCはデータの管理単位(ここでは8kbit)でECCパリティデータを生成する。フラッシュ制御回路FGENによって、DRAMより読み出されたデータはFLASHのデータ領域A1へ、生成されたECCパリティデータは冗長領域A2へ書きこまれる。アドレス代替処理回路REPは、書き込みが成功したかどうかをチェックし、成功すれば処理を終了する。書き込みが失敗した時には、FLASHの代替領域内のアドレスを選択し、DRAMより読み出されたデータは代替領域内の代替データE1へ、生成されたECCパリティデータは代替冗長領域E2へ書きこまれる。
【０１６２】
次にDRAMのFLASHコピー領域A1のデータの読み出しについて説明する。
外部より、FLASHのA1領域内アドレスFAD0とリード命令を入力すると、MMUはアドレスFAD0に対応したDRAMのFLASHコピー領域A1のアドレスDAD0にアドレス変換する。これによって、DRAMが選択されDRAMにコピーされたFLASHのデータを読み出すことができる。つまり、FLASHのデータをDRAMと同じ速度で読み出すことができる。
【０１６３】
次にDRAMのワーク領域のデータの読み出しについて説明する。
外部より、ワーク領域内アドレスWAD0とリード命令を入力すると、MMUはアドレスWAD0をアドレス発生回路A_COUNTへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを読み出すことができる。
【０１６４】
次にDRAMのFLASHコピー領域A1へのデータの書きこみについて説明する。
外部より、FLASHのA1領域内アドレスFAD0とライト命令、書きこみデータを入力すると、MMUはアドレスFAD0に対応したDRAMのFLASHコピー領域内のアドレスDAD0にアドレス変換する。これによって、DRAMが選択されFLASHコピー領域A1へデータが書き込まれる。FLASHのデータ領域A1に対応したDRAMのFLASHコピー領域A1の書きこむことで、FLASHのデータをSRAMと同じ速度で書きこむことができる。
【０１６５】
次にDRAMのワーク領域のデータの読み出しについて説明する。
外部より、ワーク領域内アドレスWAD0とリード命令を入力すると、MMUはアドレスWAD0をアクセスコントローラA_COUNTへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを読み出すことができる。
【０１６６】
次にDRAMのワーク領域のデータの書き込みについて説明する。
外部より、ワーク領域内アドレスWAD0とライト命令、入力データを入力すると、アドレス発生回路A_COUNTはアドレスWAD0をDRAMへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを書き込むことができる。
【０１６７】
図24に示したメモリマップの例では複数のアドレス空間に分散してSRAM領域が設定されている。やはりSRAMのアドレス空間はDRAMのアドレス空間に重なっており、重なったアドレス空間へのアクセスはSRAMに対して行われる。複数のSHADOWが複数のFail bitの救済に使用されている。この例ではSRAM領域が2Kbyte単位で設定してあるが、これはFLASHメモリの書込み消去単位に合わせており、アドレス空間の管理単位をFLASHメモリとそろえておくことによってOSやプログラムによるメモリ空間の扱いを簡単にするための工夫である。
【０１６８】
また、メモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域をメモリ空間内に分散して配置することが出来る。
【０１６９】
図25に示したメモリマップの例ではSRAMとDRAMは別のアドレス空間にマッピングされており、重複によって生じるSHADOWはない。したがって、アドレス空間はDRAMの256MbとSRAMの2Mbを足しあわせた258Mbになり、より広いアドレス空間を得る事が出来る。
【０１７０】
図26に示したメモリマップでは図22のSRAM領域を128分割して配置した例である。図25に示した例と同様により広いアドレス空間を持つ事が出来る。また、図22に示した例と同様にメモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域をメモリ空間内に分散して配置することが出来る。
【０１７１】
このようにMMUは指定したアドレス空間にSRAM領域やDRAM領域をわりあてることが出来る。その割り当て方法はMMUに設定したレジスタの値を変更する事によって容易に変更することが出来る。
【０１７２】
また、特にデータ保持電流を少なくしたい場合には保持したいデータを格納するアドレス空間をSRAM領域に割り当て、DRAMへの電源供給を停止すればよい。この方法によってデータ保持電流の少ないメモリモジュールを実現することができる。
【０１７３】
図27（A）は外部アクセスとリフレッシュアクセスとロード命令やストア命令時のDRAMへのアクセスの優先順位を示している。
リフレッシュアクセスが第１優先、外部アクセスが第２優先、ロードあるいはストア命令におけるアクセスが第３優先となる。
【０１７４】
図27（B）は外部から読み出しアクセス(READ)とリフレッシュアクセス（REF）がDRAMへ生じた際の動作を示している。
【０１７５】
図27（C）はおよび書き込みアクセス（WRITEとリフレッシュアクセス（REF）がDRAMへ生じた際の動作を示している。
【０１７６】
リフレッシュアクセス（REF）が生じておらず、外部アクセス（READ、WRITE）が生じた場合は、外部アクセスは、そのままDRAMへ行われ、データの読み出しや、書き込みが行われる。
【０１７７】
リフレッシュアクセス（REF）と外部アクセスが生じた場合、先ず、優先順位の高いリフレッシュアクセスによってリフレッシュ動作を行い、その次に、外部アクセスによる動作が実行される。リフレッシュ動作中は、WAIT信号はHighになり、DRAMへの動作がすでに行われていることを示す。
【０１７８】
図28（A）はコマンドレジスタへ、ロード命令が書き込まれた際の、FLASHからDRAMへデータが転送される際の、DRAMへの動作を示す。
FLASHからデータを読み出し、いったん、データバッファR/W BUFFERに保持しておく、その後、DRAMへアクセスしデータを書きこむ。DRAMへの書き込みアクセスが開始され、書き込みが終了するまでの間は、WAIT信号をHighにし、DRAMへのアクセスがすでに行われていることを示す。
【０１７９】
図28（B）はコマンドレジスタへ、ストア命令が書き込まれた際の、DRAMからFLASHへデータが転送される際の、DRAMへの動作を示す。
DRAMからデータを読み出し、いったん、データバッファに保持しておく、その後、FLASHへアクセスしデータを書きこむ。DRAMへの読み出しアクセスが開始され、書き込みが終了するまでの間は、WAIT信号をHighにし、DRAMへのアクセスがすでに行われていることを示す。
【０１８０】
図29（A）はロード命令時のDRAMへ書き込みアクセス中に、外部より読み出しアクセスが生じた場合のDRAMの動作を示す。外部アクセスの種類は特に限定されないが、ここでは、読み出しアクセスを１例とした。
外部アクセスが生じた場合は、ロード命令時のDRAMの書き込みアクセスをいったん停止し、外部アクセスを優先して処理する。外部アクセスの処理が終了したら、ロード命令時のDRAMの書き込みアクセスを再開する。
【０１８１】
図29は（B）はストア命令時のDRAMへの読み出しアクセス中に、外部より書き込み読み出しアクセスが生じた場合のDRAMの動作を示す。外部アクセスの種類は特に限定されないが、ここでは、書き込みアクセスを１例とした。
外部アクセスが生じた場合は、ストア命令時のDRAMの読み出しアクセスをいったん停止し、外部アクセスを優先して処理する。外部アクセスの処理が終了したら、ストア命令時のDRAMの読み出しアクセスを再開する。
【０１８２】
図30は本発明であるメモリモジュールの動作波形の一例を示したものである。A0〜A20, S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WEはメモリモジュールへ入力される信号で、いわゆる非同期SRAMのインターフェイス信号である。データ入出力信号I/O0〜I/O15はデータの入力と出力を分けて夫々DIN、DOUTとして表した。MMU, ATD, CTDは夫々MMU回路、ATD回路、CTD回路の出力信号を表している。D1-CLKはDRAMへ供給されるクロック、D1-COMはDRAMへ供給されるコマンド信号の総称、 D1-A0〜D1-A15はDRAMのアドレス線、D1-DQ0〜D1-DQ15はDRAMのI/O線である。
【０１８３】
まず、最初に行われているリードアクセスについて説明する。アドレスA0〜A24が入力されるとMMU回路は変換したアドレスを出力する。 ATD回路はアドレスA0〜A24とコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知し、アドレスとコマンドが確定するとパルスを出力する。このパルスをきっかけにDRAM1へバンクアクティブコマンドAとロウアドレスRa、つづいてがリードコマンドRとカラムアドレスCoが発行される。DRAM１から読み出されたデータはD-DQ0〜D-DQ15に出力され、一旦R/W BUFFERを通してからI/O0〜I/O15へ出力される。次のサイクルではライトアクセスの実行例を示した。ライトアクセスの場合もリードアクセスと同様にATD信号の立ち下がりをきっかけにバンクアクティブコマンドAとロウアドレスRaが発行される。その後、CTD回路がコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知して、ライト動作であることを認識し、パルスを出力する。このパルスをきっかけにライトコマンドWとカラムコマンドCoが発行されてライトが実行される。
【０１８４】
図31は本発明であるメモリモジュールの動作波形の一例で、リフレッシュ動作が行われている時に、外部より読み出しアクセスが生じた際の動作波形を示している。
【０１８５】
リフレッシュを行うため、DRAM1へバンクアクティブコマンドAとロウアドレスRaを発行し、その後プリチャ-じコマンドPとバンクアドレスBaを発行する。このリフレッシュ動作の期間中は、リフレッシュカウンタはRCはリフレッシュ期間中であることを示す信号RCを出力する。リフレッシュ期間中に生じた外部からのリードアクセスについて説明する。アドレスA0〜A24が入力されるとMMU回路は変換したアドレスを出力する。 ATD回路はアドレスA0〜A24とコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知し、アドレスとコマンドが確定するとパルスを出力する。このパルスによって、アドレスとコマンドをラッチする。リフレッシュ期間が終了したことをきっかけにDRAM1へバンクアクティブコマンドAとロウアドレスRa、つづいてがリードコマンドRとカラムアドレスCoが発行される。DRAM１から読み出されたデータはD-DQ0〜D-DQ15に出力され、一旦R/W
BUFFERを通してからI/O0〜I/O15へ出力される。
【０１８６】
図32は本実施例におけるSRAMの構成例を示したものである。Ｘデコーダ X-DEC, メモリアレイMA(SRAM), ＹゲートY-GATE, ＹデコーダY-DEC, 入力データ制御回路D_CTL, 制御回路CONTROL LOGICと各信号線の入出力バッファから構成されている。このSRAMは一般的ないわゆる非同期SRAMである。このSRAMによって本実施例であるメモリモジュールが構成出来る。
【０１８７】
以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用DRAMを用いた大容量メモリモジュールが実現出来る。
本発明によるメモリモジュールでは、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、SRAMと同程度の速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もSRAMと同等となる。FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、信頼性を保つことができる。
【０１８８】
メモリマネージメントユニットMMUによってSRAMによるデータ保持領域、DRAMのFLASHコピー領域、ワーク領域を自在に設定出来るため、様々な機器に対応して幅広く用いることが可能である。
【０１８９】
本発明による制御回路(CTL_LOGIC)ではDRAMが使用されているがDRAMに必要なリフレッシュは制御回路(CTL_LOGIC)によって実行されるためSRAMと同様にリフレッシュを考慮せずに使用することが出来る。
さらにDRAMのリフレッシュ間隔を狭めることによって高温時にもDRAMを動作させることが可能となり、使用温度範囲の広いメモリモジュールを実現できる。一方、低温時にはDRAMのリフレッシュ間隔を広げることによって、データ保持に必要な電力を削減し、データ保持電力の少ないメモリモジュールを実現することが出来る。
パワーモジュールPMの働きによってはDRAMの一部、あるいは全部の電源供給を停止して記憶領域を限定してデータ保持に必要な電力を削減する事もできる。さらに、制御回路の電源供給も停止してよりデータ保持電力の少ないメモリモジュールを実現することも出来る。
【０１９０】
＜実施例３＞
図33は本発明におけるメモリモジュールの第3の実施例を示したものである。図33(A)には上面図、図33(B)には断面図を示した。本メモリモジュールはボールグリッドアレイ(BGA)によって装置に実装する基盤(例えばガラスエポキシ基板でできたプリント回路ボードPCB)上に実施例１で示したCHIP1(FLASH)、CHIP2(CTL_LOGIC)、 CHIP3(DRAM)が搭載されたり、あるいは 実施例2で示したCHIP1(FLASH)、CHIP2(SRAM+CTL_LOGIC)、CHIP3(DRAM)が搭載されたりする。
とくに制限されないが、CHIP1にはいわゆるチップの一端に信号および電源パッド列が１列に並ぶ汎用DRAMのベアチップが使用されており、CHIP3にはいわゆるチップの中央に信号及び電源パッド列が１列に並ぶ汎用DRAMのベアチップが使用されている。
CHIP1と基盤上のボンディングパットはボンディングワイヤ(PATH2)で接続され、CHIP2と基盤上のボンディングパットはボンディングワイヤ(PATH3)で接続されている。CHIP3とCHIP2とボンディングワイヤ(PATH1)で接続される。CHIP1とCHIP2とボンディングワイヤ(PATH4)で接続される。
チップの搭載された基盤上面は樹脂モールドが行われて各チップと接続配線を保護する。なお、さらにその上から金属、セラミック、あるいは樹脂のカバー(COVER)を使用しても良い。
【０１９１】
本発明による実施例ではプリント回路ボードPCB上にベアチップを直接搭載する為、実装面積の小さなメモリモジュールを構成することが出来る。また、各チップを近接して配置することが出来るため、チップ間配線長を短くすることが出来る。チップ間の配線及び各チップと基盤間の配線をボンディングワイヤ方式で統一することによって少ない工程数でメモリモジュールを製造することが出来る。さらにチップ間をボンディングワイヤで直接配線することによって基盤上のボンディングパット数とボンディングワイヤの本数を削減して少ない工程数でメモリモジュールを製造することが出来る。大量に量産される汎用DRAMのベアチップを用いることができるため、メモリモジュールを安価に安定供給することが出来る。樹脂のカバーを使用した場合にはより強靭なメモリモジュールを構成することが出来る。セラミックや金属のカバーを使用した場合には強度のほか、放熱性やシールド効果に優れたメモリモジュールを構成することが出来る。
【０１９２】
図34は本発明におけるメモリモジュールの図34の変形例である。図34(A)には上面図34(B)には断面図を示した。この例では、
CHIP3（DRAM）、CHIP2(CTL_LOGIC あるいは SRAM+CTL_LOGIC)の実装および配線にボールグリッドアレイ（BGA）が用いられている。CHIP1と基盤上のボンディングパットはボンディングワイヤ(PATH2)で接続されている。
この実装方法によってCHIP2(CTL_LOGIC あるいは SRAM+CTL_LOGIC)とCHIP3（DRAM）および、CHIP2(CTL_LOGIC)と基盤間とのボンディングが不要となりボンディング配線の本数を削減することができるため組み立て工数を削減できる上、より信頼性の高いメモリモジュールが実現できる。
【０１９３】
＜実施例4＞
図35は本発明のメモリモジュールにおける別の実施例を示す。本メモリモジュールは4つのチップによって構成されている。以下に夫々のチップについて説明する。まず、CHIP1(FLASH) は不揮発性メモリである。不揮発性メモリにはROM(リードオンリーメモリ)、EEPROM(エレクトリカリイレーサブルアンドプログラマブルROM)、フラッシュメモリ等を用いることが出来る。本実施例ではフラッシュメモリを例に説明する。CHIP2(SRAM+CTL_LOGIC)にはスタティックランダムアクセスメモリ(SRAM)と制御回路(CTL_LOGIC)が集積されている。制御回路はCHIP2に集積されたSRAMとCHIP3およびCHIP4の制御を行う。CHIP3(DRAM1)、CHIP4（DRAM2）はダイナミックランダムアクセスメモリ(DRAM)である。DRAMは内部構成やインターフェイスの違いからEDO、SDRAM、DDR等様々な種類がある。本メモリモジュールにはいずれのDRAMでも用いることが出来るが、本実施例ではSDRAMを例に説明する。
【０１９４】
このメモリモジュールには外部からアドレス(A0〜A24)とコマンド信号(S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB, LS−EN, F-EN)が入力される。電源はS-VCC, S-VSS, F-VCC, F-VSS, L-VCC, L-VSSを通して供給され、データの入出力にはS-I/O0〜S-I/O15が用いられる。いわゆるSRAMインターフェースによって、このメモリモジュールは動作する。
【０１９５】
CHIP2はCHIP1，CHIP3およびCHIP4の動作に必要となる信号を供給する。CHIP2はCHIP1に対してシリアルクロック(F−SC)、アドレスおよびFLASH用データ(I/O0〜I/O7)、コマンド(F-CE, F-/OE, F-/WE, F-/RES, F-CDE, F-RDY/BUSY)、DRAM用データ(D1-DQ0〜D1-DQ15, D2-DQ0〜D2-DQ15)を供給する。さらに、CHIP2はCHIP3及びCHIP4に対してロック(D1-CLK, D2-CLK)、アドレス(D1-A0〜D1-A14, D2-A0〜D2-A14)、コマンド(D1-CKE, D2-CKE, D1-/CS, D2-/CS, D1-/RAS, D2-/RAS, D1-/CAS, D2-/CAS, D1-/WE, D2-/WE, D1-DQMU/DQML, D2-DQMU/DQML)、DRAM用データ(D1-DQ0〜D1-DQ15, D2-DQ0〜D2-DQ15)、電源(D1-VCC, D2-VCC, D1-VSS, D2-VSS, D1-VCCQ, D2-VCCQ, D1-VSSQ, D2-VSSQ)を供給する。
【０１９６】
ここで各コマンド信号について簡単に説明する。 CHIP2に入力されるS-/CE1, S-CE2はチップイネーブル信号、 S-/OEはアウトプットイネーブル信号、 S-/WEはライトイネーブル信号、 S-/LBはロアーバイト選択信号、S-/UBはアッパーバイト選択信号である。
【０１９７】
CHIP1に入力されるF-/CEはチップイネーブル信号，F-/OEはアウトプットイネーブル信号，F-/WEはライトイネーブル信号，F-SCはシリアルクロック信号，F-/RESはリセット信号，F-CDEはコマンドデータイネーブル信号，F-RDY/BUSYはレディ/ビジィ信号，I/O0〜I/O7はデータ入出力信号でフラッシュメモリの制御に用いられる。
【０１９８】
CHIP2の制御回路（CTL_LOGIC）は、外部から入力されたアドレスの値によって、CHIP2の制御回路（CTL_LOGIC）に設けられたコマンドレジスタか、CHIP2内部のSRAMか、CHIP3およびCHIP4のDRAMか、CHIP1のFLASHかを選択する。
【０１９９】
制御回路(CTL_LOGIC)に設けられたコントロールレジスタにあらかじめ値を設定しておくことによって、それぞれを区別することができる。いずれへのアクセスもいわゆるSRAMインターフェイス方式によって行われる。
【０２００】
SRAM領域へアクセスする場合は、SRAM領域内のアドレス信号やコマンド信号類を制御回路(CTL_LOGIC)に入力するとCHIP2内部のSRAMへのアクセスを行う。リードアクセスの場合にはSRAMからデータを読み出し、メモリモジュールのデータ入出力線(S-I/O0〜S-I/O15)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(S-I/O0〜S-I/O15)から入力され、SRAMに書きこまれる。
【０２０１】
制御回路(CTL_LOGIC)内のコマンドレジスタにアクセスしロード命令やストア命令コードを書きこむことで、FLASH領域のデータをDRAM内のFLASHデータコピー領域にコピー（ロード）したり、DRAM内のFLASHデータコピー領域のデータをFLASH領域に書き戻し（ストア）たりできる。
【０２０２】
アドレス信号(A0〜A24)からコマンドレジスタにアクセスするためのアドレスと、コマンド信号（S-/CE1,S-CE2,S-/OE, S-/WE,S-LB,S-/UB）からライト命令、入出力データ信号(I/O0〜I/O15)から、ロード命令コード、続いてFLASH領域内のアドレスでロード開始アドレス、ロード終了アドレスが入力されると、コマンドレジスタにはロード命令コードとロード開始アドレスとロード終了アドレスが書きこまれる。そうすると、FLASH領域内のロード開始アドレスからロード終了アドレスの間のデータが読み出され、DRAM1およびDRAM2のFLASHデータコピー領域へ転送される。これによって、FLASHのデータはDRAMへ保持されることになる。
【０２０３】
コマンドレジスタにストア命令コードとFLASH領域内のアドレスで、ストア開始アドレスとストア終了アドレスが書きこまれると、FLASH領域内のストア開始アドレスからストア終了アドレスの間アドレスへDRAM1あるいはDRAM2のFLASHデータコピー領域のデータが書き戻される。
【０２０４】
FLASH領域のどのアドレス範囲がDRAM1およびDRAM2のFLASHデータコピー領域のどのアドレス範囲に対応するかは、制御回路(CTL_LOGIC)に設けられたコントロールレジスタに値を設定しておくことによって決めることができる。
【０２０５】
FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。
【０２０６】
FLASHからデータを読み出す時、CHIP2(CTL_LOGIC)は、読み出しデータのエラーを検出、訂正し、DRAM1およびDRAM2へ転送する。
FLASHへのデータの書き込み時は、CHIP2(CTL_LOGIC)は正しく書き込まれたかをチェックし、正しく書き込まれなかった場合は、現在のアドレスとは異なるアドレスに書きこみを行う。いわゆる、代替え処理を行う。不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったというアドレス管理も行う。
【０２０７】
DRAMへのFLASHデータコピー領域へアクセスする場合は、アドレス信号(A0〜A24)から、FLASH領域のアドレスと、コマンド信号（S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB）を入力する。コマンド信号がリード命令の場合、CHIP2の制御回路は、DRAMへアクセスし、FLASH領域内のアドレスに対応したDRAMのFLASHデータコピー領域内アドレスからDRAM用データI/O（D1-DQ0〜D1-DQ15又はD2-DQ0〜D2-DQ15）を通して、データを読み出す。ライト命令の場合は書込みデータはメモリモジュールのデータ入出力線(S-I/O0〜S-I/O15)から入力され、その後DRAM用データI/O(D1-DQ0〜D1-DQ15およびD2-DQ0〜D2-DQ15)を通してDRAMへ入力される。これによって、FLASH領域のデータの読み出しおよび書きこみ時間はSRAMと同等となる。
【０２０８】
DRAMのワーク領域へアクセスする場合は、DRAM内ワーク領域へのアクセスに必要なアドレス信号やコマンド信号を入力する。制御回路(CTL_LOGIC)はDRAM内ワーク領域へのアドレスを生成し、DRAMへのアクセスを行う。リードアクセスの場合にはDRAMからの読み出しデータはDRAM用データI/O(D1-DQ0〜D1-DQ15あるいはD2-DQ0〜D2-DQ15)を通り、データ入出力線(S-I/O0〜S-I/O15)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(S-I/O0〜S-I/O15)から入力され、その後DRAM用データI/O(D1-DQ0〜D1-DQ15および D2-DQ0〜D2-DQ15 )を通してDRAMへ入力される。
【０２０９】
DRAM1への電源はLD-VCC、LD-VSSから供給され、制御回路(CTL_LOGIC)を通してD1-VCC,D1-VSS,D1-VCCQおよびD1-VSSQへ接続される。DRAMへの電源供給はコマンド信号PSによって制御され、必要に応じて切断することが出来る。
【０２１０】
DRAMの電源遮断時には、制御回路（CTL_LOGIC）はDRAMからFLASHへ書き戻しが必要なデータのみを自動的に書き戻し、データの書き戻しが終了してからDRAMの電源を遮断する。
【０２１１】
切断したDRAMの電源を再投入する場合にはDRAMおよびFLASHの初期化を行う必要がある。DRAMの初期化に必要な信号生成やタイミング制御は制御回路(CTL_LOGIC)が行う。
【０２１２】
また、DRAMのリフレッシュを行う場合には制御回路(CTL_LOGIC)が定期的にバンクアクティブコマンドを投入して行うことが出来る。一般にDRAMのリフレッシュ特性は高温時に悪化するが、制御回路(CTL_LOGIC)に温度計を設けて高温時にバンクアクティブコマンドの投入間隔を狭めることによってDRAMをより広い温度範囲で使用することが出来る。
【０２１３】
さらに、２つのDRAMによってワーク領域、およびFLASH領域を二重化させており、１つのデータは２つのDRAMに保持させた上で、リフレッシュを行うタイミングを調整することによってメモリモジュール外部からはリフレッシュ動作によってアクセスに制限が生じないようリフレッシュを隠蔽する。
【０２１４】
以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用SDRAMとFLASHを用いた大容量かつアクセス速度がSRAMと同等なメモリモジュールが実現出来る。
本発明によるメモリモジュールでは、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、SRAMと同等な速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もSRAMと同等にできる。
【０２１５】
大容量SDRAMを用いることで、SDRAMにFLASHのデータをコピーできる領域のほかに大容量のワーク領域を確保できる。
【０２１６】
FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、信頼性を保つことができる。
大容量SDRAMを用いるため、SDRAMにFLASHのデータをコピーできる領域のほかに大容量のワーク領域を確保できる。
【０２１７】
本発明によるメモリモジュールではDRAMが使用されているがDRAMに必要なリフレッシュはモジュール内部で実行されるためSRAMと同様にリフレッシュを考慮せずに使用することが出来る。また、モジュール内部で実行されるリフレッシュの間隔を温度によって変えることによってDRAMの使用温度範囲を広げることが可能となり、使用温度範囲の広い大容量メモリモジュールが実現できる。
【０２１８】
さらに、DRAMにおけるデータ保持の二重化とリフレッシュを行うタイミングを調整することによりDRAMのリフレッシュをメモリモジュール外部から隠蔽することが出来るため、本メモリモジュールにアクセスする場合にリフレッシュを考慮してタイミングを調整する必要は無い。従って従来のSRAMだけを用いたメモリモジュールと同様に使用することが出来るため、従来システムを変更せずに大容量メモリモジュールを使用することが出来る。
本発明の別の目的はデータ保持電流の少ないメモリモジュールを実現することである。この目的のために、特に低温時にはモジュール内部で実行されるリフレッシュ間隔を伸ばす事によって、データ保持電流を削減することが出来る。
さらにデータ保持電流を削減するためにはDRAMへ供給する電源を切断し、SRAMに記憶されたデータだけを保持すればよい。保持すべきデータだけをSRAMに記憶して、保持する必要の無いデータが記憶されたメモリへの電源供給を停止することによって最小限のデータ保持電流で必要なデータだけを保持することが可能である。
【０２１９】
図36はCHIP2(SRAM+CTL_LOGIC)の回路ブロック図を示したものである。CHIP2(SRAM+CTL_LOGIC)はSRAMと制御回路(CTL_LOGIC)から構成されており、集積されるSRAMは従来より一般的に使用されている非同期SRAMである。制御回路(CTL_LOGIC)はCHIP2のSRAM以外の部分で、図36では破線に囲まれた領域として示されており、AS、MMU、ATD、CTD、FIFO、R/W BUFFER, CACHE、A_CONT、INT、 TMP、RC、PM、CLK_GEN、COM_GENによって構成される。
【０２２０】
以下で各回路ブロックの動作を説明する。
初期化回路INTは、電源供給時にメモリマネージメントユニットMMU内のコントロールレジスタの初期化とDRAMの初期化を行う。
コマンドレジスタREGは、外部から入力したロード命令、ストア命令、MMU変更命令などの命令を保持する。
【０２２１】
メモリマネージメントユニットMMUは内蔵するコントロールレジスタに設定された値に従って、外部より入力されたアドレスを変換し、コマンドレジスタREGやSRAM、DRAM内のワーク領域、DRAM内のFLASHデータコピー領域、FLASHを選択しアクセスを行う。コントロールレジスタの値は、電源供給時に初期化回路INTにより初期設定される。コントロールレジスタの値はコマンドレジスタREGに、MMU変更命令が入力した時に変更される。
【０２２２】
SRAMが選択された場合にはアクセススイッチ(AS)によってSRAMへアドレス信号とコマンド信号が送られ、SRAMへのアクセスが行われる。
【０２２３】
アドレストランジションディテクタ回路(ATD)はアドレス信号とコマンド信号の変化を検出してパルスを出力する。また、コマンドトランジションディテクタ回路(CTD)はコマンド信号の変化を検出してパルスを出力する。これらの検出回路が信号の変化を検出することによってメモリへのアクセスが開始される。
【０２２４】
R/W BUFFERはDRAMの読み出し、書込みの為にデータを一時的に保持する。
ファーストインファーストアウトメモリ（FIFO）は先入れ先出しのバッファ回路でDRAMへの書込みデータとそのアドレスを一時的に保持する。CACHEはリフレッシュを行うDRAMの切り替えや一回のアクセスが長期間にわたって行われた場合にDRAMへの書き込みデータ及びDRAMからの読み出しデータを一時的に記憶する。
さらに、CACHEは、ロード命令による、DRAMへの書きこみデータも一次的に記憶する。
【０２２５】
データ更新管理回路CPBは、DRAMに割り当てているFLASHデータコピー領域内のアドレスで、データが更新されたアドレスにあるいはアドレス範囲、つまり、書き込みが行われたアドレスあるいはアドレス範囲の情報を保持する。
【０２２６】
コマンドレジスタREGには、ロード命令、ストア命令、メモリマネージメントユニットMMU変更命令、電源遮断命令などの命令コードや、ロード開始アドレス、ロード終了アドレス、ストア開始アドレス、ストア終了アドレスなどのアドレスが書き込まれ保持される。
【０２２７】
コマンドジェネレータCOM_GENはDRAMへのアクセスに必要なコマンドを生成する。
アクセスコントローラA_CONTはCHIP２の全体制御とDRAMへアクセスを行うためのアドレスを生成する。
【０２２８】
フラッシュ制御信号生成回路FGENはFLASHのデータの読み出し、書き込みの制御を行う。
【０２２９】
エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。
【０２３０】
温度計測モジュール(TMP)は温度を測定し、測定した温度に応じた信号をRCとA_CONTに出力する。RCはリフレッシュカウンタで、DRAMのリフレッシュ間隔にあわせてリフレッシュを行うアドレスを生成する。また、温度計測モジュール(TMP)の出力信号によって温度に応じたリフレッシュ間隔の変更を行う。
【０２３１】
パワーモジュール(PM)はCHIP2の制御回路(CTL_LOGIC)と DRAMへの電源供給及び電源の制御を行う。クロックジェネレータ(CLK_GEN)はクロックを生成し、DRAMと制御回路(CTL_LOGIC)へ供給する。コマンドジェネレータ(COM_GEN)はDRAMへのアクセスに必要なコマンドを生成する。アクセスコントローラ(A_CONT)はCHIP2 (SRAM+CTL_LOGIC)全体動作の制御と、DRAMへアクセスを行うためのアドレスを発生する。
【０２３２】
次に本メモリモジュールの動作を説明する。
【０２３３】
CHIP2(SRAM+CTL_LOGIC)へメモリアクセスを行うには、従来より一般に使用されている非同期SRAM方式でインターフェイスする。
【０２３４】
アドレス信号(A0〜A24)あるいはコマンド信号(S-/LB, S-/UB, S-/WE, S-/CE1, S-CE2, S-/OE)が変化するとATDがこれを検知してコマンドレジスタREG、SRAM、DRAMへのアクセスが開始される。
【０２３５】
外部から入力されたアドレス信号(A0〜A24)の値はまずMMUによって変換される。変換のパターンはあらかじめMMU内部のレジスタに入力した値によって決められる。変換されたアドレスによってアクセス先がコマンドレジスタREGかSRAMかDRAMかが決定する。
【０２３６】
SRAMへアクセスが行われる場合にはMMUは変換したアドレスをSRAMへ送ると同時に、アクセススイッチ(AS)にコマンド転送を指示する。アクセススイッチ(AS)はコマンドをSRAMへ転送し、SRAMへのアクセスが開始される。これ以降の動作はいわゆる非同期SRAMへのアクセスが行われる。
【０２３７】
DRAMへリードアクセスを行う場合には、外部から入力されてMMUによって変換されたアドレスとATDで検知されたコマンドがA_CONTに送られる。A_CONTは送られたアドレスとコマンドからアクセスがDRAMに対して実行される事を判断し、COM_GENにDRAMへのコマンド発行を指示する。また、A_CONTはMMUから受け取ったアドレスをDRAMのロウアドレスとカラムアドレスに変換して、2つのＤＲＡＭのうちアクセスを担当しているＤＲＡＭに出力する。COM_GENはCLK_GENが生成したクロックに同期してアドレスと同様にアクセスを担当しているDRAMにコマンドを発行する。コマンドとアドレスを受け取ったDRAMはデータを出力し、出力されたデータはR/W BUFFERを介してI/O0〜I/O15へ転送されてリードアクセスが終了する。
DRAMへライトアクセスを行う場合は、外部から入力されMMUによって変換されたアドレスとATDで検知されたコマンド及びDTDで検知されたコマンドとデータがA_CONTに送られる。A_CONTは送られたアドレスとコマンドからアクセスがDRAMへ実行される事を判断し、COM_GENにDRAMへのコマンド発行を指示する。また、A_CONTはMMUから受け取ったアドレスをDRAM用に変換して、2つのＤＲＡＭのうちアクセスを担当しているDRAMへ出力する。COM_GENはCLK_GENが生成したクロックに同期してアドレスと同様にアクセスを担当しているDRAMにコマンドを発行する。書込まれるデータはI/O0〜I/O15から入力されR/W BUFFERに一旦保持された後、アクセスを担当しているDRAMに送られて書込みが行われる。また、書込まれるデータとそのアドレスは一旦FIFOにも保持され、もう一方のDRAMにもリフレッシュが終了した後に書込まれる。
メモリモジュールを高温で使用する場合にはDRAMのリフレッシュ間隔を短くして頻繁にリフレッシュを行えばよい。そこで本メモリモジュールでは温度計測モジュール(TMP)が温度を測定してリフレッシュカウンタとアクセスコントローラに通知する。高温になればリフレッシュカウンタはリフレッシュ間隔を短く変更してリフレッシュ用アドレスを出力する。また、逆に低温時にはＤＲＡＭのリフレッシュ間隔を長く変更すればデータ保持電流を削減する事も出来る。この様な場合にも温度計測モジュール(TMP)が温度を測定してリフレッシュカウンタとアクセスコントローラに通知する。低温になればリフレッシュカウンタはリフレッシュ間隔を長く変更してリフレッシュ用アドレスを出力する。
【０２３８】
メモリモジュールが実装された機器は動作状態に応じて消費電流を削減したい場合がある。そこで、パワーモジュールによってメモリの動作状態を変えて消費電力を削減する方法について説明する電源制御の説明。
【０２３９】
まず、最も簡単なものはパワーモジュールがコマンド信号PSに従ってリフレッシュカウンタが行うリフレッシュを停止させるものである。これによって、DRAMに記憶されたデータは破壊されるが、リフレッシュに必要な電力を削減することが出来る。
【０２４０】
さらに消費電力を削減したい場合にはメモリモジュール内部においてDRAMへ供給する電源を切断する。この場合にはパワーモジュールが機器が出力するコマンド信号PSにしたがってDRAMへ供給されるD1-VCC, D2-VCCへの電力供給を停止する。電源の切断は2個のDRAMに対して行っても良いし、片方のDRAMの電源を切断するにとどめても良い。
【０２４１】
この上、一段と消費電力を削減したい場合はパワーモジュールがコマンド信号PSにしたがってCHIP2(SRAM+CTL_LOGIC)のうちDRAMへのメモリアクセスに関与する部分への電源供給も停止すれば良い。この状態では例えばCHIP2(SRAM+CTL_LOGIC)のうちSRAMの他にはMMUとASだけに電源を接続して動作状態とし、SRAMへのアクセスだけを実行するモードとすることが可能である。
【０２４２】
さらにコマンドPSによってSRAMのデータ保持だけを行う動作状態とすることも可能である。この場合にはSRAMへ接続される電源(S-VCC, S-VSS)以外を切断し、メモリへのアクセスは禁止される。この状態ではメモリモジュールはSRAMに記憶されたデータの保持を行う。
【０２４３】
一旦ＤＲＡＭへの電源供給を停止して動作を停止した後にDRAMを再び動作させるためには電源供給の再開の他、DRAMの初期化を行う必要がある。初期化方法は一般的なものだが本メモリモジュールではイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。
【０２４４】
なお、DRAMのリフレッシュを停止した場合にもDRAMを再び動作させるためにはDRAMの初期化が必要であるが、やはりイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。
【０２４５】
図37はMMUによって変換されるメモリマップの一例を示したものである。これらのメモリマップはいずれもMMU内部のレジスタに設定された値にしたがって選択することが出来る。本実施例では特に限定されないが、FLASHの記憶領域が256+8Mb、SRAMによるデータ保持領域が2Mb、DRAMの記憶領域が256Mbあるメモリモジュールを例に代表的なメモリマップを説明する。
【０２４６】
図37では外部から入力されたアドレスA0〜A24を元に、メモリマネージメントユニットMMUが、コマンドレジスタREG、SRAM、DRAM内Work領域、DRAM内FLASHコピー領域、FLASHにアドレス変換したメモリマップを示す。アドレスによってそれぞれが選択され、アクセスされる。
【０２４７】
制御回路(CTL_LOGIC)内部に存在するコマンドレジスターREGには外部より、ロード命令、ストア命令、MMUレジスタ変更命令、電源遮断命令などの命令コードやロード命令やストア命令時の開始アドレスや終了アドレスが書きこまれる。
【０２４８】
コマンドレジスタREGにロード命令が書き込まれると、制御回路はFLASHからDRAMへデータ転送をおこなう。つまりDRAMに対しては、書き込みを行う。ストア命令が書き込まれると、制御回路はDRAMからFLASHへデータ転送を行う。つまりDRAMに対しては読み出しを行う。
【０２４９】
２個のDRAM(CHIP3とCHIP4)は同一のアドレス空間にマッピングされて同一のデータを保持している。それぞれのDRAMはアクセスを担当する期間(WORK期間)とリフレッシュを優先して実行する期間(REF.期間)を交互に繰り返す。外部からのメモリアクセスはWORK期間中のDRAMに対して実行される。
【０２５０】
また、この例では2MbのSRAM領域はアドレス空間の下部に集中して設定されている。この領域はDRAMと重複してメモリ空間にマッピングされているが、DRAMへのアクセスは行われず、SRAMへのみアクセスが行われる。
【０２５１】
メモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域を集中して管理することが出来る。
【０２５２】
アクセスされないDRAMの領域(SHADOW)はDRAMのメモリセルを救済する為に使用する事が出来る。本メモリモジュールには低温時にリフレッシュ間隔を延長して消費電力を下げる為の工夫がなされているが、その場合にはデータ保持が困難なメモリセル(Fail bit)も生じる。そこで、このSHADOWとなるDRAMを使用してFail bitの代替を行うことができる。図37ではWORK期間中のDRAMにFail bit Aが有り、REF.期間中のDRAMにFail bit Bがあるが、これらのアドレスは前もって登録されており、アクセスがFail bitに行われる場合にはその代わりにそれぞれのSHADOWが代わりにアクセスされる。SHADOWによる代替によってFail bitが救済され低温時にリフレッシュ間隔を延長することによって消費電力の少ないメモリモジュールが実現できる。
【０２５３】
図38はDRAMのリフレッシュを隠蔽する為のアクセス制御方式の原理を示したものである。本発明におけるDRAMの動作はREF期間中のバンクへのアクセスに優先順位を付けて実行するという考え方で説明出来る。
【０２５４】
図35(A)はアクセスの優先順位を模式的に表したものである。この図では、DRAM１がWORK期間中で、DRAM２がREF.期間中であることが表されている。また、一時的にアクセスを肩代わりするCACHE、書き込みデータを一時的に保管するFIFO、RCから発生したリフレッシュ要求、ロードおよびストア命令時のDRAMアクセスが表されている。
【０２５５】
WORK期間中のDRAM1では外部からのアクセス▲１▼だけが行われる。一方、REF期間中のDRAM２ではまずリフレッシュ▲２▼が最優先で行われる。次に、FIFOに保持されたデータの書込み▲３▼が実行される。次に、CACHEが保持しているロード命令によるDRAMへの書きこみデータの書き戻し▲４▼、最後に、ロード命令やストア命令によるDRAMアクセス▲５▼が実行される。これらの動作はアクセス制御回路(A_CONT)によって優先順位が判定されて実行される。
【０２５６】
また、外部アクセス▲１▼は一回のアクセスが80nsで実行されるが、リフレッシュ▲２▼とFIFOからの書き戻し▲３▼、CACHEからのライトアクセス▲４▼、ロード、ストア命令時のアクセス▲５▼は70nsで実行される。本メモリモジュールではこの時間差を利用して外部からリフレッシュを隠蔽している。
【０２５７】
図38(B)はリードアクセスが実行される様子を示したものである。DRAM1がWORK期間中にリードアクセスが連続して行われた場合を示した。DRAM1では外部アクセス▲３▼だけが80nsで実行され、データが読み出されてアクセスは完了する。一方、DRAM2ではリフレッシュ▲２▼が70nsで実行されるだけである。
【０２５８】
ライトアクセスが行われる場合を図38(C)に示した。外部からのライトアクセス▲１▼はまずWORK期間中であるDRAM1で実行される。同時に書き込みデータは、一旦FIFOに保持される。REF期間中のDRAM２では、まずリフレッシュ▲２▼が最優先で行われる。次に、FIFOに保持されていたデータの書き戻し▲３▼が実行される。
【０２５９】
ここで、WORK期間中のDRAM１は一回の動作に80nsを要しているのに対してREF期間中のDRAM2では一回の動作が70nsで終了している。したがって、DRAM２がリフレッシュ動作を行っても、書き込み動作をDRAM1より高速に行うのでいずれFIFOにある全てのデータ書き込みを終了してDRAM１に追いつくことが出来る。
【０２６０】
図39はロードおよびストア命令によりDRAMへの書き込みや読み出しアクセスの隠蔽動作を示している。
【０２６１】
図39(A)はストア命令よるDRAMへのリードアクセスが実行されている時、外部よりリードアクセスとライトアクセスが発生した場合のＤＲＡＭへのアクセスの様子を示したものである。DRAM1がWORK期間中で、DRAM2がREFRESH期間中である場合の例を示した。DRAM1では外部からのリードアクセス▲１▼だけが80nsで実行される。一方、DRAM2ではストア命令よるDRAMへのリードアクセス▲４▼が70nsで実行されているだけである。
【０２６２】
図39(B)には、ロード命令よるDRAMへのライトアクセスが実行されている時、外部よりライトアクセスが発生した場合のDRAMへのアクセスの様子を示したものである。DRAM1では外部からのライトアクセス▲１▼が80nsで実行され、同時に書き込みデータは一旦FIFOに保持される。
REF期間中のDRAM２では、ロード命令よるDRAMへのライトアクセス▲５▼が行われており、同時に、書き込みデータはCACHEへ保持される。次に、FIFOに保持されているデータの書き込み▲３▼が実行される。また、CACHEに保持されたデータは、DRAM1がREFRESH期間となった時にDRAM1へ書き戻す。
ここで、WORK期間中のDRAM１は一回の動作に80nsを要しているのに対してREF期間中のDRAM2では一回の動作が70nsで終了している。したがって、DRAM２がロード命令による書き込み動作を行っても、書き込み動作をDRAM1より高速に行うのでいずれFIFOにある全てのデータ書き込みを終了してDRAM１に追いつくことが出来る。
【０２６３】
図39(C)には、DRAM1がREFRESH期間、DRAM2がWORK期間に交代した際のCACHEからのDRAMへのライトアクセスが実行されている時、外部よりライトアクセスが発生した場合のDRAMへのアクセスの様子を示したものである。DRAM2では外部からのライトアクセス▲１▼が80nsで実行され、同時に書き込みデータは一旦FIFOに保持される。
REF期間中のDRAM1では、CACHEからのDRAMへのライトアクセス▲４▼が実行され、次に、FIFOに保持されているデータの書き込み▲３▼が実行される。
ここで、WORK期間中のDRAM2は一回の動作に80nsを要しているのに対してREF期間中のDRAM1では一回の動作が70nsで終了している。したがって、DRAM1がCACHEからの書き込み動作を行っても、書き込み動作をDRAM2より高速に行うのでいずれFIFOにある全てのデータ書き込みを終了してDRAM２に追いつくことが出来る。このように、ロード命令やストア命令によるDRAMへの内部アクセスを隠蔽し、外部からアクセスを実行できる。
【０２６４】
図40にはDRAMのリフレッシュやロード命令やストア命令によるDRAMへの内部アクセスを隠蔽するため、2個のDRAMを時分割で動作させる様子を示した。図40(A)は通常使用温度範囲である75℃以下でのDRAMの動作例である。2個のDRAM(DRAM1とDRAM2)がWORK期間とREF.期間を交互に繰り返している。WORKと表示されたWORK期間中のDRAMが外部アクセスに対して動作する。最初のDRAM1がWORK期間となり外部からのアクセスに対応している。一方でREF.期間中のDRAMはリフレッシュ動作を優先して行い、外部アクセスが書き込みの場合にはりフレッシュ終了後にデータの書き込みを行う。
【０２６５】
DRAMのメモリセルは通常64ms以内にリフレッシュを行う必要があるが、図示した例ではこの時間内に8回WORK期間とREF.期間を切り替えており、DRAM１とDRAM2がそれぞれ交互にWORK期間とREF.期間を4回ずつ繰り返している。
【０２６６】
ここで、一回のREF.期間である8msの間に行われるリフレッシュに必要な時間をT1、同じくその間に行われるライトアクセスの結果FIFOに溜まったデータをライトバックするのに必要な時間をT2、ロード命令時のライトアクセスが可能な時間T3としてREF.期間中にリフレッシュとロード時ライトアクセスとライトバックが行える事を説明する。
【０２６７】
256MbitのSDRAMを例に取ると、そのメモリ構成は8192ロウx512カラムx16ビットx4バンクとなっており、64msの間に32768回(8192ロウx4バンク分)のリフレッシュを行えば良い。したがって、図40(A)の例では1個のDRAMに対して64msの間にREF.期間が4回有るので、一回のREF.期間(8ms)の間に8192回のリフレッシュを行う事になる。
【０２６８】
一回のリフレッシュに必要な時間は70nsなのでT1＝70ns x 8192回 = 0.574msとなる。一方で、8msの間に外部から行われるライトアクセスの最大値を求めると、毎回のアクセスがすべてライトだったとして100000回(8ms / 80ns)になる。これをREF.期間中のDRAMにライトバックする為に必要な時間T1は7ms(70ns x 100000回) である。ロード時ライトアクセスを4096回行うとすると、ロード時ライトアクセスに必要な時間T3=70ns x 4096回 = 0.287msとなる。
【０２６９】
したがって、T1 + T2 + T3 = 7.861ms < 8msとなり、REF.期間中にリフレッシュとロード命令によるライトアクセスとライトバックを十分実行できる事がわかる。また、リフレッシュはREF期間中のDRAM内の複数のバンクで同時に実行することも出来る。この場合にはT1期間に実行するリフレッシュの回数を減らす事が出来るので、T1期間を短縮する事が出来る。T1期間が短縮されればFIFOの記憶容量を減らすことが出来るほか、外部からアクセスされる間隔をより短くして高速なメモリが実現できる。
【０２７０】
図40(B)はDRAMのリフレッシュ間隔を変更した場合について示した。一般にDRAMのリフレッシュ特性は高温時に悪化する。従って例えば75℃以上の高温時にはリフレッシュ間隔を短くすればデータを保持が可能となり、より広い温度範囲で動作させることが可能である。この例では高温時にリフレッシュ間隔を48msに短縮している。T1は変わらないが、T2は5.25ms、T3を0.144ms とすると、T1 + T2 + T3 = 597ms < 6msとなり、REF.期間中にリフレッシュとロード時ライトアクセスとライトバックを十分実行できる事がわかる。
【０２７１】
一方、低温時にはリフレッシュ間隔を短縮してデータ保持電流を削減する事が出来る。図示した例では低温時にリフレッシュ間隔を倍の128msに延長している。この場合はREF期間は16msとなる。T1は変わらないが、T2は14msとなり、T3を1.15msとすると、T1 + T2 +T3 = 15.8ms < 16msとなり、REF.期間中にリフレッシュとロード時ライトアクセスとライトバックを十分実行できる事がわかる。
【０２７２】
本実施例ではDRAMの動作単位をチップ毎として説明したが、メモリモジュールの性能やメモリチップの構成に応じてたとえばバンクを動作単位としても良い。また、リフレッシュ間隔である64msを8つの期間に分割してWORK期間とREF期間にしたが、さらに細かく分割すればデータとアドレスを保持するFIFOの記憶容量を少なくすることが出来る。逆に大きく分割すればWORK期間とREF期間の切り換え回数を減らせるため、切り換えに伴う制御回路が簡略化出来る。
【０２７３】
図41はCACHEの働きを説明する図面である。図41（A）ではWORK期間とREF.期間の切り替わり直前に外部からライトアクセスが行われた場合について示した。ここではDRAM１のWORK期間終了間際に外部アクセスAが行われている。このような場合にはDRAM1のWORK期間はライトアクセスの終了までdTだけ延長される。一方で、DRAM2は予定どおりWORK期間となり、ライトデータを書き込まずにライトアクセスの終了まで待機する。DRAM2に書き込まれなかったデータは一旦CACHEに保持される。WORK期間中にCACHEに保持されているのと同一のアドレスにアクセスが生じた場合はDRAM２ではなくCACHEに対して読み書きを行う。なお、アクセスが書き込みの場合はREF.期間中のDRAM1には通常どおりFIFOを経由して書き込みが行われる。CACHEに保持されたデータはDRAM2のWORK期間が終了した次のREF.期間に書き戻される。この書き戻しが終了すればCACHEの内容はクリアされる。
アクセスがリードの場合はアクセスの終了までDRAM1のWORK期間がdTだけ延長されるだけである。
【０２７４】
図41（B）は一回のアクセスがWORK期間及びREF.期間よりも長く行われた場合や、延長期間dTではカバーし切れない場合について示した。DRAM1がWORK期間中に開始された外部アクセスBは延長時間dTを超過してそのまま次のREF.期間中も継続してアクセスが続いている。この場合にはアクセスをCACHEに引き継ぎ、DRAM１はREF.期間に入る。DRAM2は予定どおりWORK期間に入り待機状態となる。リードアクセスの場合はデータがDRAM1からCACHEに引き継がれる。ライトアクセスの場合は継続していたアクセスが終了したら、CACHEに書き込まれたデータをDRAM１とDRAM2に書き戻す。書き戻しはそれぞれのDRAMがREF.期間に入ったときに行う。両方の書き戻しが終了すればCACHEの内容はクリアされる。このようにCACHEを使用してWORK期間とREF.期間にまたがるアクセスや、一回または複数回のWORK期間を超えるアクセスを処理することができる。
【０２７５】
図42は本発明であるメモリモジュールの動作波形の一例を示したものである。A0〜A20, S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WEはメモリモジュールへ入力される信号で、いわゆる非同期SRAMのインターフェイス信号である。データ入出力信号I/O0〜I/O15はデータの入力と出力を分けて夫々DIN、DOUTとして表した。MMU, ATD, DTDは夫々MMU回路、ATD回路、CTD回路の出力信号を表している。D1-CLKはDRAM1へ供給されるクロック、D1-COMはDRAM1へ供給されるコマンド信号の総称、 D1-A0〜D1-A15はDRAMのDRAM1へ供給されるアドレス信号、D1-DQ0〜D1-DQ15はDRAMのI/O線はDRAM1の入出力データ信号である。
D2-CLKはDRAM2へ供給されるクロック、D2-COMはDRAM2へ供給されるコマンド信号の総称、 D2-A0〜D2-A15はDRAMのDRAM2へ供給されるアドレス信号、D2-DQ0〜D2-DQ15はDRAMのI/O線はDRAM2の入出力データ信号である。
【０２７６】
まず、最初に行われているリードアクセスについて説明する。アドレスA0〜A24が入力されるとMMU回路は変換したアドレスを出力する。 ATD回路はアドレスA0〜A24とコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知し、アドレスとコマンドが確定するとパルスを出力する。このパルスをきっかけにWORK期間中のDRAM1へバンクアクティブコマンドAとロウアドレスRa、続いてリードコマンドRとカラムアドレスCoが発行される。DRAM１から読み出されたデータはD-DQ0〜D-DQ15に出力され、一旦R/W BUFFERを通してからI/O0〜I/O15へ出力される。また、REF.期間中のDRAM２にはバンクアクティブコマンドAとプリチャージコマンドPによって、リフレッシュが行われる。
次のサイクルではライトアクセスの実行例を示した。
ライトアクセスの場合もリードアクセスと同様にATD信号の立ち下がりをきっかけにバンクアクティブコマンドAとロウアドレスRaがDRAM1およびDRAM2へ発行される。ライトアクセス時にリフレッシュ動作が行われていないので、コマンドおよびアドレスはDRAM1およびDRAM2双方に発行される。
その後、CTD回路がコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知してライト動作であること認識し、パルスを出力する。このパルスをきっかけにライトコマンドWとカラムコマンドCoがDRAM1およびDRAM2双方へ発行されてライトが実行される。
【０２７７】
以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用DRAMを用いた大容量メモリモジュールが実現出来る。本発明による制御回路(CTL_LOGIC)ではDRAMが使用されているがDRAMに必要なリフレッシュは制御回路(CTL_LOGIC)によって実行されるためSRAMと同様にリフレッシュを考慮せずに使用することが出来る。さらに、DRAMにおけるデータ保持の二重化とリフレッシュを行うタイミングおよびロードやストア命令によるDRAMへの内部アクセスを調整することによりDRAMのリフレッシュや内部アクセスをメモリモジュール外部から隠蔽することが出来るため、本メモリモジュールにアクセスする場合にリフレッシュやDRAMの内部アクセスを考慮してタイミングを調整する必要は無い。従って従来のSRAMだけを用いたメモリモジュールと同様に使用することが出来るため、従来システムを変更せずに大容量メモリモジュールを使用することが出来る。また、DRAMのリフレッシュ間隔を狭めることによって高温時にもDRAMを動作させることが可能となり、使用温度範囲の広いメモリモジュールを実現できる。一方、低温時にはDRAMのリフレッシュ間隔を広げることによって、データ保持に必要な電力を削減し、データ保持電力の少ないメモリモジュールを実現することが出来る。
パワーモジュールPMの働きによってはDRAMの一部、あるいは全部の電源供給を停止して記憶領域を限定してデータ保持に必要な電力を削減する事もできる。さらに、制御回路の電源供給も停止してよりデータ保持電力の少ないメモリモジュールを実現することも出来る。また、このような場合にはMMUによってデータ保持を行う記憶領域が自在に設定出来るため、様々な機器に対応して幅広く用いることが可能である。
【０２７８】
＜実施例５＞
図43は本発明におけるメモリモジュールの第四の実施例を示したものである。図43(A)には上面図、図43(B)には断面図を示した。本メモリモジュールはボールグリッドアレイ(BGA)によって装置に実装する基盤(例えばガラスエポキシ基板でできたプリント回路ボードPCB)上にCHIP1(FLASH)、CHIP2(SRAM+CTL_LOGIC)、CHIP3(DRAM1)及びCHIP4(DRAM2)が搭載されている。とくに制限されないが、CHIP3及びCHIP4にはいわゆるチップの中央に信号及び電源パッド列が１列に並ぶ汎用DRAMのベアチップが使用されている。また、とくに制限されないが、CHIP1にはいわゆるチップの一端に信号及び電源パッド列が１列に並ぶFLASHの汎用ベアチップが使用されている。
【０２７９】
CHIP1と基盤上のボンディングパットはボンディングワイヤ(PATH2)で接続され、CHIP2と基盤上のボンディングパットはボンディングワイヤ(PATH3)で接続されている。CHIP3及びCHIP4はCHIP2とボンディングワイヤ(PATH1)で接続される。CHIP1とCHIP2とボンディングワイヤ(PATH４)で接続される。チップの搭載された基盤上面は樹脂モールドが行われて各チップと接続配線を保護する。なお、さらにその上から金属、セラミック、あるいは樹脂のカバー(COVER)を使用しても良い。
【０２８０】
本発明による実施例ではプリント回路ボードPCB上にベアチップを直接搭載する為、実装面積の小さなメモリモジュールを構成することが出来る。また、各チップを近接して配置することが出来るため、チップ間配線長を短くすることが出来る。チップ間の配線及び各チップと基盤間の配線をボンディングワイヤ方式で統一することによって少ない工程数でメモリモジュールを製造することが出来る。さらにチップ間をボンディングワイヤで直接配線することによって基盤上のボンディングパット数とボンディングワイヤの本数を削減して少ない工程数でメモリモジュールを製造することが出来る。大量に量産される汎用DRAMのベアチップを用いることができるため、メモリモジュールを安価に安定供給することが出来る。樹脂のカバーを使用した場合にはより強靭なメモリモジュールを構成することが出来る。セラミックや金属のカバーを使用した場合には強度のほか、放熱性やシールド効果に優れたメモリモジュールを構成することが出来る。
【０２８１】
図44は本発明におけるメモリモジュールの図43の変形例である。図44(A)には上面図、図44(B)には断面図を示した。この例ではCHIP2(SRAM+CTL_LOGIC)がCHIP3及びCHIP4上に搭載されている。CHIP2とCHIP3又はCHIP4への配線にはPATH5が用いられている。CHIP1と基盤上のボンディングパットはボンディングワイヤ(PATH2)で接続され、CHIP2と基盤上のボンディングパットはボンディングワイヤ(PATH3)で接続されている。CHIP1とCHIP2とボンディングワイヤ(PATH４)で接続される。
【０２８２】
この実装方法によってプリント回路ボードPCBの面積を削減する事が出来る。また、積層したチップ間の配線PATH1によって、配線長を短くする事が出来る為、配線の信頼性を向上できるほか、外部へのノイズ輻射を低減することが出来る。
【０２８３】
＜実施例６＞
図45は本発明におけるメモリモジュールを利用した携帯電話機の実施例を示したものである。
携帯電話は、アンテナANT、無線ブロックRF、ベースバンドブロックBB、音声コーデックブロックSP、スピーカーSK、マイクMK、プロセッサCPU、液晶表示部LCD、キーボードKEY、本発明のメモリモジュールMEMで構成される。
【０２８４】
通話時の動作を説明する。
アンテナANTを通って受信された音声は無線ブロックで増幅され、ベースバンドブロックBBへ入力される。ベースバンドブロックBBでは、音声のアナログ信号をデジタル信号に変換し、エラー訂正と復号処理おこない、音声コーデックブロックSPへ出力する。音声コーデックブロックがデジタル信号をアナログ信号に変換しスピーカーSKに出力すると、スピーカーから相手の声が聞こえる。
【０２８５】
携帯電話機から、インターネットのホームページにアクセスし、音楽データをダウンロードし、再生して聞き、最後にダウンロードした音楽データを保存するという一連の作業を行うときの動作を説明する。
メモリモジュールMEMには、基本プログラム、アプリケーションプログラム（メール、Webブラウザ、音楽再生、ゲームなど）が格納されている。
キーボードより、Webブラウザの起動を指示すると、メモリモジュールMEM内のFLASHに格納されているWebブラウザのプログラムが、同じメモリモジュール内のDRAMへと転送される。DRAMへの転送が終了するとプロセッサCPUはDRAM内のWebブラウザのプログラムを実行し、液晶表示LCDにWebブラウザが表示される。所望のホームページにアクセスし、気に入った音楽データのダウンロードをキーボードより指示すると、音楽データは、アンテナANTを通って受信され、無線ブロックで増幅され、ベースバンドブロックBBへ入力される。ベースバンドブロックBBでは、アナログ信号である音楽データをデジタル信号に変換し、エラー訂正と復号処理おこなう。最終的に、デジタル信号化された音楽デーたはメモリモジュールMEMのDRAMへ一旦、格納され、FLASHへと転送される。
次にキーボードKEYより、音楽再生プログラムの起動を指示するとメモリモジュールMEM内のFLASHに格納されている音楽再生プログラムが、同じメモリモジュール内のDRAMへと転送される。DRAMへの転送が終了するとプロセッサCPUはDRAM内の音声再生プログラムを実行し、液晶表示LCDに音楽再生プログラムが表示される。
キーボードより、DRAMへダウンロードした音楽データを聞くための指示を行うと、プロセッサCPUは音楽再生プログラムを実行し、DRAMへ保持している音楽データ処理し、最終的にスピーカーSKから音楽が聞こてくる。
このとき、本発明のメモリモジュールは大容量のDRAMを用いているため、Webブラウザと音楽再生プログラムはDRAMに保持されており、どちらのプログラムもCPUによって同時に実行されている。さらに、電子メールプログラムを起動し、電子メールプログラム、メールの送受信も同時にできる。
Webのブラウザを停止した場合でも、メモリモジュール内のDRAMには保持しているため、再起動時はすぐに起動することができる。
キーボードより電源遮断の指示が入力されると、メモリモジュールは、SRAMのみ動作させ、最低限のデータ時保持を行い、消費電力を極端に小さくできる。
【０２８６】
このように、本発明のメモリモジュールを用いることにより、大量のメール、音楽再生、アプリケ-ションプログラムや音楽データ、静止画像データ、動画データなどを格納でき、さらに複数のプログラムを同時に実行できる。
【０２８７】
【発明の効果】
以上説明したように本発明の好ましい実施例によって得られる効果は以下の通りである。FLASHのデータをDRAMにコピーすることで、FLASHデータの読み出しおよび書き込み速度をSDRAMやSRAMと同等にすることができる。
【図面の簡単な説明】
【図１】本発明を適用したメモリモジュールの構成図である。
【図２】図1のCHIP2の一例を示すブロック図である。
【図３】本発明を適用したメモリモジュールのアドレスマップの一例を示す説明図である。
【図４】本発明を適用したメモリモジュールのアドレスマップの一例を示す説明図である。
【図５】本発明を適用したメモリモジュールの電源投入時の動作の一例を示す図である。
【図６】本発明のメモリモジュール内のFLASHからDRAMへのデータ転送動作の流れを示すフローチャートである。
【図７】本発明のメモリモジュール内のDRAMからFLASHへのデータ転送動作の流れを示すフローチャートである。
【図８】本発明のメモリモジュール内のDRAMへの読み出し動作と書きこみ動作の流れを示すフローチャートである。
【図９】図２に示したデータ更新管理回路CPBの動作の一例を示す図である。
【図１０】本発明のメモリモジュールでの電源遮断時の動作の流れを示すフローチャートである。
【図１１】メモリモジュール外部からのロード命令によるDRAMの動作の一例を示した図である。
【図１２】メモリモジュール外部からのストア命令によるDRAMの動作の一例を示した図である。
【図１３】本発明のメモリモジュール内のDRAMへの読み出し動作と書きこみ動作の一例を示す図である。
【図１４】ストア命令によるDRAMへの読み出し動作が行われているときに、外部からDRAMへの読み出し動作が生じた際のDRAMからの読み出し動作の一例を示す図である。
【図１５】図１で示されるFLASHの一構成例を示すブロック図である。
【図１６】図15で示されるFLAHからのデータ読み出しのタイミングチャートの一例である。
【図１７】本発明を適用したメモリモジュールの一構成例を示した図である。
【図１８】図17で示されるFLASHの一構成例を示すブロック図である。
【図１９】図18で示されるFLAHからのデータ読み出しのタイミングチャートの一例である。
【図２０】DRAMの一構成例を示すブロック図である。
【図２１】本発明を適用したメモリモジュールの構成図である。
【図２２】図22のCHIP2の一例を示すブロック図である。
【図２３】本発明を適用したメモリモジュールのアドレスマップの一例を示す説明図である。
【図２４】本発明を適用したメモリモジュールのアドレスマップの一例を示す説明図である。
【図２５】本発明を適用したメモリモジュールの電源投入時の動作の一例を示す図である。
【図２６】本発明を適用したメモリモジュールの電源投入時の動作の一例を示す図である。
【図２７】本発明のメモリモジュールへのアクセスの優先順位と動作の一例を示した図である。
【図２８】メモリモジュール外部からのロード命令およびストア命令によるDRAMの動作の一例を示した図である。
【図２９】ロード命令およびストア命令によるDRAMへのアクセスが行われているときに、外部からDRAMへのアクセスが生じた際のDRAMの動作の一例を示す図である。
【図３０】本発明を適用したメモリモジュールのタイミングチャートの一例である。
【図３１】本発明を適用したメモリモジュールのタイミングチャートの一例である。
【図３２】SRAMの一構成例を示すブロック図である。
【図３３】本発明によるメモリモジュールの実装形態の一例である。
【図３４】本発明によるメモリモジュールの実装形態の一例である。
【図３５】本発明を適用したメモリモジュールの構成図である。
【図３６】図35のCHIP2の一例を示すブロック図である。
【図３７】本発明を適用したメモリモジュールのアドレスマップの一例を示す説明図である。
【図３８】外部からのDRAMのアクセスとリフレッシュを両立して行う様子を説明する図である。
【図３９】外部からのDRAMのアクセスと内部のDRAMアクセスを両立して行う様子を説明する図である。
【図４０】DRAMのリフレッシュ方式の一例を示す図である。
【図４１】WORK期間、REF.期間の切り替え時にアクセスを引き継ぐ様子を説明する図である。
【図４２】本発明を適用したメモリモジュールのタイミングチャートの一例である。
【図４３】本発明によるメモリモジュールの実装形態の一例である。
【図４４】本発明によるメモリモジュールの実装形態の一例である。
【図４５】本発明によるメモリモジュールを利用した携帯電話の構成例を示す図である。
【符号の説明】
CHIP1…不揮発性メモリ、 CHIP2…制御回路(CTL_LOGIC)またはスタティックランダムアクセスメモリ(SRAM)と制御回路(CTL_LOGIC)が集積された半導体チップ、 CHIP3…ダイナミックランダムアクセスメモリ(DRAM)あるいはダイナミックランダムアクセスメモリ(DRAM1)、CHIP4…ダイナミックランダムアクセスメモリ(DRAM2)、 S-VCC…CHIP2の電源、S-VSS…CHIP2のグラウンド、PS…パワー制御信号、L-VCC…CHIP2の電源、 L-VSS…CHIP2グラウンド、CLK…CHIP2のクロック信号、CKE…CHIP2のクロックイネーブル信号、/CS…CHIP2のチップセレクト信号、/RAS…CHIP2のロウアドレスストローブ信号、/CAS…CHIP2のカラムアドレスストローブ信号、/WE…CHIP2のライトイネーブル信号、DQMU/DQML…CHIP2のインプット/アウトプットマスク信号、WAIT…CHIPのウエィト信号、A0〜A15…CHIP2のアドレス信号、D1-CLK…CHIP3のクロック信号、D1-CKE…CHIP3のクロックイネーブル信号、 D1-/CS…CHIP3のチップセレクト信号、 D1-/RAS…CHIP3のロウアドレスストローブ信号、 D1-/CAS…CHIP3のカラムアドレスストローブ信号、 D1-/WE…CHIP3のライトイネーブル信号、 D1-A0〜D1-A15…CHIP3のアドレス信号、 D1-DQMU/DQML…CHIP3のインプット/アウトプットマスク信号、 D1-DQ0〜D2-DQ15…CHIP3のデータ入出力、 D1-VCC…CHIP3の電源、 D1-VSS…CHIP3のグラウンド、 D1-VCCQ…CHIP3のI/O用電源、 D1-VSSQ…CHIP3のI/O用グラウンド、F-/CE…CHIP1のチップイネーブル信号、 F-/OE…CHIP1のアウトプットイネーブル信号、 F-/WE…CHIP1のライトイネーブル信号、 F-SC…CHIP1のシリアルクロック信号、F-/RES…CHIP1のリセット信号、F-CDE…CHIP1のコマンドデータイネーブル信号、F-RDY/BUSY…CHIP1のレディ/ビジィ信号、I/O0〜I/O7…CHIP1の入出力信号、
COM_GEN…コマンドジェネレータ、INT…初期化回路、MMU…メモリマネージメントユニット、CPB…データ更新アドレス管理回路、REG…コマンドレジスタ、A_CONTアクセスコントローラ、 PM…パワーマネージメントモジュール、 R/W BUFFER…リード/ライトバッファ、CLKBUF…クロックバッファ、FGEN…フラッシュ制御信号生成回路、ECC…エラー訂正回路、REP…代替処理回路、FLASH Copy Area…フラッシュデータコピー領域、Work Area…ワーク領域、MD-Area…メインデータ領域、REP−Area…代替領域、Fail Area B…不良領域B、Fail Area C…不良領域C、
A、As…アクティブ命令、R、Rs…リード命令、W…ライト命令、RR、R0、R1、RD、RT、RU…ロウアドレス、RC、C0、C1、CD、CF、CT、CU、CR…カラムアドレス、Ld…ロード命令コード、Sa…開始アドレス、Ea…終了アドレス、P、Ps…プリチャージ命令、In…入力データ、Ｏ、Ｏｓ…出力データ、St…ストア命令コード、B、BOs…バンクアドレス、C-BUF…コントロール信号バッファ、CTL…コマンドコントローラ、MUX…マルチプレクサ、DI-BUF…データインプットバッファ、インプットデータコントローラIDC…インプットデータコントローラ、SA-BUF…セクタアドレスバッファ、X-DEC…Xデコーダ、MA…メモリアレイ、Y-CT…Yアドレスカウンタ、Y-DEC…Yデコーダ、YGATE/SENSE-AMP…Yゲート＆センスアンプ回路、DATA-REG…データレジスタ、DO-BUF…データアウトプットバッファ、Rcode…リード命令コード、AD1、AD2、AD3…アドレス、
F-/CE…チップイネーブル信号、F-CLE…コマンドラッチイネーブル信号、F-ALE…アドレスラッチイネーブル信号、F-/WE…ライトイネーブル信号，F-/RE…リードイネーブル信号、F-/WP…ライトプロテクト信号、F-R/B…レディ/ビジィ信号，I/O0〜I/O7…入出力信号でアドレスの入力や、データの入出力に使用する。
L-CONT…動作ロジックコントローラ、CTL…制御回路、I/O-CONT…入出力コントロール回路、STREG…ステータスレジスタ、ADREG…アドレスレジスタ、COMREG…コマンドレジスタ、R-B…レディ・ビジー回路、VL-GEN…高電圧発生回路、ROW-BUF…ローアドレスバッファ、ROW-DEC…ローアドレスデコーダー、COL−BUF…カラムバッファ、ダCOL-DEC…カラムデーコー、DATA−REG…データレジスタ、SENSE-AMP…センスアンプ、MA…メモリアレイ、X-ADB…Ｘアドレスバッファ、REF.COUNTER…リフレッシュカウンタ, X-DEC…Ｘデコーダ、MA…メモリアレイ, Y-ADB…Ｙアドレスバッファ、Y-AD COUNTER…Ｙアドレスカウンタ、Y-DEC…Ｙデコーダ,SENS AMP.& I/O BUS…センスアンプ回路＆Ｙゲート、INPUT BUFFER…入力データバッファ回路、OUTPUT BUFFER…出力データバッファ回路、 CONTROL LOGIC & TG…制御回路＆タイミング発生回路、S-/CE1,、S-CE2…チップイネーブル信号、 S-/OE…アウトプットイネーブル信号、 S-/WE…ライトイネーブル信号、 S-/LB…ロアーバイト選択信号、S-/UB…アッパーバイト選択信号、AS…アクセススイッチ回路、 SRAM…スタティックランダムアクセスメモリ、 ATD…アドレストランジションディテクタ、 CTD…コマンドトランジションディテクタ、TMP…温度測定モジュール、 RC…リフレッシュカウンタ、X-DEC…Ｘデコーダ、MA(SRAM)…メモリアレイ、Y-GATE…Ｙゲート、Y-DEC…Ｙデコーダ、D_CTL…入力データ制御回路、CONTROL LOGIC…制御回路、PCB…プリント回路基板、 COVER…モジュールの封止カバー、 PATH1…CHIP1とCHIP3又はCHIP4を接続するボンディング配線、 PATH2…PCBとCHIP1を接続するボンディング配線、 PATH3…PCBとCHIP2とを接続するボンディング配線、PATH4…CHIP1とCHIP2を接続するボンディング配線、PATH5…CHIP3又はCHIP4とCHIP3及びCHIP4上に搭載されたCHIP2とを接続するボンディング
FIFO…ファーストインファーストアウト(メモリ)、 CACHE…kキャッシュメモリ、
SHADOW…シャドウ領域、WORK…ワーク期間、 REF…リフレッシュ期間
ANT…アンテナ、RF…無線ブロック、BB…ベースバンドブロック、SP…音声コーデックブロック、SK…スピーカー、MK…マイク、CPU…プロセッサ、LCD…液晶表示部、KEY…キーボード、MEM…本発明のメモリモジュール

Claims (11)

  1. 第１の読み出し時間を持つ不揮発性メモリと、
    前記第１の読み出し時間よりも少なくとも１００倍以上読み出し時間の短い第２の読み出し時間を持つランダム・アクセス・メモリと、
    前記不揮発性メモリ及び前記ランダム・アクセス・メモリの夫々に個別に結合され、前記ランダム・アクセス・メモリ及び前記不揮発性メモリに対するアクセスを制御し、外部からのストア命令に従って、前記ランダム・アクセス・メモリに記憶されるデータを前記不揮発性メモリに転送するための制御回路を含む回路と、
    前記回路に結合された複数の入出力端子とを含み、
    前記制御回路は、前記ストア命令に従って前記ランダム・アクセス・メモリに記憶されるデータを前記不揮発性メモリに転送している間に、前記ランダム・アクセス・メモリからのデータ読出し命令が入力された場合において、前記ストア命令に従って行っている前記ランダム・アクセス・メモリから前記不揮発性メモリへのデータ転送を中断し、前記読み出し命令に従って前記ランダム・アクセス・メモリに記憶されるデータを外部に出力するよう制御する半導体記憶装置。
  2. 請求項１において、
    前記入出力端子を介した前記不揮発性メモリに対するアクセスは、前記ランダム・アクセス・メモリを経由して行う半導体記憶装置。
  3. 請求項１において、
    前記半導体記憶装置に対して動作電源が投入された初期において、前記不揮発性メモリの一部の記憶データは、前記ランダム・アクセス・メモリの第１領域に転送されて当該第１領域に記憶される半導体記憶装置。
  4. 請求項３において、
    前記入出力端子を介した前記不揮発性メモリに対するアクセスは、前記ランダム・アクセス・メモリの前記第１領域に対して行う半導体記憶装置。
  5. 請求項４において、
    前記制御回路は、前記ランダム・アクセス・メモリの前記第１領域に対するアクセスによってデータの書き換えの生じたアドレスを記憶する回路を有し、
    所定のタイミングで、前記第１領域の書き換えの生じたアドレスのデータを前記不揮発性メモリに書き戻すことが可能とされる半導体記憶装置。
  6. 請求項１において、
    前記ランダム・アクセス・メモリは、前記不揮発性メモリの一部の記憶データが転送複写され前記不揮発性メモリのアクセスのバッファ領域となる第１領域と、前記半導体記憶装置の外部からアクセス可能なワーク領域となる第２領域とを有する半導体記憶装置。
  7. 請求項１において、
    前記ランダム・アクセス・メモリはクロック同期型ＤＲＡＭであり、前記入出力端子を介した前記半導体記憶装置の外部から前記不揮発性メモリ及び前記ランダム・アクセス・メモリへのアクセスは前記クロック同期型ＤＲＡＭのインタフェースで行われる半導体記憶装置。
  8. 請求項１において、
    前記不揮発性メモリは、フラッシュメモリであり、前記ランダム・アクセス・メモリはクロック同期型ＤＲＡＭである半導体記憶装置。
  9. 請求項１において、
    前記半導体記憶装置は、第１半導体チップ、第２半導体チップ、及び第３半導体チップが含まれるマルチップメモリモジュールであり、
    第１半導体チップは前記不揮発性メモリを含み、前記第２半導体チップは前記回路を含み、前記第３半導体チップは前記ランダム・アクセス・メモリを含む半導体記憶装置。
  10. 請求項１において、
    前記回路は、スタティック・ランダム・アクセス・メモリを含み、
    前記スタティック・ランダム・アクセス・メモリは、前記ランダム・アクセス・メモリに供給される電源が遮断される場合においても、電源供給が続けられる半導体記憶装置。
  11. 請求項１において、
    前記半導体記憶装置は、第１半導体チップ、第２半導体チップ、第３半導体チップ、及び第４チップが基板上に搭載されて封止されたマルチップメモリモジュールであり、 第１半導体チップは前記不揮発性メモリを含み、前記第２半導体チップは前記回路を含み、前記第３半導体チップは前記ランダム・アクセス・メモリの一部を含み、前記第４チップは前記ランダム・アクセス・メモリの他の一部を含む半導体記憶装置。
JP2001174978A 2001-06-11 2001-06-11 半導体記憶装置 Expired - Fee Related JP4049297B2 (ja)

Priority Applications (22)

Application Number Priority Date Filing Date Title
JP2001174978A JP4049297B2 (ja) 2001-06-11 2001-06-11 半導体記憶装置
TW091107320A TWI278861B (en) 2001-06-11 2002-04-11 Semiconductor memory device
KR1020020032287A KR100924407B1 (ko) 2001-06-11 2002-06-10 반도체 장치 및 메모리 모듈
US10/164,905 US6791877B2 (en) 2001-06-11 2002-06-10 Semiconductor device with non-volatile memory and random access memory
CN200710162431.8A CN101131860B (zh) 2001-06-11 2002-06-11 半导体存储装置
CN200710152877.2A CN101127238A (zh) 2001-06-11 2002-06-11 半导体存储装置
CNB021227861A CN100350393C (zh) 2001-06-11 2002-06-11 半导体存储装置
CN200710162432.2A CN101131861A (zh) 2001-06-11 2002-06-11 半导体存储装置
US10/861,452 US6952368B2 (en) 2001-06-11 2004-06-07 Semiconductor device with non-volatile memory and random access memory
US11/152,526 US7068562B2 (en) 2001-06-11 2005-06-13 Semiconductor device with non-volatile memory and random access memory
US11/439,139 US7280426B2 (en) 2001-06-11 2006-05-24 Semiconductor device with non-volatile memory and random access memory
US11/797,882 US7554830B2 (en) 2001-06-11 2007-05-08 Semiconductor device with non-volatile memory and random access memory
KR1020080119992A KR100924408B1 (ko) 2001-06-11 2008-11-28 반도체 장치
KR1020090030489A KR100928364B1 (ko) 2001-06-11 2009-04-08 메모리 모듈
US12/454,645 US7872895B2 (en) 2001-06-11 2009-05-21 Semiconductor device with non-volatile memory and random access memory
KR1020090133978A KR100990299B1 (ko) 2001-06-11 2009-12-30 컨트롤러
KR1020100049276A KR101050898B1 (ko) 2001-06-11 2010-05-26 반도체 기억 장치 및 메모리 모듈
US12/926,706 US8432716B2 (en) 2001-06-11 2010-12-06 Semiconductor device with non-volatile memory and random access memory
KR1020110017202A KR101151085B1 (ko) 2001-06-11 2011-02-25 반도체 기억 장치
KR1020110104400A KR20110128761A (ko) 2001-06-11 2011-10-13 반도체 기억 장치
KR1020120043686A KR20120054000A (ko) 2001-06-11 2012-04-26 반도체 기억 장치
US13/674,448 US20130145081A1 (en) 2001-06-11 2012-11-12 Semiconductor device with non-volatile memory and random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001174978A JP4049297B2 (ja) 2001-06-11 2001-06-11 半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007133588A Division JP4766526B2 (ja) 2007-05-21 2007-05-21 メモリモジュール

Publications (3)

Publication Number Publication Date
JP2002366429A JP2002366429A (ja) 2002-12-20
JP2002366429A5 JP2002366429A5 (ja) 2005-07-21
JP4049297B2 true JP4049297B2 (ja) 2008-02-20

Family

ID=19016190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001174978A Expired - Fee Related JP4049297B2 (ja) 2001-06-11 2001-06-11 半導体記憶装置

Country Status (5)

Country Link
US (8) US6791877B2 (ja)
JP (1) JP4049297B2 (ja)
KR (8) KR100924407B1 (ja)
CN (4) CN101127238A (ja)
TW (1) TWI278861B (ja)

Families Citing this family (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
JP2003006041A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体装置
US7155560B2 (en) * 2001-06-27 2006-12-26 Intel Corporation Method and apparatus for storing data in flash memory
FI20021620A (fi) * 2002-09-10 2004-03-11 Nokia Corp Muistirakenne, järjestelmä ja elektroniikkalaite sekä menetelmä muistipiirin yhteydessä
JP4499982B2 (ja) * 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
WO2004049168A1 (ja) 2002-11-28 2004-06-10 Renesas Technology Corp. メモリモジュール、メモリシステム、及び情報機器
DE10255872B4 (de) * 2002-11-29 2004-09-30 Infineon Technologies Ag Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
JP4322068B2 (ja) * 2003-03-07 2009-08-26 富士通株式会社 ストレージシステム及びそのデイスク負荷バランス制御方法
JP2004318933A (ja) * 2003-04-11 2004-11-11 Renesas Technology Corp 半導体記憶装置
US7606993B2 (en) 2003-06-10 2009-10-20 Tdk Corporation Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory
DE60328057D1 (de) * 2003-06-27 2009-07-30 Fujitsu Microelectronics Ltd Verfahren und System zur Datenübertragung auf Basis eines flüchtigen und eines nicht-flüchtigen Speichers
US7752380B2 (en) * 2003-07-31 2010-07-06 Sandisk Il Ltd SDRAM memory device with an embedded NAND flash controller
EP1796100A3 (en) * 2003-07-31 2007-10-31 M-Systems Flash Disk Pioneers Ltd SDRAM memory device with an embedded NAND flash controller
JP2005071234A (ja) * 2003-08-27 2005-03-17 Hitachi Ltd 電子機器、及び、かかる電子機器におけるシステムの起動方法
JP2005092969A (ja) 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性半導体記憶装置
US7797693B1 (en) * 2003-12-12 2010-09-14 Hewlett-Packard Development Company, L.P. NAND mobile devices capable of updating firmware or software in a manner analogous to NOR mobile devices
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
KR100606242B1 (ko) * 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
KR101085406B1 (ko) 2004-02-16 2011-11-21 삼성전자주식회사 불 휘발성 메모리를 제어하기 위한 컨트롤러
US20050213399A1 (en) * 2004-03-29 2005-09-29 Hoover Patricia J Method and apparatus to write data
US20050231080A1 (en) * 2004-04-14 2005-10-20 Edward Torrance Cable organizer cabinet
US7904895B1 (en) 2004-04-21 2011-03-08 Hewlett-Packard Develpment Company, L.P. Firmware update in electronic devices employing update agent in a flash memory card
US7725665B2 (en) * 2004-06-30 2010-05-25 Renesas Technology Corp. Data processor
US8526940B1 (en) 2004-08-17 2013-09-03 Palm, Inc. Centralized rules repository for smart phone customer care
JP5007485B2 (ja) * 2004-08-26 2012-08-22 ソニー株式会社 半導体記憶装置およびそのアクセス方法、並びにメモリ制御システム
US7158410B2 (en) * 2004-08-27 2007-01-02 Micron Technology, Inc. Integrated DRAM-NVRAM multi-level memory
JP2008511929A (ja) * 2004-08-30 2008-04-17 シリコン ストレージ テクノロジー、 インク． 携帯電話の不揮発性メモリを管理するシステムおよび方法
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US7424663B2 (en) * 2005-01-19 2008-09-09 Intel Corporation Lowering voltage for cache memory operation
US7315928B2 (en) * 2005-02-03 2008-01-01 Mediatek Incorporation Apparatus and related method for accessing page mode flash memory
KR100640555B1 (ko) 2005-02-07 2006-10-31 삼성전자주식회사 데이터 복사 방법 및 이를 위한 어플리케이션 프로세서
US7623355B2 (en) * 2005-03-07 2009-11-24 Smart Modular Technologies, Inc. Extended universal serial bus connectivity
US7702839B2 (en) * 2005-04-12 2010-04-20 Nokia Corporation Memory interface for volatile and non-volatile memory devices
JP2006323739A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp メモリモジュール、メモリシステム、及び情報機器
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8335920B2 (en) 2005-07-14 2012-12-18 Imation Corp. Recovery of data access for a locked secure storage device
US8438647B2 (en) * 2005-07-14 2013-05-07 Imation Corp. Recovery of encrypted data from a secure storage device
US8015606B1 (en) 2005-07-14 2011-09-06 Ironkey, Inc. Storage device with website trust indication
US8321953B2 (en) * 2005-07-14 2012-11-27 Imation Corp. Secure storage device with offline code entry
US7345918B2 (en) 2005-08-31 2008-03-18 Micron Technology, Inc. Selective threshold voltage verification and compaction
US20070067620A1 (en) * 2005-09-06 2007-03-22 Ironkey, Inc. Systems and methods for third-party authentication
KR100673013B1 (ko) * 2005-09-21 2007-01-24 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템
KR100737913B1 (ko) 2005-10-04 2007-07-10 삼성전자주식회사 반도체 메모리 장치의 읽기 방법
JP2007164893A (ja) 2005-12-13 2007-06-28 Toshiba Corp 半導体記憶装置
US8639873B1 (en) * 2005-12-22 2014-01-28 Imation Corp. Detachable storage device with RAM cache
US8266378B1 (en) 2005-12-22 2012-09-11 Imation Corp. Storage device with accessible partitions
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
US7519754B2 (en) * 2005-12-28 2009-04-14 Silicon Storage Technology, Inc. Hard disk drive cache memory and playback device
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
KR100775710B1 (ko) 2006-02-28 2007-11-09 주식회사 대우일렉트로닉스 전자기기의 이이피롬 데이터 처리 시스템 및 방법
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
JP2007323321A (ja) * 2006-05-31 2007-12-13 Toshiba Corp 半導体記憶装置およびそのデータ送信方法
WO2007146710A2 (en) 2006-06-08 2007-12-21 Hewlett-Packard Development Company, L.P. Device management in a network
WO2008014454A2 (en) 2006-07-27 2008-01-31 Hewlett-Packard Development Company, L.P. User experience and dependency management in a mobile device
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
JP2008047244A (ja) * 2006-08-18 2008-02-28 Toshiba Corp 半導体記憶装置、半導体装置、及びデータ書き込み方法
JP2008077810A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 不揮発性半導体記憶装置
KR20080029687A (ko) * 2006-09-29 2008-04-03 한국전자통신연구원 암호화 기능이 내장된 메모리를 이용한 고속 대용량의암호화 장치 및 그 구현 방법
US7584335B2 (en) * 2006-11-02 2009-09-01 International Business Machines Corporation Methods and arrangements for hybrid data storage
WO2008057557A2 (en) * 2006-11-06 2008-05-15 Rambus Inc. Memory system supporting nonvolatile physical memory
CN101211649B (zh) * 2006-12-27 2012-10-24 宇瞻科技股份有限公司 带有固态磁盘的动态随机存取内存模块
US7564722B2 (en) * 2007-01-22 2009-07-21 Micron Technology, Inc. Memory system and method having volatile and non-volatile memory devices at same hierarchical level
KR100816154B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 플래시 메모리 소자의 어드레스 스케쥴링 방법
KR100875293B1 (ko) 2007-02-08 2008-12-23 삼성전자주식회사 시스템 성능을 향상시킬 수 있는 플래시 메모리 시스템
KR100866624B1 (ko) 2007-02-23 2008-11-03 삼성전자주식회사 둘 이상의 비휘발성 메모리 장치들을 제어하는 방법 및 그장치
US9195602B2 (en) 2007-03-30 2015-11-24 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
JP5669338B2 (ja) 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US8819384B1 (en) * 2007-05-17 2014-08-26 Marvell International Ltd. Method and system for embedded virtual memory management
KR100909965B1 (ko) 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
JP2008305350A (ja) * 2007-06-11 2008-12-18 Spansion Llc メモリシステム、メモリ装置、およびメモリ装置の制御方法
US7986553B2 (en) * 2007-06-15 2011-07-26 Micron Technology, Inc. Programming of a solid state memory utilizing analog communication of bit patterns
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
JP4922860B2 (ja) 2007-08-01 2012-04-25 株式会社日立製作所 半導体装置
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP4525816B2 (ja) * 2007-09-28 2010-08-18 株式会社デンソー 電子機器及びプログラム
US7593284B2 (en) * 2007-10-17 2009-09-22 Unity Semiconductor Corporation Memory emulation using resistivity-sensitive memory
US8200932B2 (en) * 2007-10-19 2012-06-12 Virident Systems Inc. Managing memory systems containing components with asymmetric characteristics
US8352671B2 (en) 2008-02-05 2013-01-08 Spansion Llc Partial allocate paging mechanism using a controller and a buffer
US8209463B2 (en) * 2008-02-05 2012-06-26 Spansion Llc Expansion slots for flash memory based random access memory subsystem
US8275945B2 (en) 2008-02-05 2012-09-25 Spansion Llc Mitigation of flash memory latency and bandwidth limitations via a write activity log and buffer
US8332572B2 (en) * 2008-02-05 2012-12-11 Spansion Llc Wear leveling mechanism using a DRAM buffer
KR101529291B1 (ko) 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
JP2009211153A (ja) * 2008-02-29 2009-09-17 Toshiba Corp メモリ装置、情報処理装置及び電力制御方法
US8745311B2 (en) * 2008-03-31 2014-06-03 Spansion Llc Flash memory usability enhancements in main memory application
US8738840B2 (en) * 2008-03-31 2014-05-27 Spansion Llc Operating system based DRAM/FLASH management scheme
JP4762267B2 (ja) * 2008-04-21 2011-08-31 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8356105B2 (en) * 2008-05-02 2013-01-15 Marblecloud, Inc. Enterprise device policy management
US20100146239A1 (en) * 2008-12-08 2010-06-10 Infinite Memories Ltd. Continuous address space in non-volatile-memories (nvm) using efficient embedded management of array deficiencies
CN101552032B (zh) * 2008-12-12 2012-01-18 深圳市晶凯电子技术有限公司 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
US7864620B1 (en) * 2009-03-19 2011-01-04 Altera Corporation Partially reconfigurable memory cell arrays
CN101615145B (zh) * 2009-07-24 2011-12-07 中兴通讯股份有限公司 一种提高存储器数据缓存可靠性的方法和装置
US8180500B2 (en) * 2009-07-29 2012-05-15 Nanya Technology Corp. Temperature sensing system and related temperature sensing method
US8745365B2 (en) * 2009-08-06 2014-06-03 Imation Corp. Method and system for secure booting a computer by booting a first operating system from a secure peripheral device and launching a second operating system stored a secure area in the secure peripheral device on the first operating system
US8683088B2 (en) 2009-08-06 2014-03-25 Imation Corp. Peripheral device data integrity
US8402203B2 (en) * 2009-12-31 2013-03-19 Seagate Technology Llc Systems and methods for storing data in a multi-level cell solid state storage device
CN101894584B (zh) * 2010-06-12 2013-01-16 苏州国芯科技有限公司 一种动态随机存储器读写模式信号时序参数的实现方法
US8793419B1 (en) * 2010-11-22 2014-07-29 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
CA2822938A1 (en) 2010-12-27 2012-07-05 Apo-T B.V. A polypeptide that binds aberrant cells and induces apoptosis
KR20120079682A (ko) * 2011-01-05 2012-07-13 삼성전자주식회사 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템
US8578208B2 (en) * 2011-01-13 2013-11-05 Micron Technology, Inc. Determining location of error detection data
KR20120118763A (ko) * 2011-04-19 2012-10-29 삼성전자주식회사 디램 패키지, 디램 패키지를 포함하는 디램 모듈, 디램 패키지를 포함하는 그래픽 모듈, 그리고 디램 패키지를 포함하는 멀티미디어 장치
US8913447B2 (en) * 2011-06-24 2014-12-16 Micron Technology, Inc. Method and apparatus for memory command input and control
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US8423722B1 (en) * 2011-08-26 2013-04-16 Western Digital Technologies, Inc. System and method for high performance command processing in solid state drives
EP2760892A1 (en) 2011-09-29 2014-08-06 Apo-T B.V. Multi-specific binding molecules targeting aberrant cells
EP2802356A1 (en) 2012-01-13 2014-11-19 Apo-T B.V. Aberrant cell-restricted immunoglobulins provided with a toxic moiety
TWI483107B (zh) * 2012-04-03 2015-05-01 Winbond Electronics Corp 串列介面快閃記憶體裝置及其狀態暫存器的寫入方法
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
US9047172B2 (en) * 2012-11-29 2015-06-02 Intel Corporation Adaptive power control of memory map storage devices
KR20140082181A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 메모리 시스템
US10372551B2 (en) 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
CN105027092B (zh) * 2013-03-27 2018-01-30 株式会社日立制作所 具有sdram接口的dram、混合闪存存储器模块
WO2014155592A1 (ja) * 2013-03-27 2014-10-02 株式会社日立製作所 Ｓｄｒａｍインターフェイスを有するｄｒａｍ、フラッシュメモリ混載メモリモジュール
CN103280444B (zh) * 2013-04-09 2016-03-23 北京兆易创新科技股份有限公司 增强型Flash的多芯片的封装芯片、同步方法和封装方法
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US9858181B2 (en) * 2013-06-20 2018-01-02 Hitachi, Ltd. Memory module having different types of memory mounted together thereon, and information processing device having memory module mounted therein
EP3036641B1 (en) * 2013-08-21 2023-11-01 Everspin Technologies, Inc. Non-destructive write/read leveling
CN107341071A (zh) * 2013-08-23 2017-11-10 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
TWI588843B (zh) * 2013-08-23 2017-06-21 慧榮科技股份有限公司 存取快閃記憶體中儲存單元的方法以及使用該方法的裝置
CN104425018B (zh) 2013-08-23 2019-07-23 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN104425019B (zh) * 2013-08-23 2018-07-06 慧荣科技股份有限公司 存取快闪存储器中存储单元的方法以及使用该方法的装置
US10185515B2 (en) * 2013-09-03 2019-01-22 Qualcomm Incorporated Unified memory controller for heterogeneous memory on a multi-chip package
US10193377B2 (en) * 2013-10-30 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module
KR102249416B1 (ko) 2014-06-11 2021-05-07 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 구동 방법
KR102291639B1 (ko) * 2015-07-13 2021-08-20 에스케이하이닉스 주식회사 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102430561B1 (ko) * 2015-09-11 2022-08-09 삼성전자주식회사 듀얼 포트 디램을 포함하는 메모리 모듈
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9880778B2 (en) * 2015-11-09 2018-01-30 Google Inc. Memory devices and methods
KR102473209B1 (ko) * 2015-12-14 2022-12-02 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10296238B2 (en) 2015-12-18 2019-05-21 Intel Corporation Technologies for contemporaneous access of non-volatile and volatile memory in a memory device
CN105608027B (zh) * 2015-12-18 2018-10-19 华为技术有限公司 非易失存储设备和访问非易失存储设备的方法
US9847105B2 (en) * 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package
US10209895B2 (en) * 2016-02-18 2019-02-19 Toshiba Memory Corporation Memory system
US9965017B2 (en) 2016-04-12 2018-05-08 International Business Machines Corporation System and method for conserving energy in non-volatile dual inline memory modules
KR102592359B1 (ko) 2016-06-27 2023-10-20 에스케이하이닉스 주식회사 반도체장치
US11217286B2 (en) 2016-06-27 2022-01-04 SK Hynix Inc. Semiconductor memory device with power down operation
US11133042B2 (en) 2016-06-27 2021-09-28 SK Hynix Inc. Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
US10037788B2 (en) * 2016-08-02 2018-07-31 SK Hynix Inc. Semiconductor devices and semiconductor systems
JP6178909B1 (ja) * 2016-09-15 2017-08-09 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
JP6697360B2 (ja) * 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
JP2018049385A (ja) * 2016-09-20 2018-03-29 東芝メモリ株式会社 メモリシステムおよびプロセッサシステム
US9934841B1 (en) 2016-10-21 2018-04-03 Altera Corporation Systems and methods for refreshing data in memory circuits
CN108121664A (zh) * 2016-11-28 2018-06-05 慧荣科技股份有限公司 数据储存装置以及其操作方法
US9865323B1 (en) * 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
US10147712B1 (en) 2017-07-21 2018-12-04 Micron Technology, Inc. Memory device with a multiplexed command/address bus
US10395722B2 (en) * 2017-09-29 2019-08-27 Intel Corporation Reading from a mode register having different read and write timing
WO2019132968A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies with communication networks
US11030132B2 (en) 2018-02-05 2021-06-08 Micron Technology, Inc. Synchronous memory bus access to storage media
US11226909B2 (en) 2018-08-24 2022-01-18 Rambus Inc. DRAM interface mode with interruptible internal transfer operation
KR102653251B1 (ko) * 2018-09-07 2024-04-01 에스케이하이닉스 주식회사 고속 데이터 리드아웃 장치 및 그를 이용한 씨모스 이미지 센서
CN109582523B (zh) * 2018-11-26 2022-03-25 深圳忆联信息***有限公司 有效分析SSD前端NVMe模块性能的方法及***
CN111312319B (zh) * 2018-12-12 2022-03-01 北京兆易创新科技股份有限公司 一种数据替换的方法以及装置
US11301403B2 (en) * 2019-03-01 2022-04-12 Micron Technology, Inc. Command bus in memory
JP2020154525A (ja) 2019-03-19 2020-09-24 キオクシア株式会社 メモリシステムおよび情報処理システム
US20210271393A1 (en) * 2020-03-02 2021-09-02 Silicon Motion, Inc. Method and apparatus for performing data access management of all flash array server
US11409684B2 (en) 2020-07-31 2022-08-09 Alibaba Group Holding Limited Processing accelerator architectures
US11625341B2 (en) 2020-08-11 2023-04-11 Alibaba Group Holding Limited Narrow DRAM channel systems and methods
US11929130B2 (en) * 2020-09-30 2024-03-12 Changxin Memory Technologies, Inc. Method and device for testing sr cycle as well as method and device for testing ar number

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251724A (ja) 1988-08-15 1990-02-21 Hitachi Ltd ディスク制御装置
US5315549A (en) * 1991-06-11 1994-05-24 Dallas Semiconductor Corporation Memory controller for nonvolatile RAM operation, systems and methods
JPH0546328A (ja) 1991-08-13 1993-02-26 Fujitsu Ltd 半導体記憶装置のステージング方法
TW231343B (ja) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JPH06195258A (ja) 1992-07-08 1994-07-15 Nec Corp 半導体記憶装置
AU664912B2 (en) 1992-09-02 1995-12-07 Dainippon Pharmaceutical Co. Ltd. Novel 3-oxadiazolyl-1,6-naphthyridine derivatives
ZA936048B (en) * 1992-09-02 1994-03-15 Dainippon Pharmaceutical Co Novel 3-oxadiazolyl-1,6-napthyridine derivatives
JPH0799512B2 (ja) * 1992-11-18 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション プログラム可能な外部記憶制御装置
JPH06215589A (ja) 1993-01-18 1994-08-05 Hitachi Ltd 半導体メモリ
JPH07146820A (ja) 1993-04-08 1995-06-06 Hitachi Ltd フラッシュメモリの制御方法及び、それを用いた情報処理装置
KR970008188B1 (ko) 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US5650976A (en) 1993-05-14 1997-07-22 Micron Technology, Inc. Dual strobed negative pumped wordlines for dynamic random access memories
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
US5974513A (en) * 1993-11-04 1999-10-26 Hitachi Maxell, Ltd. IC memory card having read/write inhibit capabilities
US5666516A (en) * 1993-12-16 1997-09-09 International Business Machines Corporation Protected programmable memory cartridge having selective access circuitry
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
JPH08129509A (ja) 1994-11-01 1996-05-21 Canon Inc メモリ制御装置及び方法
US5654746A (en) 1994-12-01 1997-08-05 Scientific-Atlanta, Inc. Secure authorization and control method and apparatus for a game delivery service
JPH1011348A (ja) 1996-06-24 1998-01-16 Ricoh Co Ltd Ｄｒａｍの制御装置およびそのｄｒａｍ
JPH10134008A (ja) * 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
JPH10269109A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp マイクロコンピュータ
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
KR100266899B1 (ko) * 1997-12-26 2000-10-02 윤종용 동기형 메모리 장치
JP4146006B2 (ja) * 1998-09-28 2008-09-03 富士通株式会社 フラッシュメモリを有する電子機器
US6324103B2 (en) * 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP2001005723A (ja) 1999-06-21 2001-01-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いたメモリシステム
JP4017177B2 (ja) 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
JP2002312232A (ja) 2001-04-10 2002-10-25 Mitsubishi Electric Corp 半導体記憶装置
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置

Also Published As

Publication number Publication date
US7280426B2 (en) 2007-10-09
KR101050898B1 (ko) 2011-07-20
US20070211543A1 (en) 2007-09-13
US20130145081A1 (en) 2013-06-06
KR20080108959A (ko) 2008-12-16
US6791877B2 (en) 2004-09-14
KR100924408B1 (ko) 2009-10-29
KR20020095109A (ko) 2002-12-20
KR20110128761A (ko) 2011-11-30
US8432716B2 (en) 2013-04-30
US20060221756A1 (en) 2006-10-05
US20090268502A1 (en) 2009-10-29
KR100928364B1 (ko) 2009-11-23
US20050232059A1 (en) 2005-10-20
KR20100005201A (ko) 2010-01-14
CN101131860A (zh) 2008-02-27
US20040223366A1 (en) 2004-11-11
US20110078366A1 (en) 2011-03-31
JP2002366429A (ja) 2002-12-20
KR100990299B1 (ko) 2010-10-26
KR20100089042A (ko) 2010-08-11
CN101127238A (zh) 2008-02-20
KR20110037995A (ko) 2011-04-13
CN101131860B (zh) 2010-06-02
US6952368B2 (en) 2005-10-04
KR101151085B1 (ko) 2012-06-01
KR20120054000A (ko) 2012-05-29
KR100924407B1 (ko) 2009-10-29
CN100350393C (zh) 2007-11-21
TWI278861B (en) 2007-04-11
US7068562B2 (en) 2006-06-27
US7554830B2 (en) 2009-06-30
US7872895B2 (en) 2011-01-18
US20020185337A1 (en) 2002-12-12
CN1391166A (zh) 2003-01-15
CN101131861A (zh) 2008-02-27
KR20090045166A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4049297B2 (ja) 半導体記憶装置
JP4499982B2 (ja) メモリシステム
JP5138869B2 (ja) メモリモジュール及びメモリシステム
JP5391370B2 (ja) メモリモジュールとコントローラ
KR100958767B1 (ko) 메모리 모듈
JP4766526B2 (ja) メモリモジュール
JP2010225161A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

R150 Certificate of patent or registration of utility model

Ref document number: 4049297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees