KR102534648B1 - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102534648B1
KR102534648B1 KR1020180027514A KR20180027514A KR102534648B1 KR 102534648 B1 KR102534648 B1 KR 102534648B1 KR 1020180027514 A KR1020180027514 A KR 1020180027514A KR 20180027514 A KR20180027514 A KR 20180027514A KR 102534648 B1 KR102534648 B1 KR 102534648B1
Authority
KR
South Korea
Prior art keywords
block
wear
memory
access count
level
Prior art date
Application number
KR1020180027514A
Other languages
English (en)
Other versions
KR20190106271A (ko
Inventor
홍도선
권정현
신원규
정승규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180027514A priority Critical patent/KR102534648B1/ko
Priority to US16/169,835 priority patent/US10776262B2/en
Priority to CN201811433288.6A priority patent/CN110244906B/zh
Publication of KR20190106271A publication Critical patent/KR20190106271A/ko
Application granted granted Critical
Publication of KR102534648B1 publication Critical patent/KR102534648B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

메모리 시스템은 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 상기 메모리 블록들 중 메모리 블록의 누적 액세스 카운트를 소정 값만큼 간헐적으로 증가시키고, 상기 누적 액세스 카운트가 증가될 때마다 상기 누적 액세스 카운트에 근거하여 상기 메모리 블록의 마모 레벨을 결정하고, 상기 마모 레벨에 근거하여 상기 메모리 블록을 핫 블록으로 결정하고, 상기 핫 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 비휘발성 메모리 장치에 대해 마모 균등화 동작을 효율적으로 수행함으로써 비휘발성 메모리 장치의 수명을 연장할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 상기 메모리 블록들 중 메모리 블록의 누적 액세스 카운트를 소정 값만큼 간헐적으로 증가시키고, 상기 누적 액세스 카운트가 증가될 때마다 상기 누적 액세스 카운트에 근거하여 상기 메모리 블록의 마모 레벨을 결정하고, 상기 마모 레벨에 근거하여 상기 메모리 블록을 핫 블록으로 결정하고, 상기 핫 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 상기 메모리 블록의 액세스 카운트가 체크 카운트에 도달할 때 상기 메모리 블록의 누적 액세스 카운트를 업데이트하고, 상기 누적 액세스 카운트로부터 계산된 마모 레벨이 기준 레벨을 초과할 때 상기 메모리 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및 상기 메모리 블록들의 마모 레벨들을 관리하고, 메모리 블록의 마모 레벨이 기준 레벨을 초과할 때, 상기 메모리 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함하되, 상기 마모 균등화부는, 상기 마모 레벨들이 상기 기준 레벨을 모두 초과할 때 상기 기준 레벨을 증가시킬 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 비휘발성 메모리 장치에 대해 마모 균등화 동작을 효율적으로 수행함으로써 비휘발성 메모리 장치의 수명을 연장할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2 내지 도4는 본 발명의 실시 예에 따라 도1의 마모 균등화부가 도1의 비휘발성 메모리 장치에 포함된 메모리 블록들의 마모 레벨을 기준 레벨의 수준으로 균등하게 유지시키는 방법을 개략적으로 도시하는 도면들,
도5는 도1의 마모 균등화부의 구성을 세부적으로 도시한 블록도,
도6는 본 발명의 실시 예에 따른 논리 블록 맵핑 테이블 및 물리 블록 맵핑 테이블을 도시하는 도면,
도7은 타겟 메모리 블록이 핫 블록으로 결정되는 과정을 예시적으로 도시하는 도면,
도8은 본 발명의 실시 예에 따라 도5의 블록 교체부가 핫 블록 관리 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도9는 본 발명의 실시 예에 따라 도1의 마모 균등화부가 콜드 블록을 탐색하는 방법을 도시하는 도면,
도10은 본 발명의 실시 예에 따른 도1의 마모 균등화부의 동작 방법을 도시하는 순서도,
도11은 본 발명의 실시 예에 따른 도1의 마모 균등화부의 동작 방법을 도시하는 순서도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
도1을 참조하면, 메모리 시스템(100)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 및 SSD(Solid State Drive) 등을 포함할 수 있다.
메모리 시스템(100)은 컨트롤러(110), 휘발성 메모리 장치(120) 및 비휘발성 메모리 장치(130)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 라이트 요청 및 리드 요청에 따라 비휘발성 메모리 장치(130)를 액세스할 수 있다. 또한, 컨트롤러(110)는 호스트 장치의 요청과 무관하게, 메모리 시스템(100)의 성능을 유지하고 수명을 연장하기 위한 내부 관리 동작을 자체적으로 수행할 수 있다.
구체적으로, 내부 관리 동작은 마모 균등화(wear leveling) 동작을 포함할 수 있다. 마모 균등화 동작은 비휘발성 메모리 장치(130)에 포함된 메모리 블록들(미도시됨)이 균등하게 사용되어 고르게 마모되도록 관리하는 동작일 수 있다. 이는, 일부 메모리 블록들만 집중적으로 사용되어 일찍 폐기되면, 비휘발성 메모리 장치(130)의 저장 용량 및 성능이 감소하여 비휘발성 메모리 장치(130)의 수명까지 단축되는 문제점을 극복하기 위한 것이다. 컨트롤러(110)는 마모 균등화 동작을 수행하도록 구성된 마모 균등화부(111)를 포함할 수 있다.
마모 균등화부(111)는 비휘발성 메모리 장치(130)에 포함된 메모리 블록들 각각의 마모 레벨을 액세스 카운트(AC)를 통해 체크하여 집중적으로 사용된 블록, 즉, 핫 블록을 결정하고, 핫 블록으로의 액세스를 억제시키는 핫 블록 관리 동작을 수행할 수 있다. 즉, 높은 마모 레벨을 가진 핫 블록은 사용이 제한되고, 낮은 마모 레벨을 가진 콜드 블록이 핫 블록 대신에 사용됨으로써 메모리 블록들 간의 마모 균등화가 실현될 수 있다.
구체적으로, 마모 균등화부(111)는 비휘발성 메모리 장치(130)에 포함된 메모리 블록들의 액세스 카운트들(AC)을 일단 휘발성 메모리 장치(120)에서 관리할 수 있다. 그리고 마모 균등화부(111)는 휘발성 메모리 장치(120)에 저장된 액세스 카운트(AC)를 비휘발성 메모리 장치(130)에 저장된 동일한 메모리 블록의 누적 액세스 카운트(AAC)에 소정 주기마다 누적할 수 있다.
마모 균등화부(111)는 어떤 메모리 블록이 핫 블록인지 체크하는 동작을 해당 메모리 블록의 누적 액세스 카운트(AAC)가 업데이트될 때마다 간헐적으로 수행할 수 있다. 간헐적으로 수행한다는 것은 어떤 메모리 블록을 액세스할 때마다 핫 블록인지 체크하는 것이 아니라, 액세스를 반복하다가 소정 조건이 만족하는 경우에 수행하는 것을 의미할 수 있다.
따라서, 핫 블록 체크 동작은 비휘발성 메모리 장치(130)를 운용하는 데 있어서 성능 하락의 요인이 되지만, 본 발명은 이를 간헐적으로 수행함으로써 성능 하락을 방지할 수 있다. 또한, 액세스 카운트(AC)는 비휘발성 메모리 장치(130)의 누적 액세스 카운트(AAC)에 누적되기 전에 동작 속도가 빠른 휘발성 메모리 장치(120)에서 우선적으로 관리하므로, 비휘발성 메모리 장치(130)의 동작 성능을 유지시킬 수 있다.
그리고, 마모 균등화부(111)는 메모리 블록의 누적 액세스 카운트(AAC)에 근거하여 메모리 블록의 마모 레벨을 결정하고, 마모 레벨에 근거하여 메모리 블록을 핫 블록으로 결정할 수 있다. 마모 균등화부(111)는 메모리 블록의 마모 레벨이 기준 레벨을 초과할 때 메모리 블록을 핫 블록으로 결정할 수 있다. 이는, 결과적으로, 비휘발성 메모리 장치(130)의 마모 균등화되어야 할 메모리 블록들의 마모 레벨들이 기준 레벨 근처에서 유지되도록 하는 바, 마모 균등화가 효과적으로 실현될 수 있다.
한편, 마모 균등화부(111)는 메모리 블록 단위로 마모 균등화 동작을 수행할 수 있다. 메모리 블록은 비휘발성 메모리 장치가 라이트 동작을 수행하는 단위, 예를 들어, 페이지 단위보다 클 수 있다. 메모리 블록은 복수의 페이지들을 포함할 수 있다. 예를 들어, 메모리 블록은 연속하는 페이지 어드레스들의 페이지들을 포함할 수 있다. 예를 들어, 메모리 블록은 비휘발성 메모리 장치(130)가 병렬적으로 라이트 액세스 가능한 복수의 뱅크들에서 상대적으로 동일한 위치의 페이지들을 포함할 수 있다.
메모리 블록 단위의 마모 균등화 동작을 더 설명하면, 마모 균등화부(111)는 어떤 타겟 페이지가 액세스 될 때, 타겟 페이지를 포함하는 메모리 블록, 즉, 타겟 메모리 블록이 액세스된 것으로 볼 수 있다. 마모 균등화부(111)는 타겟 메모리 블록이 호스트 장치의 요청에 따라 액세스될 때 타겟 메모리 블록의 액세스 카운트(AC)를 증가시킬 수 있다. 실시 예에 따라 마모 균등화부(111)는 타겟 메모리 블록이 호스트 장치의 요청과 무관하게 액세스될 때도 타겟 메모리 블록의 액세스 카운트(AC)를 증가시킬 수 있다. 마모 균등화부(111)의 구성 및 동작 방법은 도5를 참조하여 상세하게 설명될 것이다.
컨트롤러(110)는 맵핑부(112)를 더 포함할 수 있다. 맵핑부(112)는 데이터에 대해 호스트 장치가 인식하는 논리 어드레스와 비휘발성 메모리 장치(130)에서 데이터가 실제 저장된 위치의 물리 어드레스 사이의 맵핑 관계를 맵핑 테이블로서 관리할 수 있다. 맵핑 관계는 비휘발성 메모리 장치(130)가 라이트 동작을 수행하는 페이지 단위로 형성되거나, 호스트 장치가 논리 어드레스를 할당하는 데이터 단위로 형성되거나, 컨트롤러(110)의 처리 능력 및 목적에 따라 다양한 단위로 형성될 수 있다.
상술한 바와 같이 마모 균등화 동작이 메모리 블록 단위로 수행될 때, 맵핑부(112)는 메모리 블록 단위로 맵핑 관계를 형성할 수 있다. 맵핑 테이블은 비휘발성 메모리 장치(130)의 메모리 블록들의 물리 블록 어드레스들과, 해당 메모리 블록들에 각각 저장된 데이터의 논리 블록 어드레스들의 맵핑 관계에 관한 물리 블록 맵핑 테이블(PBMT)을 포함할 수 있다. 여기서 논리 블록 어드레스는 메모리 블록 단위로 데이터에 대응하는 논리 어드레스일 수 있다. 동일한 메모리 블록에 저장된 데이터는 동일한 논리 블록 어드레스에 대응할 수 있다. 마모 균등화 동작으로 인해 데이터의 저장 위치가 변할 때 맵핑부(112)는 맵핑 관계를 수정할 수 있다.
빠른 접근과 검색을 위해 물리 블록 맵핑 테이블(PBMT)은 논리 블록 맵핑 테이블(LBMT)로 변환되어 휘발성 메모리 장치(120)에 저장될 수 있다. 논리 블록 맵핑 테이블(LBMT)은 메모리 블록들의 액세스 카운트들(AC)을 포함할 수 있다. 물리 블록 맵핑 테이블(PBMT)은 메모리 블록들의 누적 액세스 카운트들(AAC)을 포함할 수 있다. 논리 블록 맵핑 테이블(LBMT) 및 물리 블록 맵핑 테이블(PBMT)의 구성은 도6을 참조하여 상세하게 설명될 것이다.
휘발성 메모리 장치(120)는 메모리 시스템(100)의 동작 메모리, 버퍼 메모리 또는 캐시 메모리 등의 기능을 수행할 수 있다. 휘발성 메모리 장치(120)는 동작 메모리로서 컨트롤러(110)에 의해 구동되는 각종 프로그램 코드 및 프로그램 데이터를 저장할 수 있다. 예를 들어, 휘발성 메모리 장치(120)는 맵핑 테이블을 저장할 수 있다. 또한, 휘발성 메모리 장치(120)는 버퍼 메모리로서 외부 장치 및 비휘발성 메모리 장치(130) 간에 전송되는 데이터를 임시 저장할 수 있다. 또한, 휘발성 메모리 장치(120)는 캐시 메모리로서 캐시 데이터를 임시 저장할 수 있다. 도1은 휘발성 메모리 장치(120)가 컨트롤러(110)의 외부에 존재하는 것으로 도시하지만, 실시 예에 따라 컨트롤러(110) 안에 포함될 수 있다.
휘발성 메모리 장치(120)는 DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(130)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다.
비휘발성 메모리 장치(130)는 복수의 메모리 블록들을 포함할 수 있다. 메모리 블록은 컨트롤러(110)가 마모 균등화 동작을 수행하는 단위일 수 있다. 메모리 블록들 각각은 복수의 페이지들을 포함할 수 있다. 상술한 바와 같이 페이지는 비휘발성 메모리 장치(130)가 라이트 동작을 수행하는 단위일 수 있다.
메모리 블록들 중 적어도 하나가 물리 블록 맵핑 테이블(PBMT) 및 누적 액세스 카운트(AAC)를 저장할 수 있다.
비휘발성 메모리 장치(130)는 PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory), FeRAM(Ferroelectrics Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 메모리 시스템(100)이 1개의 비휘발성 메모리 장치(130)를 포함하는 것으로 도시하나, 메모리 시스템(100)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2 내지 도4는 본 발명의 실시 예에 따라 도1의 마모 균등화부(111)가 도1의 비휘발성 메모리 장치(130)에 포함된 메모리 블록들의 마모 레벨을 기준 레벨(CWL)의 수준으로 균등하게 유지시키는 방법을 개략적으로 도시하는 도면들이다. 도2 내지 도4의 그래프들에서 가로축은 메모리 블록들을 의미하고, 세로축은 각 메모리 블록의 누적 액세스 카운트(AAC)를 의미할 수 있다.
이하에서, 비휘발성 메모리 장치(130)는, 예를 들어, 8개의 메모리 블록들(MB0~MB7)을 포함하는 것으로 가정할 것이다. 메모리 블록은 누적 액세스 카운트(AAC)가 최대 누적 액세스 카운트(MAX), 예를 들어, 40000에 도달하면 더 이상 사용되지 못하고 폐기될 수 있다. 최대 누적 액세스 카운트(MAX)는 하나의 메모리 블록에 포함된 페이지들의 개수와 어떤 페이지가 견딜 수 있는 최대 액세스 카운트(AC)의 곱일 수 있다.
우선 도2를 참조하면, 마모 균등화부(111)는 메모리 블록들(MB0~MB7) 각각의 마모 레벨(WL)을 해당 메모리 블록의 누적 액세스 카운트(AAC)에 근거하여 결정할 수 있다. 메모리 블록의 마모 레벨(WL)이란 최대 누적 액세스 카운트(MAX)를 소정 개수로 나눈 구간들 중 해당 메모리 블록의 누적 액세스 카운트(AAC)가 포함된 구간을 의미할 수 있다. 마모 레벨(WL)은 해당 메모리 블록의 누적 액세스 카운트(AAC)가 구간들의 경계, 즉, 레벨 상향 포인트에 도달할 때마다 상향될 수 있다. 메모리 블록의 마모 레벨(WL)은 높을수록 해당 메모리 블록의 마모가 진행된 것을 의미할 수 있다.
예를 들어, 도2에서 최대 누적 액세스 카운트(MAX) 40000은 4개의 구간들로 나눠지고, 누적 액세스 카운트(AAC)가 레벨 상향 포인트 10000, 20000, 및 30000이 될 때마다 마모 레벨(WL)은 0부터 3까지 상향될 수 있다. 다른 말로 하면, 메모리 블록의 마모 레벨(WL)은 해당 메모리 블록의 누적 액세스 카운트(AAC)를 10000으로 나눈 몫일 수 있다. 도2의 상황에서 메모리 블록들(MB0~MB7)의 마모 레벨들(WL)은 각각 0일 수 있다.
따라서, 마모 레벨(WL)은 0부터 3까지 상향될 수 있다. 레벨 상향 포인트는 10000, 20000, 및 30000이 될 수 있다. 상술한 바와 같이, 마모 균등화부(111)는 메모리 블록의 누적 액세스 카운트(AAC)가 업데이트될 때마다 각 메모리 블록에 대해 핫 블록 체크 동작을 수행할 수 있다. 이때 마모 균등화부(111)는 메모리 블록들(MB0~MB7) 각각의 마모 레벨(WL)을 현재의 기준 레벨(CWL)과 비교하여 메모리 블록들(MB0~MB7) 각각이 핫 블록인지 여부를 체크할 수 있다. 핫 블록 체크 동작의 수행 결과 마모 레벨(WL)이 기준 레벨(CWL)을 초과하는 메모리 블록이 없을 때, 마모 균등화부(111)는 사실상 핫 블록 관리 동작을 생략할 수 있다.
도3을 참조하면, 어떤 시점의 핫 블록 체크 동작에서 메모리 블록(MB0)의 마모 레벨(WL)이 1로 상향될 수 있다. 핫 블록 체크 동작의 수행 결과 메모리 블록(MB0)의 마모 레벨(WL) 1이 기준 레벨(CWL) 0보다 높으므로, 마모 균등화부(111)는 메모리 블록(MB0)을 핫 블록으로 결정할 수 있다. 이후, 마모 균등화부(111)는 핫 블록(MB0)으로의 라이트 액세스가 억제되도록 핫 블록 관리 동작을 수행할 수 있다. 한편, 나머지 메모리 블록들(MB1~MB7) 각각에 대해서도 마모 균등화부(111)는 마모 레벨(WL)이 1로 상향될 때마다 해당 메모리 블록을 핫 블록으로 결정하고 핫 블록 관리 동작을 수행할 수 있다.
도4를 참조하면, 결국 어떤 시점에서 모든 메모리 블록들(MB0~MB7)의 마모 레벨들(WL)이 1로 상향될 수 있다. 이러한 경우, 마모 균등화부(111)는 기준 레벨(CWL)을 1로 상향시킬 수 있다. 상향된 기준 레벨(CWL) 1과 동일한 마모 레벨(WL) 1을 가진 메모리 블록들(MB0~MB7)은 이제 콜드 블록들로 취급될 수 있다. 그리고, 마모 균등화부(111)는 핫 블록 체크 동작에서 메모리 블록들(MB0~MB7) 각각의 마모 레벨(WL)과 기준 레벨(CWL) 1을 비교하여 핫 블록을 결정할 것이다.
도5는 도1의 마모 균등화부(111)의 구성을 세부적으로 도시한 블록도이다. 도5는 설명을 돕기 위해서 도1의 휘발성 메모리 장치(120) 및 비휘발성 메모리 장치(130)를 함께 도시한다. 도5에 도시된 마모 균등화부(111)의 블록들은 상술한 동작들을 수행하도록 하드웨어로 구현되거나 소프트웨어로 구현되거나 하드웨어 및 소프트웨어가 결합된 것으로 구현될 수 있다.
도5를 참조하면, 마모 균등화부(111)는 카운트부(151), 체크 타이밍 결정부(152), 누적 카운트부(153), 핫 블록 결정부(154), 블록 교체부(155) 및 기준 레벨 상향부(156)를 포함할 수 있다.
카운트부(151)는 라이트 액세스된 메모리 블록, 즉, 타겟 메모리 블록에 대응하는 논리 블록 어드레스(LBA)를 수신할 수 있다. 그리고, 카운트부(151)는 논리 블록 어드레스(LBA)에 근거하여 휘발성 메모리 장치(120)에 저장된 논리 블록 맵핑 테이블(LBMT)에서 타겟 메모리 블록의 액세스 카운트(AC)를 찾아 리드하고 1만큼 증가시킬 수 있다. 그리고 카운트부(151)는 증가된 액세스 카운트(NAC)를 체크 타이밍 결정부(152)로 제공할 수 있다.
체크 타이밍 결정부(152)는 증가된 액세스 카운트(NAC)에 근거하여 타겟 메모리 블록에 대해 핫 블록 체크 타이밍인지 여부, 즉, 타겟 메모리 블록에 대해 핫 블록 체크 동작이 수행되어야 하는지 여부를 결정할 수 있다.
체크 타이밍 결정부(152)는 증가된 액세스 카운트(NAC)를 체크 카운트(CHC)와 비교하여, 핫 블록 체크 타이밍인지 여부를 결정할 수 있다. 체크 타이밍 결정부(152)는 비교를 위해 체크 카운트(CHC)를 저장한 레지스터(미도시됨)를 포함할 수 있다. 체크 타이밍 결정부(152)는 결정 결과(TM)를 카운트부(151)로 알려줄 수 있다.
구체적으로, 체크 타이밍 결정부(152)는 증가된 액세스 카운트(NAC)가 체크 카운트(CHC) 미만일 때 아직 핫 블록 체크 타이밍이 도래하지 않은 것으로 결정할 수 있다. 이러한 경우 핫 블록 체크 동작이 수행되지 않을 것이므로, 타겟 메모리 블록에 대한 핫 블록 관리 동작은 결과적으로 스킵될 수 있다. 카운트부(151)는 핫 블록 체크 타이밍이 아니라는 결정 결과(TM)에 응답하여 증가된 액세스 카운트(NAC)를 휘발성 메모리 장치(120)의 논리 블록 맵핑 테이블(LBMT)에 저장할 수 있다.
그러나, 체크 타이밍 결정부(152)는 증가된 액세스 카운트(NAC)가 체크 카운트(CHC)와 동일할 때 핫 블록 체크 타이밍이 도래한 것으로 결정할 수 있다. 카운트부(151)는 핫 블록 체크 타이밍이라는 결정 결과(TM)에 응답하여 누적 카운트부(153)로 물리 블록 어드레스(PBA)를 제공할 수 있다. 그리고 핫 블록 체크 타이밍일 때, 증가된 액세스 카운트(NAC)는 후술될 바와 같이 누적 액세스 카운트(AAC)에 누적될 것이므로 카운트부(151)는 휘발성 메모리 장치(120)의 논리 블록 맵핑 테이블(LBMT)에 0으로 리셋된 액세스 카운트(RST)를 저장할 수 있다.
누적 카운트부(153)는 카운트부(151)로부터 전송된 물리 블록 어드레스(PBA)에 근거하여 비휘발성 메모리 장치(130)에 저장된 물리 블록 맵핑 테이블(PBMT)에서 타겟 메모리 블록의 누적 액세스 카운트(AAC)를 찾아 리드하고 체크 카운트(CHC)만큼 증가시킬 수 있다. 즉, 누적 액세스 카운트(AAC)는 증가된 액세스 카운트(NAC)만큼 증가되어야 하므로, 누적 카운트부(153)의 체크 카운트(CHC)는 증가된 액세스 카운트(NAC)를 의미한다. 누적 카운트부(153)는 합산을 위해 체크 카운트(CHC)를 저장한 레지스터(미도시)를 포함할 수 있다. 누적 카운트부(153)는 증가된 누적 액세스 카운트(NAAC)를 비휘발성 메모리 장치(130)의 물리 블록 맵핑 테이블(PBMT)에 저장할 수 있다.
그리고, 누적 카운트부(153)는 증가된 누적 액세스 카운트(NAAC)를 핫 블록 결정부(154)로 제공할 수 있다.
핫 블록 결정부(154)는 증가된 누적 액세스 카운트(NAAC)에 근거하여 타겟 메모리 블록이 핫 블록인지 여부를 체크할 수 있다. 즉, 핫 블록 결정부(154)는 누적 액세스 카운트(AAC)가 증가된 누적 액세스 카운트(NAAC)로 업데이트될 때, 핫 블록 체크 동작을 수행하게 된다. 핫 블록 결정부(154)는 증가된 누적 액세스 카운트(NAAC)에 근거한 타겟 메모리 블록의 마모 레벨을 기준 레벨(CWL)과 비교하여, 타겟 메모리 블록이 핫 블록인지 여부를 체크할 수 있다.
구체적으로, 핫 블록 결정부(154)는 핫 블록 체크 동작에서 마모 레벨이 기준 레벨(CWL)과 동일할 때, 타겟 메모리 블록은 핫 블록이 아닌 것으로 결정할 수 있다. 타겟 메모리 블록에 대한 핫 블록 관리 동작은 결과적으로 스킵될 수 있다.
그러나, 핫 블록 결정부(154)는 핫 블록 체크 동작에서 마모 레벨이 기준 레벨(CWL)보다 높을 때, 타겟 메모리 블록이 핫 블록인 것으로 결정할 수 있다. 이러한 경우, 핫 블록 결정부(154)는 블록 교체부(155)로 타겟 메모리 블록의 물리 블록 어드레스(PBA) 및 타겟 메모리 블록이 핫 블록이라는 결과(HOT)를 제공할 수 있다. 또한, 핫 블록 결정부(154)는 기준 레벨 상향부(156)로 타겟 메모리 블록이 핫 블록이라는 결과(HOT)를 제공할 수 있다.
한편, 핫 블록 결정부(154)는 핫 블록 체크 동작을 위해 기준 레벨(CWL)을 저장한 레지스터(미도시)를 포함할 수 있다. 핫 블록 결정부(154)가 핫 블록 체크 동작을 수행하는 방법은 도7을 참조하여 자세하게 설명될 것이다.
블록 교체부(155)는 핫 블록 결정부(154)로부터 전송된 물리 블록 어드레스(PBA)에 근거하여 타겟 메모리 블록에 대해 핫 블록 관리 동작을 수행할 수 있다. 블록 교체부(155)는 핫 블록 관리 동작을 수행하면서 비휘발성 메모리 장치(130)를 액세스할 수 있다. 블록 교체부(155)가 핫 블록 관리 동작을 수행하는 방법은 도8을 참조하여 자세하게 설명될 것이다.
기준 레벨 상향부(156)는 핫 블록 결정부(154)로부터 전송된 결과(HOT)에 응답하여, 기준 레벨(CWL)을 상향할 것인지 여부를 결정할 수 있다. 기준 레벨 상향부(156)는 비휘발성 메모리 장치(130)에서 마모 균등화되어야 하는 모든 메모리 블록들의 마모 레벨들이 기준 레벨(CWL)보다 높을 때, 기준 레벨(CWL)을 상향할 것으로 결정하고 결정 결과(NCWL)를 핫 블록 결정부(154)로 전송할 수 있다. 예를 들어, 기준 레벨 상향부(156)는 핫 블록 결정부(154)로부터 타겟 메모리 블록이 핫 블록이라는 결과(HOT)를 수신할 때마다 소정 카운트를 증가시키고, 카운트가 비휘발성 메모리 장치(130)에서 마모 균등화될 메모리 블록들의 개수에 도달하였는지를 판단할 수 있다. 해당 카운트가 마모 균등화될 메모리 블록들의 개수에 도달했다는 것은 해당 메모리 블록들의 마모 레벨들이 기준 레벨(CWL)보다 높다는 것을 의미할 수 있다. 따라서, 기준 레벨 상향부(156)는 해당 카운트가 마모 균등화될 메모리 블록들의 개수에 도달할 때, 결정 결과(NCWL)를 핫 블록 결정부(154)로 전송할 수 있다.
도6는 본 발명의 실시 예에 따른 논리 블록 맵핑 테이블(LBMT) 및 물리 블록 맵핑 테이블(PBMT)을 도시하는 도면이다.
우선, 물리 블록 맵핑 테이블(PBMT)은 비휘발성 메모리 장치(130)에 저장될 수 있다. 물리 블록 맵핑 테이블(PBMT)은 비휘발성 메모리 장치(130)의 물리 블록 어드레스(PBA)를 인덱스로 할 수 있다. 비휘발성 메모리 장치(130)는, 예를 들어, 8개의 메모리 블록들을 포함하고, 메모리 블록들은 물리 블록 어드레스(PBA) 0부터 7까지에 각각 대응할 수 있다.
그리고, 물리 블록 맵핑 테이블(PBMT)의 엔트리는 논리 블록 어드레스(LBA)의 필드와 누적 액세스 카운트(AAC)의 필드를 포함할 수 있다. 논리 블록 어드레스(LBA)의 필드는 인덱스의 물리 블록 어드레스(PBA)에 맵핑된 논리 블록 어드레스를 포함할 수 있다. 누적 액세스 카운트(AAC)의 필드는 인덱스의 물리 블록 어드레스(PBA)의 누적 액세스 카운트를 포함할 수 있다.
예를 들어, 물리 블록 어드레스(PBA) 3의 엔트리(PBA3)는 물리 블록 어드레스(PBA) 3에 맵핑된 논리 블록 어드레스(LBA) 1 및 물리 블록 어드레스(PBA) 3의 메모리 블록의 누적 액세스 카운트(AAC) 9800을 포함할 수 있다.
논리 블록 맵핑 테이블(LBMT)은 휘발성 메모리 장치(120)에 저장될 수 있다.
논리 블록 맵핑 테이블(LBMT)은 논리 블록 어드레스(LBA)를 인덱스로 할 수 있다. 도6에서 논리 블록 어드레스(LBA)는 0부터 5까지 인 것으로 가정된다. 논리 블록 맵핑 테이블(LBMT)의 엔트리는 물리 블록 어드레스(PBA)의 필드와 액세스 카운트(AC)의 필드를 포함할 수 있다. 물리 블록 어드레스(PBA)의 필드는 인덱스의 논리 블록 어드레스(LBA)에 맵핑된 물리 블록 어드레스를 포함할 수 있다. 액세스 카운트(AC)의 필드는 인덱스의 논리 블록 어드레스의 액세스 카운트를 포함할 수 있다.
예를 들어, 논리 블록 어드레스(LBA) 1의 엔트리(LBA1)는 논리 블록 어드레스(LBA) 1에 맵핑된 물리 블록 어드레스(PBA) 3 및 물리 블록 어드레스(PBA) 3의 메모리 블록의 액세스 카운트(AC) 98을 포함할 수 있다.
논리 블록 맵핑 테이블(LBMT)은, 예를 들어, 메모리 시스템(100)의 부팅 시에 물리 블록 맵핑 테이블(PBMT)로부터 변환되어 생성되고 휘발성 메모리 장치(120)에 저장될 수 있다. 즉, 논리 블록 맵핑 테이블(LBMT)은 물리 블록 맵핑 테이블(PBMT)과 비교하여 논리 블록 어드레스(LBA) 및 물리 블록 어드레스(PBA)를 서로 반대 위치로 포함할 뿐이므로 물리 블록 맵핑 테이블(PBMT)로부터 변환될 수 있다. 메모리 시스템(100)의 부팅 시에 액세스 카운트(AC)는 0으로 셋팅될 수 있다. 메모리 시스템(100)의 파워 오프 시에 액세스 카운트(AC)는 누적 액세스 카운트(AAC)에 합산될 수 있다.
실시 예에 따라, 논리 블록 맵핑 테이블(LBMT)은 메모리 시스템(100)의 파워 오프 시에 그 상태 그대로 비휘발성 메모리 장치(130)에 저장될 수 있다. 비휘발성 메모리 장치(130)에 저장된 논리 블록 맵핑 테이블(LBMT)은 메모리 시스템(100)의 부팅 시에 휘발성 메모리 장치(120)로 로딩될 수 있다.
도7은 타겟 메모리 블록이 핫 블록으로 결정되는 과정을 예시적으로 도시하는 도면이다.
도7의 시점들(T71~T73)에서 타겟 메모리 블록은 물리 블록 어드레스(PBA) 3 대응하고, 논리 블록 어드레스(LBA) 1에 대응할 수 있다. 따라서 도7은, 도6의 논리 블록 맵핑 테이블(LBMT)에서 리드된 논리 블록 어드레스(LBA) 1의 엔트리(LBA1)와 도6의 물리 블록 맵핑 테이블(PBMT)에서 리드된 물리 블록 어드레스(PBA) 3의 엔트리(PBA3)를 도시한다.
또한, 도7의 시점들(T71~T73)에서 타겟 메모리 블록의 마모 레벨은 도2를 참조하여 설명한 바와 같이 누적 액세스 카운트(AAC)를 10000으로 나눈 몫인 것으로 가정할 것이다. 예를 들어, 시점(T71)에서 타겟 메모리 블록의 마모 레벨은 누적 액세스 카운트(AAC) 9800을 10000으로 나눈 몫인 0일 수 있다.
그리고, 도7의 시점들(T71~T73)에서 체크 카운트는 100이고 기준 레벨은 0인 것으로 가정한다.
도6 및 도7을 참조하면, 시점(T71)에서 타겟 메모리 블록이 라이트 액세스될 때, 카운트부(151)는 액세스 카운트(AC)를 98에서 99로 증가할 수 있다. 그러나 액세스 카운트(AC)는 체크 카운트 100에 도달하지 못하였으므로 누적 액세스 카운트(AAC)에 누적되지 않고, 핫 블록 체크 동작은 수행되지 않을 것이다.
시점(T72)에서 타겟 메모리 블록이 라이트 액세스될 때, 카운트부(151)는 액세스 카운트(AC)를 99에서 100으로 증가할 수 있다. 액세스 카운트(AC)가 체크 카운트 100에 도달하였으므로, 체크 타이밍 결정부(152)는 타겟 메모리 블록에 대해 핫 블록 체크 타이밍이라고 결정할 수 있다. 따라서, 누적 카운트부(153)는 누적 액세스 카운트(AAC)를 9800에서 9900으로 체크 카운트 100만큼 증가시키고, 카운트부(151)는 액세스 카운트(AC)를 0으로 리셋할 수 있다. 누적 액세스 카운트(AAC) 9900에 근거한 타겟 메모리 블록의 마모 레벨은 0일 수 있다. 핫 블록 결정부(154)는 타겟 메모리 블록의 마모 레벨 0이 기준 레벨 0과 동일하므로 타겟 메모리 블록은 핫 블록이 아니라고 결정할 수 있다.
시점(T72)부터 시점(T73) 사이에 타겟 메모리 블록이 집중적으로 라이트 액세스되었을 수 있다. 그 결과, 시점(T73)에서 액세스 카운트(AC)가 99에서 100으로 증가할 수 있다. 액세스 카운트(AC)가 체크 카운트 100에 도달하였으므로, 체크 타이밍 결정부(152)는 타겟 메모리 블록에 대해 핫 블록 체크 타이밍이라고 결정할 수 있다. 따라서, 누적 카운트부(153)는 누적 액세스 카운트(AAC)를 9900에서 10000으로 증가시키고, 카운트부(151)는 액세스 카운트(AC)를 0으로 리셋할 수 있다. 누적 액세스 카운트(AAC) 10000에 근거한 타겟 메모리 블록의 마모 레벨(WL)은 1일 수 있다. 타겟 메모리 블록의 마모 레벨(WL) 1이 기준 레벨 0보다 높으므로 핫 블록 결정부(154)는 타겟 메모리 블록을 핫 블록으로 결정할 수 있다.
도8은 본 발명의 실시 예에 따라 도5의 블록 교체부(155)가 핫 블록 관리 동작을 수행하는 방법을 예시적으로 도시하는 도면이다. 도8은 시점들(T81~T85)에 걸쳐 핫 블록으로 결정된 메모리 블록으로 라이트 액세스를 억제시키기 위한 과정을 도시한다. 도8은 시점들(T81~T85) 각각에서 물리 블록 어드레스(PBA)에 대응하는 논리 블록 어드레스(LBA)를 도시한다.
도8을 참조하면, 우선 시점(T81)에서, 물리 블록 어드레스(PBA) 0부터 5까지의 메모리 블록들은 사용 중이고, 물리 블록 어드레스(PBA) 6 및 7의 메모리 블록들은 스페어 메모리 블록들일 수 있다. 그리고, 물리 블록 어드레스 3의 메모리 블록이 핫 블록인 것으로 결정될 수 있다.
시점(T82)에서, 핫 블록에 저장된 데이터, 즉, 논리 블록 어드레스 1의 데이터가 물리 블록 어드레스 6의 스페어 메모리 블록으로 이동될 수 있다.
시점(T83)에서, 물리 블록 어드레스 6은 논리 블록 어드레스 1에 맵핑되고 물리 블록 어드레스 3의 맵핑은 삭제될 수 있다. 따라서, 물리 블록 어드레스 3의 핫 블록은 더 이상 라이트 액세스되지 않을 수 있고, 마모는 진행되지 않을 수 있다.
한편, 논리 블록 어드레스 1의 데이터는 자주 업데이트되는 핫 데이터일 수 있다. 물리 블록 어드레스 6의 스페어 메모리 블록처럼 스페어 메모리 블록들은 핫 블록 대신 핫 데이터를 저장하기 위해 사용될 수 있다. 따라서 스페어 메모리 블록들이 부족할 땐, 이를 보충할 수 있어야 한다. 실시 예에 따라, 스페어 메모리 블록이 부족할 때, 아래와 같이 스페어 메모리 블록이 보충될 수 있다.
시점(T84)에서, 물리 블록 어드레스 0의 메모리 블록에 저장된 데이터, 즉, 논리 블록 어드레스 0의 데이터가 물리 블록 어드레스 3의 메모리 블록으로 이동될 수 있다. 이때, 물리 블록 어드레스 0의 메모리 블록은 콜드 블록일 수 있다. 본 발명에서 콜드 블록은 현재 기준 레벨과 동일한 마모 레벨을 가지는 메모리 블록일 수 있다. 콜드 블록에 저장된 데이터는 자주 업데이트되지 않는 콜드 데이터일 수 있다.
정리하면, 물리 블록 어드레스 3의 핫 블록은 콜드 데이터를 저장하도록 진행된다.
시점(T85)에서, 물리 블록 어드레스 3은 논리 블록 어드레스 0에 맵핑되고 물리 블록 어드레스 0의 맵핑은 삭제될 수 있다. 그리고, 물리 블록 어드레스 0의 메모리 블록은 스페어 메모리 블록이 될 수 있다.
정리하면, 물리 블록 어드레스 3의 핫 블록은 사용 중이지 않더라도, 스페어 메모리 블록으로 할당되지 않게 된다. 대신에 스페어 메모리 블록은 물리 블록 어드레스 0의 콜드 블록으로 보충될 수 있다.
도9는 본 발명의 실시 예에 따라 도1의 마모 균등화부(111)가 콜드 블록을 탐색하는 방법을 도시하는 도면이다.
도9를 참조하면, 마모 균등화부(111)는 마모 레벨 정보(WLIF)를 휘발성 메모리 장치(120)에 저장하고 관리할 수 있다. 마모 레벨 정보(WLIF)는 비휘발성 메모리 장치(130)에 포함된 메모리 블록들(MB)의 마모 레벨들을 포함할 수 있다. 각 메모리 블록의 마모 레벨은 상술한 바와 같이 해당 메모리 블록의 누적 액세스 카운트(AAC)에 근거하여 결정될 수 있다.
실시 예에 따라, 마모 레벨 정보(WLIF)는 도6의 논리 블록 맵핑 테이블(LBMT)과 함께 관리될 수 있다. 예를 들어, 논리 블록 맵핑 테이블(LBMT)은 각 논리 블록 어드레스에 대응하는 마모 레벨을 포함할 수 있다.
메모리 블록이 현재 기준 레벨과 동일한 마모 레벨을 가질 때, 해당 메모리 블록은 콜드 블록일 수 있다. 따라서, 콜드 블록을 탐색하기 위해서 마모 레벨 정보(WLIF)에서 마모 레벨들을 확인하고, 마모 레벨들을 현재 기준 레벨과 비교할 수 있다. 본 발명의 마모 균등화부(111)는 마모 레벨 정보(WLIF)에 대해 계층적 탐색 동작을 수행함으로써 콜드 블록을 효율적으로 탐색할 수 있다.
구체적으로, 마모 균등화부(111)는 마모 레벨 정보(WLIF)를 정보 조각들(IF)로 분할할 수 있다. 각 정보 조각(IF)은 소정 개수의 메모리 블록들(MB)의 마모 레벨들을 포함할 수 있다. 각 정보 조각(IF)에 대응하는 소정 개수의 메모리 블록들은 이하에서 메모리 블록 그룹으로 언급된다. 따라서, 메모리 블록들(MB)은 정보 조각들(IF)에 각각 대응하는 복수의 메모리 블록 그룹들(MBG)로 그룹핑될 수 있다.
그리고, 마모 균등화부(111)는 각 정보 조각(IF)에 근거하여 대응하는 메모리 블록 그룹(MBG)의 제1 플래그(FLAG1)를 생성할 수 있다. 구체적으로, 마모 균등화부(111)는 각 정보 조각(IF)에 포함된 마모 레벨들을 현재 기준 레벨과 비교함으로써 대응하는 메모리 블록 그룹이 소정 개수 이상의 콜드 블록들을 포함하는지를 판단할 수 있다. 마모 균등화부(111)는 판단 결과에 따라 대응하는 메모리 블록 그룹(MBG)의 제1 플래그(FLAG1)를 생성할 수 있다.
따라서, 제1 플래그(FLAG1)는 대응하는 메모리 블록 그룹(MBG)이 소정 개수 이상의 콜드 블록들을 포함하는지 여부를 나타낼 수 있다. "히트"의 제1 플래그(FLAG1)는 대응하는 메모리 블록 그룹(MBG)이 소정 개수 이상의 콜드 블록들을 포함한다는 것을 의미하고, "미스"의 제1 플래그(FLAG1)는 그렇지 않다는 것을 의미할 수 있다.
레벨1의 계층적 탐색 동작을 수행할 경우, 마모 균등화부(111)는 제1 플래그들(FLAG1)에 근거하여, 마모 레벨을 확인할 정보 조각(IF)을 선택할 수 있다. 즉, 마모 균등화부(111)는 히트의 제1 플래그(FLAG1)가 가리키는 정보 조각(IF)에서 마모 레벨들을 확인할 수 있다.
탐색의 효율성을 향상시키기 위해, 제1 플래그들(FLAG1)은 레벨2의 계층적 탐색 구조로 구조화될 수 있다. 구체적으로, 마모 균등화부(111)는 제1 플래그들(FLAG1)을 제1 플래그 그룹들(FLAG1G)로 그룹핑하고, 각 제1 플래그 그룹(FLAG1G)의 제2 플래그(FLAG2)를 생성할 수 있다. 마모 균등화부(111)는 제1 플래그 그룹(FLAG1G)가 소정 개수 이상의 히트의 제1 플래그들을 포함하는지를 판단하고, 판단 결과에 따라 제1 플래그 그룹(FLAG1G)의 제2 플래그(FLAG2)를 생성할 수 있다.
따라서, 제2 플래그(FLAG2)는 대응하는 제1 플래그 그룹(FLAG1G)이 소정 개수 이상의 히트의 제1 플래그들(FLAG1)을 포함하는지 여부를 나타낼 수 있다. 히트의 제2 플래그(FLAG2)는 대응하는 제1 플래그 그룹(FLAG1G)이 소정 개수 이상의 히트의 제1 플래그들을 포함한다는 것을 의미하고, 미스의 제2 플래그(FLAG2)는 그렇지 않다는 것을 의미할 수 있다.
레벨2의 계층적 탐색 동작을 수행할 경우를 도9를 참조하여 설명하면 다음과 같다. 우선, 마모 균등화부(111)는 제2 플래그들(FLAG2) 중 예를 들어 히트의 제2 플래그(94)를 선택할 수 있다. 그리고 마모 균등화부(111)는 선택된 제2 플래그(94)가 가리키는 제1 플래그 그룹(FLAG1G)에서 히트의 제1 플래그(93)를 선택할 수 있다. 마모 균등화부(111)는 선택된 제1 플래그(93)가 가리키는 정보 조각(92)에서 마모 레벨들을 확인할 수 있다. 마모 균등화부(111)는 정보 조각(92)의 마모 레벨들을 확인함으로써 정보 조각에 대응하는 메모리 블록 그룹(91)에서 콜드 블록을 찾을 수 있다. 도9에서 분명하게 보여지듯이 이러한 계층적 탐색 방법은 콜드 블록을 찾기 위해 마모 레벨 정보(WLIF)를 처음부터 또는 임의의 포인트부터 확인하는 것보다 효율적일 수 있다.
본 발명의 실시 예에 따르면 제1 플래그들(FLAG1)은 복수 레벨의 계층적 탐색 구조로 확장될 수 있다. 즉, 제1 플래그들(FLAG1)에 근거하여 제2 플래그들을 생성한 방법과 유사하게, 하위 레벨의 플래그들에 근거하여 상위 레벨의 플래그들이 생성될 수 있다.
복수 레벨의 계층적 탐색 구조에서 계층적 탐색 동작을 수행할 경우, 마모 균등화부(111)는 최상위 레벨의 플래그들 중 히트의 플래그를 선택할 수 있다. 최상위 레벨의 플래그들은 가장 마지막으로 생성된 레벨의 플래그들일 수 있다. 마모 균등화부(111)는 선택된 최상위 플래그가 가리키는 하위 레벨의 플래그그룹에서 히트의 플래그를 선택하고, 레벨을 이동하여 선택하는 것을 반복할 수 있다. 마모 균등화부(111)는 최종적으로 어떤 제1 플래그(FLAG1)를 선택한 뒤, 제1 플래그(FLAG1)가 가리키는 정보 조각(IF)의 마모 레벨들을 확인할 수 있다.
실시 예에 따라, 마모 균등화부(111)는 마모 레벨 정보(WLIF)의 각 정보 조각(IF)에 대해 탐색 포인트를 관리할 수 있다. 탐색 포인트는 해당 정보 조각(IF)에서 이전에 콜드 블록을 찾은 마지막 위치일 수 있다. 따라서, 해당 정보 조각(IF)에서 다시 콜드 블록을 찾게 될 때, 현재 탐색 포인트 이후부터 탐색을 시작할 수 있다.
실시 예에 따라, 마모 균등화부(111)는 마모 레벨 정보(WLIF)의 각 정보 조각(IF)에 대해 콜드 블록 개수를 관리할 수 있다.
도10은 본 발명의 실시 예에 따른 도1의 마모 균등화부(111)의 동작 방법을 도시하는 순서도이다.
도10을 참조하면, 단계(S110)에서 마모 균등화부(111)는 호스트 장치의 요청에 따라 타겟 메모리 블록을 액세스할 수 있다.
단계(S120)에서 마모 균등화부(111)는 타겟 메모리 블록의 액세스 카운트를 증가시킬 수 있다.
단계(S130)에서 마모 균등화부(111)는 타겟 메모리 블록의 액세스 카운트가 체크 카운트에 도달했는지 여부를 판단할 수 있다. 타겟 메모리 블록의 액세스 카운트가 체크 카운트에 도달하지 않았을 때, 절차는 종료될 수 있다. 타겟 메모리 블록의 액세스 카운트가 체크 카운트에 도달했을 때, 절차는 단계(S140)로 진행될 수 있다.
단계(S140)에서 마모 균등화부(111)는 타겟 메모리 블록의 누적 액세스 카운트를 체크 카운트만큼 증가시킬 수 있다.
단계(S150)에서 마모 균등화부(111)는 타겟 메모리 블록의 누적 액세스 카운트에 근거하여 타겟 메모리 블록의 마모 레벨을 결정할 수 있다.
단계(S160)에서 마모 균등화부(111)는 타겟 메모리 블록의 마모 레벨이 기준 레벨을 초과하는지 여부를 판단할 수 있다. 타겟 메모리 블록의 마모 레벨이 기준 레벨을 초과하지 않을 때, 절차는 종료될 수 있다. 타겟 메모리 블록의 마모 레벨이 기준 레벨을 초과할 때, 절차는 단계(S170)로 진행될 수 있다.
단계(S170)에서 마모 균등화부(111)는 타겟 메모리 블록을 핫 블록으로 결정하고, 타겟 메모리 블록에 대해 핫 블록 관리 동작을 수행할 수 있다.
도11은 본 발명의 실시 예에 따른 도1의 마모 균등화부(111)의 동작 방법을 도시하는 순서도이다.
도11을 참조하면, 단계(S210)에서 마모 균등화부(111)는 비휘발성 메모리 장치(130)의 메모리 블록들의 모든 마모 레벨들이 기준 레벨을 초과하는지 여부를 판단할 수 있다. 모든 마모 레벨들이 기준 레벨을 초과하지 않을 때, 절차는 종료될 수 있다. 모든 마모 레벨들이 기준 레벨을 초과할 때, 절차는 단계(S220)로 진행될 수 있다.
단계(S220)에서 마모 균등화부(111)는 기준 레벨을 증가할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤러
111: 마모 균등화부
112: 맵핑부
120: 휘발성 메모리 장치
LBMT: 논리 블록 맵핑 테이블
AC: 액세스 카운트
130: 비휘발성 메모리 장치
PBMT: 물리 블록 맵핑 테이블
AAC: 누적 액세스 카운트

Claims (39)

  1. 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    상기 메모리 블록들 중 메모리 블록의 누적 액세스 카운트를 소정 값만큼 간헐적으로 증가시키고, 누적 액세스 카운트 구간들에 각각 대응하는 마모 레벨들 중에서 상기 메모리 블록의 상기 누적 액세스 카운트를 포함하는 누적 액세스 카운트 구간에 대응하는 마모 레벨을 결정하고, 상기 마모 레벨이 기준 레벨을 초과할 때 상기 메모리 블록을 핫 블록으로 결정하고, 상기 핫 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함하되,
    상기 마모 균등화부는 상기 메모리 블록들의 모든 마모 레벨들이 상기 기준 레벨을 초과할 때 상기 기준 레벨을 증가시키는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록이 액세스될 때마다 액세스 카운트를 증가시키고, 상기 액세스 카운트가 상기 소정 값에 도달할 때 상기 누적 액세스 카운트를 상기 소정 값만큼 증가시키는 메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 마모 균등화부는 상기 누적 액세스 카운트가 증가될 때 상기 액세스 카운트를 리셋하는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    휘발성 메모리 장치를 더 포함하되,
    상기 누적 액세스 카운트는 상기 비휘발성 메모리 장치에 저장되고,
    상기 액세스 카운트는 상기 휘발성 메모리 장치에 저장되는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 누적 액세스 카운트는 상기 메모리 블록에 대응하는 물리 블록 어드레스를 인덱스로 하는 제1 테이블에 포함되고,
    상기 액세스 카운트는 상기 메모리 블록에 저장된 데이터에 대응하는 논리 블록 어드레스를 인덱스로 하는 제2 테이블에 포함되는 메모리 시스템.
  6. 삭제
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 마모 균등화부는 상기 핫 블록에 저장된 데이터를 제2 메모리 블록으로 이동시키고 상기 핫 블록으로의 라이트 액세스를 제한함으로써, 상기 핫 블록 관리 동작을 수행하는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 마모 균등화부는 제3 메모리 블록의 마모 레벨에 근거하여 상기 제3 메모리 블록을 콜드 블록으로 결정할 때, 상기 제3 메모리 블록에 저장된 데이터를 상기 핫 블록으로 이동시킴으로써 상기 핫 블록 관리 동작을 수행하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 마모 균등화부는 상기 제3 메모리 블록의 상기 마모 레벨이 상기 핫 블록의 마모 레벨보다 낮을 때, 상기 제3 메모리 블록을 상기 콜드 블록으로 결정하는 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록들의 상기 마모 레벨들을 포함하는 마모 레벨 정보를 관리하고, 상기 마모 레벨 정보를 정보 조각들로 분할하되, 각 정보 조각은 대응하는 메모리 블록들의 마모 레벨들을 포함하고, 상기 정보 조각들에 각각 대응하는 제1 플래그들을 생성하고, 상기 제1 플래그들을 복수 레벨의 계층적 탐색 구조로 구조화하고, 상기 계층적 탐색 구조에 대한 계층적 탐색 동작을 통해 콜드 블록을 탐색하는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 플래그들 각각은 대응하는 메모리 블록들이 소정 개수 이상의 콜드 블록들을 포함하는지 여부를 나타내는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 계층적 탐색 구조에서 상위 레벨의 플래그는 대응하는 하위 레벨의 플래그들이 소정 개수 이상의 히트의 플래그들을 포함하는지 여부를 나타내는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 계층적 탐색 동작을 통해 상기 제1 플래그들 중 제1 플래그를 선택하고, 상기 제1 플래그에 대응하는 정보 조각의 마모 레벨들을 상기 기준 레벨과 비교함으로써 상기 콜드 블록을 탐색하는 메모리 시스템.
  15. 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    상기 메모리 블록의 액세스 카운트가 체크 카운트에 도달할 때 상기 메모리 블록의 누적 액세스 카운트를 상기 체크 카운트만큼 증가시키고, 상기 누적 액세스 카운트로부터 계산된 마모 레벨이 기준 레벨을 초과할 때 상기 메모리 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함하되,
    상기 마모 균등화부는 상기 메모리 블록들의 모든 마모 레벨들이 상기 기준 레벨을 초과할 때 상기 기준 레벨을 증가시키는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록이 액세스될 때마다 상기 액세스 카운트를 증가시키는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 마모 균등화부는 상기 누적 액세스 카운트가 증가될 때 상기 액세스 카운트를 리셋하는 메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    휘발성 메모리 장치를 더 포함하되,
    상기 누적 액세스 카운트는 상기 비휘발성 메모리 장치에 저장되고,
    상기 액세스 카운트는 상기 휘발성 메모리 장치에 저장되는 메모리 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 누적 액세스 카운트는 상기 메모리 블록에 대응하는 물리 블록 어드레스를 인덱스로 하는 제1 테이블에 포함되고,
    상기 액세스 카운트는 상기 메모리 블록에 저장된 데이터에 대응하는 논리 블록 어드레스를 인덱스로 하는 제2 테이블에 포함되는 메모리 시스템.
  20. 삭제
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록에 저장된 데이터를 제2 메모리 블록으로 이동시키고 상기 메모리 블록으로의 라이트 액세스를 제한함으로써, 상기 핫 블록 관리 동작을 수행하는 메모리 시스템.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 마모 균등화부는 제3 메모리 블록의 마모 레벨에 근거하여 상기 제3 메모리 블록을 콜드 블록으로 결정할 때, 상기 제3 메모리 블록에 저장된 데이터를 상기 메모리 블록으로 이동시킴으로써 상기 핫 블록 관리 동작을 수행하는 메모리 시스템.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 마모 균등화부는 상기 제3 메모리 블록의 상기 마모 레벨이 상기 메모리 블록의 마모 레벨보다 낮을 때, 상기 제3 메모리 블록을 상기 콜드 블록으로 결정하는 메모리 시스템.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록들의 상기 마모 레벨들을 포함하는 마모 레벨 정보를 관리하고, 상기 마모 레벨 정보를 정보 조각들로 분할하되, 각 정보 조각은 대응하는 메모리 블록들의 마모 레벨들을 포함하고, 상기 정보 조각들에 각각 대응하는 제1 플래그들을 생성하고, 상기 제1 플래그들을 복수 레벨의 계층적 탐색 구조로 구조화하고, 상기 계층적 탐색 구조에 대한 계층적 탐색 동작을 통해 콜드 블록을 탐색하는 메모리 시스템.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제24항에 있어서,
    상기 제1 플래그들 각각은 대응하는 메모리 블록들이 소정 개수 이상의 콜드 블록들을 포함하는지 여부를 나타내는 메모리 시스템.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제24항에 있어서,
    상기 계층적 탐색 구조에서 상위 레벨의 플래그는 대응하는 하위 레벨의 플래그들이 소정 개수 이상의 히트의 플래그들을 포함하는지 여부를 나타내는 메모리 시스템.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제24항에 있어서,
    상기 계층적 탐색 동작을 통해 상기 제1 플래그들 중 제1 플래그를 선택하고, 상기 제1 플래그에 대응하는 정보 조각의 마모 레벨들을 상기 기준 레벨과 비교함으로써 상기 콜드 블록을 탐색하는 메모리 시스템.
  28. 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    상기 메모리 블록들의 마모 레벨들을 관리하고, 메모리 블록의 마모 레벨이 기준 레벨을 초과할 때, 상기 메모리 블록에 대해 핫 블록 관리 동작을 수행하도록 구성된 마모 균등화부를 포함하되,
    상기 마모 균등화부는, 상기 마모 레벨들이 상기 기준 레벨을 모두 초과할 때 상기 기준 레벨을 증가시키는 메모리 시스템.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록이 액세스될 때마다 상기 메모리 블록의 액세스 카운트를 증가시키고, 상기 액세스 카운트가 소정 값에 도달할 때 상기 메모리 블록의 누적 액세스 카운트를 상기 소정 값만큼 증가시키고, 상기 누적 액세스 카운트에 근거하여 상기 마모 레벨을 결정하는 메모리 시스템.
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제29항에 있어서,
    상기 마모 균등화부는 상기 누적 액세스 카운트가 증가될 때 상기 액세스 카운트를 리셋하는 메모리 시스템.
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제29항에 있어서,
    휘발성 메모리 장치를 더 포함하되,
    상기 누적 액세스 카운트는 상기 비휘발성 메모리 장치에 저장되고,
    상기 액세스 카운트는 상기 휘발성 메모리 장치에 저장되는 메모리 시스템.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제31항에 있어서,
    상기 누적 액세스 카운트는 상기 메모리 블록에 대응하는 물리 블록 어드레스를 인덱스로 하는 제1 테이블에 포함되고,
    상기 액세스 카운트는 상기 메모리 블록에 저장된 데이터에 대응하는 논리 블록 어드레스를 인덱스로 하는 제2 테이블에 포함되는 메모리 시스템.
  33. ◈청구항 33은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록에 저장된 데이터를 제2 메모리 블록으로 이동시키고 상기 메모리 블록으로의 라이트 액세스를 제한함으로써, 상기 핫 블록 관리 동작을 수행하는 메모리 시스템.
  34. ◈청구항 34은(는) 설정등록료 납부시 포기되었습니다.◈
    제33항에 있어서,
    상기 마모 균등화부는 제3 메모리 블록의 마모 레벨에 근거하여 상기 제3 메모리 블록을 콜드 블록으로 결정할 때, 상기 제3 메모리 블록에 저장된 데이터를 상기 메모리 블록으로 이동시킴으로써 상기 핫 블록 관리 동작을 수행하는 메모리 시스템.
  35. ◈청구항 35은(는) 설정등록료 납부시 포기되었습니다.◈
    제34항에 있어서,
    상기 마모 균등화부는 상기 제3 메모리 블록의 상기 마모 레벨이 상기 메모리 블록의 상기 마모 레벨보다 낮을 때, 상기 제3 메모리 블록을 상기 콜드 블록으로 결정하는 메모리 시스템.
  36. ◈청구항 36은(는) 설정등록료 납부시 포기되었습니다.◈
    제28항에 있어서,
    상기 마모 균등화부는 상기 메모리 블록들의 상기 마모 레벨들을 포함하는 마모 레벨 정보를 정보 조각들로 분할하되, 각 정보 조각은 대응하는 메모리 블록들의 마모 레벨들을 포함하고, 상기 정보 조각들에 각각 대응하는 제1 플래그들을 생성하고, 상기 제1 플래그들을 복수 레벨의 계층적 탐색 구조로 구조화하고, 상기 계층적 탐색 구조에 대한 계층적 탐색 동작을 통해 콜드 블록을 탐색하는 메모리 시스템.
  37. ◈청구항 37은(는) 설정등록료 납부시 포기되었습니다.◈
    제36항에 있어서,
    상기 제1 플래그들 각각은 대응하는 메모리 블록들이 소정 개수 이상의 콜드 블록들을 포함하는지 여부를 나타내는 메모리 시스템.
  38. ◈청구항 38은(는) 설정등록료 납부시 포기되었습니다.◈
    제36항에 있어서,
    상기 계층적 탐색 구조에서 상위 레벨의 플래그는 대응하는 하위 레벨의 플래그들이 소정 개수 이상의 히트의 플래그들을 포함하는지 여부를 나타내는 메모리 시스템.
  39. ◈청구항 39은(는) 설정등록료 납부시 포기되었습니다.◈
    제36항에 있어서,
    상기 계층적 탐색 동작을 통해 상기 제1 플래그들 중 제1 플래그를 선택하고, 상기 제1 플래그에 대응하는 정보 조각의 마모 레벨들을 상기 기준 레벨과 비교함으로써 상기 콜드 블록을 탐색하는 메모리 시스템.
KR1020180027514A 2018-03-08 2018-03-08 메모리 시스템 및 그것의 동작 방법 KR102534648B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180027514A KR102534648B1 (ko) 2018-03-08 2018-03-08 메모리 시스템 및 그것의 동작 방법
US16/169,835 US10776262B2 (en) 2018-03-08 2018-10-24 Memory system and operating method thereof
CN201811433288.6A CN110244906B (zh) 2018-03-08 2018-11-28 存储***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180027514A KR102534648B1 (ko) 2018-03-08 2018-03-08 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190106271A KR20190106271A (ko) 2019-09-18
KR102534648B1 true KR102534648B1 (ko) 2023-05-22

Family

ID=67842630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180027514A KR102534648B1 (ko) 2018-03-08 2018-03-08 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10776262B2 (ko)
KR (1) KR102534648B1 (ko)
CN (1) CN110244906B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2132635B1 (en) * 2007-03-30 2017-08-16 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
KR102567111B1 (ko) 2018-08-02 2023-08-14 삼성전자주식회사 스토리지 디바이스 및 스토리지 디바이스의 동작 방법
US11645198B2 (en) * 2020-12-08 2023-05-09 International Business Machines Corporation Buffer pool maintenance improvement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0514529D0 (en) * 2005-07-15 2005-08-24 Ibm Virtualisation engine and method, system, and computer program product for managing the storage of data
US8060718B2 (en) * 2006-06-20 2011-11-15 International Business Machines Updating a memory to maintain even wear
US20080294813A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory
KR100857761B1 (ko) * 2007-06-14 2008-09-10 삼성전자주식회사 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법
TWI366828B (en) * 2007-09-27 2012-06-21 Phison Electronics Corp Wear leveling method and controller using the same
TWI389125B (zh) * 2008-07-18 2013-03-11 A Data Technology Co Ltd 記憶體儲存裝置及其控制方法
CN101673245B (zh) * 2008-09-09 2016-02-03 株式会社东芝 包括存储器管理装置的信息处理装置和存储器管理方法
KR101097438B1 (ko) * 2009-10-29 2011-12-23 주식회사 하이닉스반도체 웨어 레벨링을 유동적으로 제어하는 반도체 스토리지 시스템 및 그 제어 방법
KR20130061967A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
US10365835B2 (en) * 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
WO2015189988A1 (ja) * 2014-06-13 2015-12-17 株式会社日立製作所 ファイル再配置ポリシーを出力する管理サーバ、及びストレージシステム
KR102295208B1 (ko) 2014-12-19 2021-09-01 삼성전자주식회사 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
US9514043B1 (en) 2015-05-12 2016-12-06 Sandisk Technologies Llc Systems and methods for utilizing wear leveling windows with non-volatile memory systems
US10922221B2 (en) * 2018-03-28 2021-02-16 Micron Technology, Inc. Memory management

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
미국공개특허 제2007-0294490호(2007.12.20.) 1부.*
한국공개특허 제10-2010-0009464호(2010.01.27.) 1부.*
한국공개특허 제10-2011-0046880호(2011.05.06.) 1부.*
한국공개특허 제10-2013-0061967호(2013.06.12.) 1부.*
한국등록특허 제10-0857761호(2008.09.10.) 1부.*

Also Published As

Publication number Publication date
US20190278706A1 (en) 2019-09-12
US10776262B2 (en) 2020-09-15
CN110244906B (zh) 2022-12-02
KR20190106271A (ko) 2019-09-18
CN110244906A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
US9229876B2 (en) Method and system for dynamic compression of address tables in a memory
CN106874217B (zh) 存储器***及控制方法
CN106874211B (zh) 存储器***及非易失性存储器的控制方法
US9678676B2 (en) Method for storage devices to achieve low write amplification with low over provision
KR100974215B1 (ko) 반도체 스토리지 시스템 및 그 제어 방법
US10789160B2 (en) Utilizing different data storage policies in response to different characteristics of data
US20170286289A1 (en) Data storage device and flash memory control method
US20140095827A1 (en) Memory storage device, and a related zone-based block management and mapping method
US9772790B2 (en) Controller, flash memory apparatus, method for identifying data block stability, and method for storing data in flash memory apparatus
US11526296B2 (en) Controller providing host with map information of physical address for memory region, and operation method thereof
KR102534648B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11194737B2 (en) Storage device, controller and method for operating the controller for pattern determination
US10635581B2 (en) Hybrid drive garbage collection
CN105917303B (zh) 一种控制器、识别数据块稳定性的方法和存储***
US11422930B2 (en) Controller, memory system and data processing system
US9483181B2 (en) Data storage device and operating method thereof
US20170249245A1 (en) Control device, storage device, and storage control method
US10013350B2 (en) Data storage device and operating method thereof
US11226738B2 (en) Electronic device and data compression method thereof
US11269534B2 (en) Data storage device and non-volatile memory control method
US11579792B2 (en) Data movement between different cell regions in non-volatile memory
US20240103732A1 (en) Data processing method for improving continuity of data corresponding to continuous logical addresses as well as avoiding excessively consuming service life of memory blocks and the associated data storage device
US20240103759A1 (en) Data processing method for improving continuity of data corresponding to continuous logical addresses as well as avoiding excessively consuming service life of memory blocks and the associated data storage device
KR20130087898A (ko) 파일 속성을 고려한 메모리 블록 할당 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant