JP5397571B2 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP5397571B2 JP5397571B2 JP2013513907A JP2013513907A JP5397571B2 JP 5397571 B2 JP5397571 B2 JP 5397571B2 JP 2013513907 A JP2013513907 A JP 2013513907A JP 2013513907 A JP2013513907 A JP 2013513907A JP 5397571 B2 JP5397571 B2 JP 5397571B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- circuit
- output
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 96
- 230000007423 decrease Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims description 2
- 238000011156 evaluation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
- H03K17/167—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
そして、IGBTをターンオンさせるときには、第1のMOSトランジスタのみをオンさせ、IGBTのゲートに電源電圧を印加する。IGBTをターンオフさせるときには、第1のMOSトランジスタをオフさせ、第2、第3のMOSトランジスタをオンさせ、ターンオフ時の初期には、IGBTのゲート・エミッタ間に溜まった電荷を急速に引き抜くようにしている。
そして、その従来装置では、IGBTをターンオンさせるターンオン用のトランジスタ、IGBTをターンオフさせるターンオフ用のトランジスタ、およびIGBTを過電流から保護する過電流保護用のトランジスタなど、機能別に複数のトランジスタを備えている。
ICテスタで上限値以上の電流を測定するには、大電流測定用の抵抗の取り付けなど評価ボードの工夫が必要になるが、大電流測定用の抵抗を使用すると測定精度が低下するという課題がある。
そこで、本発明の目的は、上記の課題に着目してなされたものであり、スイッチング素子を駆動制御するトランジスタの出力電流の測定を、評価ボードを改良することなく、既存のICテスタを使用して精度良く測定することが可能な制御装置を提供することにある。
本発明の他の態様では、前記トランジスタは、耐圧が20V以上であり、前記スイッチング素子のゲートの充電および放電のうちのいずれか一方を行うようになっているものでも良い。
図1は本発明の制御装置が適用されるインテリジェントパワーモジュール(以下、IPMと称する)の一例を示すブロック図である。
〔IPMの構成〕
このIPMは、例えばモータを駆動する電圧形インバータに適用されるものであり、図1に示すように、6個のスイッチング素子Q1〜Q6と、6個の帰還ダイオードD1〜D6と、本発明に係る制御装置1〜6と、を備えている。
制御装置1〜6は、スイッチング素子Q1〜Q3の駆動制御をそれぞれ行う高電位側の制御装置1〜3と、スイッチング素子Q4〜Q6の駆動制御をそれぞれ行う低電位側の制御装置4〜6とからなる。制御装置1〜6のそれぞれは、電源電圧端子Vcc、基準電位端子GND、入力端子Vin、出力端子OUT、過電流検出端子OC、およびアラーム端子ALMを備えている。
ここで、制御装置1〜6は、上記の各端子の他に出荷試験(試験動作)のときに使用する後述の試験用の端子を備えるが、図1ではその試験用の端子は省略されている。
図2は、本発明の制御装置の第1実施形態の構成を示す回路図である。
第1実施形態に係る制御装置は、図1に示すIPMの制御装置1〜6に適用されるものである。
この制御装置は、例えば図1に示す制御装置6に相当し、図2に示すように、出力端子OUTに接続されるスイッチング素子Q6を駆動制御する。
このため、制御装置は、図2に示すように、入力信号受信回路10と、過電流検出回路20と、過熱検出回路30と、電位低下検出回路40と、駆動回路50と、複数のトランジスタ61〜65と、トランジスタ動作制御部70と、アラーム出力回路80とを備えている。
複数のトランジスタ61〜65のそれぞれは、スイッチング素子Q6の駆動制御に応じて以下の機能を有し、かつ、耐圧電圧が20〔V〕以上のものが使用される。また、複数のトランジスタ61〜65の各出力端子は、出力端子OUTに共通接続されている。
トランジスタ62は、過電流検出回路20が過電流を検出したときにスイッチング素子Q6を徐々にオフにさせるために使用されるソフト遮断用のトランジスタとして機能する。このトランジスタ62は、N型のMOSトランジスタからなり、その出力電流は例えば200〔mA〕である。
トランジスタ64、65のそれぞれは、スイッチング素子Q6の通常のスイッチングのターンオフ時に使用されるターンオフ用のトランジスタとして同一の機能を有する。このターンオフ用のトランジスタは、分割して複数のトランジスタ64、65で構成するようにした。トランジスタ64、65の出力電流のそれぞれは、例えば1.5〔A〕からなる。このため、2つのトランジスタ64、65は、全体で出力電流が3〔A〕のものとして機能する。
次に、この制御装置の各回路について具体的に説明する。
入力信号受信回路10は、入力端子Vinに供給される入力信号を受信し、この受信に応じた信号を駆動回路50に出力する。このため、入力信号受信回路10は、電流源101、ツェナダイオード102、およびヒステシス機能付きのインバータ103から構成される。
このため、過電流検出回路20は、コンパレータ201と、抵抗202とを備えている。そして、そのスイッチング素子に流れる電流の一部を過電流検出端子OCに入力し、この入力電流により抵抗201の両端に検出電圧を発生させる。コンパレータ201は、その検出電圧を基準電圧ERと比較し、検出電圧が基準電圧ER以上のときに、過電流検出信号S5を駆動回路50に出力する。
このため、過熱検出回路30は、そのスイッチング素子に流れる電流の一部を検出する温度センサ(図示せず)の検出電流を過熱検出端子TEに入力する。そして、その検出電流に基づいてスイッチング素子が過熱状態であるか否かを判定し、過熱状態であると判定した場合には過熱検出信号S6を駆動回路50に出力する。
駆動回路50は、入力信号受信回路10が受信した入力信号に基づき、スイッチング素子Q6をターンオンさせる駆動信号S1と、スイッチング素子Q6をターンオフさせる駆動信号S4を出力する。このため、スイッチング素子Q6のターンオン時には、駆動信号S1によりトンジスタ61のみがオンされ、電源電圧Vccがスイッチング素子Q6のゲートに印加され、ゲートが充電される。また、スイッチング素子Q6のターンオフ時には、駆動信号S4によりターンオフ用トランジスタ64、65のみが一括してオンされ、スイッチング素子Q6のゲートをグランドに接続させて、ゲートの電荷が放電される。
また、駆動回路50は、過電流検出回路20から過電流検出信号S5が出力され、過熱検出回路30から過熱検出信号S6が出力され、または電位低下検出回路40から電位低下検出信号S7が通知され場合には、アラーム信号S8をアラーム出力回路80に出力する。また、アラーム要因が解消された場合には、アラーム信号S8の出力を停止する。
このため、アラーム出力回路80は、電流源801、トランジスタ802、およびヒステシス機能付きのインバータ803から構成される。
トランジスタ動作制御部70は、通常動作のときには同一機能を有する2つのトランジスタ64、65を本来の機能を実現するように動作させ、試験動作のときには2つのトランジスタ64、65を個別に動作させて各出力電流をICテスタで測定できるようにするものである。
このトランジスタ動作制御部70は、図2に示すように、ナンド回路(NAND回路)701、702と、インバータ回路703、704と、プルアップ抵抗705、706と、トランジスタ708、709と、を備えている。
このような構成の制御装置は、半導体ウエハプロセスで作製され、制御装置の出荷試験(動作試験)は、シリコンウエハの状態でプロービングにより行われる。この制御装置の出荷試験ではICテスタが使用され、出力段のトランジスタ61〜65のそれぞれについて出力電流を測定する。
しかし、この制御装置では、ターンオフ用のトランジスタは、分割して複数のトランジスタ64、65で構成し、トランジスタ64、65の出力電流のそれぞれは、例えば1.5〔A〕からなる。さらに、この制御装置では、トランジスタ動作制御部70を備えている。
このトランジスタ動作制御部70は、通常動作の場合と試験動作の場合があるので、その各場合の動作について説明する。
まず、試験動作の場合には、試験端子T1のみにHレベル(ハイレベル)の信号を印加すると、トランジスタ708はオンするので、ナンド回路702の一方の入力端子はLレベル(ローレベル)となる。しかし、トランジスタ709はオフのため、ナンド回路701の一方の入力端子はHレベルとなる。このため、駆動回路50から出力される駆動信号S4は、ナンド回路701およびインバータ703を経由してトランジスタ64のゲートに供給される。したがって、駆動信号S4によりトランジスタ64をオンにすれば、トランジスタ64の出力電流をICテスタで測定することができる。
したがって、駆動回路50から出力される駆動信号S4は、ナンド回路701およびインバータ703を経由してトランジスタ64のゲートに供給され、かつ、ナンド回路702およびインバータ704を経由してトランジスタ65のゲートに供給される。このため、トランジスタ64、65は同一の駆動信号S4で一括して駆動される。
このため、第1実施形態によれば、出荷試験の試験動作のときには、2つのトランジスタ64、65を個別に動作させて各出力電流を、評価ボードを改良することなく、既存のICテスタを使用して精度良く測定することができる。また、出荷後の通常動作のときには、同一機能を有する2つのトランジスタ64、65は本来の機能を実現するための動作ができる。
図3は、本発明の制御装置の第2実施形態の構成を示す回路図である。
第2実施形態に係る制御装置は、図1に示すIPMの制御装置1〜6に適用されるものである。
この制御装置は、例えば図1に示す制御装置6に相当し、図3に示すように、出力端子OUTに接続されるスイッチング素子Q6を駆動制御する。
このため、制御装置は、図3に示すように、入力信号受信回路10Aと、過電流検出回路20Aと、過熱検出回路30と、電位低下検出回路40と、駆動回路50Aと、複数のトランジスタ61〜63および66〜68と、トランジスタ動作制御部70Aと、アラーム出力回路80Aと、レギュレータ90とを備えている。
この制御装置では、電源電圧端子Vccには15〔V〕程度の電源電圧が印加され、この電源電圧により複数のトランジスタ61〜63および66〜68は動作するようになっている。また、レギュレータ90はその電源電圧により安定化された5〔V〕の電圧を生成し、その生成された電圧により各回路や各部が動作するようになっている。
トランジスタ61〜63は、図1のトランジスタ61〜63と同様の機能を有している。ただし、この例では、ターンオン用のトランジスタ61の出力電流は、1〔A〕である。また、ソフト遮断用のトランジスタ62の出力電流は、400〔mA〕である。
入力信号受信回路10Aは、入力端子Vinに供給される入力信号を受信し、この受信に応じた信号を駆動回路50Aに出力する。このため、入力信号受信回路10は、電流源101、抵抗104、105、ツェナダイオード102、およびヒステシス機能付きのインバータ103から構成される。
過電流検出回路20Aは、出力端子OUTに接続されるスイッチング素子Q6に流れる電流が過電流か否かを検出し、過電流を検出した場合には過電流検出信号S5を駆動回路50Aに出力する。
駆動回路50Aは、入力信号受信回路10Aが受信した入力信号に基づき、スイッチング素子Q6をターンオンさせる駆動信号S1と、スイッチング素子Q6をターンオフさせる駆動信号S4を出力する。このため、スイッチング素子Q6のターンオン時には、駆動信号S1によりトンジスタ61のみがオンされ、電源電圧Vccがスイッチング素子Q6のゲートに印加され、ゲートが充電される。また、スイッチング素子Q6のターンオフ時には、駆動信号S4によりターンオフ用のトランジスタ66〜68のみが一括してオンされ、スイッチング素子Q6のゲートをグランドに接続させて、ゲートの電荷が放電される。
また、駆動回路50Aは、過電流検出回路20Aから過電流検出信号S5が出力され、過熱検出回路30から過熱検出信号S6が出力され、または電位低下検出回路40から電位低下検出信号S7が通知され場合には、アラーム信号S8をアラーム出力回路80Aに出力する。また、アラーム要因が解消された場合には、アラーム信号S8の出力を停止する。
このため、アラーム出力回路80Aは、電流源801、トランジスタ802、抵抗804、805、ツェナダイオード806、およびヒステシス機能付きのインバータ803から構成される。
トランジスタ動作制御部70Aは、通常動作のときには同一機能を有する3つのトランジスタ66〜68を本来の機能を実現するように動作させ、試験動作のときには3つのトランジスタ66〜68を個別に動作させて各出力電流をICテスタで測定できるようにするものである。
このトランジスタ動作制御部70Aは、図3に示すように、ナンド回路711〜713と、インバータ回路714〜716と、プルアップ抵抗717〜719と、トランジスタ720〜722と、シフトレジスタ730と、を備えている。
このような構成の制御装置は、半導体ウエハプロセスで作製され、制御装置の出荷試験(動作試験)は、シリコンウエハの状態でプロービングにより行われる。この制御装置の出荷試験ではICテスタが使用され、出力段のトランジスタ61〜63、66〜68のそれぞれについて出力電流を測定する。
しかし、この制御装置では、ターンオフ用のトランジスタは、分割して複数のトランジスタ66〜68で構成するようにし、トランジスタ66〜68の出力電流のそれぞれは、例えば1〔A〕からなる。さらに、この制御装置では、トランジスタ動作制御部70Aを備えている。
このトランジスタ動作制御部70Aは、通常動作の場合と試験動作の場合があるので、その各場合の動作について説明する。
まず、試験動作の場合には、シフトレジスタ730をクロックで動作させ、テスト用のデータを順に入力させ、この入力したデータを出力端子740、750、760から出力させてトランジスタ720〜722の各ゲートに供給する。
したがって、駆動回路50Aから出力される駆動信号S4は、ナンド回路711およびインバータ714を経由してトランジスタ66のゲートに供給され、ナンド回路712およびインバータ715を経由してトランジスタ67のゲートに供給され、かつ、ナンド回路713およびインバータ716を経由してトランジスタ68のゲートに供給される。このため、トランジスタ66〜68は同一の駆動信号S4で一括して駆動される。
このため、第2実施形態によれば、出荷試験の試験動作のときには、3つのトランジスタ66〜68を個別に動作させて各出力電流を、評価ボードを改良することなく、既存のICテスタを使用して精度良く測定することができる。また、出荷後の通常動作のときには、同一機能を有する3つのトランジスタ66〜68は本来の機能を実現するための動作ができる。
(1)上記の第1実施形態では、スイッチング素子をターンオフするトランジスタを複数のトランジスタ64、65から構成し、これに応じてトランジスタ動作制御部70を設けるようにした。
しかし、スイッチング素子をターンオンするトランジスタ61、スイッチング素子の保護用のトランジスタ63などのトランジスタについて、複数のトランジスタで構成しても良い。この場合には、トランジスタ動作制御部70と同様のトランジスタ動作制御部を、駆動回路50とその複数のトランジスタとの間に設けることになる。
しかし、スイッチング素子をターンオンするトランジスタ61、スイッチング素子の保護用のトランジスタ63などのトランジスタについて、複数のトランジスタで構成しても良い。この場合には、トランジスタ動作制御部70Aと同様のトランジスタ動作制御部を、駆動回路50Aとその複数のトランジスタとの間に設けることになる。
1〜6 制御装置
10、10A 入力信号受信回路
20、20A 過電流検出回路
30 過熱検出回路
40 電位低下検出回路
50、50A 駆動回路
61〜68 トランジスタ
70、70A トランジスタ動作制御部
80、80A アラーム出力回路
701、702、711〜713 ナンド回路
703、704、714〜716 インバータ回路
705、706、717〜719 プルアップ抵抗
708、709、720〜722 トランジスタ
730…シフトレジスタ
Claims (10)
- 電圧制御型のスイッチング素子を駆動制御する制御装置であって、
入力信号に応じた駆動信号を生成して出力する駆動回路と、
前記駆動回路から出力される駆動信号で駆動され、前記スイッチング素子を駆動制御するトランジスタと、を備え、
前記トランジスタは複数のトランジスタからなり、
前記複数のトランジスタの動作を制御するトランジスタ動作制御部を備え、
前記トランジスタ動作制御部は、
前記駆動回路と前記複数のトランジスタとの間に設けたゲート回路と、
入力データを直列入力し並列変換して出力するシフトレジスタと、を備え、
通常動作のときには、前記複数のトランジスタに前記駆動回路から出力される同一の駆動信号を供給して一括動作させ、試験動作のときには、前記複数のトランジスタのうちの1つを順に選択し、当該選択されたトランジスタに前記同一の駆動信号を供給して個別に動作させるものであって、
前記ゲート回路は、通常動作のときには、前記駆動回路から出力される駆動信号を前記複数のトランジスタのゲートのいずれにも供給し、試験動作のときには、前記シフトレジスタから出力されるデータに応じて前記駆動信号を前記複数のトランジスタのゲートへ選択的に供給することを特徴とする制御装置。 - 前記入力信号が入力される入力端子と、
前記複数のトランジスタの各出力部が共通に接続される出力端子と、
電源電圧が供給される電源端子と、
基準電圧となる基準電圧端子と、
をさらに備えることを特徴とする請求項1に記載の制御装置。 - 前記トランジスタは、耐圧が20V以上であることを特徴とする請求項1に記載の制御装置。
- 前記トランジスタは、前記スイッチング素子のゲートの充電および放電のうちのいずれか一方を行うようになっていることを特徴とする請求項1に記載の制御装置。
- 前記トランジスタは、前記スイッチング素子をターンオンさせる複数の第1トランジスタと、前記スイッチング素子をターンオフさせる複数の第2トランジスタとからなり、
前記トランジスタ動作制御部は、
通常動作のときには、前記複数の第1トランジスタに前記駆動回路から出力される第1駆動信号を供給して一括動作させ、前記複数の第2トランジスタに前記駆動回路から出力される第2駆動信号を供給して一括動作させ、
試験動作のときには、前記複数の第1トランジスタのうちの1つを順に選択し、当該選択された第1トランジスタに前記第1駆動信号を供給して個別に動作させ、前記複数の第2トランジスタのうちの1つを順に選択し、当該選択された第2トランジスタに前記第2駆動信号を供給して個別に動作させることを特徴とする請求項1に記載の制御装置。 - 前記トランジスタは、前記スイッチング素子の駆動制御の内容に応じた動作をする機能別の複数のトランジスタからなり、
前記機能別の複数のトランジスタのうちの少なくとも1つは、同一機能を有する複数のトランジスタからなることを特徴とする請求項1に記載の制御装置。 - 前記スイッチング素子に流れる電流の一部を入力し、当該入力電流に基づいて前記スイッチング素子に流れる電流が過電流か否かを検出し、過電流を検出した場合には過電流検出信号を前記駆動回路に出力する過電流検出回路を、さらに備えることを特徴とする請求項1に記載の制御装置。
- 前記スイッチング素子に流れる電流の一部を検出する温度センサの検出電流を入力し、当該入力した検出電流に基づいて前記スイッチング素子が過熱状態にあるか否かを判定し、過熱状態にあると判定した場合には過熱検出信号を前記駆動回路に出力する過熱検出回路を、さらに備えることを特徴とする請求項1に記載の制御装置。
- 電源端子に供給される電源電圧を検出し、当該検出電圧が所定値以下の場合には電源電圧異常信号を前記駆動回路に出力する電源電圧検出回路を、さらに備えることを特徴とする請求項1に記載の制御装置。
- アラーム端子をさらに備え、
前記駆動回路は、前記過電流検出回路から過電流検出信号が出力され、前記過熱検出回路から過熱検出信号が出力され、または電位低下検出回路から電位低下検出信号が出力され場合には、アラーム信号を前記アラーム端子に出力し、アラーム要因が解消された場合には前記アラーム信号の出力を停止することを特徴とする請求項7、請求項8、または請求項9に記載の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013513907A JP5397571B2 (ja) | 2011-05-11 | 2012-04-06 | 制御装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011106181 | 2011-05-11 | ||
JP2011106181 | 2011-05-11 | ||
JP2013513907A JP5397571B2 (ja) | 2011-05-11 | 2012-04-06 | 制御装置 |
PCT/JP2012/002424 WO2012153458A1 (ja) | 2011-05-11 | 2012-04-06 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5397571B2 true JP5397571B2 (ja) | 2014-01-22 |
JPWO2012153458A1 JPWO2012153458A1 (ja) | 2014-07-31 |
Family
ID=47138951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013513907A Active JP5397571B2 (ja) | 2011-05-11 | 2012-04-06 | 制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9473133B2 (ja) |
JP (1) | JP5397571B2 (ja) |
WO (1) | WO2012153458A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5720641B2 (ja) * | 2012-08-21 | 2015-05-20 | 株式会社デンソー | スイッチングモジュール |
KR101836247B1 (ko) * | 2012-12-12 | 2018-03-08 | 현대자동차 주식회사 | 인버터 구동 장치 |
JP6286899B2 (ja) * | 2013-07-03 | 2018-03-07 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置および電力変換装置 |
JP5880494B2 (ja) * | 2013-07-04 | 2016-03-09 | 株式会社デンソー | スイッチング制御回路 |
CN104880262A (zh) * | 2014-02-28 | 2015-09-02 | 鸿富锦精密工业(武汉)有限公司 | 电源过热指示*** |
JP6256292B2 (ja) * | 2014-10-22 | 2018-01-10 | 株式会社デンソー | 温度保護装置 |
JP7087471B2 (ja) * | 2018-03-08 | 2022-06-21 | オムロン株式会社 | 電力変換装置及びインバータの制御方法 |
CN108565839A (zh) | 2018-03-08 | 2018-09-21 | 精进电动科技股份有限公司 | 一种电机控制器的igbt驱动电路及电机控制器 |
CN111684722B (zh) * | 2018-08-09 | 2023-10-20 | 富士电机株式会社 | 半导体装置 |
JP7038647B2 (ja) * | 2018-12-12 | 2022-03-18 | 三菱電機株式会社 | インテリジェントパワーモジュール |
FR3093814B1 (fr) * | 2019-03-11 | 2021-02-26 | Crouzet Automatismes | Installation electrique comportant un module de surveillance |
FR3093815B1 (fr) | 2019-03-11 | 2021-02-26 | Crouzet Automatismes | Installation electrique comportant un module de surveillance |
JP2023006250A (ja) * | 2021-06-30 | 2023-01-18 | 富士電機株式会社 | 集積回路、及びパワーモジュール |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2765508B2 (ja) * | 1995-03-30 | 1998-06-18 | 日本電気株式会社 | 半導体集積回路およびその試験方法 |
DE19825258B4 (de) * | 1998-06-05 | 2005-11-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis |
JP2001128464A (ja) * | 1999-10-26 | 2001-05-11 | Fuji Electric Co Ltd | 電力変換装置 |
US6255867B1 (en) * | 2000-02-23 | 2001-07-03 | Pericom Semiconductor Corp. | CMOS output buffer with feedback control on sources of pre-driver stage |
CN1248397C (zh) * | 2001-02-06 | 2006-03-29 | 哈曼国际工业有限公司 | 半桥门极驱动器电路 |
US7061301B2 (en) * | 2003-12-19 | 2006-06-13 | Power Integrations, Inc. | Method and apparatus switching a semiconductor switch with a multi-state drive circuit |
JP4432825B2 (ja) * | 2005-04-22 | 2010-03-17 | 株式会社デンソー | 内燃機関用点火装置 |
JP2008216169A (ja) * | 2007-03-07 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008271389A (ja) * | 2007-04-24 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 出力回路及び多出力回路 |
KR100884603B1 (ko) * | 2007-05-09 | 2009-02-19 | 주식회사 하이닉스반도체 | 반도체소자의 버퍼장치 |
JP5401774B2 (ja) | 2007-08-27 | 2014-01-29 | 富士電機株式会社 | 半導体素子のゲート駆動回路 |
US7884583B2 (en) * | 2008-06-30 | 2011-02-08 | Infineon Technologies Austria Ag | Speed recognition for half bridge control |
JP5195220B2 (ja) * | 2008-09-22 | 2013-05-08 | 株式会社デンソー | 電力変換回路の駆動回路 |
-
2012
- 2012-04-06 WO PCT/JP2012/002424 patent/WO2012153458A1/ja active Application Filing
- 2012-04-06 JP JP2013513907A patent/JP5397571B2/ja active Active
- 2012-12-14 US US13/715,298 patent/US9473133B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9473133B2 (en) | 2016-10-18 |
JPWO2012153458A1 (ja) | 2014-07-31 |
US20130106470A1 (en) | 2013-05-02 |
WO2012153458A1 (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5397571B2 (ja) | 制御装置 | |
US10374593B2 (en) | Semiconductor device | |
US9667061B2 (en) | Semiconductor element drive device | |
CN101189795B (zh) | 电源控制器和半导体装置 | |
US7538587B2 (en) | Power semiconductor device | |
CN110233613B (zh) | 具有集成温度和电流感测电路的功率开关 | |
US11431162B2 (en) | Smart electronic switch | |
JP2811872B2 (ja) | 半導体装置の保護回路 | |
US20140049867A1 (en) | Semiconductor switching element drive circuit | |
CN109005673B (zh) | 半导体元件的驱动装置 | |
US20140218097A1 (en) | System and method for a driver circuit | |
US20140036401A1 (en) | Semiconductor device, electronic device, and method of testing the semiconductor device | |
US7696650B2 (en) | Driving circuit for switching elements | |
JP7443679B2 (ja) | 半導体装置 | |
WO2017208668A1 (ja) | 半導体素子の駆動装置 | |
JP6107949B2 (ja) | 半導体モジュール | |
CN110739941A (zh) | 半导体装置 | |
JP2023055784A (ja) | 半導体装置及び半導体装置の識別方法 | |
US11929666B2 (en) | Gate drive circuit and power conversion device | |
CN115955229A (zh) | 栅极驱动器 | |
AU2010244995B2 (en) | Method and apparatus for protecting transistors | |
JP2021083237A (ja) | パワーモジュール | |
CN113960462B (zh) | 开关应用的过电流感测方案 | |
JP4712024B2 (ja) | 半導体電力変換装置の過電流保護装置 | |
JP2014155267A (ja) | スイッチ駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5397571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |