JP5394589B2 - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP5394589B2 JP5394589B2 JP2013119425A JP2013119425A JP5394589B2 JP 5394589 B2 JP5394589 B2 JP 5394589B2 JP 2013119425 A JP2013119425 A JP 2013119425A JP 2013119425 A JP2013119425 A JP 2013119425A JP 5394589 B2 JP5394589 B2 JP 5394589B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal line
- potential
- photodiode
- charge accumulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/0304—Detection arrangements using opto-electronic means
- G06F3/0325—Detection arrangements using opto-electronic means using a plurality of light emitters or reflectors or a plurality of detectors forming a reference frame from which to derive the orientation of the object, e.g. by triangulation or on the basis of reference deformation in the picked up image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2354/00—Aspects of interface with display user
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Position Input By Displaying (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明の一態様は、フォトセンサを有する画素がマトリクス状に配置された表示装置と、
その駆動方法に関する。また、当該表示装置を有する電子機器に関する。
その駆動方法に関する。また、当該表示装置を有する電子機器に関する。
近年、光を検出するセンサ（「フォトセンサ」ともいう）を搭載した表示装置が注目され
ている。表示領域にフォトセンサを搭載した表示装置は、被検出物（ペン、指など）が表
示領域に接触したことを検出することができるため、タッチパネル又はタッチスクリーン
などとも呼ばれている（以下、これを単に「タッチパネル」と呼ぶ）。フォトセンサを表
示領域に設けることにより、表示領域が入力領域を兼ねることができ、その一例として、
特許文献１に画像取り込み機能を備えた半導体装置が開示されている。
ている。表示領域にフォトセンサを搭載した表示装置は、被検出物（ペン、指など）が表
示領域に接触したことを検出することができるため、タッチパネル又はタッチスクリーン
などとも呼ばれている（以下、これを単に「タッチパネル」と呼ぶ）。フォトセンサを表
示領域に設けることにより、表示領域が入力領域を兼ねることができ、その一例として、
特許文献１に画像取り込み機能を備えた半導体装置が開示されている。
上記の様なフォトセンサを搭載する表示装置は、表示領域に近づいた指先やペン先などの
影を認識することによりタッチパネルとして機能するが、該表示装置がバックライトを有
する場合、バックライトから照射された光が指先やペン先などで反射し、その反射した光
をフォトセンサが検出してしまうことがあった。
影を認識することによりタッチパネルとして機能するが、該表示装置がバックライトを有
する場合、バックライトから照射された光が指先やペン先などで反射し、その反射した光
をフォトセンサが検出してしまうことがあった。
外光の照度が高い場合は、指先やペン先などの影をフォトセンサに認識させることは容易
であった。しかしながら、外光の照度が弱い場合は、バックライトの反射光と外光との強
度の差分が十分に取れないため、フォトセンサは指先やペン先などの影を認識することが
できず、表示装置はタッチパネルとしての性能が十分ではない問題を有していた。
であった。しかしながら、外光の照度が弱い場合は、バックライトの反射光と外光との強
度の差分が十分に取れないため、フォトセンサは指先やペン先などの影を認識することが
できず、表示装置はタッチパネルとしての性能が十分ではない問題を有していた。
従って、本明細書で開示する本発明の一態様は、上記問題を解決する表示装置または表示
装置の駆動方法に関する。
装置の駆動方法に関する。
本明細書で開示する本発明の一態様は、バックライトの消灯中に表示領域に搭載したフォ
トセンサで被検出物の影を認識させる表示装置に関する。
トセンサで被検出物の影を認識させる表示装置に関する。
本明細書で開示する本発明の一態様は、マトリクス状に設置された複数の画素を有する画
素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、画素アレイが
形成された基板と対向して設置されたバックライトと、を有し、フォトセンサ部は、バッ
クライトが消灯している期間内に全ての画素で電荷の蓄積をすることを特徴とする表示装
置である。
素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、画素アレイが
形成された基板と対向して設置されたバックライトと、を有し、フォトセンサ部は、バッ
クライトが消灯している期間内に全ての画素で電荷の蓄積をすることを特徴とする表示装
置である。
バックライトの消灯時にフォトセンサ部の電荷蓄積動作を行い、他の期間には電荷蓄積動
作は行わない。従って、被検出物によるバックライトの反射光をフォトセンサが検出する
ことはなく、外光によって生じる被検出物の影を精度良く認識させることができる。ここ
で、バックライトを消灯する期間は、表示素子部が画像を保持する１フレーム期間内の一
部の期間である。
作は行わない。従って、被検出物によるバックライトの反射光をフォトセンサが検出する
ことはなく、外光によって生じる被検出物の影を精度良く認識させることができる。ここ
で、バックライトを消灯する期間は、表示素子部が画像を保持する１フレーム期間内の一
部の期間である。
また、本明細書で開示する本発明の他の一態様は、マトリクス状に設置された複数の画素
を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、を
有し、フォトセンサ部は、表示素子部が黒画像を表示している期間内に全ての画素で電荷
の蓄積をすることを特徴とする表示装置である。
を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、を
有し、フォトセンサ部は、表示素子部が黒画像を表示している期間内に全ての画素で電荷
の蓄積をすることを特徴とする表示装置である。
ここで、黒画像の表示は、主たる画像の表示と交互に行われる。なお、「主たる画像」と
は、該表示装置の使用者が意図的に表示させる画像である。例えば、テレビ番組の画像や
記録メディアに記録された画像のことを言う。
は、該表示装置の使用者が意図的に表示させる画像である。例えば、テレビ番組の画像や
記録メディアに記録された画像のことを言う。
また、本明細書で開示する本発明の他の一態様は、マトリクス状に設置された複数の画素
を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、画
素アレイが形成された基板と対向して設置されたバックライトと、を有し、バックライト
を点灯させ、表示素子部で画像を表示させ、バックライトを消灯させ、フォトセンサ部の
信号電荷蓄積部の電位をリセットする動作を行い、フォトセンサ部の信号電荷蓄積部へ電
荷を蓄積する動作を行い、フォトセンサ部の信号電荷蓄積部の電荷を保持する動作を行い
、バックライトを点灯させ、フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次
行毎に画素を選択して出力させることを特徴とする表示装置の駆動方法である。
を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、画
素アレイが形成された基板と対向して設置されたバックライトと、を有し、バックライト
を点灯させ、表示素子部で画像を表示させ、バックライトを消灯させ、フォトセンサ部の
信号電荷蓄積部の電位をリセットする動作を行い、フォトセンサ部の信号電荷蓄積部へ電
荷を蓄積する動作を行い、フォトセンサ部の信号電荷蓄積部の電荷を保持する動作を行い
、バックライトを点灯させ、フォトセンサ部の信号電荷蓄積部の電位に応じた信号を順次
行毎に画素を選択して出力させることを特徴とする表示装置の駆動方法である。
ここで、バックライトの消灯から信号出力までの動作を表示素子が画像を保持する１フレ
ーム期間内に行うことで、全てのフレーム期間でフォトセンサの蓄積動作を行うことがで
きる。
ーム期間内に行うことで、全てのフレーム期間でフォトセンサの蓄積動作を行うことがで
きる。
また、本明細書で開示する本発明の他の一態様は、マトリクス状に設置された複数の画素
を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、を
有し、表示素子部に画像を表示させ、表示素子部に黒画像を表示させ、表示素子部に黒画
像を表示させている期間中に、フォトセンサ部の信号電荷蓄積部の電位をリセットする動
作を行い、フォトセンサ部の信号電荷蓄積部へ電荷を蓄積する動作を行い、フォトセンサ
部の信号電荷蓄積部の電荷を保持する動作を行い、フォトセンサ部の信号電荷蓄積部の電
位に応じた信号を順次行毎に画素を選択して出力させることを特徴とする表示装置の駆動
方法である。
を有する画素アレイと、画素が有する表示素子部と、画素が有するフォトセンサ部と、を
有し、表示素子部に画像を表示させ、表示素子部に黒画像を表示させ、表示素子部に黒画
像を表示させている期間中に、フォトセンサ部の信号電荷蓄積部の電位をリセットする動
作を行い、フォトセンサ部の信号電荷蓄積部へ電荷を蓄積する動作を行い、フォトセンサ
部の信号電荷蓄積部の電荷を保持する動作を行い、フォトセンサ部の信号電荷蓄積部の電
位に応じた信号を順次行毎に画素を選択して出力させることを特徴とする表示装置の駆動
方法である。
ここで、表示素子部における黒画像の表示は、主たる画像の表示と交互に行われる。また
、バックライトの消灯を含め、１フレーム期間またはそれ以下の期間において黒画像を表
示することで、動画像の残像を低減させる効果を表示装置に付与させることもできる。
、バックライトの消灯を含め、１フレーム期間またはそれ以下の期間において黒画像を表
示することで、動画像の残像を低減させる効果を表示装置に付与させることもできる。
本発明の一態様により、被検出物で反射したバックライトの光をフォトセンサ部が検出す
ることが無くなり、外光によって生じる影を精度良く認識させることができる。従って、
認識性能が良好なタッチパネルを提供することができる。
ることが無くなり、外光によって生じる影を精度良く認識させることができる。従って、
認識性能が良好なタッチパネルを提供することができる。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様
な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様
な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様のバックライトを用いた透過型液晶表示装置について
、図面を参照して説明する。図１にその構成の一例を示す。
本実施の形態では、本発明の一態様のバックライトを用いた透過型液晶表示装置について
、図面を参照して説明する。図１にその構成の一例を示す。
表示装置１００は、画素アレイ１０１、表示素子制御回路１０２及びフォトセンサ制御回
路１０３を有する。画素アレイ１０１は、マトリクス状に配置された複数の画素１０４を
有する。各々の画素１０４には、表示素子部１０５、フォトセンサ部１０６を有する例を
示してある。
路１０３を有する。画素アレイ１０１は、マトリクス状に配置された複数の画素１０４を
有する。各々の画素１０４には、表示素子部１０５、フォトセンサ部１０６を有する例を
示してある。
フォトセンサ部１０６は、撮像を目的とするために設けられるが、全ての画素に設ける必
要はなく、目的に合わせて該フォトセンサ部を形成すればよい。
要はなく、目的に合わせて該フォトセンサ部を形成すればよい。
図１に示す表示素子制御回路１０２は、表示素子部１０５を制御するための回路であり、
ソース信号線（ビデオデータ信号線など）を介して表示素子部１０５に信号を入力する表
示素子駆動回路１０７と、ゲート信号線（走査線）を介して表示素子部１０５に信号を入
力する表示素子駆動回路１０８を有する。
ソース信号線（ビデオデータ信号線など）を介して表示素子部１０５に信号を入力する表
示素子駆動回路１０７と、ゲート信号線（走査線）を介して表示素子部１０５に信号を入
力する表示素子駆動回路１０８を有する。
例えば、表示素子駆動回路１０８は、特定の行に配置された画素が有する表示素子を選択
する機能を有する。また、表示素子駆動回路１０７は、選択された行の画素が有する表示
素子に任意の電位を与える機能を有する。なお、表示素子駆動回路１０８によりゲート信
号線に高電位を印加された表示素子では、トランジスタがオンし、表示素子駆動回路１０
７によりソース信号線に与えられる電位が供給される。
する機能を有する。また、表示素子駆動回路１０７は、選択された行の画素が有する表示
素子に任意の電位を与える機能を有する。なお、表示素子駆動回路１０８によりゲート信
号線に高電位を印加された表示素子では、トランジスタがオンし、表示素子駆動回路１０
７によりソース信号線に与えられる電位が供給される。
フォトセンサ制御回路１０３は、フォトセンサ部１０６を制御するための回路であり、フ
ォトセンサ出力信号線（以下、出力信号線と言う）及びフォトセンサ基準信号線（以下基
準信号線と言う）等の信号線側のフォトセンサ読み出し回路１０９と、リセット信号線及
び行を選択するゲート信号線（以下、選択信号線と言う）等の走査線側のフォトセンサ駆
動回路１１０を有する。
ォトセンサ出力信号線（以下、出力信号線と言う）及びフォトセンサ基準信号線（以下基
準信号線と言う）等の信号線側のフォトセンサ読み出し回路１０９と、リセット信号線及
び行を選択するゲート信号線（以下、選択信号線と言う）等の走査線側のフォトセンサ駆
動回路１１０を有する。
フォトセンサ駆動回路１１０は、特定の行に配置された画素が有するフォトセンサ部１０
６に対して、後述するリセット動作、累積動作、及び選択動作を行う機能を有する。また
、フォトセンサ読み出し回路１０９は、選択された行の画素が有する該フォトセンサ部の
出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路１０９は、アナログ
信号であるフォトセンサ部の出力をＯＰアンプを用いてアナログ信号のまま外部に取り出
す構成や、Ａ／Ｄ変換回路を用いてデジタル信号に変換してから外部に取り出す構成を含
むことができる。
６に対して、後述するリセット動作、累積動作、及び選択動作を行う機能を有する。また
、フォトセンサ読み出し回路１０９は、選択された行の画素が有する該フォトセンサ部の
出力信号を取り出す機能を有する。なお、フォトセンサ読み出し回路１０９は、アナログ
信号であるフォトセンサ部の出力をＯＰアンプを用いてアナログ信号のまま外部に取り出
す構成や、Ａ／Ｄ変換回路を用いてデジタル信号に変換してから外部に取り出す構成を含
むことができる。
画素１０４の回路図について、図２を用いて説明する。なお、本実施の形態において説明
する各トランジスタ及び各配線の名称は、便宜的に名付けたものであり、それぞれを説明
する機能を有していれば名称は問わない。
する各トランジスタ及び各配線の名称は、便宜的に名付けたものであり、それぞれを説明
する機能を有していれば名称は問わない。
まず、表示素子部１０５について説明する。
トランジスタ２０１は、ゲートがゲート信号線２１５に、ソース又はドレインの一方がソ
ース信号線２１６に、ソース又はドレインの他方が保持容量２０２の一方の電極と液晶素
子２０３の一方の電極に、それぞれ電気的に接続されている。保持容量２０２の他方の電
極と液晶素子２０３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対
の電極の間に液晶層を含む素子である。
ース信号線２１６に、ソース又はドレインの他方が保持容量２０２の一方の電極と液晶素
子２０３の一方の電極に、それぞれ電気的に接続されている。保持容量２０２の他方の電
極と液晶素子２０３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対
の電極の間に液晶層を含む素子である。
トランジスタ２０１は、保持容量２０２への電荷の注入もしくは排出を制御する機能を有
する。例えば、ゲート信号線２１５に高電位が印加されると、ソース信号線２１６の電位
を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、液晶素子２０３に印
加する電圧に相当する電荷を保持する機能を有する。
する。例えば、ゲート信号線２１５に高電位が印加されると、ソース信号線２１６の電位
を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、液晶素子２０３に印
加する電圧に相当する電荷を保持する機能を有する。
画像表示は、液晶素子２０３に電圧を印加することで偏光方向が変化する現象を利用し、
液晶素子２０３を透過する光の明暗（階調）を作ることで実現される。
液晶素子２０３を透過する光の明暗（階調）を作ることで実現される。
トランジスタ２０１は、非晶質シリコン、微結晶シリコン、または多結晶シリコンなどの
半導体層を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好
ましい。酸化物半導体を用いたトランジスタは、極めてオフ電流の低い特性を示し、電荷
保持機能を高めることができる。
半導体層を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好
ましい。酸化物半導体を用いたトランジスタは、極めてオフ電流の低い特性を示し、電荷
保持機能を高めることができる。
次に、フォトセンサ部１０６について説明する。
フォトダイオード２０４は、画素に入射した光に応じた電流を生成する動作を行う。増幅
トランジスタ２０７は、信号電荷蓄積部２１０（ＦＤ）の電位に応じた信号を出力する動
作を行う。電荷蓄積制御トランジスタ２０５は、フォトダイオード２０４による信号電荷
蓄積部２１０への電荷蓄積を制御する。リセットトランジスタ２０６は、信号電荷蓄積部
２１０の電位の初期化を制御する。選択トランジスタ２０８は、読み出し時に画素の選択
を制御する。信号電荷蓄積部２１０は、電荷保持ノードであり、フォトダイオード２０４
が受ける光の量に応じて変化する電荷を保持する。
トランジスタ２０７は、信号電荷蓄積部２１０（ＦＤ）の電位に応じた信号を出力する動
作を行う。電荷蓄積制御トランジスタ２０５は、フォトダイオード２０４による信号電荷
蓄積部２１０への電荷蓄積を制御する。リセットトランジスタ２０６は、信号電荷蓄積部
２１０の電位の初期化を制御する。選択トランジスタ２０８は、読み出し時に画素の選択
を制御する。信号電荷蓄積部２１０は、電荷保持ノードであり、フォトダイオード２０４
が受ける光の量に応じて変化する電荷を保持する。
電荷蓄積制御信号線２１３は、電荷蓄積制御トランジスタ２０５を制御する信号線である
。リセット信号線２１４は、リセットトランジスタ２０６を制御する信号線である。選択
信号線２０９は、選択トランジスタ２０８を制御する信号線である。出力信号線２１１は
、増幅トランジスタ２０７が生成した信号の出力先となる信号線である。電源供給線２３
０は、電源電圧を供給する信号線であり、基準信号線２１２は、基準電位を設定する信号
線である。
。リセット信号線２１４は、リセットトランジスタ２０６を制御する信号線である。選択
信号線２０９は、選択トランジスタ２０８を制御する信号線である。出力信号線２１１は
、増幅トランジスタ２０７が生成した信号の出力先となる信号線である。電源供給線２３
０は、電源電圧を供給する信号線であり、基準信号線２１２は、基準電位を設定する信号
線である。
電荷蓄積制御トランジスタ２０５のゲートは、電荷蓄積制御信号線２１３に接続され、ソ
ースまたはドレインの一方は、フォトダイオード２０４のカソードに接続され、ソースま
たはドレインの他方は、信号電荷蓄積部２１０に接続される。また、フォトダイオード２
０４のアノードは、基準信号線２１２に接続される。ここで、電荷保持容量を信号電荷蓄
積部２１０と基準信号線２１２の間に接続してもよい。
ースまたはドレインの一方は、フォトダイオード２０４のカソードに接続され、ソースま
たはドレインの他方は、信号電荷蓄積部２１０に接続される。また、フォトダイオード２
０４のアノードは、基準信号線２１２に接続される。ここで、電荷保持容量を信号電荷蓄
積部２１０と基準信号線２１２の間に接続してもよい。
なお、実質的な信号電荷蓄積部は、トランジスタのソース領域またはドレイン領域近傍の
空乏層容量や、増幅トランジスタのゲート容量などであるが、本明細書では、信号電荷蓄
積部を便宜的に回路図上の一部分として表記している。従って、配置の説明は回路図に従
うものとする。
空乏層容量や、増幅トランジスタのゲート容量などであるが、本明細書では、信号電荷蓄
積部を便宜的に回路図上の一部分として表記している。従って、配置の説明は回路図に従
うものとする。
増幅トランジスタ２０７のゲートは、信号電荷蓄積部２１０に接続され、ソースまたはド
レインの一方は、電源供給線２３０に接続され、ソースまたはドレインの他方は、選択ト
ランジスタ２０８のソースまたはドレインの一方に接続される。
レインの一方は、電源供給線２３０に接続され、ソースまたはドレインの他方は、選択ト
ランジスタ２０８のソースまたはドレインの一方に接続される。
リセットトランジスタ２０６のゲートは、リセット信号線２１４に接続され、ソースまた
はドレインの一方は、電源供給線２３０に接続され、ソースまたはドレインの他方は、信
号電荷蓄積部２１０に接続される。
はドレインの一方は、電源供給線２３０に接続され、ソースまたはドレインの他方は、信
号電荷蓄積部２１０に接続される。
選択トランジスタ２０８のゲートは、選択信号線２０９に接続され、ソースまたはドレイ
ンの他方は、出力信号線２１１に接続される。
ンの他方は、出力信号線２１１に接続される。
次に、フォトセンサ部１０６の各素子の構成について説明する。
フォトダイオード２０４には、シリコン半導体でｐｎ型やｐｉｎ型の接合を形成したもの
を用いることができる。ここでは、ｉ型半導体層を非晶質シリコンで形成したｐｉｎ型フ
ォトダイオードを用いる。非晶質シリコンは可視光、線の波長領域に光吸収特性を持つた
め、赤外線カットフィルタを設ける必要が無いなど、低コストで形成することができる。
一方で、結晶性シリコンは、可視光線の波長領域に加え、赤外線の波長領域にも光吸収特
性を持つため、ｐｉｎ型フォトダイオードのｉ型半導体層に結晶性シリコンを用い、赤外
線透過フィルタと組み合わせれば赤外線のみを検出することができる。
を用いることができる。ここでは、ｉ型半導体層を非晶質シリコンで形成したｐｉｎ型フ
ォトダイオードを用いる。非晶質シリコンは可視光、線の波長領域に光吸収特性を持つた
め、赤外線カットフィルタを設ける必要が無いなど、低コストで形成することができる。
一方で、結晶性シリコンは、可視光線の波長領域に加え、赤外線の波長領域にも光吸収特
性を持つため、ｐｉｎ型フォトダイオードのｉ型半導体層に結晶性シリコンを用い、赤外
線透過フィルタと組み合わせれば赤外線のみを検出することができる。
電荷蓄積制御トランジスタ２０５、リセットトランジスタ２０６、増幅トランジスタ２０
７、及び選択トランジスタ２０８は、シリコン半導体を用いて形成することも可能である
が、酸化物半導体を用いて形成することが好ましい。酸化物半導体を用いたトランジスタ
は、極めてオフ電流の低い特性を示す特徴を有している。
７、及び選択トランジスタ２０８は、シリコン半導体を用いて形成することも可能である
が、酸化物半導体を用いて形成することが好ましい。酸化物半導体を用いたトランジスタ
は、極めてオフ電流の低い特性を示す特徴を有している。
特に、信号電荷蓄積部２１０と接続されている電荷蓄積制御トランジスタ２０５及びリセ
ットトランジスタ２０６のリーク電流が大きいと、信号電荷蓄積部２１０で電荷が保持で
きる時間が十分でなくなるため、少なくとも該トランジスタは、酸化物半導体を用いて形
成すると良い。該トランジスタに酸化物半導体を用いたトランジスタを使用することで、
トランジスタを介した不要な電荷の流出を防止することができる。
ットトランジスタ２０６のリーク電流が大きいと、信号電荷蓄積部２１０で電荷が保持で
きる時間が十分でなくなるため、少なくとも該トランジスタは、酸化物半導体を用いて形
成すると良い。該トランジスタに酸化物半導体を用いたトランジスタを使用することで、
トランジスタを介した不要な電荷の流出を防止することができる。
酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一つ、ま
たは複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏなどがある。酸化物半導体を用いてトランジスタを形成することで、オフ
電流を極めて低くすることができる。
ことができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一つ、ま
たは複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏなどがある。酸化物半導体を用いてトランジスタを形成することで、オフ
電流を極めて低くすることができる。
次に、フォトセンサ読み出し回路１０９に含まれるプリチャージ回路について説明する。
図２において、画素１列分のプリチャージ回路３００は、トランジスタ３０１、保持容量
３０２、プリチャージ信号線３０３から構成される。ここで、トランジスタ３０１にはｐ
−ｃｈ型を用いる。なお、プリチャージ回路３００の後段に、ＯＰアンプやＡ／Ｄ変換回
路を接続することができる。
図２において、画素１列分のプリチャージ回路３００は、トランジスタ３０１、保持容量
３０２、プリチャージ信号線３０３から構成される。ここで、トランジスタ３０１にはｐ
−ｃｈ型を用いる。なお、プリチャージ回路３００の後段に、ＯＰアンプやＡ／Ｄ変換回
路を接続することができる。
プリチャージ回路３００では、画素内におけるフォトセンサ部の動作に先立ち、出力信号
線２１１の電位を基準電位に設定する。図２の構成では、プリチャージ信号線３０３をロ
ーレベルとし、トランジスタ３０１をオンすることで、出力信号線２１１を基準電位（こ
こでは高電位とする）に設定することができる。また、出力信号線２１１の電位を安定さ
せるために、出力信号線２１１に保持容量３０２を設ける。ただし、保持容量３０２は、
出力信号線２１１の寄生容量が大きい場合には設けなくても良い。なお、該基準電位は、
低電位とする構成としても良い。この場合、トランジスタ３０１にｎ−ｃｈ型トランジス
タを用いて、プリチャージ信号線３０３をハイレベルとすることで、出力信号線２１１を
低電位に設定することができる。
線２１１の電位を基準電位に設定する。図２の構成では、プリチャージ信号線３０３をロ
ーレベルとし、トランジスタ３０１をオンすることで、出力信号線２１１を基準電位（こ
こでは高電位とする）に設定することができる。また、出力信号線２１１の電位を安定さ
せるために、出力信号線２１１に保持容量３０２を設ける。ただし、保持容量３０２は、
出力信号線２１１の寄生容量が大きい場合には設けなくても良い。なお、該基準電位は、
低電位とする構成としても良い。この場合、トランジスタ３０１にｎ−ｃｈ型トランジス
タを用いて、プリチャージ信号線３０３をハイレベルとすることで、出力信号線２１１を
低電位に設定することができる。
次に、本実施の形態における表示装置に設けられたフォトセンサの読み出し動作について
、図３（Ａ）、（Ｂ）のタイミングチャートを用いて説明する。
、図３（Ａ）、（Ｂ）のタイミングチャートを用いて説明する。
図３（Ａ）、（Ｂ）では、電荷蓄積制御信号線２１３の電位５１３、リセット信号線２１
４の電位５１４、選択信号線２０９の電位５０９、信号電荷蓄積部２１０の電位５１０、
出力信号線２１１の電位５１１、プリチャージ信号線３０３の電位５０３を上から順に記
している。
４の電位５１４、選択信号線２０９の電位５０９、信号電荷蓄積部２１０の電位５１０、
出力信号線２１１の電位５１１、プリチャージ信号線３０３の電位５０３を上から順に記
している。
まず、図３（Ａ）の動作モードについて説明する。
時刻２３１において電荷蓄積制御信号線２１３の電位５１３をハイレベルとし、次に時刻
２３２にリセット信号線２１４の電位５１４をハイレベルにすると、信号電荷蓄積部２１
０の電位５１０は、電源供給線２３０の電位に初期化され、リセット電位となる。以上が
リセット動作の開始である。
２３２にリセット信号線２１４の電位５１４をハイレベルにすると、信号電荷蓄積部２１
０の電位５１０は、電源供給線２３０の電位に初期化され、リセット電位となる。以上が
リセット動作の開始である。
また、プリチャージ信号線３０３の電位５０３をローレベルとすると、出力信号線２１１
の電位５１１はハイレベルにプリチャージされる。
の電位５１１はハイレベルにプリチャージされる。
時刻２３３にリセット信号線２１４の電位５１４をローレベルとし、リセット動作を終了
させる。このとき、信号電荷蓄積部２１０の電位５１０は保持され、フォトダイオード２
０４に逆バイアスの電圧がかかる状態になる。この段階が蓄積動作の開始となる。そして
、フォトダイオード２０４に光の量に応じた逆方向電流が流れ、信号電荷蓄積部２１０の
電位５１０が変化する。
させる。このとき、信号電荷蓄積部２１０の電位５１０は保持され、フォトダイオード２
０４に逆バイアスの電圧がかかる状態になる。この段階が蓄積動作の開始となる。そして
、フォトダイオード２０４に光の量に応じた逆方向電流が流れ、信号電荷蓄積部２１０の
電位５１０が変化する。
次に、プリチャージ信号線３０３の電位５０３をハイレベルとし、出力信号線２１１のプ
リチャージを終了させる。このプリチャージ終了のタイミングは、選択トランジスタ２０
８がオンする前であればいつでも良い。
リチャージを終了させる。このプリチャージ終了のタイミングは、選択トランジスタ２０
８がオンする前であればいつでも良い。
時刻２３４に電荷蓄積制御信号線の電位５１３をローレベルにすると、信号電荷蓄積部２
１０からフォトダイオード２０４への電荷の移動が止まり、蓄積動作が終了する。そして
、信号電荷蓄積部２１０の電位５１０は、一定値に保持される。
１０からフォトダイオード２０４への電荷の移動が止まり、蓄積動作が終了する。そして
、信号電荷蓄積部２１０の電位５１０は、一定値に保持される。
時刻２３５に選択信号線の電位５０９をハイレベルにすると選択動作が開始され、信号電
荷蓄積部の電位５１０に応じて出力信号線の電位５１１が変化する。
荷蓄積部の電位５１０に応じて出力信号線の電位５１１が変化する。
時刻２３６に選択信号線２０９の電位５０９をローレベルにすると、出力信号線２１１の
電位５１１が一定値となる。この段階で選択動作が終了し、読み出しが終了する。以降は
、時刻２３１の動作に戻り、同じ動作を繰り返すことで撮像画像を生成することができる
。
電位５１１が一定値となる。この段階で選択動作が終了し、読み出しが終了する。以降は
、時刻２３１の動作に戻り、同じ動作を繰り返すことで撮像画像を生成することができる
。
次に、図３（Ｂ）の動作モードについて説明する。
時刻２３１において電荷蓄積制御信号線２１３の電位５１３をハイレベルとし、時刻２３
２にリセット信号線２１４の電位５１４をハイレベルにすると、信号電荷蓄積部２１０の
電位５１０及びフォトダイオード２０４のカソードの電位は、電源供給線２３０の電位に
初期化され、リセット電位となる。以上がリセット動作の開始である。
２にリセット信号線２１４の電位５１４をハイレベルにすると、信号電荷蓄積部２１０の
電位５１０及びフォトダイオード２０４のカソードの電位は、電源供給線２３０の電位に
初期化され、リセット電位となる。以上がリセット動作の開始である。
また、プリチャージ信号線３０３の電位５０３をローレベルとすると、出力信号線２１１
の電位５１１はハイレベルにプリチャージされる。
の電位５１１はハイレベルにプリチャージされる。
時刻２３７において電荷蓄積制御信号線２１３の電位５１３をローレベルとし、続いて時
刻２３８にリセット信号線２１４の電位５１４をローレベルとしてリセット動作を終了さ
せると、逆バイアスのかかった状態のフォトダイオード２０４に光の量に応じた逆方向電
流が流れ、フォトダイオード２０４のカソードの電位が変化する。
刻２３８にリセット信号線２１４の電位５１４をローレベルとしてリセット動作を終了さ
せると、逆バイアスのかかった状態のフォトダイオード２０４に光の量に応じた逆方向電
流が流れ、フォトダイオード２０４のカソードの電位が変化する。
時刻２３３に再び電荷蓄積制御信号線２１３の電位５１３をハイレベルとすると、信号電
荷蓄積部２１０の電位５１０とフォトダイオード２０４のカソードとの電位差により電流
が流れ、信号電荷蓄積部２１０の電位５１０が変化する。
荷蓄積部２１０の電位５１０とフォトダイオード２０４のカソードとの電位差により電流
が流れ、信号電荷蓄積部２１０の電位５１０が変化する。
以降は、図３（Ａ）の動作モードと同じである。
以上のリセット動作、累積動作、及び選択動作を画素マトリクスの行毎に順次繰り返して
各画素からの出力を読み出すことで、表示パネルに接触又は接近した被検出物の撮像を行
うことができる。
各画素からの出力を読み出すことで、表示パネルに接触又は接近した被検出物の撮像を行
うことができる。
なお、上記動作は、フォトダイオード２０４のカソードが電荷蓄積制御トランジスタ２０
５のソースまたはドレインの一方に接続された場合の一例である。同様な出力信号を発生
させる動作は、フォトダイオード２０４のアノードが電荷蓄積制御トランジスタ２０５の
ソースまたはドレインの一方に接続した構成の場合においても可能である。
５のソースまたはドレインの一方に接続された場合の一例である。同様な出力信号を発生
させる動作は、フォトダイオード２０４のアノードが電荷蓄積制御トランジスタ２０５の
ソースまたはドレインの一方に接続した構成の場合においても可能である。
先に説明した動作は、信号電荷蓄積部２１０の電位５１０をハイレベルに初期化し、フォ
トダイオード２０４に光を照射することによって生じる逆方向電流で放電させ、増幅トラ
ンジスタ２０７を介して出力信号を決定するものである。
トダイオード２０４に光を照射することによって生じる逆方向電流で放電させ、増幅トラ
ンジスタ２０７を介して出力信号を決定するものである。
一方、フォトダイオード２０４が逆に接続された場合は、信号電荷蓄積部２１０の電位５
１０をローレベルに初期化し、フォトダイオード２０４に光を照射することによって生じ
る逆方向電流で充電させ、増幅トランジスタ２０７を介して出力信号を決定することがで
きる。
１０をローレベルに初期化し、フォトダイオード２０４に光を照射することによって生じ
る逆方向電流で充電させ、増幅トランジスタ２０７を介して出力信号を決定することがで
きる。
全画素の蓄積動作と読み出し動作の方式は、ローリングシャッタ方式とグローバルシャッ
タ方式の二つが知られている。本発明の一態様では、ローリングシャッタを用いることも
できるが、グローバルシャッタ方式を用いることが好ましい。
タ方式の二つが知られている。本発明の一態様では、ローリングシャッタを用いることも
できるが、グローバルシャッタ方式を用いることが好ましい。
グローバルシャッタ方式は、全画素で略同時に蓄積動作が行えるため、特に動きの速い被
写体に対して歪みの無い撮像を行うことができる。タッチパネルにおいても、被検出物は
動きのあるものであり、表示領域内での正確な位置情報を取得するには、グローバルシャ
ッタ方式を用いることが適している。
写体に対して歪みの無い撮像を行うことができる。タッチパネルにおいても、被検出物は
動きのあるものであり、表示領域内での正確な位置情報を取得するには、グローバルシャ
ッタ方式を用いることが適している。
ただし、本実施の形態で説明するフォトセンサを搭載した表示装置は、画素の信号を行毎
に順次読み出すＣＭＯＳセンサ型の方式であるため、グローバルシャッタ方式を用いると
蓄積動作が終了してから選択動作が開始されるまでの期間が画素によって異なってしまう
。電荷の保持時間が長くなると、電荷の流出による信号の劣化が起こり、正常な撮像が行
えなくなる場合がある。
に順次読み出すＣＭＯＳセンサ型の方式であるため、グローバルシャッタ方式を用いると
蓄積動作が終了してから選択動作が開始されるまでの期間が画素によって異なってしまう
。電荷の保持時間が長くなると、電荷の流出による信号の劣化が起こり、正常な撮像が行
えなくなる場合がある。
しかしながら、本発明の一態様では、電荷を蓄積する信号電荷蓄積部と接続されるトラン
ジスタに、酸化物半導体を用いたトランジスタを使用するため、電荷の流出を極力抑える
ことができる。先に説明した様に、酸化物半導体を用いたトランジスタは、極めて低いオ
フ電流を示すため、フォトダイオードに照射される光の量に関係なく不要な電荷の流出を
防止することができる。従って、グローバルシャッタ方式を用いることが容易となる。
ジスタに、酸化物半導体を用いたトランジスタを使用するため、電荷の流出を極力抑える
ことができる。先に説明した様に、酸化物半導体を用いたトランジスタは、極めて低いオ
フ電流を示すため、フォトダイオードに照射される光の量に関係なく不要な電荷の流出を
防止することができる。従って、グローバルシャッタ方式を用いることが容易となる。
さて、本発明の一態様における表示装置は、バックライトを用いた透過型液晶表示装置で
ある。そのため、被検出物で反射したバックライトの光がフォトセンサに検出され、被検
出物の影が認識されないことがある。
ある。そのため、被検出物で反射したバックライトの光がフォトセンサに検出され、被検
出物の影が認識されないことがある。
この問題を解決するために、本発明の一態様では、バックライトを消灯して、その消灯期
間にフォトセンサの蓄積動作を行う。この駆動方法により、被検出物で反射したバックラ
イトの光をフォトセンサが検出することはなく、タッチパネルの誤認識を防止することが
できる。
間にフォトセンサの蓄積動作を行う。この駆動方法により、被検出物で反射したバックラ
イトの光をフォトセンサが検出することはなく、タッチパネルの誤認識を防止することが
できる。
ここで、バックライトの消灯は、表示装置としての性能を低下させないように極短時間で
あることが好ましく、表示素子部が画像を保持する１フレーム期間内の一部の期間で行う
。この極短時間でフォトセンサの蓄積動作を行うには、上述したグローバルシャッタ方式
がより好ましい。なお、ローリングシャッタ方式を用いることもできるが、バックライト
の消灯期間が長くならない様に撮像を高速に行う必要がある。
あることが好ましく、表示素子部が画像を保持する１フレーム期間内の一部の期間で行う
。この極短時間でフォトセンサの蓄積動作を行うには、上述したグローバルシャッタ方式
がより好ましい。なお、ローリングシャッタ方式を用いることもできるが、バックライト
の消灯期間が長くならない様に撮像を高速に行う必要がある。
また、このバックライトの消灯は、表示装置の表示特性を改善する効果を付与することが
できる。
できる。
液晶表示装置は、動画表示において残像が生じる問題がある。液晶表示装置の動画特性を
改善する１つの手段として、全面黒表示を１フレーム置きまたは、１フレーム期間内の一
部の時間にて行う、所謂黒挿入と呼ばれる駆動技術が知られている。
改善する１つの手段として、全面黒表示を１フレーム置きまたは、１フレーム期間内の一
部の時間にて行う、所謂黒挿入と呼ばれる駆動技術が知られている。
液晶素子は、駆動方法がホールド型であり、１フレーム期間中は同じ画像を保持している
。そのため、次のフレームに切り替わる直前まで同じ画像を見続けることになり、人間の
目は、残像を感じてしまうのである。この残像を解消する方法の１つが、黒画像を挿入し
て残像をリセットする黒挿入技術である。
。そのため、次のフレームに切り替わる直前まで同じ画像を見続けることになり、人間の
目は、残像を感じてしまうのである。この残像を解消する方法の１つが、黒画像を挿入し
て残像をリセットする黒挿入技術である。
この黒挿入の具体的な方法の１つとして、バックライトを消灯する方法がある。従って、
本発明の一態様ではタッチパネルの誤認識を防止するだけでなく、動画の表示特性を向上
させることもできる。
本発明の一態様ではタッチパネルの誤認識を防止するだけでなく、動画の表示特性を向上
させることもできる。
一方で、黒画像を１フレーム期間分表示させる方法を用いて、その期間中にフォトセンサ
の蓄積動作を行っても良い。この場合、バックライトの消灯はしなくても良い。黒画像の
表示では、バックライトの光はほとんど液晶素子を透過しないため、そのフレーム期間に
おいては、被検出物によるバックライトの反射光は生じない。従って、黒画像の表示を行
っているフレーム期間中にフォトセンサの蓄積動作を行うことでタッチパネルの誤認識を
防止することができる。なお、黒画像は、主たる画像と交互に表示させることで、前述し
た様に黒挿入の効果も得られるため、動画の表示特性を向上させることもできる。
の蓄積動作を行っても良い。この場合、バックライトの消灯はしなくても良い。黒画像の
表示では、バックライトの光はほとんど液晶素子を透過しないため、そのフレーム期間に
おいては、被検出物によるバックライトの反射光は生じない。従って、黒画像の表示を行
っているフレーム期間中にフォトセンサの蓄積動作を行うことでタッチパネルの誤認識を
防止することができる。なお、黒画像は、主たる画像と交互に表示させることで、前述し
た様に黒挿入の効果も得られるため、動画の表示特性を向上させることもできる。
次に、バックライトの消灯動作を含めた図２のフォトセンサ部１０６を有する表示装置の
撮像動作を図４のタイミングチャートを用いて説明する。なお、本撮像動作は、グローバ
ルシャッタ方式であるが、ローリングシャッタ方式も可能である。
撮像動作を図４のタイミングチャートを用いて説明する。なお、本撮像動作は、グローバ
ルシャッタ方式であるが、ローリングシャッタ方式も可能である。
まず、時刻４７２１またはそれ以前にバックライトを消灯する。
そして、第１の電荷蓄積制御信号線の電位４７０１から第ｎの電荷蓄積制御信号線の電位
４７０５を全て同時にハイレベルにすると、１行目からｎ行目までの画素の蓄積動作が開
始する。
４７０５を全て同時にハイレベルにすると、１行目からｎ行目までの画素の蓄積動作が開
始する。
時刻４７２２に第１の電荷蓄積制御信号線の電位４７０１から第ｎの電荷蓄積制御信号線
の電位４７０５を全て同時にローレベルにすると、１行目からｎ行目までの画素の蓄積動
作が完了する。
の電位４７０５を全て同時にローレベルにすると、１行目からｎ行目までの画素の蓄積動
作が完了する。
そして、バックライトを点灯する。ここで、バックライトを消灯している期間４７２０は
、少なくとも時刻４７２１から時刻４７２２までの期間を含んでいれば良く、次の読み出
し動作の期間が含まれても良い。
、少なくとも時刻４７２１から時刻４７２２までの期間を含んでいれば良く、次の読み出
し動作の期間が含まれても良い。
時刻４７２３に第１の選択信号線の電位４７１１をハイレベルにすると、１行目の画素の
読み出し動作を開始する。
読み出し動作を開始する。
時刻４７２４に第１の選択信号線の電位４７１１をローレベル、第２の選択信号線の電位
４７１２をハイレベルにすると、１行目の画素の読み出し動作が完了し、２行目の画素の
読み出し動作が開始する。
４７１２をハイレベルにすると、１行目の画素の読み出し動作が完了し、２行目の画素の
読み出し動作が開始する。
時刻４７２５に第２の選択信号線の電位４７１２をローレベル、第３の選択信号線の電位
４７１３をハイレベルにすると、２行目の画素の読み出し動作が完了し、３行目の画素の
読み出し動作が開始する。
４７１３をハイレベルにすると、２行目の画素の読み出し動作が完了し、３行目の画素の
読み出し動作が開始する。
時刻４７２６に第３の選択信号線をローレベルにすると、３行目の画素の読み出し動作が
完了する。
完了する。
時刻４７２７に第ｎ−１の選択信号線の電位４７１４をハイレベルにすると、ｎ−１行目
の画素の読み出し動作が開始する。
の画素の読み出し動作が開始する。
時刻４７２８に第ｎ−１の選択信号線の電位４７１４をローレベル、第ｎの選択信号線の
電位４７１５をハイレベルにすると、ｎ−１行目の画素の読み出し動作が完了し、ｎ行目
の画素の読み出し動作が開始する。
電位４７１５をハイレベルにすると、ｎ−１行目の画素の読み出し動作が完了し、ｎ行目
の画素の読み出し動作が開始する。
時刻４７２９に第ｎの選択信号線の電位４７１５をローレベルにすると、ｎ行目の画素の
読み出し動作が完了する。以降、時刻４７２１の動作に戻り、同じ動作を繰り返すことで
撮像精度が優れた表示装置を提供することができる。
読み出し動作が完了する。以降、時刻４７２１の動作に戻り、同じ動作を繰り返すことで
撮像精度が優れた表示装置を提供することができる。
以上により、本発明の一態様では、グローバルシャッタ方式を用い、フォトセンサの蓄積
動作時にバックライトを消灯させることで被検出物の検出精度を向上させることができる
。また、このバックライトを消灯する方法を用いることでフォトセンサの蓄積動作は、連
続する全てのフレームを対象とすることもでき、タッチパネルとしての認識精度を高める
ことができる。
動作時にバックライトを消灯させることで被検出物の検出精度を向上させることができる
。また、このバックライトを消灯する方法を用いることでフォトセンサの蓄積動作は、連
続する全てのフレームを対象とすることもでき、タッチパネルとしての認識精度を高める
ことができる。
また、黒画像表示を行っているフレーム期間中にフォトセンサの蓄積動作を行うことでも
被検出物の検出精度を向上させることができる。この場合の動作も図４の説明と同様であ
るが、バックライトの消灯は不要となる。また、この方法は、蓄積時間の長いローリング
シャッタ方式を用いるには有効な手段でもある。
被検出物の検出精度を向上させることができる。この場合の動作も図４の説明と同様であ
るが、バックライトの消灯は不要となる。また、この方法は、蓄積時間の長いローリング
シャッタ方式を用いるには有効な手段でもある。
更に、バックライトの消灯または黒画像表示の挿入は、所謂黒挿入効果を表示装置に付与
することができ、動画表示性能を向上させることができる。
することができ、動画表示性能を向上させることができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
る。
（実施の形態２）
本実施の形態では、撮像装置の蓄積動作と読み出し動作の方式について説明する。なお、
本発明の一態様における表示装置は、フォトセンサ部を有しており、撮像装置の機能を有
する。
本実施の形態では、撮像装置の蓄積動作と読み出し動作の方式について説明する。なお、
本発明の一態様における表示装置は、フォトセンサ部を有しており、撮像装置の機能を有
する。
撮像装置の蓄積動作と読み出し動作の方式は、ローリングシャッタ方式とグローバルシャ
ッタ方式の二つが知られている。それぞれの違いについて、電荷蓄積制御信号線の電位と
選択信号線の電位を用いて簡単に説明する。
ッタ方式の二つが知られている。それぞれの違いについて、電荷蓄積制御信号線の電位と
選択信号線の電位を用いて簡単に説明する。
図５は、ローリングシャッタ方式を用いた場合のタイミングチャートである。まず、第１
の電荷蓄積制御信号線の電位３００１がハイレベルになり、蓄積期間３１１において１行
目の画素の信号電荷蓄積部に光の量の応じた電荷が蓄積される。続いて、第１の電荷蓄積
制御信号線の電位３００１がローレベルになり、電荷保持期間３１２の後、第１の選択信
号線の電位３５０１がハイレベルになる。期間３１３で蓄積電位に応じた電圧を読み出し
た後、第１の選択信号線の電位３５０１がローレベルになる。
の電荷蓄積制御信号線の電位３００１がハイレベルになり、蓄積期間３１１において１行
目の画素の信号電荷蓄積部に光の量の応じた電荷が蓄積される。続いて、第１の電荷蓄積
制御信号線の電位３００１がローレベルになり、電荷保持期間３１２の後、第１の選択信
号線の電位３５０１がハイレベルになる。期間３１３で蓄積電位に応じた電圧を読み出し
た後、第１の選択信号線の電位３５０１がローレベルになる。
期間３１３において、第２の電荷蓄積制御信号線の電位３００２がハイレベルになり、２
行目の画素の信号電荷蓄積部に光の量の応じた電荷が蓄積される。続いて、第２の電荷蓄
積制御信号線の電位３００２がローレベルになり、電荷保持期間３１４の後、第２の選択
信号線の電位３５０２がハイレベルになる。期間３１５で蓄積電位に応じた電圧を読み出
した後、第２の選択信号線の電位３５０２がローレベルになる。
行目の画素の信号電荷蓄積部に光の量の応じた電荷が蓄積される。続いて、第２の電荷蓄
積制御信号線の電位３００２がローレベルになり、電荷保持期間３１４の後、第２の選択
信号線の電位３５０２がハイレベルになる。期間３１５で蓄積電位に応じた電圧を読み出
した後、第２の選択信号線の電位３５０２がローレベルになる。
同様にして、例えば最終行が４８０行であるとすると、第３の電荷蓄積制御信号線の電位
３００３から第４８０の電荷蓄積制御信号線の電位３４８０までと、第３の選択信号線の
電位３５０３から第４８０の電荷蓄積制御信号線の電位３９８０までを順に制御して、全
ての画素について読み出し動作が行われる。この様にして１フレームの読み出しが完了す
る。
３００３から第４８０の電荷蓄積制御信号線の電位３４８０までと、第３の選択信号線の
電位３５０３から第４８０の電荷蓄積制御信号線の電位３９８０までを順に制御して、全
ての画素について読み出し動作が行われる。この様にして１フレームの読み出しが完了す
る。
ローリングシャッタ方式は、行毎に画素の信号電荷蓄積部への電荷蓄積が行われるため、
行毎に電荷蓄積のタイミングが異なる。つまり、ローリングシャッタ方式は、電荷の蓄積
動作が全ての画素では同時に行われず、行毎に蓄積動作の時間差が生じてしまう方式であ
る。ただし、蓄積動作から読み出し動作までの電荷保持期間は、全ての行で同じである。
行毎に電荷蓄積のタイミングが異なる。つまり、ローリングシャッタ方式は、電荷の蓄積
動作が全ての画素では同時に行われず、行毎に蓄積動作の時間差が生じてしまう方式であ
る。ただし、蓄積動作から読み出し動作までの電荷保持期間は、全ての行で同じである。
次に、図６のタイミングチャートを用いてグローバルシャッタ方式を説明する。上記の例
と同様に最終行が４８０行であるとすると、１行目の第１の電荷蓄積制御信号線の電位４
００１から４８０行目の第４８０の電荷蓄積制御信号線の電位４４８０まで全て同時にハ
イレベルになり、期間４０１で全ての画素において電荷の蓄積動作が同時に行われる。電
荷保持期間４０２の後、期間４０３において、第１の選択信号線の電位４５０１がハイレ
ベルになり、１行目の画素が選択され、蓄積電位に応じた電圧が出力される。
と同様に最終行が４８０行であるとすると、１行目の第１の電荷蓄積制御信号線の電位４
００１から４８０行目の第４８０の電荷蓄積制御信号線の電位４４８０まで全て同時にハ
イレベルになり、期間４０１で全ての画素において電荷の蓄積動作が同時に行われる。電
荷保持期間４０２の後、期間４０３において、第１の選択信号線の電位４５０１がハイレ
ベルになり、１行目の画素が選択され、蓄積電位に応じた電圧が出力される。
次に、選択信号線の電位４５０１がローレベルになり、電荷保持期間４０４の後、期間４
０５において、第２の選択信号線の電位４５０２がハイレベルになり、２行目の画素が選
択され、蓄積電位に応じた電圧が出力される。
０５において、第２の選択信号線の電位４５０２がハイレベルになり、２行目の画素が選
択され、蓄積電位に応じた電圧が出力される。
以降、行毎の読み出しが順次行われ、最終行では電荷保持期間４０６の後に第４８０の選
択信号線４９８０がハイレベルになり、４８０行目の画素が選択され、蓄積電位に応じた
電圧が出力される。この様に１フレームの読み出しが完了する。
択信号線４９８０がハイレベルになり、４８０行目の画素が選択され、蓄積電位に応じた
電圧が出力される。この様に１フレームの読み出しが完了する。
グローバルシャッタ方式は、全画素において信号電荷蓄積部への電荷蓄積のタイミングが
同じである。ただし、電荷の蓄積動作から読み出し動作までの時間は行毎に異なり、最終
行の読み出しまでの電荷保持期間４０６が最も長くなる。
同じである。ただし、電荷の蓄積動作から読み出し動作までの時間は行毎に異なり、最終
行の読み出しまでの電荷保持期間４０６が最も長くなる。
以上説明したように、グローバルシャッタ方式は全画素において電荷蓄積の動作に時間差
が無いため、動きのある被写体に対して歪みの無い撮像を可能とする利点がある。しかし
ながら、電荷保持期間が長くなるため、ローリングシャッタ方式に比べて、電荷蓄積制御
トランジスタやリセットトランジスタのオフ電流等によるリークの影響を受けやすい問題
を有する。
が無いため、動きのある被写体に対して歪みの無い撮像を可能とする利点がある。しかし
ながら、電荷保持期間が長くなるため、ローリングシャッタ方式に比べて、電荷蓄積制御
トランジスタやリセットトランジスタのオフ電流等によるリークの影響を受けやすい問題
を有する。
次に、ローリングシャッタ方式とグローバルシャッタ方式の撮像例について図７（Ａ）乃
至（Ｃ）を用いて説明する。ここでは被写体の動きが速い場合の一例として、図７（Ａ）
に示すような走行中の自動車を撮像する場合を考える。
至（Ｃ）を用いて説明する。ここでは被写体の動きが速い場合の一例として、図７（Ａ）
に示すような走行中の自動車を撮像する場合を考える。
ローリングシャッタ方式を使用する場合、画素の電荷蓄積のタイミングが行毎に異なるた
め、画像の上下で撮像の同時性が崩れてしまい、図７（Ｂ）に示すように歪んだ物体とし
て画像が生成される。ローリングシャッタ方式は、特に高速に移動するものは歪みが大き
くなるため、現実の状態を撮像することが困難である。
め、画像の上下で撮像の同時性が崩れてしまい、図７（Ｂ）に示すように歪んだ物体とし
て画像が生成される。ローリングシャッタ方式は、特に高速に移動するものは歪みが大き
くなるため、現実の状態を撮像することが困難である。
一方、グローバルシャッタ方式を使用する場合は、画素の電荷蓄積のタイミングが全ての
画素において同じになる。従って、瞬間的に画像全体を撮像することができるため、図７
（Ｃ）に示すように歪まない撮像が可能である。グローバルシャッタ方式は、高速に移動
する被写体の撮像に優れた方式である。
画素において同じになる。従って、瞬間的に画像全体を撮像することができるため、図７
（Ｃ）に示すように歪まない撮像が可能である。グローバルシャッタ方式は、高速に移動
する被写体の撮像に優れた方式である。
以上により、高速移動する被写体の撮像にはローリングシャッタ方式は適さず、グローバ
ルシャッタ方式が適した方式であることがわかる。ただし、ＣＭＯＳセンサ型のイメージ
センサをグローバルシャッタ方式に変更するだけでは、従来のシリコン半導体を用いたト
ランジスタではオフ電流が大きいため正常な撮像は実現できなかった。
ルシャッタ方式が適した方式であることがわかる。ただし、ＣＭＯＳセンサ型のイメージ
センサをグローバルシャッタ方式に変更するだけでは、従来のシリコン半導体を用いたト
ランジスタではオフ電流が大きいため正常な撮像は実現できなかった。
これを解決するためには、信号電荷蓄積部と接続されるトランジスタにオフ電流が小さい
トランジスタを用いることが好ましい。オフ電流が極めて小さいトランジスタには、例え
ば、酸化物半導体を用いたトランジスタなどがある。
トランジスタを用いることが好ましい。オフ電流が極めて小さいトランジスタには、例え
ば、酸化物半導体を用いたトランジスタなどがある。
次に、撮像に関する科学計算結果を説明する。科学計算に用いた被写体は、図８（Ａ）に
示す回転体となる３枚羽の画像である。この３枚羽は、羽の接続点を中心軸とし、回転す
ることができる。この科学計算では、回転する３枚羽を撮像したときの１フレーム分の画
像を取得することを目的とする。
示す回転体となる３枚羽の画像である。この３枚羽は、羽の接続点を中心軸とし、回転す
ることができる。この科学計算では、回転する３枚羽を撮像したときの１フレーム分の画
像を取得することを目的とする。
科学計算に用いたソフトは、Ｃ言語で作成した画像処理ソフトで、イメージセンサの各画
素における電荷の蓄積動作及び読み出し動作のタイミングと、信号電荷蓄積部からのリー
ク量を行毎に計算し、画像化するものである。
素における電荷の蓄積動作及び読み出し動作のタイミングと、信号電荷蓄積部からのリー
ク量を行毎に計算し、画像化するものである。
図８（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に科学計算結果を示す。なお、科学計算の条件は、
次の４条件で行った。
次の４条件で行った。
第１の条件は、図２８の画素回路を持つＶＧＡサイズのイメージセンサ（フォトセンサ）
をローリングシャッタ方式で駆動させるものである。図２８の画素回路構成は、電荷蓄積
制御トランジスタ８０３、リセットトランジスタ８０４、増幅トランジスタ８０２、及び
選択トランジスタ８０５は、シリコン半導体を用いたトランジスタで構成される。
をローリングシャッタ方式で駆動させるものである。図２８の画素回路構成は、電荷蓄積
制御トランジスタ８０３、リセットトランジスタ８０４、増幅トランジスタ８０２、及び
選択トランジスタ８０５は、シリコン半導体を用いたトランジスタで構成される。
第２の条件は、図２８の画素回路を持つＶＧＡサイズのイメージセンサをグローバルシャ
ッタ方式で駆動させるものである。回路の構成は、第１の条件と同じであり、シャッタの
方式のみ異なる。
ッタ方式で駆動させるものである。回路の構成は、第１の条件と同じであり、シャッタの
方式のみ異なる。
第３の条件は、図２９の画素回路を持つＶＧＡサイズのイメージセンサをローリングシャ
ッタ方式で駆動させるものである。図２９の画素回路構成も図２に示すフォトセンサ部１
０６の画素回路と基本的に同じであるが、電荷蓄積制御トランジスタ９０３、及びリセッ
トトランジスタ９０４は酸化物半導体を用いたトランジスタで構成され、増幅トランジス
タ９０２及び選択トランジスタ９０５はシリコン半導体を用いたトランジスタで構成され
る。
ッタ方式で駆動させるものである。図２９の画素回路構成も図２に示すフォトセンサ部１
０６の画素回路と基本的に同じであるが、電荷蓄積制御トランジスタ９０３、及びリセッ
トトランジスタ９０４は酸化物半導体を用いたトランジスタで構成され、増幅トランジス
タ９０２及び選択トランジスタ９０５はシリコン半導体を用いたトランジスタで構成され
る。
第４の条件は、図２９の画素回路を持つＶＧＡサイズのイメージセンサをグローバルシャ
ッタ方式で駆動させるものである。回路の構成は、第３の条件と同じであり、シャッタの
方式のみ異なる。
ッタ方式で駆動させるものである。回路の構成は、第３の条件と同じであり、シャッタの
方式のみ異なる。
なお、図２８および図２９の画素回路でシリコン半導体を用いたトランジスタのサイズは
、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍ、ゲート絶縁膜厚ｄ＝２０ｎｍとした。
また、酸化物半導体を用いたトランジスタのサイズは、チャネル長Ｌ＝３［μｍ］、チャ
ネル幅Ｗ＝５μｍ、ゲート絶縁膜厚ｄ＝２００ｎｍとした。
、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５μｍ、ゲート絶縁膜厚ｄ＝２０ｎｍとした。
また、酸化物半導体を用いたトランジスタのサイズは、チャネル長Ｌ＝３［μｍ］、チャ
ネル幅Ｗ＝５μｍ、ゲート絶縁膜厚ｄ＝２００ｎｍとした。
また、撮像周波数は６０Ｈｚとし、ここで用いたシリコン半導体を用いたトランジスタの
電気特性は、Ｉｃｕｔ＝１０ｐＡ、酸化物半導体を用いたトランジスタの電気特性は、Ｉ
ｃｕｔ＝０．１ａＡとした。本実施の形態におけるＩｃｕｔとは、ゲート電圧を０Ｖ、ド
レイン電圧を５Ｖとしたときにソース−ドレイン間に流れる電流値のことである。
電気特性は、Ｉｃｕｔ＝１０ｐＡ、酸化物半導体を用いたトランジスタの電気特性は、Ｉ
ｃｕｔ＝０．１ａＡとした。本実施の形態におけるＩｃｕｔとは、ゲート電圧を０Ｖ、ド
レイン電圧を５Ｖとしたときにソース−ドレイン間に流れる電流値のことである。
図８（Ａ）に示す３枚羽の回転運動の条件は、時計回りの６４０ｒｐｍとした。なお、回
転数６４０ｒｐｍでは、ローリングシャッタ方式での蓄積動作時に３枚羽が１フレーム（
１／６０ｓ）の間に約６０°回転することになる。
転数６４０ｒｐｍでは、ローリングシャッタ方式での蓄積動作時に３枚羽が１フレーム（
１／６０ｓ）の間に約６０°回転することになる。
第１の条件（シリコン半導体トランジスタのみ、ローリングシャッタ方式）の場合、行毎
に画素の信号電荷蓄積部に電荷を蓄積するタイミングが違うため、図８（Ｂ）に示すよう
に、画像に歪みが現れている。
に画素の信号電荷蓄積部に電荷を蓄積するタイミングが違うため、図８（Ｂ）に示すよう
に、画像に歪みが現れている。
第２の条件（シリコン半導体トランジスタのみ、グローバルシャッタ方式）の場合、図８
（Ｃ）に示すように、電荷蓄積制御トランジスタ８０３及びリセットトランジスタ８０４
のオフ電流による電荷リークの影響で階調の変化が見られる。下側の最終行に近いほど電
荷保持時間が長くなるため、その変化は顕著になる。
（Ｃ）に示すように、電荷蓄積制御トランジスタ８０３及びリセットトランジスタ８０４
のオフ電流による電荷リークの影響で階調の変化が見られる。下側の最終行に近いほど電
荷保持時間が長くなるため、その変化は顕著になる。
第３の条件（電荷蓄積制御トランジスタ及びリセットトランジスタに酸化物半導体トラン
ジスタ、ローリングシャッタ方式）の場合、図８（Ｄ）に示すように、第１の条件の場合
と同じく画像が歪んでいる。
ジスタ、ローリングシャッタ方式）の場合、図８（Ｄ）に示すように、第１の条件の場合
と同じく画像が歪んでいる。
第４の条件（電荷蓄積制御トランジスタ及びリセットトランジスタに酸化物半導体トラン
ジスタ、グローバルシャッタ方式）の場合、図８（Ｅ）に示すように、トランジスタのオ
フ電流による電荷リークがなく、図８の像と同様に階調が正しく表示される。
ジスタ、グローバルシャッタ方式）の場合、図８（Ｅ）に示すように、トランジスタのオ
フ電流による電荷リークがなく、図８の像と同様に階調が正しく表示される。
図８（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）に示す結果から、ローリングシャッタ方式では図９
、図１０のいずれの画素回路においても撮画像の歪みが起きてしまい、画像の歪みとオフ
電流に強い相関はないことがわかる。つまり、画像の歪みを改善するためには、画素の信
号電荷蓄積部に電荷を蓄積するタイミングが同じであるグローバルシャッタ方式に変更す
ることが有効であることが示されている。
、図１０のいずれの画素回路においても撮画像の歪みが起きてしまい、画像の歪みとオフ
電流に強い相関はないことがわかる。つまり、画像の歪みを改善するためには、画素の信
号電荷蓄積部に電荷を蓄積するタイミングが同じであるグローバルシャッタ方式に変更す
ることが有効であることが示されている。
しかしながら、グローバルシャッタ方式では、従来のシリコン半導体を用いたトランジス
タで回路を構成すると、電荷蓄積制御トランジスタ及びリセットトランジスタのオフ電流
による電荷の流出で階調が変化する問題点を持つことがわかる。
タで回路を構成すると、電荷蓄積制御トランジスタ及びリセットトランジスタのオフ電流
による電荷の流出で階調が変化する問題点を持つことがわかる。
一方、電荷蓄積制御トランジスタ及びリセットトランジスタに酸化物半導体を用いたトラ
ンジスタを使用すると、その非常に微小なオフ電流特性により電荷の流出が抑えられ、階
調が正しく表示されていることがわかる。従って、酸化物半導体を用いたトランジスタを
含んだ画素回路を有する撮像装置では、容易にグローバルシャッタ方式を採用することが
できることがわかる。
ンジスタを使用すると、その非常に微小なオフ電流特性により電荷の流出が抑えられ、階
調が正しく表示されていることがわかる。従って、酸化物半導体を用いたトランジスタを
含んだ画素回路を有する撮像装置では、容易にグローバルシャッタ方式を採用することが
できることがわかる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
る。
（実施の形態３）
本実施の形態では、本発明の一態様における表示装置のフォトセンサ部の回路の構成につ
いて説明する。
本実施の形態では、本発明の一態様における表示装置のフォトセンサ部の回路の構成につ
いて説明する。
本発明の一態様の表示装置においては、フォトセンサ部の回路に様々な構成を用いること
ができる。本実施の形態では、実施の形態１の図２に示すフォトセンサ部１０６の回路構
成以外について説明する。
ができる。本実施の形態では、実施の形態１の図２に示すフォトセンサ部１０６の回路構
成以外について説明する。
なお、本実施の形態において説明する各トランジスタ及び各配線の名称は、便宜的に名付
けたものであり、それぞれを説明する機能を有していれば名称は問わない。
けたものであり、それぞれを説明する機能を有していれば名称は問わない。
図９は、図２に示すフォトセンサ部１０６と同様の４トランジスタ型の画素回路構成であ
る。画素回路は、フォトダイオード１６０１、増幅トランジスタ１６０２、電荷蓄積制御
トランジスタ１６０３、リセットトランジスタ１６０４、選択トランジスタ１６０５で構
成される。図９の回路構成は、選択トランジスタ１６０５を設ける位置が図２に示すフォ
トセンサ部１０６と異なっている。
る。画素回路は、フォトダイオード１６０１、増幅トランジスタ１６０２、電荷蓄積制御
トランジスタ１６０３、リセットトランジスタ１６０４、選択トランジスタ１６０５で構
成される。図９の回路構成は、選択トランジスタ１６０５を設ける位置が図２に示すフォ
トセンサ部１０６と異なっている。
電荷蓄積制御トランジスタ１６０３のゲートは、電荷蓄積制御信号線１６１３に接続され
、ソースまたはドレインの一方は、フォトダイオード１６０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部１６１２に接続される。フォトダイオード
１６０１のアノードは、基準信号線１６３１に接続される。
、ソースまたはドレインの一方は、フォトダイオード１６０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部１６１２に接続される。フォトダイオード
１６０１のアノードは、基準信号線１６３１に接続される。
増幅トランジスタ１６０２のゲートは、信号電荷蓄積部１６１２に接続され、ソースまた
はドレインの一方は、選択トランジスタ１６０５のソースまたはドレインの一方に接続さ
れ、ソースまたはドレインの他方は、出力信号線１６２０に接続される。
はドレインの一方は、選択トランジスタ１６０５のソースまたはドレインの一方に接続さ
れ、ソースまたはドレインの他方は、出力信号線１６２０に接続される。
リセットトランジスタ１６０４のゲートは、リセット信号線１６１４に接続され、ソース
またはドレインの一方は、電源供給線１６３０に接続され、ソースまたはドレインの他方
は、信号電荷蓄積部１６１２に接続される。
またはドレインの一方は、電源供給線１６３０に接続され、ソースまたはドレインの他方
は、信号電荷蓄積部１６１２に接続される。
選択トランジスタ１６０５のゲートは選択信号線１６１５に接続され、ソースまたはドレ
インの他方は、電源供給線１６３０に接続される。ここで、電荷保持容量を信号電荷蓄積
部１６１２と基準信号線１６３１の間に接続してもよい。
インの他方は、電源供給線１６３０に接続される。ここで、電荷保持容量を信号電荷蓄積
部１６１２と基準信号線１６３１の間に接続してもよい。
次に、図９の画素回路の構成素子の機能について説明する。フォトダイオード１６０１は
、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ１６０２は、
信号電荷蓄積部１６１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラン
ジスタ１６０３は、フォトダイオード１６０１による信号電荷蓄積部１６１２への電荷蓄
積を制御する。リセットトランジスタ１６０４は、信号電荷蓄積部１６１２の電位の初期
化を制御する。選択トランジスタ１６０５は、読み出し時に画素の選択を制御する。信号
電荷蓄積部１６１２は、電荷保持ノードであり、フォトダイオード１６０１が受ける光の
量に応じて変化する電荷を保持する。
、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ１６０２は、
信号電荷蓄積部１６１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラン
ジスタ１６０３は、フォトダイオード１６０１による信号電荷蓄積部１６１２への電荷蓄
積を制御する。リセットトランジスタ１６０４は、信号電荷蓄積部１６１２の電位の初期
化を制御する。選択トランジスタ１６０５は、読み出し時に画素の選択を制御する。信号
電荷蓄積部１６１２は、電荷保持ノードであり、フォトダイオード１６０１が受ける光の
量に応じて変化する電荷を保持する。
電荷蓄積制御信号線１６１３は、電荷蓄積制御トランジスタ１６０３を制御する信号線で
ある。リセット信号線１６１４は、リセットトランジスタ１６０４を制御する信号線であ
る。選択信号線１６１５は、選択トランジスタ１６０５を制御する信号線である。出力信
号線１６２０は、増幅トランジスタ１６０２が生成した信号の出力先となる信号線である
。電源供給線１６３０は、電源電圧を供給する信号線であり、基準信号線１６３１は、基
準電位を設定する信号線である。
ある。リセット信号線１６１４は、リセットトランジスタ１６０４を制御する信号線であ
る。選択信号線１６１５は、選択トランジスタ１６０５を制御する信号線である。出力信
号線１６２０は、増幅トランジスタ１６０２が生成した信号の出力先となる信号線である
。電源供給線１６３０は、電源電圧を供給する信号線であり、基準信号線１６３１は、基
準電位を設定する信号線である。
この図９の画素回路の動作は、実施の形態１で説明した図２に示すフォトセンサ部１０６
の画素回路の動作と同様である。
の画素回路の動作と同様である。
次に、図１０に示す３トランジスタ型の画素回路構成を説明する。画素回路は、フォトダ
イオード１７０１、増幅トランジスタ１７０２、電荷蓄積制御トランジスタ１７０３、リ
セットトランジスタ１７０４で構成される。
イオード１７０１、増幅トランジスタ１７０２、電荷蓄積制御トランジスタ１７０３、リ
セットトランジスタ１７０４で構成される。
電荷蓄積制御トランジスタ１７０３のゲートは、電荷蓄積制御信号線１７１３に接続され
、ソースまたはドレインの一方は、フォトダイオード１７０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部１７１２に接続される。フォトダイオード
１７０１のアノードは基準信号線１７３１に接続される。
、ソースまたはドレインの一方は、フォトダイオード１７０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部１７１２に接続される。フォトダイオード
１７０１のアノードは基準信号線１７３１に接続される。
増幅トランジスタ１７０２のゲートは、信号電荷蓄積部１７１２に接続され、ソースまた
はドレインの一方は、電源供給線１７３０に接続され、ソースまたはドレインの他方は、
出力信号線１７２０に接続される。
はドレインの一方は、電源供給線１７３０に接続され、ソースまたはドレインの他方は、
出力信号線１７２０に接続される。
リセットトランジスタ１７０４のゲートはリセット信号線１７１４に接続され、ソースま
たはドレインの一方は、電源供給線１７３０に接続され、ソースまたはドレインの他方は
、信号電荷蓄積部１７１２に接続される。ここで、電荷保持容量を信号電荷蓄積部１７１
２と基準信号線１７３１の間に接続してもよい。
たはドレインの一方は、電源供給線１７３０に接続され、ソースまたはドレインの他方は
、信号電荷蓄積部１７１２に接続される。ここで、電荷保持容量を信号電荷蓄積部１７１
２と基準信号線１７３１の間に接続してもよい。
次に、図１０の画素回路の構成素子の機能について説明する。フォトダイオード１７０１
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ１７０２は
、信号電荷蓄積部１７１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ１７０３は、フォトダイオード１７０１による信号電荷蓄積部１７１２への電荷
蓄積を制御する。リセットトランジスタ１７０４は、信号電荷蓄積部１７１２の電位の初
期化を制御する。信号電荷蓄積部１７１２は、電荷保持ノードであり、フォトダイオード
１７０１が受ける光の量に応じて変化する電荷を保持する。
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ１７０２は
、信号電荷蓄積部１７１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ１７０３は、フォトダイオード１７０１による信号電荷蓄積部１７１２への電荷
蓄積を制御する。リセットトランジスタ１７０４は、信号電荷蓄積部１７１２の電位の初
期化を制御する。信号電荷蓄積部１７１２は、電荷保持ノードであり、フォトダイオード
１７０１が受ける光の量に応じて変化する電荷を保持する。
電荷蓄積制御信号線１７１３は、電荷蓄積制御トランジスタ１７０３を制御する信号線で
ある。リセット信号線１７１４は、リセットトランジスタ１７０４を制御する信号線であ
る。出力信号線１７２０は、増幅トランジスタ１７０２が生成した信号の出力先となる信
号線である。電源供給線１７３０は、電源電圧を供給する信号線であり、基準信号線１７
３１は、基準電位を設定する信号線である。
ある。リセット信号線１７１４は、リセットトランジスタ１７０４を制御する信号線であ
る。出力信号線１７２０は、増幅トランジスタ１７０２が生成した信号の出力先となる信
号線である。電源供給線１７３０は、電源電圧を供給する信号線であり、基準信号線１７
３１は、基準電位を設定する信号線である。
図１１に図１０とは異なる３トランジスタ型の画素回路構成を示す。画素回路は、フォト
ダイオード３８０１、増幅トランジスタ３８０２、電荷蓄積制御トランジスタ３８０３、
リセットトランジスタ３８０４で構成される。
ダイオード３８０１、増幅トランジスタ３８０２、電荷蓄積制御トランジスタ３８０３、
リセットトランジスタ３８０４で構成される。
電荷蓄積制御トランジスタ３８０３のゲートは、電荷蓄積制御信号線３８１３に接続され
、ソースまたはドレインの一方は、フォトダイオード３８０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部３８１２に接続される。フォトダイオード
３８０１のアノードは、基準信号線３８３１に接続される。
、ソースまたはドレインの一方は、フォトダイオード３８０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部３８１２に接続される。フォトダイオード
３８０１のアノードは、基準信号線３８３１に接続される。
増幅トランジスタ３８０２のゲートは、信号電荷蓄積部３８１２に接続され、ソースまた
はドレインの一方は、電源供給線３８３０に接続され、ソースまたはドレインの他方は、
出力信号線３８２０に接続される。
はドレインの一方は、電源供給線３８３０に接続され、ソースまたはドレインの他方は、
出力信号線３８２０に接続される。
リセットトランジスタ３８０４のゲートは、リセット信号線３８１４に接続され、ソース
またはドレインの一方は、リセット電源供給線３８３２に接続され、ソースまたはドレイ
ンの他方は、信号電荷蓄積部３８１２に接続される。ここで、電荷保持容量を信号電荷蓄
積部３８１２と基準信号線３８３１の間に接続してもよい。
またはドレインの一方は、リセット電源供給線３８３２に接続され、ソースまたはドレイ
ンの他方は、信号電荷蓄積部３８１２に接続される。ここで、電荷保持容量を信号電荷蓄
積部３８１２と基準信号線３８３１の間に接続してもよい。
次に、図１１の画素回路の構成素子の機能について説明する。フォトダイオード３８０１
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ３８０２は
、信号電荷蓄積部３８１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ３８０３は、フォトダイオード３８０１による信号電荷蓄積部３８１２への電荷
蓄積を制御する。リセットトランジスタ３８０４は、信号電荷蓄積部３８１２の電位の初
期化を制御する。信号電荷蓄積部３８１２は、電荷保持ノードであり、フォトダイオード
３８０１が受ける光の量に応じて変化する電荷を保持する。
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ３８０２は
、信号電荷蓄積部３８１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ３８０３は、フォトダイオード３８０１による信号電荷蓄積部３８１２への電荷
蓄積を制御する。リセットトランジスタ３８０４は、信号電荷蓄積部３８１２の電位の初
期化を制御する。信号電荷蓄積部３８１２は、電荷保持ノードであり、フォトダイオード
３８０１が受ける光の量に応じて変化する電荷を保持する。
電荷蓄積制御信号線３８１３は、電荷蓄積制御トランジスタ３８０３を制御する信号線で
ある。リセット信号線３８１４は、リセットトランジスタ３８０４を制御する信号線であ
る。出力信号線３８２０は、増幅トランジスタ３８０２が生成した信号の出力先となる信
号線である。リセット電源供給線３８３２は、電源供給線３８３０とは異なった電源供給
線であり、信号電荷蓄積部３８１２を電源供給線３８３０の電位とは異なる電位に初期化
することができる。電源供給線３８３０は、電源電圧を供給する信号線であり、基準信号
線３８３１は、基準電位を設定する信号線である。
ある。リセット信号線３８１４は、リセットトランジスタ３８０４を制御する信号線であ
る。出力信号線３８２０は、増幅トランジスタ３８０２が生成した信号の出力先となる信
号線である。リセット電源供給線３８３２は、電源供給線３８３０とは異なった電源供給
線であり、信号電荷蓄積部３８１２を電源供給線３８３０の電位とは異なる電位に初期化
することができる。電源供給線３８３０は、電源電圧を供給する信号線であり、基準信号
線３８３１は、基準電位を設定する信号線である。
次に、図１０と図１１の画素回路の動作について図１２（Ａ）、（Ｂ）に示すタイミング
チャートを用いて説明する。なお、図１０と図１１は回路動作が基本的に同じであるため
、ここでは図１０の構成について説明する。
チャートを用いて説明する。なお、図１０と図１１は回路動作が基本的に同じであるため
、ここでは図１０の構成について説明する。
図１２（Ａ）、（Ｂ）では簡易に説明するため、電荷蓄積制御信号線１７１３の電位３９
１３、リセット信号線１７１４の電位３９１４は、二値変化する信号として与える。ただ
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。
１３、リセット信号線１７１４の電位３９１４は、二値変化する信号として与える。ただ
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。
まず、図１２（Ａ）の動作モードについて説明する。
時刻３９３０に電荷蓄積制御信号線１７１３の電位３９１３をハイレベルにする。次に時
刻３９３１にリセット信号線１７１４の電位３９１４をハイレベルにすると、信号電荷蓄
積部１７１２の電位３９１２はリセットトランジスタ１７０４のソースまたはドレインの
一方に接続された電源供給線１７３０の電位が供給される。以上をリセット動作と呼ぶ。
刻３９３１にリセット信号線１７１４の電位３９１４をハイレベルにすると、信号電荷蓄
積部１７１２の電位３９１２はリセットトランジスタ１７０４のソースまたはドレインの
一方に接続された電源供給線１７３０の電位が供給される。以上をリセット動作と呼ぶ。
時刻３９３２にリセット信号線の電位３９１４をローレベルにすると、信号電荷蓄積部の
電位３９１２は電源供給線１７３０と同じ電位を保持し、フォトダイオード１７０１に逆
バイアスがかかる状態になる。この段階が蓄積動作の開始となる。
電位３９１２は電源供給線１７３０と同じ電位を保持し、フォトダイオード１７０１に逆
バイアスがかかる状態になる。この段階が蓄積動作の開始となる。
そして、フォトダイオード１７０１に光の量に応じた逆方向電流が流れるため、光の量に
応じて信号電荷蓄積部１７１２に蓄積される電荷量が変化する。同時に、信号電荷蓄積部
１７１２の電位３９１２に応じて電源供給線１７３０から出力信号線１７２０へと電荷が
供給される。この段階が読み出し動作の開始となる。
応じて信号電荷蓄積部１７１２に蓄積される電荷量が変化する。同時に、信号電荷蓄積部
１７１２の電位３９１２に応じて電源供給線１７３０から出力信号線１７２０へと電荷が
供給される。この段階が読み出し動作の開始となる。
時刻３９３３に電荷蓄積制御信号線１７１３の電位３９１３をローレベルにすると、信号
電荷蓄積部１７１２からフォトダイオード１７０１への電荷の移動が止まり、信号電荷蓄
積部１７１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
電荷蓄積部１７１２からフォトダイオード１７０１への電荷の移動が止まり、信号電荷蓄
積部１７１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
そして、電源供給線１７３０から出力信号線１７２０への電荷供給が停止され、出力信号
線の電位３９２０が決定する。ここで、読み出し動作が終了する。
線の電位３９２０が決定する。ここで、読み出し動作が終了する。
次に、図１２（Ｂ）の動作モードについて説明する。
時刻３９３０に電荷蓄積制御信号線１７１３の電位３９１３をハイレベルにする。次に時
刻３９３１にリセット信号線１７１４の電位３９１４をハイレベルにすると、信号電荷蓄
積部１７１２の電位３９１２及びフォトダイオード１７０１のカソードの電位は、リセッ
トトランジスタ１７０４のソースまたはドレインの一方に接続された電源供給線１７３０
の電位に初期化される。以上をリセット動作と呼ぶ。
刻３９３１にリセット信号線１７１４の電位３９１４をハイレベルにすると、信号電荷蓄
積部１７１２の電位３９１２及びフォトダイオード１７０１のカソードの電位は、リセッ
トトランジスタ１７０４のソースまたはドレインの一方に接続された電源供給線１７３０
の電位に初期化される。以上をリセット動作と呼ぶ。
時刻３９３４において電荷蓄積制御信号線１７１３の電位３９１３をローレベルとし、続
いて時刻３９３５にリセット信号線１７１４の電位３９１４をローレベルとしてリセット
動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆
方向電流が流れ、フォトダイオード１７０１のカソードの電位が変化する。
いて時刻３９３５にリセット信号線１７１４の電位３９１４をローレベルとしてリセット
動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆
方向電流が流れ、フォトダイオード１７０１のカソードの電位が変化する。
時刻３９３２に再び電荷蓄積制御信号線１７１３の電位３９１３をハイレベルとすると、
信号電荷蓄積部１７１２の電位３９１２とフォトダイオード１７０１のカソードとの電位
差により電流が流れ、信号電荷蓄積部１７１２の電位３９１２が変化する。
信号電荷蓄積部１７１２の電位３９１２とフォトダイオード１７０１のカソードとの電位
差により電流が流れ、信号電荷蓄積部１７１２の電位３９１２が変化する。
以降は、図１２（Ａ）の動作モードと同じである。
次に、図１３に示す上記とは異なる３トランジスタ型の画素回路構成を説明する。画素回
路は、フォトダイオード２００１、増幅トランジスタ２００２、電荷蓄積制御トランジス
タ２００３、リセットトランジスタ２００４で構成される。フォトダイオード２００１の
アノードは、基準信号線２０３１に接続される。
路は、フォトダイオード２００１、増幅トランジスタ２００２、電荷蓄積制御トランジス
タ２００３、リセットトランジスタ２００４で構成される。フォトダイオード２００１の
アノードは、基準信号線２０３１に接続される。
電荷蓄積制御トランジスタ２００３のゲートは、電荷蓄積制御信号線２０１３に接続され
、ソースまたはドレインの一方は、フォトダイオード２００１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部２０１２に接続される。
、ソースまたはドレインの一方は、フォトダイオード２００１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部２０１２に接続される。
増幅トランジスタ２００２のゲートは、信号電荷蓄積部２０１２に接続され、ソースまた
はドレインの一方は、電源供給線２０３０に接続され、ソースまたはドレインの他方は、
出力信号線２０２０に接続される。
はドレインの一方は、電源供給線２０３０に接続され、ソースまたはドレインの他方は、
出力信号線２０２０に接続される。
リセットトランジスタ２００４のゲートは、リセット信号線２０１４に接続され、ソース
またはドレインの一方は、信号電荷蓄積部２０１２に接続され、ソースまたはドレインの
他方は、出力信号線２０２０に接続される。ここで、電荷保持容量を信号電荷蓄積部２０
１２と基準信号線２０３１の間に接続してもよい。
またはドレインの一方は、信号電荷蓄積部２０１２に接続され、ソースまたはドレインの
他方は、出力信号線２０２０に接続される。ここで、電荷保持容量を信号電荷蓄積部２０
１２と基準信号線２０３１の間に接続してもよい。
次に、図１３の画素回路の構成素子の機能について説明する。フォトダイオード２００１
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２００２は
、信号電荷蓄積部２０１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ２００３は、フォトダイオード２００１による信号電荷蓄積部２０１２への電荷
蓄積を制御する。リセットトランジスタ２００４は、信号電荷蓄積部２０１２の電位の初
期化を制御する。信号電荷蓄積部２０１２は、電荷保持ノードであり、フォトダイオード
２００１が受ける光の量に応じて変化する電荷を保持する。
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２００２は
、信号電荷蓄積部２０１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ２００３は、フォトダイオード２００１による信号電荷蓄積部２０１２への電荷
蓄積を制御する。リセットトランジスタ２００４は、信号電荷蓄積部２０１２の電位の初
期化を制御する。信号電荷蓄積部２０１２は、電荷保持ノードであり、フォトダイオード
２００１が受ける光の量に応じて変化する電荷を保持する。
電荷蓄積制御信号線２０１３は、電荷蓄積制御トランジスタ２００３を制御する信号線で
ある。リセット信号線２０１４は、リセットトランジスタ２００４を制御する信号線であ
る。出力信号線２０２０は、増幅トランジスタ２００２が生成した信号の出力先となる信
号線である。電源供給線２０３０は、電源電圧を供給する信号線であり、基準信号線２０
３１は、基準電位を設定する信号線である。
ある。リセット信号線２０１４は、リセットトランジスタ２００４を制御する信号線であ
る。出力信号線２０２０は、増幅トランジスタ２００２が生成した信号の出力先となる信
号線である。電源供給線２０３０は、電源電圧を供給する信号線であり、基準信号線２０
３１は、基準電位を設定する信号線である。
次に、図１３の画素回路の動作について図１４（Ａ）、（Ｂ）に示すタイミングチャート
を用いて説明する。
を用いて説明する。
図１４（Ａ）、（Ｂ）では簡易に説明するため、電荷蓄積制御信号線２０１３の電位２１
１３、リセット信号線２０１４の電位２１１４は、二値変化する信号として与える。ただ
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。
１３、リセット信号線２０１４の電位２１１４は、二値変化する信号として与える。ただ
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。
まず、図１４（Ａ）の動作モードについて説明する。
時刻２１３０に電荷蓄積制御信号線２０１３の電位２１１３をハイレベルにする。次に時
刻２１３１にリセット信号線２０１４の電位２１１４をハイレベルにすると、リセットト
ランジスタ２００４のソースまたはドレインの他方に接続された出力信号線２０２０の電
位２１２０が信号電荷蓄積部２０１２へリセット電位として供給される。以上をリセット
動作と呼ぶ。
刻２１３１にリセット信号線２０１４の電位２１１４をハイレベルにすると、リセットト
ランジスタ２００４のソースまたはドレインの他方に接続された出力信号線２０２０の電
位２１２０が信号電荷蓄積部２０１２へリセット電位として供給される。以上をリセット
動作と呼ぶ。
時刻２１３２にリセット信号線の電位２１１４をローレベルにすると、信号電荷蓄積部２
０１２の電位２１１２はリセット電位を保持し、フォトダイオード２００１に逆バイアス
がかかる状態になる。この段階が蓄積動作の開始となる。
０１２の電位２１１２はリセット電位を保持し、フォトダイオード２００１に逆バイアス
がかかる状態になる。この段階が蓄積動作の開始となる。
そして、フォトダイオード２００１に光の量に応じた逆方向電流が流れるため、光の量に
応じて信号電荷蓄積部２０１２に蓄積される電荷量が変化する。同時に、信号電荷蓄積部
２０１２の電位２１１２に応じて電源供給線２０３０から出力信号線２０２０へと電荷が
供給される。この段階が読み出し動作の開始となる。
応じて信号電荷蓄積部２０１２に蓄積される電荷量が変化する。同時に、信号電荷蓄積部
２０１２の電位２１１２に応じて電源供給線２０３０から出力信号線２０２０へと電荷が
供給される。この段階が読み出し動作の開始となる。
時刻２１３３に電荷蓄積制御信号線２０１３の電位２１１３をローレベルにすると、信号
電荷蓄積部２０１２からフォトダイオード２００１への電荷の移動が止まり、信号電荷蓄
積部２０１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
電荷蓄積部２０１２からフォトダイオード２００１への電荷の移動が止まり、信号電荷蓄
積部２０１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
そして、電源供給線２０３０から出力信号線２０２０への電荷供給が停止され、出力信号
線の電位２１２０が決定する。ここで、読み出し動作が終了する。
線の電位２１２０が決定する。ここで、読み出し動作が終了する。
次に、図１４（Ｂ）の動作モードについて説明する。
時刻２１３０に電荷蓄積制御信号線２０１３の電位２１１３をハイレベルにする。次に時
刻２１３１にリセット信号線２０１４の電位２１１４をハイレベルにすると、信号電荷蓄
積部２０１２の電位２１１２及びフォトダイオード２００１のカソードの電位は、リセッ
トトランジスタ２００４のソースまたはドレインの他方に接続された出力信号線２０２０
の電位２１２０に初期化される。以上をリセット動作と呼ぶ。
刻２１３１にリセット信号線２０１４の電位２１１４をハイレベルにすると、信号電荷蓄
積部２０１２の電位２１１２及びフォトダイオード２００１のカソードの電位は、リセッ
トトランジスタ２００４のソースまたはドレインの他方に接続された出力信号線２０２０
の電位２１２０に初期化される。以上をリセット動作と呼ぶ。
時刻２１３４において電荷蓄積制御信号線２０１３の電位２１１３をローレベルとし、続
いて時刻２１３５にリセット信号線２０１４の電位２１１４をローレベルとしてリセット
動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆
方向電流が流れ、フォトダイオード２００１のカソードの電位が変化する。
いて時刻２１３５にリセット信号線２０１４の電位２１１４をローレベルとしてリセット
動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆
方向電流が流れ、フォトダイオード２００１のカソードの電位が変化する。
時刻２１３２に再び電荷蓄積制御信号線２０１３の電位２１１３をハイレベルとすると、
信号電荷蓄積部２０１２の電位２１１２とフォトダイオード２００１のカソードの電位と
の電位差により電流が流れ、信号電荷蓄積部２０１２の電位２１１２が変化する。
信号電荷蓄積部２０１２の電位２１１２とフォトダイオード２００１のカソードの電位と
の電位差により電流が流れ、信号電荷蓄積部２０１２の電位２１１２が変化する。
以降は、図１４（Ａ）の動作モードと同じである。
次に、図１５に示す上記とは異なる３トランジスタ型の画素回路構成を説明する。画素回
路は、フォトダイオード２２０１、増幅トランジスタ２２０２、電荷蓄積制御トランジス
タ２２０３、選択トランジスタ２２０５で構成される。フォトダイオード２２０１のアノ
ードはリセット信号線２２１６に接続される。
路は、フォトダイオード２２０１、増幅トランジスタ２２０２、電荷蓄積制御トランジス
タ２２０３、選択トランジスタ２２０５で構成される。フォトダイオード２２０１のアノ
ードはリセット信号線２２１６に接続される。
電荷蓄積制御トランジスタ２２０３のゲートは、電荷蓄積制御信号線２２１３に接続され
、ソースまたはドレインの一方は、フォトダイオード２２０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部２２１２に接続される。
、ソースまたはドレインの一方は、フォトダイオード２２０１のカソードに接続され、ソ
ースまたはドレインの他方は、信号電荷蓄積部２２１２に接続される。
増幅トランジスタ２２０２のゲートは、信号電荷蓄積部２２１２に接続され、ソースまた
はドレインの一方は、電源供給線２２３０に接続され、ソースまたはドレインの他方は、
選択トランジスタ２２０５のソースまたはドレインの一方に接続される。
はドレインの一方は、電源供給線２２３０に接続され、ソースまたはドレインの他方は、
選択トランジスタ２２０５のソースまたはドレインの一方に接続される。
選択トランジスタ２２０５のゲートは、選択信号線２２１５に接続され、ソースまたはド
レインの他方は、出力信号線２２２０に接続される。ここで、電荷保持容量を信号電荷蓄
積部２２１２と基準信号線の間に接続してもよい。
レインの他方は、出力信号線２２２０に接続される。ここで、電荷保持容量を信号電荷蓄
積部２２１２と基準信号線の間に接続してもよい。
次に、図１５の画素回路の構成素子の機能について説明する。フォトダイオード２２０１
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２２０２は
、信号電荷蓄積部２２１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ２２０３は、フォトダイオード２２０１による信号電荷蓄積部２２１２への電荷
蓄積を制御する。選択トランジスタ２２０５は、読み出し時に画素の選択を制御する。信
号電荷蓄積部２２１２は、電荷保持ノードであり、フォトダイオード２２０１が受ける光
の量に応じて変化する電荷を保持する。
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２２０２は
、信号電荷蓄積部２２１２の電位に応じた信号を出力する動作を行う。電荷蓄積制御トラ
ンジスタ２２０３は、フォトダイオード２２０１による信号電荷蓄積部２２１２への電荷
蓄積を制御する。選択トランジスタ２２０５は、読み出し時に画素の選択を制御する。信
号電荷蓄積部２２１２は、電荷保持ノードであり、フォトダイオード２２０１が受ける光
の量に応じて変化する電荷を保持する。
電荷蓄積制御信号線２２１３は、電荷蓄積制御トランジスタ２２０３を制御する信号線で
ある。リセット信号線２２１６は、リセット電位を信号電荷蓄積部２２１２に供給する信
号線である。出力信号線２２２０は、増幅トランジスタ２２０２が生成した信号の出力先
となる信号線である。選択信号線２２１５は、選択トランジスタ２２０５を制御する信号
線である。電源供給線２２３０は、電源電圧を供給する信号線である。
ある。リセット信号線２２１６は、リセット電位を信号電荷蓄積部２２１２に供給する信
号線である。出力信号線２２２０は、増幅トランジスタ２２０２が生成した信号の出力先
となる信号線である。選択信号線２２１５は、選択トランジスタ２２０５を制御する信号
線である。電源供給線２２３０は、電源電圧を供給する信号線である。
次に、図１５の画素回路の動作について図１６（Ａ）、（Ｂ）に示すタイミングチャート
を用いて説明する。
を用いて説明する。
図１６（Ａ）、（Ｂ）では簡易に説明するため、電荷蓄積制御信号線２２１３の電位２３
１３、リセット信号線２２１６の電位２３１６、選択信号線２２１５の電位２３１５は、
二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状
況に応じて二値に限らず種々の値を取り得る。
１３、リセット信号線２２１６の電位２３１６、選択信号線２２１５の電位２３１５は、
二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状
況に応じて二値に限らず種々の値を取り得る。
まず、図１６（Ａ）の動作モードについて説明する。
時刻２３３０に電荷蓄積制御信号線２２１３の電位２３１３をハイレベルにする。次に時
刻２３３１にリセット信号線２２１６の電位２３１６をハイレベルにすると、信号電荷蓄
積部２２１２の電位２３１２及びフォトダイオード２２０１のカソードの電位は、リセッ
ト信号線２２１６の電位２３１６よりもフォトダイオード２２０１の順方向電圧分だけ低
い電位に初期化される。以上をリセット動作と呼ぶ。
刻２３３１にリセット信号線２２１６の電位２３１６をハイレベルにすると、信号電荷蓄
積部２２１２の電位２３１２及びフォトダイオード２２０１のカソードの電位は、リセッ
ト信号線２２１６の電位２３１６よりもフォトダイオード２２０１の順方向電圧分だけ低
い電位に初期化される。以上をリセット動作と呼ぶ。
時刻２３３２にリセット信号線２２１６の電位２３１６をローレベルにすると、信号電荷
蓄積部２２１２の電位２３１２はハイレベルを保持し、フォトダイオード２２０１に逆バ
イアスがかかる状態になる。この段階が蓄積動作の開始となる。
蓄積部２２１２の電位２３１２はハイレベルを保持し、フォトダイオード２２０１に逆バ
イアスがかかる状態になる。この段階が蓄積動作の開始となる。
そして、フォトダイオード２２０１に光の量に応じた逆方向電流が流れるため、光の量に
応じて信号電荷蓄積部２２１２に蓄積される電荷量が変化する。
応じて信号電荷蓄積部２２１２に蓄積される電荷量が変化する。
時刻２３３３に電荷蓄積制御信号線２２１３の電位２３１３をローレベルにすると、信号
電荷蓄積部２２１２からフォトダイオード２２０１への電荷の移動が止まり、信号電荷蓄
積部２２１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
電荷蓄積部２２１２からフォトダイオード２２０１への電荷の移動が止まり、信号電荷蓄
積部２２１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
時刻２３３４に選択信号線２２１５の電位２３１５をハイレベルにすると、信号電荷蓄積
部２２１２の電位２３１２に応じて電源供給線２２３０から出力信号線２２２０へと電荷
が供給される。この段階が読み出し動作の開始となる。
部２２１２の電位２３１２に応じて電源供給線２２３０から出力信号線２２２０へと電荷
が供給される。この段階が読み出し動作の開始となる。
時刻２３３５に選択信号線２２１５の電位２３１５をローレベルにすると、電源供給線２
２３０から出力信号線２２２０への電荷供給が停止され、出力信号線２２２０の電位２３
２０が決定する。ここで、読み出し動作が終了する。
２３０から出力信号線２２２０への電荷供給が停止され、出力信号線２２２０の電位２３
２０が決定する。ここで、読み出し動作が終了する。
次に、図１６（Ｂ）の動作モードについて説明する。
時刻２３３０に電荷蓄積制御信号線の電位２３１３をハイレベルにする。次に時刻２３３
１にリセット信号線の電位２３１６をハイレベルにすると、信号電荷蓄積部の電位２３１
２及びフォトダイオード２２０１のカソードの電位は、リセット信号線の電位２３１６よ
りもフォトダイオード２２０１の順方向電圧分だけ低いリセット電位に初期化される。以
上をリセット動作と呼ぶ。
１にリセット信号線の電位２３１６をハイレベルにすると、信号電荷蓄積部の電位２３１
２及びフォトダイオード２２０１のカソードの電位は、リセット信号線の電位２３１６よ
りもフォトダイオード２２０１の順方向電圧分だけ低いリセット電位に初期化される。以
上をリセット動作と呼ぶ。
時刻２３３６において電荷蓄積制御信号線２２１３の電位２３１３をローレベルとし、続
いて時刻２３３７にリセット信号線２２１６の電位２３１６をローレベルとしてリセット
動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆
方向電流が流れ、フォトダイオード２２０１のカソードの電位が変化する。
いて時刻２３３７にリセット信号線２２１６の電位２３１６をローレベルとしてリセット
動作を終了させると、逆バイアスのかかった状態のフォトダイオードに光の量に応じた逆
方向電流が流れ、フォトダイオード２２０１のカソードの電位が変化する。
時刻２３３２に再び電荷蓄積制御信号線２２１３の電位２３１３をハイレベルとすると、
信号電荷蓄積部２２１２の電位２３１２とフォトダイオード２２０１のカソードの電位と
の電位差により電流が流れ、信号電荷蓄積部２２１２の電位２３１２が変化する。
信号電荷蓄積部２２１２の電位２３１２とフォトダイオード２２０１のカソードの電位と
の電位差により電流が流れ、信号電荷蓄積部２２１２の電位２３１２が変化する。
以降は、図１６（Ａ）の動作モードと同じである。
次に図１７に示す２トランジスタ型の画素回路構成の説明をする。
画素回路は、フォトダイオード４４０１、増幅トランジスタ４４０２、選択トランジスタ
４４０５で構成される。
４４０５で構成される。
増幅トランジスタ４４０２のゲートは、信号電荷蓄積部４４１２に接続され、ソースまた
はドレインの一方は、電源供給線４４３０に接続され、ソースまたはドレインの他方は、
選択トランジスタ４４０５のソースまたはドレインの一方に接続される。
はドレインの一方は、電源供給線４４３０に接続され、ソースまたはドレインの他方は、
選択トランジスタ４４０５のソースまたはドレインの一方に接続される。
選択トランジスタ４４０５のゲートは、選択信号線４４１５に接続され、ソースまたはド
レインの他方は、出力信号線４４２０に接続される。
レインの他方は、出力信号線４４２０に接続される。
フォトダイオード４４０１のカソードは、信号電荷蓄積部４４１２に接続され、アノード
はリセット信号線４４１６に接続される。ここで、電荷保持容量を信号電荷蓄積部４４１
２と基準信号線の間に接続してもよい。
はリセット信号線４４１６に接続される。ここで、電荷保持容量を信号電荷蓄積部４４１
２と基準信号線の間に接続してもよい。
次に、図１７の画素回路の構成素子の機能について説明する。フォトダイオード４４０１
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ４４０２は
、信号電荷蓄積部４４１２の電位に応じた信号を出力する動作を行う。選択トランジスタ
４４０５は、読み出し時に画素の選択を制御する。信号電荷蓄積部４４１２は、電荷保持
ノードであり、フォトダイオード４４０１が受ける光の量に応じて変化する電荷を保持す
る。
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ４４０２は
、信号電荷蓄積部４４１２の電位に応じた信号を出力する動作を行う。選択トランジスタ
４４０５は、読み出し時に画素の選択を制御する。信号電荷蓄積部４４１２は、電荷保持
ノードであり、フォトダイオード４４０１が受ける光の量に応じて変化する電荷を保持す
る。
リセット信号線４４１６は、リセット電位を信号電荷蓄積部４４１２に供給する信号線で
ある。出力信号線４４２０は、増幅トランジスタ４４０２が生成した信号の出力先となる
信号線である。選択信号線４４１５は、選択トランジスタ４４０５を制御する信号線であ
る。電源供給線４４３０は、電源電圧を供給する信号線である。
ある。出力信号線４４２０は、増幅トランジスタ４４０２が生成した信号の出力先となる
信号線である。選択信号線４４１５は、選択トランジスタ４４０５を制御する信号線であ
る。電源供給線４４３０は、電源電圧を供給する信号線である。
次に図１７の画素回路の動作について図１８に示すタイミングチャートを用いて説明する
。
。
図１８では簡易に説明するため、リセット信号線４４１６の電位３７１６、選択信号線４
４１５の電位３７１５は、二値変化する信号として与える。ただし、各電位はアナログ信
号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。
４１５の電位３７１５は、二値変化する信号として与える。ただし、各電位はアナログ信
号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。
時刻３７３０にリセット信号線４４１６の電位３７１６をハイレベルにすると、信号電荷
蓄積部４４１２の電位３７１２は、リセット信号線４４１６の電位３７１６よりもフォト
ダイオード４４０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセッ
ト動作と呼ぶ。
蓄積部４４１２の電位３７１２は、リセット信号線４４１６の電位３７１６よりもフォト
ダイオード４４０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセッ
ト動作と呼ぶ。
時刻３７３１にリセット信号線４４１６の電位３７１６をローレベルにすると、信号電荷
蓄積部４４１２の電位３７１２はリセット電位を保持し、フォトダイオード４４０１に逆
バイアスがかかる状態になる。この段階が蓄積動作の開始となる。
蓄積部４４１２の電位３７１２はリセット電位を保持し、フォトダイオード４４０１に逆
バイアスがかかる状態になる。この段階が蓄積動作の開始となる。
そして、フォトダイオード４４０１に光の量に応じた逆方向電流が流れるため、光の量に
応じて信号電荷蓄積部４４１２に蓄積される電荷量が変化する。
応じて信号電荷蓄積部４４１２に蓄積される電荷量が変化する。
時刻３７３２に選択信号線４４１５の電位３７１５をハイレベルにすると、信号電荷蓄積
部４４１２の電位３７１２に応じて電源供給線４４３０から出力信号線４４２０へと電荷
が供給される。この段階が読み出し動作の開始となる。
部４４１２の電位３７１２に応じて電源供給線４４３０から出力信号線４４２０へと電荷
が供給される。この段階が読み出し動作の開始となる。
時刻３７３３に選択信号線４４１５の電位３７１５をローレベルにすると、信号電荷蓄積
部４４１２からフォトダイオード４４０１への電荷の移動が止まり、信号電荷蓄積部４４
１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
部４４１２からフォトダイオード４４０１への電荷の移動が止まり、信号電荷蓄積部４４
１２に蓄積される電荷量が決定する。ここで、蓄積動作が終了する。
そして、電源供給線４４３０から出力信号線４４２０への電荷供給が停止され、出力信号
線の電位３７２０が決定する。ここで、読み出し動作が終了する。
線の電位３７２０が決定する。ここで、読み出し動作が終了する。
次に、図１９に示す１トランジスタ型の画素回路構成を説明する。画素回路は、フォトダ
イオード２６０１、増幅トランジスタ２６０２、容量２６０６で構成される。
イオード２６０１、増幅トランジスタ２６０２、容量２６０６で構成される。
増幅トランジスタ２６０２のゲートは、信号電荷蓄積部２６１２に接続され、ソースまた
はドレインの一方は、電源供給線２６３０に接続され、ソースまたはドレインの他方は、
出力信号線２６２０に接続される。
はドレインの一方は、電源供給線２６３０に接続され、ソースまたはドレインの他方は、
出力信号線２６２０に接続される。
フォトダイオード２６０１のカソードは、信号電荷蓄積部２６１２に接続され、アノード
はリセット信号線２６１６に接続される。容量２６０６の一方の端子は、信号電荷蓄積部
２６１２に接続され、他方の端子は選択信号線２６１５に接続される。ここで、電荷保持
容量を信号電荷蓄積部２６１２と基準信号線の間に接続してもよい。
はリセット信号線２６１６に接続される。容量２６０６の一方の端子は、信号電荷蓄積部
２６１２に接続され、他方の端子は選択信号線２６１５に接続される。ここで、電荷保持
容量を信号電荷蓄積部２６１２と基準信号線の間に接続してもよい。
次に、図１９の画素回路の構成素子の機能について説明する。フォトダイオード２６０１
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２６０２は
、信号電荷蓄積部２６１２の電位に応じた信号を出力する動作を行う。信号電荷蓄積部２
６１２は、電荷保持ノードであり、フォトダイオード２６０１が受ける光の量に応じて変
化する電荷を保持する。なお、選択信号線２６１５は、信号電荷蓄積部２６１２の電位を
容量結合により制御する。
は、画素に入射した光に応じた電流を生成する動作を行う。増幅トランジスタ２６０２は
、信号電荷蓄積部２６１２の電位に応じた信号を出力する動作を行う。信号電荷蓄積部２
６１２は、電荷保持ノードであり、フォトダイオード２６０１が受ける光の量に応じて変
化する電荷を保持する。なお、選択信号線２６１５は、信号電荷蓄積部２６１２の電位を
容量結合により制御する。
リセット信号線２６１６は、リセット電位を信号電荷蓄積部２６１２に供給する信号線で
ある。出力信号線２６２０は、増幅トランジスタ２６０２が生成した信号の出力先となる
信号線である。選択信号線２６１５は、容量２６０６を制御する信号線である。電源供給
線２６３０は、電源電圧を供給する信号線である。
ある。出力信号線２６２０は、増幅トランジスタ２６０２が生成した信号の出力先となる
信号線である。選択信号線２６１５は、容量２６０６を制御する信号線である。電源供給
線２６３０は、電源電圧を供給する信号線である。
次に図１９の画素回路の動作について図２０に示すタイミングチャートを用いて説明する
。
。
図２０では簡易に説明するため、リセット信号線２６１６の電位２７１６、選択信号線２
６１５の電位２７１５は、二値変化する信号として与える。ただし、各電位はアナログ信
号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。
６１５の電位２７１５は、二値変化する信号として与える。ただし、各電位はアナログ信
号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。
時刻２７３０にリセット信号線２６１６の電位２７１６をハイレベルにすると、信号電荷
蓄積部２６１２の電位２７１２は、リセット信号線２６１６の電位２７１６よりもフォト
ダイオード２６０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセッ
ト動作と呼ぶ。
蓄積部２６１２の電位２７１２は、リセット信号線２６１６の電位２７１６よりもフォト
ダイオード２６０１の順方向電圧分だけ低いリセット電位に初期化される。以上をリセッ
ト動作と呼ぶ。
次に、時刻２７３１にリセット信号線２６１６の電位２７１６をローレベルにすると、信
号電荷蓄積部２６１２の電位２７１２はリセット電位を保持し、フォトダイオード２６０
１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。
号電荷蓄積部２６１２の電位２７１２はリセット電位を保持し、フォトダイオード２６０
１に逆バイアスがかかる状態になる。この段階が蓄積動作の開始となる。
そして、フォトダイオード２６０１に光の量に応じた逆方向電流が流れるため、光の量に
応じて信号電荷蓄積部２６１２に蓄積される電荷量が変化する。
応じて信号電荷蓄積部２６１２に蓄積される電荷量が変化する。
時刻２７３２に選択信号線２６１５の電位２７１５をハイレベルにすると、信号電荷蓄積
部２６１２の電位２７１２が容量結合で持ち上げられ、増幅トランジスタ２６０２がオン
になる。そして、信号電荷蓄積部２６１２の電位２７１２に応じて電源供給線２６３０か
ら出力信号線２６２０へと電荷が供給される。この段階が読み出し動作の開始となる。
部２６１２の電位２７１２が容量結合で持ち上げられ、増幅トランジスタ２６０２がオン
になる。そして、信号電荷蓄積部２６１２の電位２７１２に応じて電源供給線２６３０か
ら出力信号線２６２０へと電荷が供給される。この段階が読み出し動作の開始となる。
時刻２７３３に選択信号線２６１５の電位２７１５をローレベルにすると、信号電荷蓄積
部２６１２の電位２７１２が容量結合で引き下げられ、信号電荷蓄積部２６１２からフォ
トダイオード２６０１への電荷の移動が止まり、信号電荷蓄積部２６１２に蓄積される電
荷量が決定する。ここで、蓄積動作が終了する。
部２６１２の電位２７１２が容量結合で引き下げられ、信号電荷蓄積部２６１２からフォ
トダイオード２６０１への電荷の移動が止まり、信号電荷蓄積部２６１２に蓄積される電
荷量が決定する。ここで、蓄積動作が終了する。
そして、電源供給線２６３０から出力信号線２６２０への電荷供給が停止され、出力信号
線２６２０の電位２７２０が決定する。ここで、読み出し動作が終了する。
線２６２０の電位２７２０が決定する。ここで、読み出し動作が終了する。
なお、図１７及び図１９の画素回路構成は、信号電荷蓄積部の電荷がフォトダイオードを
介して流出するため、フォトダイオードへの光の入射を遮蔽する機構を併用することが好
ましい。
介して流出するため、フォトダイオードへの光の入射を遮蔽する機構を併用することが好
ましい。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
る。
（実施の形態４）
本実施の形態では、本明細書に開示する表示装置の一例である液晶表示装置について説明
する。
本実施の形態では、本明細書に開示する表示装置の一例である液晶表示装置について説明
する。
図２１に、液晶表示装置の断面図の一例を示す。本実施の形態における液晶表示装置では
、絶縁表面を有する基板１００１上に、フォトダイオード１００２、トランジスタ１００
３ａ、１００３ｂ、１００３ｃ、１００３ｄ、保持容量１００４、液晶素子１００５が設
けられている。なお、図２１の液晶表示装置を縦断する一点鎖線から左側にフォトセンサ
、右側に表示素子のそれぞれ一部を示しており、これらの構成は、実施の形態１で説明し
た図２のフォトセンサ部１０６の構成と同等である。ただし、リセットトランジスタに相
当するトランジスタは、図示していない。
、絶縁表面を有する基板１００１上に、フォトダイオード１００２、トランジスタ１００
３ａ、１００３ｂ、１００３ｃ、１００３ｄ、保持容量１００４、液晶素子１００５が設
けられている。なお、図２１の液晶表示装置を縦断する一点鎖線から左側にフォトセンサ
、右側に表示素子のそれぞれ一部を示しており、これらの構成は、実施の形態１で説明し
た図２のフォトセンサ部１０６の構成と同等である。ただし、リセットトランジスタに相
当するトランジスタは、図示していない。
トランジスタ１００３ａ、１００３ｂ、１００３ｃ、１００３ｄの構造には、代表例とし
てトップゲート型を図示してあるが、これに構造を限るものではなく、自己整合型やボト
ムゲート型などのその他の構造でも良い。
てトップゲート型を図示してあるが、これに構造を限るものではなく、自己整合型やボト
ムゲート型などのその他の構造でも良い。
フォトセンサに設けられたトランジスタ１００３ａは、電荷蓄積制御トランジスタに相当
し、ソース電極またはドレイン電極の一方には配線１０３０が接続され、該配線はフォト
ダイオード１００２のカソードと電気的に接続されている。また、トランジスタ１００３
ａのソース電極またはドレイン電極の他方には配線１０３６が接続され、トランジスタ１
００３ｂのゲート電極と接続されている。なお、配線１０３０及び配線１０３６は、保護
絶縁膜１０３１上ではなく、絶縁膜１０３３上に形成されていても良い。
し、ソース電極またはドレイン電極の一方には配線１０３０が接続され、該配線はフォト
ダイオード１００２のカソードと電気的に接続されている。また、トランジスタ１００３
ａのソース電極またはドレイン電極の他方には配線１０３６が接続され、トランジスタ１
００３ｂのゲート電極と接続されている。なお、配線１０３０及び配線１０３６は、保護
絶縁膜１０３１上ではなく、絶縁膜１０３３上に形成されていても良い。
トランジスタ１００３ｂは、増幅トランジスタに相当し、ソース電極またはドレイン電極
の一方は、図示がされていない電源供給線と接続されている。また、トランジスタ１００
３ｂのソース電極またはドレイン電極の他方は、トランジスタ１００３ｃのソース電極ま
たはドレイン電極の一方と接続されている。
の一方は、図示がされていない電源供給線と接続されている。また、トランジスタ１００
３ｂのソース電極またはドレイン電極の他方は、トランジスタ１００３ｃのソース電極ま
たはドレイン電極の一方と接続されている。
トランジスタ１００３ｃは、選択トランジスタに相当し、ソース電極またはドレイン電極
の他方は、図示がされていない出力信号線と接続されている。
の他方は、図示がされていない出力信号線と接続されている。
ここで、図示がされていないリセットトランジスタに相当するトランジスタのソース電極
またはドレイン電極の一方は、配線１０３６に接続され、ソース電極またはドレイン電極
の他方は、図示がされていない電源供給線と接続されている。
またはドレイン電極の一方は、配線１０３６に接続され、ソース電極またはドレイン電極
の他方は、図示がされていない電源供給線と接続されている。
フォトダイオード１００２は、ｐ型の導電型を付与する不純物を含むｐ型半導体層１０４
１、真性半導体の特性を有するｉ型半導体層１０４２及びｎ型の導電型を付与する不純物
を含むｎ型半導体層１０４３からなり、ｐｉｎ接合を積層型で形成している。
１、真性半導体の特性を有するｉ型半導体層１０４２及びｎ型の導電型を付与する不純物
を含むｎ型半導体層１０４３からなり、ｐｉｎ接合を積層型で形成している。
代表例としては、ｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードが挙
げられる。この場合、ｐ型半導体層１０４１、及びｎ型半導体層１０４３にも非晶質シリ
コンを用いることはできるが、電気伝導度が高い微結晶シリコンを用いることが好ましい
。このｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードは、光感度が可
視光線領域にあり、赤外線による誤動作を防ぐことができる。
げられる。この場合、ｐ型半導体層１０４１、及びｎ型半導体層１０４３にも非晶質シリ
コンを用いることはできるが、電気伝導度が高い微結晶シリコンを用いることが好ましい
。このｉ型半導体層１０４２に非晶質シリコンを用いたフォトダイオードは、光感度が可
視光線領域にあり、赤外線による誤動作を防ぐことができる。
ここで、フォトダイオード１００２のアノードであるｐ型半導体層１０４１は、信号配線
１０３５と電気的に接続され、カソードであるｎ型半導体層１０４３は、上述の様にトラ
ンジスタ１００３ａのソース電極またはドレイン電極の一方と電気的に接続されている。
なお、信号配線１０３５は基準信号線に相当する。
１０３５と電気的に接続され、カソードであるｎ型半導体層１０４３は、上述の様にトラ
ンジスタ１００３ａのソース電極またはドレイン電極の一方と電気的に接続されている。
なお、信号配線１０３５は基準信号線に相当する。
なお、図示はしないが、ｐ型半導体層１０４１の光入射面側には透光性を有する導電層が
設けられていても良い。また、ｎ型半導体層１０４３の絶縁膜１０３３の界面側には、導
電層が設けられていても良い。例えば、配線１０３０が延在し、ｎ型半導体層１０４３を
覆う様な形であっても良い。これらの導電層を設けることで、ｐ型半導体層１０４１また
はｎ型半導体層１０４３の抵抗による電荷の損失を低減することができる。
設けられていても良い。また、ｎ型半導体層１０４３の絶縁膜１０３３の界面側には、導
電層が設けられていても良い。例えば、配線１０３０が延在し、ｎ型半導体層１０４３を
覆う様な形であっても良い。これらの導電層を設けることで、ｐ型半導体層１０４１また
はｎ型半導体層１０４３の抵抗による電荷の損失を低減することができる。
なお、本実施の形態では、フォトダイオード１００２がｐｉｎダイオードである場合を例
示しているが、フォトダイオード１００２はｐｎダイオードであっても良い。この場合は
、ｐ型半導体層及びｎ型半導体層に高品質の結晶シリコンを用いることが好ましい。
示しているが、フォトダイオード１００２はｐｎダイオードであっても良い。この場合は
、ｐ型半導体層及びｎ型半導体層に高品質の結晶シリコンを用いることが好ましい。
また、フォトダイオードの構造としては、図２２に示す様な横接合型であっても良い。横
接合型フォトダイオードのｐｉｎ接合は、まずｉ型半導体層を形成し、その一部にｐ型を
付与する不純物とｎ型を付与する不純物とを添加することでｐ型半導体層１０４１、ｉ型
半導体層１０４２及びｎ型半導体層１０４３を設けることができる。
接合型フォトダイオードのｐｉｎ接合は、まずｉ型半導体層を形成し、その一部にｐ型を
付与する不純物とｎ型を付与する不純物とを添加することでｐ型半導体層１０４１、ｉ型
半導体層１０４２及びｎ型半導体層１０４３を設けることができる。
トランジスタ１００３ｄは、液晶素子の駆動を行うために表示素子に設けられている。ト
ランジスタ１００３ｄのソース電極またはドレイン電極の一方は画素電極１００７と電気
的に接続され、ソース電極またはドレイン電極の他方は、図示されていないが信号配線に
接続されている。
ランジスタ１００３ｄのソース電極またはドレイン電極の一方は画素電極１００７と電気
的に接続され、ソース電極またはドレイン電極の他方は、図示されていないが信号配線に
接続されている。
保持容量１００４は、トランジスタ１００３ａ、１００３ｂ、１００３ｃ、１００３ｄと
共に形成することが可能である。保持容量１００４の容量配線及び容量電極は、該トラン
ジスタのゲート電極及びソース電極またはドレイン電極を作製する工程において形成され
、容量である絶縁膜は、ゲート絶縁膜を作製する工程において形成される。保持容量１０
０４は、液晶素子１００５と並列にトランジスタ１００３ｄのソース電極またはドレイン
電極の一方と接続されている。
共に形成することが可能である。保持容量１００４の容量配線及び容量電極は、該トラン
ジスタのゲート電極及びソース電極またはドレイン電極を作製する工程において形成され
、容量である絶縁膜は、ゲート絶縁膜を作製する工程において形成される。保持容量１０
０４は、液晶素子１００５と並列にトランジスタ１００３ｄのソース電極またはドレイン
電極の一方と接続されている。
液晶素子１００５は、画素電極１００７と、液晶１００８と、対向電極１００９とを有す
る。画素電極１００７は、平坦化絶縁膜１０３２上に形成されており、トランジスタ１０
０３ｄのソース電極またはドレイン電極の一方及び、保持容量１００４と電気的に接続さ
れている。また、対向電極１００９は、対向基板１０１３上に形成されており、画素電極
１００７と対向電極１００９の間に、液晶１００８が挟まれている。
る。画素電極１００７は、平坦化絶縁膜１０３２上に形成されており、トランジスタ１０
０３ｄのソース電極またはドレイン電極の一方及び、保持容量１００４と電気的に接続さ
れている。また、対向電極１００９は、対向基板１０１３上に形成されており、画素電極
１００７と対向電極１００９の間に、液晶１００８が挟まれている。
画素電極１００７と、対向電極１００９の間のセルギャップは、スペーサー１０１６を用
いて制御することが出来る。図２１及び図２２では、フォトリソグラフィで選択的に形成
された柱状のスペーサー１０１６を用いてセルギャップを制御しているが、球状のスペー
サーを画素電極１００７と対向電極１００９の間に分散させることで、セルギャップを制
御することも出来る。なお、図２１及び図２２におけるスペーサー１０１６の位置は一例
であり、スペーサーの位置は実施者が任意に決定することができる。
いて制御することが出来る。図２１及び図２２では、フォトリソグラフィで選択的に形成
された柱状のスペーサー１０１６を用いてセルギャップを制御しているが、球状のスペー
サーを画素電極１００７と対向電極１００９の間に分散させることで、セルギャップを制
御することも出来る。なお、図２１及び図２２におけるスペーサー１０１６の位置は一例
であり、スペーサーの位置は実施者が任意に決定することができる。
また、液晶１００８は、基板１００１と対向基板１０１３の間において、封止材により囲
まれている。液晶１００８の注入は、ディスペンサ式（滴下式）を用いても良いし、ディ
ップ式（汲み上げ式）を用いていても良い。
まれている。液晶１００８の注入は、ディスペンサ式（滴下式）を用いても良いし、ディ
ップ式（汲み上げ式）を用いていても良い。
画素電極１００７には、透光性を有する導電性材料、例えばインジウム錫酸化物（ＩＴＯ
）、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛、酸化亜
鉛を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、ガ
リウムを含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物などを用いることが出来る。
）、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛、酸化亜
鉛を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、ガ
リウムを含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物などを用いることが出来る。
また、本実施の形態では、透過型の液晶素子１００５を例に挙げているので、画素電極１
００７と同様に、対向電極１００９にも上述した透光性を有する導電性材料を用いること
が出来る。
００７と同様に、対向電極１００９にも上述した透光性を有する導電性材料を用いること
が出来る。
画素電極１００７と液晶１００８の間には配向膜１０１１が、対向電極１００９と液晶１
００８の間には配向膜１０１２が、それぞれ設けられている。配向膜１０１１、配向膜１
０１２はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ
、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施
されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラ
ーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことが出来る。なお、酸
化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向
膜１０１１、配向膜１０１２を直接形成することも可能である。
００８の間には配向膜１０１２が、それぞれ設けられている。配向膜１０１１、配向膜１
０１２はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ
、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施
されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラ
ーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことが出来る。なお、酸
化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向
膜１０１１、配向膜１０１２を直接形成することも可能である。
また、液晶素子１００５と重なるように、特定の波長領域の光を通すことができるカラー
フィルタ１０１４が、対向基板１０１３上に形成されている。カラーフィルタ１０１４は
、顔料を分散させたアクリル系樹脂などの有機樹脂を対向基板１０１３上に塗布した後、
フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポ
リイミド系樹脂を対向基板１０１３上に塗布した後、エッチングを用いて選択的に形成す
ることもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカ
ラーフィルタ１０１４を形成することもできる。なお、カラーフィルタ１０１４を用いな
い構成とすることもできる。
フィルタ１０１４が、対向基板１０１３上に形成されている。カラーフィルタ１０１４は
、顔料を分散させたアクリル系樹脂などの有機樹脂を対向基板１０１３上に塗布した後、
フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポ
リイミド系樹脂を対向基板１０１３上に塗布した後、エッチングを用いて選択的に形成す
ることもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカ
ラーフィルタ１０１４を形成することもできる。なお、カラーフィルタ１０１４を用いな
い構成とすることもできる。
また、フォトダイオード１００２と重なるように、光を遮蔽することが出来る遮蔽膜１０
１５が対向基板１０１３上に形成されている。遮蔽膜１０１５を設けることで、対向基板
１０１３を透過したバックライト光が、直接フォトダイオード１００２に照射されること
を防ぐことができる。また、画素間における液晶１００８の配向の乱れに起因するディス
クリネーションが視認されるのを防ぐことができる。遮蔽膜１０１５には、カーボンブラ
ック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、ク
ロムを用いた膜で、遮蔽膜１０１５を形成することも可能である。
１５が対向基板１０１３上に形成されている。遮蔽膜１０１５を設けることで、対向基板
１０１３を透過したバックライト光が、直接フォトダイオード１００２に照射されること
を防ぐことができる。また、画素間における液晶１００８の配向の乱れに起因するディス
クリネーションが視認されるのを防ぐことができる。遮蔽膜１０１５には、カーボンブラ
ック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、ク
ロムを用いた膜で、遮蔽膜１０１５を形成することも可能である。
また、基板１００１の画素電極１００７が形成されている面とは反対の面に、偏光板１０
１７を設け、対向基板１０１３の対向電極１００９が形成されている面とは反対の面に、
偏光板１０１８を設ける。
１７を設け、対向基板１０１３の対向電極１００９が形成されている面とは反対の面に、
偏光板１０１８を設ける。
液晶素子は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の他、ＶＡ（Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型等
であっても良い。なお、本実施の形態では、画素電極１００７と対向電極１００９の間に
液晶１００８が挟まれている構造の液晶素子１００５を例に挙げて説明したが、本発明の
一態様に係る表示装置はこの構成に限定されない。ＩＰＳ型のように、一対の電極が、共
に基板１００１側に形成されている液晶素子であっても良い。
Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型等
であっても良い。なお、本実施の形態では、画素電極１００７と対向電極１００９の間に
液晶１００８が挟まれている構造の液晶素子１００５を例に挙げて説明したが、本発明の
一態様に係る表示装置はこの構成に限定されない。ＩＰＳ型のように、一対の電極が、共
に基板１００１側に形成されている液晶素子であっても良い。
フォトダイオード１００２で検出される外光は、矢印１０２５で示す向きで基板１００１
に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある場合
は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。この様
にフォトダイオードに入射される光とその影を検出することでタッチパネルとして機能さ
せることができる。
に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある場合
は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。この様
にフォトダイオードに入射される光とその影を検出することでタッチパネルとして機能さ
せることができる。
また、被検出物を基板１００１に密着させ、被検出物を透過する外光をフォトダイオード
で検出させることにより密着型のイメージセンサとして機能させることもできる。
で検出させることにより密着型のイメージセンサとして機能させることもできる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
る。
（実施の形態５）
本実施の形態では、実施の形態４とは異なる表示装置の一例である液晶表示装置について
説明する。
本実施の形態では、実施の形態４とは異なる表示装置の一例である液晶表示装置について
説明する。
以下に説明する事項以外は、実施の形態３の構成と同様とすることができる。例えば、ト
ランジスタ、フォトダイオード、及び液晶素子などは同じ材料で構成したものを用いるこ
とができる。
ランジスタ、フォトダイオード、及び液晶素子などは同じ材料で構成したものを用いるこ
とができる。
図２３は、実施の形態４とは異なる表示装置の断面図の一例である。実施の形態４では、
フォトセンサを作製した基板側から光が入射するのに対し、本実施の形態では、対向基板
側、すなわち液晶層を通してフォトセンサに光が入射する構成となっている。
フォトセンサを作製した基板側から光が入射するのに対し、本実施の形態では、対向基板
側、すなわち液晶層を通してフォトセンサに光が入射する構成となっている。
従って、対向基板１０１３に形成された遮蔽膜１０１５のフォトダイオード１００２と重
なる領域には、開口が必要となる。その開口部分には図示したようにカラーフィルタ１０
１４が形成されていても良い。Ｒ（赤）、Ｇ（緑）、Ｂ（青）の個別のカラーフィルタを
備えたフォトセンサを画素内に複数配置することでカラーセンサとすることができ、カラ
ーイメージセンサ機能を持たせることができる。
なる領域には、開口が必要となる。その開口部分には図示したようにカラーフィルタ１０
１４が形成されていても良い。Ｒ（赤）、Ｇ（緑）、Ｂ（青）の個別のカラーフィルタを
備えたフォトセンサを画素内に複数配置することでカラーセンサとすることができ、カラ
ーイメージセンサ機能を持たせることができる。
なお、実施の形態４ではフォトダイオード１００２のｐ型半導体層１０４１側から光入射
が行える構造としたが、本実施の形態ではフォトダイオードを実施の形態４と同様の構造
とした場合に、ｎ型半導体層１０４３側からの光入射となる。ｐ型半導体層側から光入射
を行う理由の１つは、拡散長の短いホールを有効に取り出すこと、すなわちフォトダイオ
ードから電流を多く取り出すことであるが、設計上の電流値が満足すればｎ型半導体層側
から光入射を行っても良い。
が行える構造としたが、本実施の形態ではフォトダイオードを実施の形態４と同様の構造
とした場合に、ｎ型半導体層１０４３側からの光入射となる。ｐ型半導体層側から光入射
を行う理由の１つは、拡散長の短いホールを有効に取り出すこと、すなわちフォトダイオ
ードから電流を多く取り出すことであるが、設計上の電流値が満足すればｎ型半導体層側
から光入射を行っても良い。
なお、フォトダイオード１００２のｐ型半導体層１０４１とｎ型半導体層１０４３を入れ
替えて形成することで、容易にｐ型半導体層側からの光入射を行うことができる。ただし
、この場合は、トランジスタ１００３ａのゲート電極との接続がｐ型半導体層（アノード
）側となるため、実施の形態４の構成とは動作方法が異なる。なお、各動作方法について
は、実施の形態１を参照されたい。
替えて形成することで、容易にｐ型半導体層側からの光入射を行うことができる。ただし
、この場合は、トランジスタ１００３ａのゲート電極との接続がｐ型半導体層（アノード
）側となるため、実施の形態４の構成とは動作方法が異なる。なお、各動作方法について
は、実施の形態１を参照されたい。
また、図２４の様にトランジスタ１００３ａ上にフォトダイオード１００２を重ねて形成
する構成としても良い。もちろん、他のトランジスタに重なる構成としても良い。この場
合、図示はしていないが、トランジスタ１００３ａのソース電極またはドレイン電極の一
方とフォトダイオード１００２のｎ型半導体層１０４３の接続を容易に行うことができ、
ｐ型半導体層１０４１側からの光入射も可能となる。また、広い面積にフォトダイオード
を形成することができ、受光感度を向上させることができる。
する構成としても良い。もちろん、他のトランジスタに重なる構成としても良い。この場
合、図示はしていないが、トランジスタ１００３ａのソース電極またはドレイン電極の一
方とフォトダイオード１００２のｎ型半導体層１０４３の接続を容易に行うことができ、
ｐ型半導体層１０４１側からの光入射も可能となる。また、広い面積にフォトダイオード
を形成することができ、受光感度を向上させることができる。
なお、図２３及び図２４の構成において、図示はしないが、フォトダイオード１００２の
光入射面側には透光性を有する導電層が設けられていても良い。また、フォトダイオード
１００２の光入射面とは反対側の面には導電層が設けられていても良い。これらの導電層
を設けることで、ｐ型半導体層１０４１またはｎ型半導体層１０４３の抵抗による電荷の
損失を低減することができる。
光入射面側には透光性を有する導電層が設けられていても良い。また、フォトダイオード
１００２の光入射面とは反対側の面には導電層が設けられていても良い。これらの導電層
を設けることで、ｐ型半導体層１０４１またはｎ型半導体層１０４３の抵抗による電荷の
損失を低減することができる。
本実施の形態では、フォトダイオード１００２の受光面とは反対側に遮蔽膜２０１５を設
ける。遮蔽膜２０１５を設けることで、基板１００１を透過して表示パネル内に入射した
バックライトからの光が、直接フォトダイオード１００２に照射されることを防ぐことが
でき、高精度の撮像を行うことができる。遮蔽膜２０１５には、カーボンブラック、低次
酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用い
た膜で、遮蔽膜２０１５を形成することも可能である。
ける。遮蔽膜２０１５を設けることで、基板１００１を透過して表示パネル内に入射した
バックライトからの光が、直接フォトダイオード１００２に照射されることを防ぐことが
でき、高精度の撮像を行うことができる。遮蔽膜２０１５には、カーボンブラック、低次
酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用い
た膜で、遮蔽膜２０１５を形成することも可能である。
フォトダイオード１００２で検出される外光は、矢印１０２５で示す向きで対向基板１０
１３に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある
場合は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。こ
の様にフォトダイオードに入射される光の強弱を検出することでタッチパネルとして機能
させることができる。
１３に侵入し、フォトダイオード１００２に到達する。例えば、被検出物１０２１がある
場合は、外光が遮られるため、フォトダイオード１００２への外光の入射は遮られる。こ
の様にフォトダイオードに入射される光の強弱を検出することでタッチパネルとして機能
させることができる。
また、被検出物を対向基板１０１３に密着させ、被検出物を透過する外光をフォトダイオ
ードで検出させることにより密着型のイメージセンサとして機能させることもできる。
ードで検出させることにより密着型のイメージセンサとして機能させることもできる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
る。
（実施の形態６）
本実施の形態では、フォトセンサを有する表示パネルを用いたライティングボード（黒板
、ホワイトボード等）の例を示す。
本実施の形態では、フォトセンサを有する表示パネルを用いたライティングボード（黒板
、ホワイトボード等）の例を示す。
例えば、図２５の表示パネル９６９６の位置にフォトセンサを有する表示パネルを設ける
。
。
表示パネル９６９６は、フォトセンサと表示素子とを有している。
ここで、表示パネル９６９６の表面にはマーカー等を用いて自由に書き込みができる。
なお、定着剤が含まれていないマーカー等を用いれば文字の消去が容易である。
また、マーカーのインクを落としやすくするため、表示パネル９６９６の表面は十分な平
滑性を有していると良い。
滑性を有していると良い。
例えば、表示パネル９６９６の表面がガラス基板等であれば平滑性は十分である。
また、表示パネル９６９６の表面に透明な合成樹脂シート等を貼り付けても良い。
合成樹脂としては例えばアクリル等を用いると好ましい。この場合、合成樹脂シートの表
面を平滑にしておくと好ましい。
面を平滑にしておくと好ましい。
そして、表示パネル９６９６は、表示素子を有しているので、特定の画像を表示するとと
もに表示パネル９６９６の表面にマーカーで記載することができる。
もに表示パネル９６９６の表面にマーカーで記載することができる。
また、表示パネル９６９６は、フォトセンサを有しているので、プリンター等と接続して
おけばマーカーで記載した文字を読み取って印刷することも可能である。
おけばマーカーで記載した文字を読み取って印刷することも可能である。
さらに、表示パネル９６９６は、フォトセンサと表示素子を有しているので、画像を表示
させた状態で表示パネル９６９６表面にマーカーで文字、図形等を書き込むことにより、
フォトセンサで読み取ったマーカーの軌跡を画像と合成して映し出すこともできる。
させた状態で表示パネル９６９６表面にマーカーで文字、図形等を書き込むことにより、
フォトセンサで読み取ったマーカーの軌跡を画像と合成して映し出すこともできる。
なお、抵抗膜方式、静電容量方式等のセンシングを用いた場合、マーカー等での書き込み
と同時にしかセンシングをすることができない。
と同時にしかセンシングをすることができない。
一方、フォトセンサを用いた場合、マーカー等で書き込んだ後、時間が経った場合でもい
つでもセンシングが可能な点で優れている。
つでもセンシングが可能な点で優れている。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
る。
本実施例では、パネルと光源の配置について説明する。図２６は、表示パネルの構造を示
す斜視図の一例である。図２６に示す表示パネルは、一対の基板間に液晶素子、フォトダ
イオード、薄膜トランジスタなどを含む画素が形成されたパネル１８０１と、第１の拡散
板１８０２と、プリズムシート１８０３と、第２の拡散板１８０４と、導光板１８０５と
、反射板１８０６と、複数のバックライト光源１８０７と、回路基板１８０９とを有して
いる。
す斜視図の一例である。図２６に示す表示パネルは、一対の基板間に液晶素子、フォトダ
イオード、薄膜トランジスタなどを含む画素が形成されたパネル１８０１と、第１の拡散
板１８０２と、プリズムシート１８０３と、第２の拡散板１８０４と、導光板１８０５と
、反射板１８０６と、複数のバックライト光源１８０７と、回路基板１８０９とを有して
いる。
パネル１８０１と、第１の拡散板１８０２と、プリズムシート１８０３と、第２の拡散板
１８０４と、導光板１８０５と、反射板１８０６は、順に積層されている。バックライト
光源１８０７は導光板１８０５の端部に設けられており、導光板１８０５内部に拡散され
たバックライト光源１８０７からの光は、第１の拡散板１８０２、プリズムシート１８０
３及び第２の拡散板１８０４によって、対向基板側から均一にパネル１８０１に照射され
る。
１８０４と、導光板１８０５と、反射板１８０６は、順に積層されている。バックライト
光源１８０７は導光板１８０５の端部に設けられており、導光板１８０５内部に拡散され
たバックライト光源１８０７からの光は、第１の拡散板１８０２、プリズムシート１８０
３及び第２の拡散板１８０４によって、対向基板側から均一にパネル１８０１に照射され
る。
なお、本実施例では、第１の拡散板１８０２と第２の拡散板１８０４とを用いているが、
拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板
は導光板１８０５とパネル１８０１の間に設けられていれば良い。よって、プリズムシー
ト１８０３よりもパネル１８０１に近い側にのみ拡散板が設けられていても良いし、プリ
ズムシート１８０３よりも導光板１８０５に近い側にのみ拡散板が設けられていても良い
。
拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板
は導光板１８０５とパネル１８０１の間に設けられていれば良い。よって、プリズムシー
ト１８０３よりもパネル１８０１に近い側にのみ拡散板が設けられていても良いし、プリ
ズムシート１８０３よりも導光板１８０５に近い側にのみ拡散板が設けられていても良い
。
またプリズムシート１８０３は、図２６に示した断面が鋸歯状の形状に限定されず、導光
板１８０５からの光をパネル１８０１側に集光できる形状を有していれば良い。
板１８０５からの光をパネル１８０１側に集光できる形状を有していれば良い。
回路基板１８０９には、パネル１８０１に入力される各種信号を生成もしくは処理する回
路、パネル１８０１から出力される各種信号を処理する回路などが設けられている。そし
て図２６では、回路基板１８０９とパネル１８０１が、ＦＰＣ１８１１（Ｆｌｅｘｉｂｌ
ｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を介して接続されている。なお、上記回路は、Ｃ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いてパネル１８０１に接続されていても良い
し、上記回路の一部がＦＰＣ１８１１にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて
接続されていても良い。
路、パネル１８０１から出力される各種信号を処理する回路などが設けられている。そし
て図２６では、回路基板１８０９とパネル１８０１が、ＦＰＣ１８１１（Ｆｌｅｘｉｂｌ
ｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を介して接続されている。なお、上記回路は、Ｃ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いてパネル１８０１に接続されていても良い
し、上記回路の一部がＦＰＣ１８１１にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて
接続されていても良い。
図２６では、バックライト光源１８０７の駆動を制御する制御系の回路が回路基板１８０
９に設けられており、該制御系の回路とバックライト光源１８０７とがＦＰＣ１８１０を
介して接続されている例を示している。ただし、該制御系の回路はパネル１８０１に形成
されていても良く、この場合はパネル１８０１とバックライト光源１８０７とがＦＰＣな
どにより接続されるようにする。
９に設けられており、該制御系の回路とバックライト光源１８０７とがＦＰＣ１８１０を
介して接続されている例を示している。ただし、該制御系の回路はパネル１８０１に形成
されていても良く、この場合はパネル１８０１とバックライト光源１８０７とがＦＰＣな
どにより接続されるようにする。
なお、図２６は、パネル１８０１の端にバックライト光源１８０７を配置するエッジライ
ト型を例示しているが、本発明の表示パネルはバックライト光源１８０７がパネル１８０
１の直下に配置される直下型であっても良い。
ト型を例示しているが、本発明の表示パネルはバックライト光源１８０７がパネル１８０
１の直下に配置される直下型であっても良い。
例えば、被検出物である指１８１２をパネル１８０１の上面側から近づけると、バックラ
イトからの光が、パネル１８０１を通過し、その一部が指１８１２において反射し、再び
パネル１８０１に入射する。各色に対応するバックライト光源１８０７を順に点灯させ、
色ごとに撮像データの取得を行うことで、被検出物である指１８１２のカラーの撮像デー
タを得ることが出来る。また撮像データから位置を認識することができ、表示画像の情報
と組み合わせてタッチパネルとして機能させることができる。
イトからの光が、パネル１８０１を通過し、その一部が指１８１２において反射し、再び
パネル１８０１に入射する。各色に対応するバックライト光源１８０７を順に点灯させ、
色ごとに撮像データの取得を行うことで、被検出物である指１８１２のカラーの撮像デー
タを得ることが出来る。また撮像データから位置を認識することができ、表示画像の情報
と組み合わせてタッチパネルとして機能させることができる。
本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。
本発明の一態様に係る表示装置は、撮像データの取得を行うことができるという特徴を有
している。よって、本発明の一態様に係る表示装置を用いた電子機器は、表示装置をその
構成要素に追加することにより、より高機能化することができる。
している。よって、本発明の一態様に係る表示装置を用いた電子機器は、表示装置をその
構成要素に追加することにより、より高機能化することができる。
例えば、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（
代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生
し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に
、本発明の一態様に係る表示装置を用いることができる電子機器としては、携帯電話、携
帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグ
ル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生
装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プ
リンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙
げられる。これら電子機器の具体例を図２７（Ａ）乃至（Ｄ）に示す。
代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生
し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に
、本発明の一態様に係る表示装置を用いることができる電子機器としては、携帯電話、携
帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグ
ル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生
装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プ
リンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙
げられる。これら電子機器の具体例を図２７（Ａ）乃至（Ｄ）に示す。
図２７（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有
する。本発明の一態様に係る表示装置は、表示部５００２に用いることができる。表示部
５００２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取
得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供するこ
とができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表
示用などの全ての情報表示用表示装置が含まれる。
する。本発明の一態様に係る表示装置は、表示部５００２に用いることができる。表示部
５００２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取
得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供するこ
とができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表
示用などの全ての情報表示用表示装置が含まれる。
図２７（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、スイッチ５１０３
、操作キー５１０４、赤外線ポート５１０５等を有する。本発明の一態様に係る表示装置
は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る表示
装置を用いることで、認識性能良く撮像データの取得を行うことができ、より高機能のア
プリケーションが搭載された携帯情報端末を提供することができる。
、操作キー５１０４、赤外線ポート５１０５等を有する。本発明の一態様に係る表示装置
は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る表示
装置を用いることで、認識性能良く撮像データの取得を行うことができ、より高機能のア
プリケーションが搭載された携帯情報端末を提供することができる。
図２７（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投
入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有
する。本発明の一態様に係る表示装置は、表示部５２０２に用いることができる。表示部
５２０２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取
得を行うことができ、より高機能化された現金自動預け入れ払い機を提供することができ
る。そして、本発明の一態様に係る表示装置を用いた現金自動預け入れ払い機は、指紋、
顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取
りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかか
わらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と
誤認識してしまう他人受入率とを、低く抑えることができる。
入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有
する。本発明の一態様に係る表示装置は、表示部５２０２に用いることができる。表示部
５２０２に本発明の一態様に係る表示装置を用いることで、認識性能良く撮像データの取
得を行うことができ、より高機能化された現金自動預け入れ払い機を提供することができ
る。そして、本発明の一態様に係る表示装置を用いた現金自動預け入れ払い機は、指紋、
顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取
りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかか
わらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と
誤認識してしまう他人受入率とを、低く抑えることができる。
図２７（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、
表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタ
イラス５３０８等を有する。本発明の一態様に係る表示装置は、表示部５３０３または表
示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一
態様に係る表示装置を用いることで、認識性能良く撮像データの取得を行うことができ、
より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。な
お、図２７（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４と
を有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタ
イラス５３０８等を有する。本発明の一態様に係る表示装置は、表示部５３０３または表
示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一
態様に係る表示装置を用いることで、認識性能良く撮像データの取得を行うことができ、
より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。な
お、図２７（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４と
を有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。
１００ 表示装置
１０１ 画素アレイ
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子部
１０６ フォトセンサ部
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ 電荷蓄積制御トランジスタ
２０６ リセットトランジスタ
２０７ 増幅トランジスタ
２０８ 選択トランジスタ
２０９ 選択信号線
２１０ 信号電荷蓄積部
２１１ 出力信号線
２１２ 基準信号線
２１３ 電荷蓄積制御信号線
２１４ リセット信号線
２１５ ゲート信号線
２１６ ソース信号線
２３０ 電源供給線
２３１ 時刻
２３２ 時刻
２３３ 時刻
２３４ 時刻
２３５ 時刻
２３６ 時刻
２３７ 時刻
２３８ 時刻
３００ プリチャージ回路
３０１ トランジスタ
３０２ 保持容量
３０３ プリチャージ信号線
３１１ 蓄積期間
３１２ 電荷保持期間
３１３ 期間
３１４ 電荷保持期間
３１５ 期間
４０１ 期間
４０２ 電荷保持期間
４０３ 期間
４０４ 電荷保持期間
４０５ 期間
４０６ 電荷保持期間
５０３ 電位
５０９ 電位
５１０ 電位
５１１ 電位
５１３ 電位
５１４ 電位
８０２ 増幅トランジスタ
８０３ 電荷蓄積制御トランジスタ
８０４ リセットトランジスタ
８０５ 選択トランジスタ
９０２ 増幅トランジスタ
９０３ 電荷蓄積制御トランジスタ
９０４ リセットトランジスタ
９０５ 選択トランジスタ
１００１ 基板
１００２ フォトダイオード
１００３ａ トランジスタ
１００３ｂ トランジスタ
１００３ｃ トランジスタ
１００３ｄ トランジスタ
１００４ 保持容量
１００５ 液晶素子
１００７ 画素電極
１００８ 液晶
１００９ 対向電極
１０１１ 配向膜
１０１２ 配向膜
１０１３ 対向基板
１０１４ カラーフィルタ
１０１５ 遮蔽膜
１０１６ スペーサー
１０１７ 偏光板
１０１８ 偏光板
１０２１ 被検出物
１０２５ 矢印
１０３０ 配線
１０３１ 保護絶縁膜
１０３２ 平坦化絶縁膜
１０３３ 絶縁膜
１０３５ 信号配線
１０３６ 配線
１０４１ ｐ型半導体層
１０４２ ｉ型半導体層
１０４３ ｎ型半導体層
１１４１ ｐ型半導体層
１１４２ ｉ型半導体層
１１４３ ｎ型半導体層
１６０１ フォトダイオード
１６０２ 増幅トランジスタ
１６０３ 電荷蓄積制御トランジスタ
１６０４ リセットトランジスタ
１６０５ 選択トランジスタ
１６１２ 信号電荷蓄積部
１６１３ 電荷蓄積制御信号線
１６１４ リセット信号線
１６１５ 選択信号線
１６２０ 出力信号線
１６３０ 電源供給線
１６３１ 基準信号線
１７０１ フォトダイオード
１７０２ 増幅トランジスタ
１７０３ 電荷蓄積制御トランジスタ
１７０４ リセットトランジスタ
１７１２ 信号電荷蓄積部
１７１３ 電荷蓄積制御信号線
１７１４ リセット信号線
１７２０ 出力信号線
１７３０ 電源供給線
１７３１ 基準信号線
１８０１ パネル
１８０２ 拡散板
１８０３ プリズムシート
１８０４ 拡散板
１８０５ 導光板
１８０６ 反射板
１８０７ バックライト光源
１８０９ 回路基板
１８１０ ＦＰＣ
１８１１ ＦＰＣ
１８１２ 指
２００１ フォトダイオード
２００２ 増幅トランジスタ
２００３ 電荷蓄積制御トランジスタ
２００４ リセットトランジスタ
２０１２ 信号電荷蓄積部
２０１３ 電荷蓄積制御信号線
２０１４ リセット信号線
２０１５ 遮蔽膜
２０２０ 出力信号線
２０２５ 矢印
２０３０ 電源供給線
２０３１ 基準信号線
２１１２ 電位
２１１３ 電位
２１１４ 電位
２１２０ 電位
２１３０ 時刻
２１３１ 時刻
２１３２ 時刻
２１３３ 時刻
２１３４ 時刻
２１３５ 時刻
２２０１ フォトダイオード
２２０２ 増幅トランジスタ
２２０３ 電荷蓄積制御トランジスタ
２２０５ 選択トランジスタ
２２１２ 信号電荷蓄積部
２２１３ 電荷蓄積制御信号線
２２１５ 選択信号線
２２１６ リセット信号線
２２２０ 出力信号線
２２３０ 電源供給線
２３１２ 電位
２３１３ 電位
２３１５ 電位
２３１６ 電位
２３２０ 電位
２３３０ 時刻
２３３１ 時刻
２３３２ 時刻
２３３３ 時刻
２３３４ 時刻
２３３５ 時刻
２３３６ 時刻
２３３７ 時刻
２６０１ フォトダイオード
２６０２ 増幅トランジスタ
２６０６ 容量
２６１２ 信号電荷蓄積部
２６１５ 選択信号線
２６１６ リセット信号線
２６２０ 出力信号線
２６３０ 電源供給線
２７１２ 電位
２７１５ 電位
２７１６ 電位
２７２０ 電位
２７３０ 時刻
２７３１ 時刻
２７３２ 時刻
２７３３ 時刻
３００１ 電位
３００２ 電位
３００３ 電位
３４８０ 電位
３５０１ 電位
３５０２ 電位
３５０３ 電位
３７１２ 電位
３７１５ 電位
３７１６ 電位
３７２０ 電位
３７３０ 時刻
３７３１ 時刻
３７３２ 時刻
３７３３ 時刻
３８０１ フォトダイオード
３８０２ 増幅トランジスタ
３８０３ 電荷蓄積制御トランジスタ
３８０４ リセットトランジスタ
３８１２ 信号電荷蓄積部
３８１３ 電荷蓄積制御信号線
３８１４ リセット信号線
３８２０ 出力信号線
３８３０ 電源供給線
３８３１ 基準信号線
３８３２ リセット電源供給線
３９１２ 電位
３９１３ 電位
３９１４ 電位
３９２０ 電位
３９３０ 時刻
３９３１ 時刻
３９３２ 時刻
３９３３ 時刻
３９３４ 時刻
３９３５ 時刻
３９８０ 電位
４００１ 電位
４４０１ フォトダイオード
４４０２ 増幅トランジスタ
４４０５ 選択トランジスタ
４４１２ 信号電荷蓄積部
４４１５ 選択信号線
４４１６ リセット信号線
４４２０ 出力信号線
４４３０ 電源供給線
４４８０ 電位
４５０１ 電位
４５０２ 電位
４７０１ 電位
４７０５ 電位
４７１１ 電位
４７１２ 電位
４７１３ 電位
４７１４ 電位
４７１５ 電位
４７２０ 期間
４７２１ 時刻
４７２２ 時刻
４７２３ 時刻
４７２４ 時刻
４７２５ 時刻
４７２６ 時刻
４７２７ 時刻
４７２８ 時刻
４７２９ 時刻
４９８０ 選択信号線
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ スイッチ
５１０４ 操作キー
５１０５ 赤外線ポート
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
９６９６ 表示パネル
１０１ 画素アレイ
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子部
１０６ フォトセンサ部
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ 電荷蓄積制御トランジスタ
２０６ リセットトランジスタ
２０７ 増幅トランジスタ
２０８ 選択トランジスタ
２０９ 選択信号線
２１０ 信号電荷蓄積部
２１１ 出力信号線
２１２ 基準信号線
２１３ 電荷蓄積制御信号線
２１４ リセット信号線
２１５ ゲート信号線
２１６ ソース信号線
２３０ 電源供給線
２３１ 時刻
２３２ 時刻
２３３ 時刻
２３４ 時刻
２３５ 時刻
２３６ 時刻
２３７ 時刻
２３８ 時刻
３００ プリチャージ回路
３０１ トランジスタ
３０２ 保持容量
３０３ プリチャージ信号線
３１１ 蓄積期間
３１２ 電荷保持期間
３１３ 期間
３１４ 電荷保持期間
３１５ 期間
４０１ 期間
４０２ 電荷保持期間
４０３ 期間
４０４ 電荷保持期間
４０５ 期間
４０６ 電荷保持期間
５０３ 電位
５０９ 電位
５１０ 電位
５１１ 電位
５１３ 電位
５１４ 電位
８０２ 増幅トランジスタ
８０３ 電荷蓄積制御トランジスタ
８０４ リセットトランジスタ
８０５ 選択トランジスタ
９０２ 増幅トランジスタ
９０３ 電荷蓄積制御トランジスタ
９０４ リセットトランジスタ
９０５ 選択トランジスタ
１００１ 基板
１００２ フォトダイオード
１００３ａ トランジスタ
１００３ｂ トランジスタ
１００３ｃ トランジスタ
１００３ｄ トランジスタ
１００４ 保持容量
１００５ 液晶素子
１００７ 画素電極
１００８ 液晶
１００９ 対向電極
１０１１ 配向膜
１０１２ 配向膜
１０１３ 対向基板
１０１４ カラーフィルタ
１０１５ 遮蔽膜
１０１６ スペーサー
１０１７ 偏光板
１０１８ 偏光板
１０２１ 被検出物
１０２５ 矢印
１０３０ 配線
１０３１ 保護絶縁膜
１０３２ 平坦化絶縁膜
１０３３ 絶縁膜
１０３５ 信号配線
１０３６ 配線
１０４１ ｐ型半導体層
１０４２ ｉ型半導体層
１０４３ ｎ型半導体層
１１４１ ｐ型半導体層
１１４２ ｉ型半導体層
１１４３ ｎ型半導体層
１６０１ フォトダイオード
１６０２ 増幅トランジスタ
１６０３ 電荷蓄積制御トランジスタ
１６０４ リセットトランジスタ
１６０５ 選択トランジスタ
１６１２ 信号電荷蓄積部
１６１３ 電荷蓄積制御信号線
１６１４ リセット信号線
１６１５ 選択信号線
１６２０ 出力信号線
１６３０ 電源供給線
１６３１ 基準信号線
１７０１ フォトダイオード
１７０２ 増幅トランジスタ
１７０３ 電荷蓄積制御トランジスタ
１７０４ リセットトランジスタ
１７１２ 信号電荷蓄積部
１７１３ 電荷蓄積制御信号線
１７１４ リセット信号線
１７２０ 出力信号線
１７３０ 電源供給線
１７３１ 基準信号線
１８０１ パネル
１８０２ 拡散板
１８０３ プリズムシート
１８０４ 拡散板
１８０５ 導光板
１８０６ 反射板
１８０７ バックライト光源
１８０９ 回路基板
１８１０ ＦＰＣ
１８１１ ＦＰＣ
１８１２ 指
２００１ フォトダイオード
２００２ 増幅トランジスタ
２００３ 電荷蓄積制御トランジスタ
２００４ リセットトランジスタ
２０１２ 信号電荷蓄積部
２０１３ 電荷蓄積制御信号線
２０１４ リセット信号線
２０１５ 遮蔽膜
２０２０ 出力信号線
２０２５ 矢印
２０３０ 電源供給線
２０３１ 基準信号線
２１１２ 電位
２１１３ 電位
２１１４ 電位
２１２０ 電位
２１３０ 時刻
２１３１ 時刻
２１３２ 時刻
２１３３ 時刻
２１３４ 時刻
２１３５ 時刻
２２０１ フォトダイオード
２２０２ 増幅トランジスタ
２２０３ 電荷蓄積制御トランジスタ
２２０５ 選択トランジスタ
２２１２ 信号電荷蓄積部
２２１３ 電荷蓄積制御信号線
２２１５ 選択信号線
２２１６ リセット信号線
２２２０ 出力信号線
２２３０ 電源供給線
２３１２ 電位
２３１３ 電位
２３１５ 電位
２３１６ 電位
２３２０ 電位
２３３０ 時刻
２３３１ 時刻
２３３２ 時刻
２３３３ 時刻
２３３４ 時刻
２３３５ 時刻
２３３６ 時刻
２３３７ 時刻
２６０１ フォトダイオード
２６０２ 増幅トランジスタ
２６０６ 容量
２６１２ 信号電荷蓄積部
２６１５ 選択信号線
２６１６ リセット信号線
２６２０ 出力信号線
２６３０ 電源供給線
２７１２ 電位
２７１５ 電位
２７１６ 電位
２７２０ 電位
２７３０ 時刻
２７３１ 時刻
２７３２ 時刻
２７３３ 時刻
３００１ 電位
３００２ 電位
３００３ 電位
３４８０ 電位
３５０１ 電位
３５０２ 電位
３５０３ 電位
３７１２ 電位
３７１５ 電位
３７１６ 電位
３７２０ 電位
３７３０ 時刻
３７３１ 時刻
３７３２ 時刻
３７３３ 時刻
３８０１ フォトダイオード
３８０２ 増幅トランジスタ
３８０３ 電荷蓄積制御トランジスタ
３８０４ リセットトランジスタ
３８１２ 信号電荷蓄積部
３８１３ 電荷蓄積制御信号線
３８１４ リセット信号線
３８２０ 出力信号線
３８３０ 電源供給線
３８３１ 基準信号線
３８３２ リセット電源供給線
３９１２ 電位
３９１３ 電位
３９１４ 電位
３９２０ 電位
３９３０ 時刻
３９３１ 時刻
３９３２ 時刻
３９３３ 時刻
３９３４ 時刻
３９３５ 時刻
３９８０ 電位
４００１ 電位
４４０１ フォトダイオード
４４０２ 増幅トランジスタ
４４０５ 選択トランジスタ
４４１２ 信号電荷蓄積部
４４１５ 選択信号線
４４１６ リセット信号線
４４２０ 出力信号線
４４３０ 電源供給線
４４８０ 電位
４５０１ 電位
４５０２ 電位
４７０１ 電位
４７０５ 電位
４７１１ 電位
４７１２ 電位
４７１３ 電位
４７１４ 電位
４７１５ 電位
４７２０ 期間
４７２１ 時刻
４７２２ 時刻
４７２３ 時刻
４７２４ 時刻
４７２５ 時刻
４７２６ 時刻
４７２７ 時刻
４７２８ 時刻
４７２９ 時刻
４９８０ 選択信号線
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ スイッチ
５１０４ 操作キー
５１０５ 赤外線ポート
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
９６９６ 表示パネル
Claims (7)
- 第１のフォトダイオードと、第２のフォトダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、光源と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のフォトダイオードと電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第２のフォトダイオードと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続される表示装置であって、
第１の期間と、第２の期間と、第３の期間と、を有し、
前記第１の期間において、前記第１のトランジスタ及び前記第２のトランジスタはオンであり、
前記第１の期間において、前記第５のトランジスタ及び前記第６のトランジスタはオフであり、
前記第１の期間において、前記光源は消灯しており、
前記第２の期間において、前記第５のトランジスタはオンであり、
前記第２の期間において、前記第１のトランジスタ、前記第２のトランジスタ及び前記第６のトランジスタはオフであり、
前記第２の期間において、前記光源は点灯しており、
前記第３の期間において、前記第６のトランジスタはオンであり、
前記第３の期間において、前記第１のトランジスタ、前記第２のトランジスタ及び前記第５のトランジスタはオフであり、
前記第３の期間において、前記光源は点灯しており、
前記第１のトランジスタは、酸化物半導体を有し、
前記第２のトランジスタは、酸化物半導体を有することを特徴とする表示装置。 - 第１のフォトダイオードと、第２のフォトダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、光源と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のフォトダイオードと電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第２のフォトダイオードと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続される表示装置であって、
第１の期間と、第２の期間と、第３の期間と、第４の期間と、を有し、
前記第１の期間において、前記第１のトランジスタ、前記第２のトランジスタ、前記第７のトランジスタ及び前記第８のトランジスタはオンであり、
前記第１の期間において、前記第５のトランジスタ及び前記第６のトランジスタはオフであり、
前記第１の期間において、前記光源は消灯しており、
前記第２の期間において、前記第１のトランジスタ及び前記第２のトランジスタはオンであり、
前記第２の期間において、前記第５のトランジスタ、前記第６のトランジスタ、前記第７のトランジスタ及び前記第８のトランジスタはオフであり、
前記第２の期間において、前記光源は点灯しており、
前記第３の期間において、前記第５のトランジスタはオンであり、
前記第３の期間において、前記第１のトランジスタ、前記第２のトランジスタ、前記第６のトランジスタ、前記第７のトランジスタ及び前記第８のトランジスタはオフであり、
前記第３の期間において、前記光源は点灯しており、
前記第４の期間において、前記第６のトランジスタはオンであり、
前記第４の期間において、前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタ、前記第７のトランジスタ及び前記第８のトランジスタはオフであり、
前記第４の期間において、前記光源は点灯しており、
前記第１のトランジスタは、酸化物半導体を有し、
前記第２のトランジスタは、酸化物半導体を有することを特徴とする表示装置。 - 請求項２において、
前記第７のトランジスタは、酸化物半導体を有し、
前記第８のトランジスタは、酸化物半導体を有することを特徴とする表示装置。 - 請求項１乃至請求項３のいずれか一項において、
前記第３のトランジスタは、酸化物半導体を有し、
前記第４のトランジスタは、酸化物半導体を有することを特徴とする表示装置。 - 請求項１乃至請求項４のいずれか一項において、
前記第１のフォトダイオードは、ＰＩＮ型であり、
前記第２のフォトダイオードは、ＰＩＮ型であることを特徴とする表示装置。 - 請求項１乃至請求項５のいずれか一項において、
前記第１のフォトダイオードは、非晶質シリコンを有し、
前記第２のフォトダイオードは、非晶質シリコンを有することを特徴とする表示装置。 - 請求項１乃至請求項６のいずれか一項に記載の表示装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013119425A JP5394589B2 (ja) | 2010-03-12 | 2013-06-06 | 表示装置及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010055878 | 2010-03-12 | ||
| JP2010055878 | 2010-03-12 | ||
| JP2013119425A JP5394589B2 (ja) | 2010-03-12 | 2013-06-06 | 表示装置及び電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011052558A Division JP5823709B2 (ja) | 2010-03-12 | 2011-03-10 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013232203A JP2013232203A (ja) | 2013-11-14 |
| JP5394589B2 true JP5394589B2 (ja) | 2014-01-22 |
Family
ID=44559506
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011052558A Expired - Fee Related JP5823709B2 (ja) | 2010-03-12 | 2011-03-10 | 表示装置の駆動方法 |
| JP2013119425A Active JP5394589B2 (ja) | 2010-03-12 | 2013-06-06 | 表示装置及び電子機器 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011052558A Expired - Fee Related JP5823709B2 (ja) | 2010-03-12 | 2011-03-10 | 表示装置の駆動方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9772702B2 (ja) |
| JP (2) | JP5823709B2 (ja) |
| KR (1) | KR101770550B1 (ja) |
| CN (1) | CN102782622B (ja) |
| DE (1) | DE112011100886T5 (ja) |
| TW (1) | TWI539429B (ja) |
| WO (1) | WO2011111521A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5823740B2 (ja) | 2010-06-16 | 2015-11-25 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| JP5766519B2 (ja) | 2010-06-16 | 2015-08-19 | 株式会社半導体エネルギー研究所 | 入出力装置 |
| US9103724B2 (en) | 2010-11-30 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device |
| JP5925475B2 (ja) | 2010-12-09 | 2016-05-25 | 株式会社半導体エネルギー研究所 | 光検出回路 |
| JP2012256020A (ja) | 2010-12-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
| JP5774974B2 (ja) | 2010-12-22 | 2015-09-09 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| US8836626B2 (en) | 2011-07-15 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| JP6151530B2 (ja) | 2012-02-29 | 2017-06-21 | 株式会社半導体エネルギー研究所 | イメージセンサ、カメラ、及び監視システム |
| US9236408B2 (en) | 2012-04-25 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device including photodiode |
| US9916793B2 (en) | 2012-06-01 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| JP6032794B2 (ja) * | 2012-06-08 | 2016-11-30 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US8872120B2 (en) * | 2012-08-23 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and method for driving the same |
| KR102069683B1 (ko) | 2012-08-24 | 2020-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치 |
| DE102013217278B4 (de) | 2012-09-12 | 2017-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung |
| US9817520B2 (en) | 2013-05-20 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Imaging panel and imaging device |
| TWI656631B (zh) * | 2014-03-28 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 攝像裝置 |
| KR20220100106A (ko) | 2014-06-09 | 2022-07-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| US9881954B2 (en) | 2014-06-11 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| TWI700823B (zh) | 2014-06-27 | 2020-08-01 | 日商半導體能源研究所股份有限公司 | 攝像裝置及電子裝置 |
| KR102422059B1 (ko) | 2014-07-18 | 2022-07-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 촬상 장치, 및 전자 기기 |
| JP6459271B2 (ja) * | 2014-07-23 | 2019-01-30 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | イメージセンサ及びその駆動方法 |
| JP6570417B2 (ja) * | 2014-10-24 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
| US9709684B2 (en) * | 2014-12-15 | 2017-07-18 | General Electric Company | Systems and methods for scintillators having micro-crack surfaces |
| US9997121B2 (en) * | 2015-05-21 | 2018-06-12 | Apple Inc. | Display with physically modeled charge accumulation tracking |
| TWI738569B (zh) | 2015-07-07 | 2021-09-01 | 日商半導體能源研究所股份有限公司 | 成像裝置及其運作方法 |
| US10373991B2 (en) | 2015-08-19 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, operating method thereof, and electronic device |
| US10090344B2 (en) | 2015-09-07 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, method for operating the same, module, and electronic device |
| US10896923B2 (en) | 2015-09-18 | 2021-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of operating an imaging device with global shutter system |
| US10109667B2 (en) | 2015-10-09 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, module, and electronic device |
| US9838623B2 (en) * | 2015-11-12 | 2017-12-05 | Omnivision Technologies, Inc. | Global shutter control signal generator with reduced driving requirements |
| US10044948B2 (en) | 2015-11-12 | 2018-08-07 | Omnivision Technologies, Inc. | Image sensor global shutter supply circuit with variable bandwidth |
| CN105572968A (zh) * | 2015-12-22 | 2016-05-11 | 武汉华星光电技术有限公司 | 一种背光模组、液晶显示装置及其背光调节方法 |
| US10347681B2 (en) | 2016-02-19 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| JP6904730B2 (ja) | 2016-03-08 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| KR102365543B1 (ko) | 2016-06-10 | 2022-02-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 정보 단말 |
| TWI588790B (zh) * | 2016-07-29 | 2017-06-21 | 元太科技工業股份有限公司 | 顯示裝置及其製作方法 |
| US10490130B2 (en) | 2017-02-10 | 2019-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Display system comprising controller which process data |
| CN107479760B (zh) * | 2017-09-22 | 2021-09-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示*** |
| KR102526246B1 (ko) * | 2017-11-17 | 2023-04-26 | 엘지디스플레이 주식회사 | 구동 회로, 표시패널 및 표시장치 |
| US20190245011A1 (en) * | 2018-02-06 | 2019-08-08 | Innolux Corporation | Display device |
| US11137607B2 (en) * | 2019-06-28 | 2021-10-05 | Canon Kabushiki Kaisha | Image capturing and display apparatus and wearable device |
| CN114641987A (zh) | 2019-11-07 | 2022-06-17 | 株式会社半导体能源研究所 | 摄像装置、其工作方法及电子设备 |
| KR20220009562A (ko) * | 2020-07-16 | 2022-01-25 | 엘지디스플레이 주식회사 | 표시장치와 이를 포함한 모바일 단말기 |
| CN112102767A (zh) * | 2020-10-14 | 2020-12-18 | 南京中电熊猫液晶显示科技有限公司 | 一种像素电路及其补偿方法 |
| CN112860077B (zh) * | 2021-02-26 | 2023-05-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的信号读取方法和装置 |
Family Cites Families (133)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| KR20000016257A (ko) | 1997-04-22 | 2000-03-25 | 모리시타 요이치 | 화상 판독기능을 가진 액정 표시장치, 화상판독방법 및 제조방법 |
| JPH116991A (ja) | 1997-04-22 | 1999-01-12 | Matsushita Electric Ind Co Ltd | 画像読み取り機能付き液晶表示装置、および画像読み取り方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2001194232A (ja) | 2000-01-14 | 2001-07-19 | Sony Corp | 光センサ装置及び表示装置 |
| US6747638B2 (en) * | 2000-01-31 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| JP4112184B2 (ja) | 2000-01-31 | 2008-07-02 | 株式会社半導体エネルギー研究所 | エリアセンサ及び表示装置 |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| KR100537704B1 (ko) * | 2002-07-12 | 2005-12-20 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7385594B2 (en) | 2004-02-19 | 2008-06-10 | Au Optronics Corporation | Position encoded sensing device and a method thereof |
| WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US7652704B2 (en) | 2004-08-25 | 2010-01-26 | Aptina Imaging Corporation | Pixel for boosting pixel reset voltage |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
| KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
| CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| US20060262055A1 (en) * | 2005-01-26 | 2006-11-23 | Toshiba Matsushita Display Technology | Plane display device |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US20060197269A1 (en) * | 2005-03-04 | 2006-09-07 | Downey Curtis W | Drawer clamp |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP4338140B2 (ja) | 2005-05-12 | 2009-10-07 | 株式会社 日立ディスプレイズ | タッチパネル一体表示装置 |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| FR2888989B1 (fr) | 2005-07-21 | 2008-06-06 | St Microelectronics Sa | Capteur d'images |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| JP5016831B2 (ja) * | 2006-03-17 | 2012-09-05 | キヤノン株式会社 | 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| CN1877406A (zh) * | 2006-07-04 | 2006-12-13 | 友达光电股份有限公司 | 场序式液晶显示装置及其驱动方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| US7663165B2 (en) | 2006-08-31 | 2010-02-16 | Aptina Imaging Corporation | Transparent-channel thin-film transistor-based pixels for high-performance image sensors |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| JP5177999B2 (ja) | 2006-12-05 | 2013-04-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| US8674949B2 (en) * | 2007-02-20 | 2014-03-18 | Japan Displays Inc. | Liquid crystal display apparatus |
| JP2008203561A (ja) * | 2007-02-20 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP4974701B2 (ja) * | 2007-02-21 | 2012-07-11 | オリンパス株式会社 | 固体撮像装置 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP2009032005A (ja) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | 入力表示装置および入力表示パネル |
| KR20090040158A (ko) | 2007-10-19 | 2009-04-23 | 삼성전자주식회사 | 투명한 트랜지스터를 구비한 시모스 이미지 센서 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| WO2009081810A1 (ja) | 2007-12-20 | 2009-07-02 | Sharp Kabushiki Kaisha | 光センサ付き表示装置 |
| WO2009104667A1 (ja) * | 2008-02-21 | 2009-08-27 | シャープ株式会社 | 光センサ付き表示装置 |
| WO2009110293A1 (ja) | 2008-03-03 | 2009-09-11 | シャープ株式会社 | 光センサ付き表示装置 |
| JP2009237558A (ja) * | 2008-03-05 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| JP5175136B2 (ja) | 2008-05-22 | 2013-04-03 | 株式会社ジャパンディスプレイウェスト | 電気光学装置及び電子機器 |
| US8284218B2 (en) | 2008-05-23 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device controlling luminance |
| JP5434007B2 (ja) | 2008-08-01 | 2014-03-05 | カシオ計算機株式会社 | フリップフロップ回路、シフトレジスタ及び電子機器 |
| JP5107824B2 (ja) | 2008-08-18 | 2012-12-26 | 富士フイルム株式会社 | 表示装置およびその駆動制御方法 |
| JP2010055878A (ja) | 2008-08-27 | 2010-03-11 | Nitta Ind Corp | 放電管均流点灯装置 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| US20100165280A1 (en) * | 2008-12-25 | 2010-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP5100670B2 (ja) | 2009-01-21 | 2012-12-19 | 株式会社半導体エネルギー研究所 | タッチパネル、電子機器 |
| CN102696109B (zh) | 2010-01-15 | 2015-08-19 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的驱动方法 |
-
2011
- 2011-02-16 WO PCT/JP2011/053877 patent/WO2011111521A1/en active Application Filing
- 2011-02-16 CN CN201180013656.1A patent/CN102782622B/zh active Active
- 2011-02-16 KR KR1020127026669A patent/KR101770550B1/ko active IP Right Grant
- 2011-02-16 DE DE112011100886T patent/DE112011100886T5/de active Pending
- 2011-02-23 US US13/032,894 patent/US9772702B2/en not_active Expired - Fee Related
- 2011-03-04 TW TW100107315A patent/TWI539429B/zh active
- 2011-03-10 JP JP2011052558A patent/JP5823709B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-06 JP JP2013119425A patent/JP5394589B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011210254A (ja) | 2011-10-20 |
| TW201203214A (en) | 2012-01-16 |
| TWI539429B (zh) | 2016-06-21 |
| US9772702B2 (en) | 2017-09-26 |
| JP5823709B2 (ja) | 2015-11-25 |
| DE112011100886T5 (de) | 2012-12-27 |
| US20110221723A1 (en) | 2011-09-15 |
| JP2013232203A (ja) | 2013-11-14 |
| CN102782622A (zh) | 2012-11-14 |
| KR101770550B1 (ko) | 2017-08-23 |
| CN102782622B (zh) | 2016-11-02 |
| KR20130018767A (ko) | 2013-02-25 |
| WO2011111521A1 (en) | 2011-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5394589B2 (ja) | 表示装置及び電子機器 | |
| JP5771262B2 (ja) | 表示装置 | |
| US8686972B2 (en) | Semiconductor device and display device | |
| US10031622B2 (en) | Semiconductor device | |
| TWI507934B (zh) | 顯示裝置 | |
| JP5828928B2 (ja) | タッチパネル | |
| US20110096009A1 (en) | Display device and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5394589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |