JP5388912B2 - パルス電源装置とそのパルス電圧生成方法 - Google Patents
パルス電源装置とそのパルス電圧生成方法 Download PDFInfo
- Publication number
- JP5388912B2 JP5388912B2 JP2010054914A JP2010054914A JP5388912B2 JP 5388912 B2 JP5388912 B2 JP 5388912B2 JP 2010054914 A JP2010054914 A JP 2010054914A JP 2010054914 A JP2010054914 A JP 2010054914A JP 5388912 B2 JP5388912 B2 JP 5388912B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pulse
- voltage
- switching
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、例えばレーダ送信装置用の高周波モジュールにおいてパルス電源波形が必要とされるパルス電源装置とそのパルス電圧生成方法に関する。
レーダ送信装置用の高周波モジュールには、パルス波形の電源電圧を生成するパルス電源装置が用いられる(特許文献1参照)。このパルス電源装置は、電源の立ち上がりまたは立ち下がりの波形がレーダのスプリアス特性に影響を与えるため、入力変動等の外乱に対して常に一定の立ち上がり時間であることが望ましい。このような電源装置の立ち上がり特性は、電流リミッタを利用する方法、リファレンス電圧を徐々に上げていく方法等が一般的である。しかしながら、これらの方法では電源の立ち上がり時間が遅くなってしまうという問題があった。
上述の如く、従来のパルス電源装置において、電源の立ち上がりを一定にするには、その制御のために立ち上がり時間を遅くしてなければならなかった。
本発明は上記事情を考慮してなされたもので、電源の立ち上がりの高速化と一定化を同時に実現するパルス電源装置とそのパルス電圧生成方法を提供することを目的とする。
上記目的を達成するために、本発明に係るパルス電源装置は、以下のような態様とする。
(1)パルス信号源からのパルス信号に同期するパルス波形の電源電圧を生成するパルス電源装置において、前記パルス信号に同期して駆動され、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するスイッチング電源回路と、前記スイッチング電源回路の入出力電圧をモニタするモニタ手段と、前記モニタ手段でモニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御を施す制御手段とを具備する態様とする。
(2)(1)の態様において、前記制御手段は、前記第1、第2の期間のタイミングを通知するタイマを備える態様とする。
(3)(1)の態様において、前記制御手段は、モニタ手段で得られた出力電圧と前記第1、第2の期間それぞれに相当する基準電圧値とを比較する比較手段を備えることを特徴とする。
また、本発明に係るパルス電源装置のパルス電圧生成方法は、以下のような態様とする。
(4)パルス信号源からのパルス信号に同期してスイッチング電源回路を駆動し、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するパルス電源装置に用いられ、前記スイッチング電源回路の入出力電圧をモニタし、モニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御する態様とする。
上記の構成によれば、パルスのオン信号が入力されると、予め決められた時間で立ち上げ、入力電圧に応じたパルス幅に設定し、スイッチング電源回路をオンさせて最小デューティで動作させた後、出力電圧が一定になるようフィードバック制御を行うことにより、高速な立ち上がりと共に立ち上がりの一定化を実現することができる。
したがって、本発明によれば、電源の立ち上がりの高速化と一定化を同時に実現するパルス電源装置とそのパルス電圧生成方法を提供することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
(第1の実施形態)
図1は本発明の第1の実施形態であるパルス電源装置の構成を示す回路図である。図1において、直流電圧源11の正負極性端子は、それぞれ正負電源ラインを通じてスイッチング電源回路12の正負入力端に接続される。このスイッチング電源回路12は、例えばDC−DCコンバータで構成され、直流電圧源11から供給される電圧を規定レベルの電圧に安定化して負荷13に供給する。
図1は本発明の第1の実施形態であるパルス電源装置の構成を示す回路図である。図1において、直流電圧源11の正負極性端子は、それぞれ正負電源ラインを通じてスイッチング電源回路12の正負入力端に接続される。このスイッチング電源回路12は、例えばDC−DCコンバータで構成され、直流電圧源11から供給される電圧を規定レベルの電圧に安定化して負荷13に供給する。
具体的には、直流電圧源11の正負極性端子に接続される正負電源ライン間に第1及び第2のスイッチング素子121,122を直列に接続し、両素子の接続点及び負荷出力端間にインダクタ123を接続し、負荷出力端及び負電源ライン間にコンデンサ124を接続し、各スイッチング素子121,122をそれぞれドライブ回路14からのドライブ信号によってオン・オフ制御する。すなわち、このスイッチング電源回路12は、後述のパルス信号源20で発生されるパルス信号に同期して、スイッチング素子121,122を交互にオン状態としてインダクタ123を通じてコンデンサ124を充放電させることによって直流電圧を発生することで、パルス波形の出力電圧を生成する降圧コンバータとして機能する。
尚、ここでは、基本回路である降圧コンバータを例としているが、その他の方式でもかまわない。
上記スイッチング電源回路12の入力端間、出力端間には、それぞれ分圧抵抗151,152による入力モニタ回路15、分圧抵抗161,162による出力モニタ回路16が接続され、それぞれ任意の分圧比でモニタ電圧が得られる。ここでは、分圧のための抵抗を入れているが、分圧の必要がない場合には直接入出力端から取り出すようにしてもよい。
入力モニタ回路15で得られた入力モニタ電圧はA/D(アナログ/デジタル)コンバータ18によってデジタル信号に変換されて演算処理回路19に供給される。同様に、出力モニタ回路16で得られた出力モニタ電圧はA/Dコンバータ19によってデジタル信号に変換されて演算処理回路18に供給される。
演算処理回路18は、パルス信号源20で発生されるパルス信号(レーダの場合は送信パルス)を取り込み、立ち上げ時間及び立ち下げ時間を決定するためのタイマ181を用いて、図3に示す処理を実行する。演算処理回路18により演算されたデータはPWM(Pulse Width Modulation)回路21よりパルス信号のデューティを決定するオン時間Ton 、オフ時間Toff に変換される。ここで、生成されたパルス信号はドライブ回路14へ出力される。ドライブ回路14はPWM回路21でデューティ制御されたパルス信号に基づいてスイッチング素子121,122へ供給するドライブ信号を生成する。
上記構成によるパルス電源装置おいて、図1の各部波形を図2に示して、全体の処理動作を説明する。尚、説明を簡単にするため、スイッチング素子121,122、インダクタ123の電圧降下、負荷13による電圧降下は無視する。動作説明は電源の立ち上がりについて行う。立ち下りは立ち上がりの逆の手順を行えばよい。
入力電圧をVin 、出力電圧をVout 、スイッチング電源回路12のスイッチング周期をTsw 、スイッチング電源回路12のオン時間をTon 、スイッチング電源回路12のオフ時間をToff 、コンデンサ124の容量をC、コンデンサ124に流れる電流をic 、コンデンサ124に蓄えられる電荷量をQ、インダクタ123のインダクタンスをLとする。ここで、デューティDを下式で定義する。
ただし、Dは0から1の範囲である。
図2(a)に示すように、起動時に一定のデューティにする期間をt1 、最小デューティまたは0(図面では0)にする期間をt2 、通常動作になる期間をt3 と定義する。ここで、t2 の期間は、t1 の期間でインダクタ123に蓄えられたエネルギーをコンデンサ124に伝送する期間である。この期間t2 が無い場合、出力電圧Vout にオーバーシュートが発生してしまう。つまり、本方式はオーバーシュートが発生せずに最も速く立ち上げることが可能となる。
これより、入力が変動してもデューティを変えることにより、常に立ち上がり時間を一定にすることが可能であることが判る。
ここで、上記演算処理回路18で行われる演算処理の流れについて、図3を参照して説明する。
まず、処理開始時にA/Dコンバータ17,19から入力及び出力のモニタ電圧Vin ,Vout を取り込み(ステップS11)、(1)〜(8)式による演算処理によってデューティDを決定して(ステップS12)、パルス信号源20からパルス信号が与えられるまで上記ステップS11〜S12の処理を繰り返して待機状態とする(ステップS13)。
上記ステップS13でパルス信号がオン入力された場合には、PWM回路21を起動してデューティDを(8)式で決定された値に設定する(ステップS14)。タイマ181が時間t1 を経過した時点でデューティDを最小(または0)とし(ステップS15,S16)、タイマ181がさらに時間t2 を経過した時点で通常動作に戻す(ステップS17,S18)。
以上の処理により、立ち上がり時間を一定としつつオーバーシュートを生じることなく安定動作に移行させることが可能となる。
(第2の実施形態)
図4は本発明の第2の実施形態であるパルス電源装置の構成を示す回路図である。但し、図4において、図1に示す構成と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
図4は本発明の第2の実施形態であるパルス電源装置の構成を示す回路図である。但し、図4において、図1に示す構成と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
図1に示した第1の実施形態では、演算処理回路18において、立ち上げ時間及び立ち下げ時間を決定するためにタイマ181を用いるようにした。これに対し、図4に示す第2の実施形態では、タイマ181の代わりに出力電圧Vout と基準値Vth とを比較判定するコンパレータ22を用い、このコンパレータ22の比較結果に基づいて立ち上げ時間及び立ち下げ時間を決定する。
これより、t1 終了時の判定をタイマ201の代わりにコンパレータ22を使用して基準値Vth と比較判定することにより、同様の動作が可能である。
この場合の演算処理回路18の処理の流れは図5に示すようになる。すなわち、処理開始時にA/Dコンバータ17,19から入力及び出力のモニタ電圧Vin ,Vout を取り込み(ステップS21)、(1)〜(8)式による演算処理によってデューティDを決定して(ステップS22)、パルス信号源20からパルス信号が与えられるまで上記ステップS21〜S22の処理を繰り返して待機状態とする(ステップS23)。
上記ステップS23でパルス信号がオン入力された場合には、PWM回路21を起動してデューティDを(8)式で決定された値に設定する(ステップS24)。この状態から出力電圧Vout が基準値Vth を超えた時点でデューティDを最小(または0)とし(ステップS25,S26)、出力電圧Voutがさらに許容最小電圧値Vout-minした時点で通常動作に戻す(ステップS27,S28)。
以上の処理により、第1の実施形態と同様に、入力変動が生じたとしても、立ち上がり時間を一定とし、かつオーバーシュートを生じることなく通常の安定動作に移行させることが可能となる。
以上に述べたように、この発明によれば、起動時の一定期間に一定のデューティにし、その後、最小デューティまたは0にして、通常動作するよう起動時に制御を行うようにしているので、出力電圧Vout の立ち上げ時間を高速化しつつ、入力変動にも起動時間が一定にすることができる。
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、本発明によれば、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
11…直流電圧源、12…スイッチング電源回路、13…負荷、121,122…第1及び第2のスイッチング素子、123…インダクタ、124…コンデンサ、14…ドライブ回路、15…入力モニタ回路、151,152…分圧抵抗、16…出力モニタ回路、161,162…分圧抵抗、17…A/D(アナログ/デジタル)コンバータ、18…演算処理回路、181…タイマ、19…A/Dコンバータ、20…パルス信号源、21…PWM(Pulse Width Modulation)回路、22…コンパレータ。
Claims (4)
- パルス信号源からのパルス信号に同期するパルス波形の電源電圧を生成するパルス電源装置において、
前記パルス信号に同期して駆動され、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するスイッチング電源回路と、
前記スイッチング電源回路の入出力電圧をモニタするモニタ手段と、
前記モニタ手段でモニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御を施す制御手段と
を具備することを特徴とするパルス電源装置。 - 前記制御手段は、前記第1、第2の期間のタイミングを通知するタイマを備えることを特徴とする請求項1記載のパルス電源装置。
- 前記制御手段は、モニタ手段で得られた出力電圧と前記第1、第2の期間それぞれに相当する基準電圧値とを比較する比較手段を備えることを特徴とする請求項1記載のパルス電源装置。
- パルス信号源からのパルス信号に同期してスイッチング電源回路を駆動し、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するパルス電源装置に用いられ、
前記スイッチング電源回路の入出力電圧をモニタし、
モニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、
前記パルス信号の立ち上がりまたは立ち下がり時から第1の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、
続く第2の期間は前記パルス幅を0または最小幅として前記スイッチング電源回路を駆動し、
その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御することを特徴とするパルス電源装置のパルス電圧生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054914A JP5388912B2 (ja) | 2010-03-11 | 2010-03-11 | パルス電源装置とそのパルス電圧生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054914A JP5388912B2 (ja) | 2010-03-11 | 2010-03-11 | パルス電源装置とそのパルス電圧生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011193550A JP2011193550A (ja) | 2011-09-29 |
JP5388912B2 true JP5388912B2 (ja) | 2014-01-15 |
Family
ID=44797893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054914A Expired - Fee Related JP5388912B2 (ja) | 2010-03-11 | 2010-03-11 | パルス電源装置とそのパルス電圧生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5388912B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5579804B2 (ja) * | 2012-08-28 | 2014-08-27 | ミネベア株式会社 | 負荷駆動装置およびその制御方法 |
CN103441698B (zh) * | 2013-08-20 | 2015-10-28 | 东莞市力与源电器设备有限公司 | 一种正反换向脉冲电源输出波形的控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171750A (ja) * | 2000-12-04 | 2002-06-14 | Canon Inc | 電源装置 |
JP2007020305A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | パルス電源装置 |
JP2007288979A (ja) * | 2006-04-19 | 2007-11-01 | Toyota Industries Corp | 直流電源装置 |
-
2010
- 2010-03-11 JP JP2010054914A patent/JP5388912B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011193550A (ja) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504685B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP4631916B2 (ja) | 昇圧形dc−dcコンバータ | |
US20090174384A1 (en) | Switching regulator and method of controlling the same | |
US9502976B2 (en) | Power supply circuit and control method for the same | |
JP6023468B2 (ja) | スイッチング電源装置 | |
JP2010063276A (ja) | 電流モード制御型スイッチングレギュレータ | |
JP2009148094A (ja) | Dc−dcコンバータおよび電源制御用半導体集積回路 | |
KR101919625B1 (ko) | 전류제어 모드 dc-dc 컨버터 | |
JP5866920B2 (ja) | スイッチング装置及びその制御方法 | |
JP6350305B2 (ja) | 電圧変換装置及び電圧変換方法 | |
JP2007244086A (ja) | スイッチング電源装置のソフトスタート回路 | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP2011097732A (ja) | 昇降圧回路 | |
JP5630895B2 (ja) | スイッチング電源回路 | |
JP5388912B2 (ja) | パルス電源装置とそのパルス電圧生成方法 | |
JP2009065753A (ja) | スイッチングレギュレータ | |
JP5721403B2 (ja) | 昇降圧回路及び昇降圧回路制御方法 | |
JP5511245B2 (ja) | スイッチングレギュレータ及びこれを用いた電子機器 | |
JP2008141832A (ja) | スイッチング制御回路 | |
JP2011200009A (ja) | スイッチング電源 | |
JP2010063231A (ja) | スイッチングレギュレータ | |
JP4686285B2 (ja) | スイッチング制御回路、dc−dcコンバータ | |
JP5719404B2 (ja) | 電源電圧制御回路及び電源電圧制御方法 | |
JP5993786B2 (ja) | Dc/dcコンバーター用回路モジュール、及びdc/dcコンバーター |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131008 |
|
LAPS | Cancellation because of no payment of annual fees |