JP2010063231A - スイッチングレギュレータ - Google Patents

Abstract

【課題】本発明は、誤差増幅器の出力に制限をかけることなく、短時間で出力電圧を目標値に立ち上げることができると共に、オーバーシュートを回避させることが可能なスイッチングレギュレータを提供する。
【解決手段】出力電圧の一部を誤差増幅器に帰還させ、前記誤差増幅器に入力される第１の基準電源の基準電圧と前記出力電圧の一部との差動増幅出力に応じて、スイッチング素子のスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチングレギュレータにおいて、出力電圧の一部を誤差増幅器に帰還させ、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第２の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。
【選択図】図１

Description

本発明は、スイッチングレギュレータに関し、特に、デジタルカメラ等の電子機器において、電池等の直流電源から各部に所定の直流電圧を供給するスイッチングレギュレータに関する。

従来、電池等の直流電源より所定の直流電圧を生成するスイッチングレギュレータは、出力電圧の一部を誤差増幅器に帰還させ、所定の基準電源の電圧と比較し、その誤差増幅器の作動増幅出力で、三角波発振回路からの三角波をスライスする。そして、スライス結果に基づいたＯＮ＿ｄｕｔｙによるＰＷＭ制御によりスイッチング素子を駆動し、入力電源より電力を供給していた。このような動作を行うスイッチングレギュレータでは、負荷が変動した場合でもｄｕｔｙを変更させる制御により、出力側に常に一定の電力を供給する動作が行われる。

上記スイッチングレギュレータの特性として、出力電圧の一部を誤差増幅器に帰還させ、その誤差増幅器の作動増幅出力により出力側の負荷に応じたｄｕｔｙでスイッチング動作を行うことから、必ず誤差増幅器による一定の遅延時間が発生する。その結果、スイッチングレギュレータの起動時の出力応答特性は、出力電圧が目標値に達した後に一定の遅延時間に応じてオーバードライブ現象が発生するので、出力電圧（Ｖｏｕｔ）のオーバーシュート（例えば、図１におけるＶ４）が発生してしまう。

オーバーシュートが発生すると、負荷であるデバイスに対して定格を超えた電圧の供給が生じ、デバイス破壊を招いてしまう場合がある。そこで、起動時に誤差増幅器の出力が所定値以上にあがらないように、誤差増幅器の出力値を一定の値で制限をかけるような回路を誤差増幅器の入力側に接続する。これにより、比較的長い時間をかけた起動（以下、「ソフトスタート」と呼ぶ）を実現し、オーバーシュート動作を回避している。

しかしながら、ソフトスタートを用いて起動する場合、電源の起動時間が長くなり、システムの起動が遅くなってしまうといったデメリットが発生する。そこで、オーバーシュートを回避しつつ、且つ、起動時の時間を短縮させる技術がいくつか提案されている（例えば、特許文献１，２参照）。
特開２００７−２３６０５１号公報 特開２００２−８４７４１号公報

しかしながら、上記従来例では、誤差増幅器を用いたフィードバックループの周波数特性を改善させる技術や目標出力電圧になるまでに複数の傾きで出力電圧を立ち上げるような技術にとどまっている。また、出力電圧の一部を誤差増幅器に帰還させ、誤差増幅器の出力によりスイッチング動作を制御する基本方式はかわらないので、一定の遅延時間を解消することはできない。このように、上記従来例では、起動時間を極力短くし、且つオーバーシュートを回避させるための十分な対策がとられていない。

本発明は、上記問題に鑑みて成されたものであり、誤差増幅器の出力に制限をかけることなく、短時間で出力電圧を目標値に立ち上げることができると共に、オーバーシュートを回避させることが可能なスイッチングレギュレータを提供することを目的とする。

上記目的を達成するために、請求項１記載のスイッチングレギュレータは、出力電圧の一部を帰還させ、入力される第１の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、前記出力電圧の一部と第２の基準電源の基準電圧とを比較する比較器と、前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路とを備えることを特徴とする。

上記目的を達成するために、請求項２記載のスイッチングレギュレータは、出力電圧の一部を帰還させ、入力される第１の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、前記出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第２の基準電源の基準電圧とを比較する比較器と、前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路と、前記第２の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する制御手段とを備えることを特徴とする。

本発明によれば、出力電圧の一部を誤差増幅器に帰還させ、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第２の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。これにより、誤差増幅器の出力に制限をかけることなく、短時間で出力電圧を目標値に立ち上げることができると共に、オーバーシュートを回避させることができる。

本発明によれば、出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第２の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。そして、第２の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する。これにより、オーバーシュート回避の動作を起動時のみ有効にさせ、その後は誤差増幅器の出力に応じたスイッチング制御にさせることが可能で、目標の出力電圧での制御が可能となる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態に係るスイッチングレギュレータの回路構成を示した図である。なお、図示のスイッチングレギュレータは、降圧スイッチングコンバータ回路で構成されたものである。

図１において、１は機器を動作させるための電源となる電池である。２は降圧スイッチングコンバータ回路の入力コンデンサであり、電池１と並列に接続される。３は入力コンデンサ２とダイオード４のカソードとの間に接続され、スイッチング動作を行うスイッチング素子である。図示例が降圧スイッチングコンバータ回路であることから、スイッチング素子３はＰＭＯＳトランジスタで構成されるが、これに限定されるものではない。スイッチング素子３のゲートには、これを制御するプリドライバ１４が接続される。

ダイオード４は、アノード側がＧＮＤに接続され、カソード側がインダクタ５とスイッチング素子３との間に接続される。ダイオード４は、スイッチング素子３のＯＮ時にチョークコイルであるインダクタ５に蓄積されたエネルギーを出力コンデンサ６へ放出させる電流ルートを確保するものである。インダクタ５は、スイッチング素子３と出力コンデンサ６との間に接続される。インダクタ５は、スイッチング素子３の動作時の電流変化によりエネルギーを蓄積する。出力コンデンサ６は、インダクタ５から放出されるエネルギーを蓄積し、出力端子５０における出力電圧（Ｖｏｕｔ）を平滑化させる。２４は図示のスイッチングレギュレータを内蔵する機器の負荷であり、ＭＰＵ，ＤＳＰなどの様々な電子デバイスが想定される。

７，８は、出力端子５０における降圧スイッチングコンバータ回路の出力電圧を分圧するための分圧抵抗である。２３は、抵抗７，８により降圧スイッチングコンバータ回路の出力電圧が分圧された分圧点を示す。９は誤差増幅器であり、反転入力側が分圧点２３側に接続され、一方の非反転入力側が第１の基準電源Ｖｒｅｆ１＿２２に接続され、他方の非反転入力側が第３の基準電源Ｖｒｅｆ３＿２５に接続される。誤差増幅器９の出力端子は、帰還容量コンデンサ１１、帰還抵抗１０を介して誤差増幅器９の反転入力側に帰還させるように構成されている。これにより、出力電圧を分圧する分圧点２３の電圧値が、第１の基準電源Ｖｒｅｆ１＿２２の基準電圧と第３の基準電源Ｖｒｅｆ３＿２５の基準電圧のいずれか低い方の値と比較され、その差動増幅出力が出力される。

１９は第３の基準電源Ｖｒｅｆ３＿２５の基準電圧を生成するための定電流回路であり、２０は定電流回路１９を構成するための電源である。２１は定電流回路１９により電荷チャージするコンデンサである。１８はコンデンサ２１に蓄積された電荷をディスチャージするトランジスタであり、インバータ１７と該インバータ１７の入力のプルダウン抵抗１６により、初期動作としてコンデンサ２１をディスチャージした状態となる。コンデンサ２１の容量値により、第３の基準電源Ｖｒｅｆ３＿２５の動作が異なる。例えば、コンデンサ２１の定数が小さい程、第３の基準電源Ｖｒｅｆ３＿２５の立ち上がり時間が短くなる。また、コンデンサ２１の定数が大きい程、第３の基準電源Ｖｒｅｆ３＿２５の立ち上がり時間が長くなる。

誤差増幅器９の出力端子は、比較器であるコンパレータ１２の非反転入力端子に接続される。１３は常時一定の周期の三角波を出力する三角波発振器（ＯＳＣ）であり、コンパレータ１２の反転入力端子に接続される。これにより、三角波発振器１３からの三角波が誤差増幅器９の出力によりスライスされ、誤差増幅器９の出力値が高い程、コンパレータ１２の出力からｄｕｔｙ比の高いＰＷＭ出力が出力される。一方、誤差増幅器９の出力値が低いと、低いＰＷＭ出力となる。更に、誤差増幅器９の出力値が低い場合には、ＰＷＭ出力がされなくなる。

３１は、オーバーシュート防止用の所定のヒステリシス電圧を有するコンパレータ（比較器）であり、非反転入力端子が第２の基準電源Ｖｒｅｆ２＿３２に接続され、反転入力端子が分圧点２３に接続される。３０は論理回路であるＮＡＮＤゲートであり、コンパレータ１２からの出力端子とコンパレータ３１からの出力端子が入力端子に接続されている。これにより、スイッチングレギュレータの出力電圧を分圧抵抗７，８により分圧した値が、第２の基準電源３２の基準電圧を下回っている場合は、コンパレータ１２の出力がそのまま出力される。一方、分圧点２３の電圧が、第２の基準電源Ｖｒｅｆ２＿３２の基準電圧を上回った時のみコンパレータ１２の出力がディセーブル（disable）される。プリドライバ１４は、スイッチング素子３を駆動する。プリドライバ１４の出力は、電池１の電圧レベルとＧＮＤのレベルとの間でスイングするものである。

１５は、スイッチングレギュレータの動作を制御するＭＰＵであり、インバータ１７の入力端子に接続され、スイッチングレギュレータの動作の開始、停止を制御する。

次に、図１のスイッチングレギュレータの動作について図２を参照して説明する。

図２は、図１のスイッチングレギュレータ動作時の各部の出力波形を示す図である。

図２において、Ｖｏｕｔは、スイッチングレギュレータの出力電圧であり、一定の傾きで目標出力電圧Ｖ１まで立ち上がる。／ｄｉｓａｂｌｅは、ＰＷＭ駆動のｄｉｓａｂｌｅ信号である。／ＰＷＭは、プリドライバ１４からのＰＷＭ信号である。負荷電流は、負荷２４の負荷電流５３である。

まず、ＭＰＵ１５がインバータ１７への制御端子をＬｏｗからＨｉに切り替えることで、インバータ１７がＬｏｗ出力となり、トランジスタ１８がＯＦＦする。そして、定電流回路１９の電流値とコンデンサ２１の容量値に応じた一定の時間で第３の基準電源Ｖｒｅｆ３＿２５の電位が第１の基準電源Ｖｒｅｆ１＿２２の電位まで徐々に上がっていき、分圧点２３の電圧値との差動電圧が発生する。誤差増幅器９では、差動出力電圧が上昇する。コンパレータ１２では、三角波発振器１３からの三角波の出力値よりも誤差増幅器９の出力値の方が上回る率が大きくなり、比較的高いｄｕｔｙのＰＷＭ駆動が行われる。この結果、出力の立ち上がり時間ｔ１の間に、Ｖｏｕｔ、ｄｉｓａｂｌｅ信号、及びＰＷＭ信号が、図示のような動作波形となる。このように、出力の立ち上がり時間ｔ１においては、比較的大きめのＯｎ＿ｄｕｔｙにより制御されている。

次に、Ｖｏｕｔが目標出力電圧Ｖ１に達しても、前述したように、その出力電圧値を誤差増幅器９へ帰還をかけてＯｎ＿ｄｕｔｙの制御が行われている。その結果、一定の遅延時間が発生するので、Ｖｏｕｔは遅延時間分オーバードライブしようとする。しかしながら、分圧点２３の電圧値が第２の基準電源Ｖｒｅｆ２＿３２の出力値にまで達すると、コンパレータ３１の出力端５１におけるｄｉｓａｂｌｅ信号が瞬時に（遅延時間より大幅に短い時間で）Ｌｏｗ出力となる。プリドライバ１４の出力端５２におけるＰＷＭ信号は、Ｈｉ出力（Ｏｆｆ論理）となり、スイッチング素子３はｔ５の期間、スイッチング動作を停止する。その結果、Ｖｏｕｔは、第２の基準電源Ｖｒｅｆ２＿３２に相当する出力電圧値Ｖ２以上の電圧にならない。

次に、スイッチング素子３のスイッチング動作がｔ５期間停止すると、スイッチングレギュレータの出力は下がる。そして、第２の基準電源Ｖｒｅｆ２＿３２の出力値よりコンパレータ３１のヒステリシス分下回った電圧を下回り、コンパレータ３１の出力端５１はＨｉ出力となる。そして、プリドライバ１４より再びＰＷＭ信号が出力され、出力端子５０の出力電圧Ｖｏｕｔが上昇する。

以上のように、オーバーシュートを防止する動作を繰り返す期間がｔ２である。この制御により、Ｖｏｕｔは、目標出力電圧Ｖ１に対して非常に小さな値Ｖ３分しか上昇せず、Ｖ２未満に制御することができる。この結果、ｔ２期間に負荷２４を破壊するようなオーバーシュートを防ぐことができる。なお、コンパレータ３１の動作がなければ、目標出力電圧Ｖ１に対して、Ｖ４に相当する分のオーバーシュートが発生し、負荷２４に対して定格を超えた電圧が印加され、負荷２４が破壊するおそれがある。

本実施形態では、コンパレータ３１は、Ｖｏｕｔの出力変化に対して遅延なく動作するため、コンデンサ２１の容量値を小さくするか若しくは定電流回路１９の定電流値を比較的大きくする。これで、図２における出力の立ち上がり時間ｔ１での傾きを急峻にし、時間ｔ１を短くしてもＶｏｕｔのオーバードライブが発生せず問題とならない。

定常駆動期間ｔ３は、Ｖｏｕｔが立ち上がった後に一定負荷電流動作で安定した状態を示す。途中で負荷変動が発生した場合においても、負荷電流５３が比較的小さな値から比較的大きな値に変化するときは、Ｖｏｕｔの波形は小さくなるため、コンパレータ３１の出力による制御をうけない。ｔ４は負荷電流が変動したときに出力電圧が目標出力電圧Ｖ１に復帰するまでの時間を示している。

負荷電流５３が比較的大きな値から小さくなった場合では、Ｖｏｕｔが持ち上がり、分圧点２３の電圧値が第２の基準電源Ｖｒｅｆ２＿３２に相当する出力電圧値Ｖ２より上回る。すると、コンパレータ３１の動作によりプリドライバ１４の出力端５２におけるＰＷＭ信号はＨｉ出力（Ｏｆｆ論理）となり、スイッチング素子３のスイッチング動作を停止させる。そのため、Ｖｏｕｔのオーバーシュートは、第２の基準電源Ｖｒｅｆ２＿３２に相当する出力電圧値Ｖ２以上は発生しない。なお、コンパレータ３１の動作がなければ、電圧Ｖ５分が上昇し、出力電圧の変動が大きくなり、出力電圧が目標出力電圧Ｖ１に復帰する時間もｔ４と大きくなってしまう。

このように、負荷電流が比較的大きな値から比較的小さな値に瞬時に変化した際に出力側に発生するオーバーシュートについても、コンパレータ３１により、遅延時間なしにスイッチング動作を停止させることが可能となる。その結果、負荷変動時のオーバーシュートを回避させることができる。

以上のように、第１の実施形態によれば、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第２の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。これにより、スイッチングレギュレータにおける起動時のオーバーシュートを回避しながら短時間での起動が可能となり、システム起動の時間短縮をはかることができ、負荷変動時のオーバーシュートの低減も可能となる。

［第２の実施形態］
次に、本発明の第２の実施形態に係るスイッチングレギュレータについて説明する。なお、第１の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。

図３は、本発明の第２の実施形態に係るスイッチングレギュレータの回路構成を示した図である。

図３において、コンパレータ３１の非反転入力端子には、第２の基準電源として、電圧を可変できるＤＡコンバータ４０が接続されている。ＤＡコンバータ４０は、ＭＰＵ１５に接続されている。制御手段としてのＭＰＵ１５は、ＤＡコンバータ４０に対して、任意のタイミングで、第２の基準電源の出力を任意の電圧レベルに変更することができる。

次に、図３のスイッチングレギュレータの動作について図４を参照して説明する。

図４は、図３のスイッチングレギュレータ動作時の各部の出力波形を示す図である。

図４において、Ｖｏｕｔは、スイッチングレギュレータの出力電圧であり、一定の傾きで目標値（目標出力電圧）Ｖ１０まで立ち上がる。／ｄｉｓａｂｌｅは、ＰＷＭ駆動のｄｉｓａｂｌｅ信号である。／ＰＷＭは、プリドライバ１４からのＰＷＭ信号である。負荷電流は、負荷２４の負荷電流５３である。

本実施形態では、ＤＡコンバータ４０の出力誤差と第１の基準電源Ｖｒｅｆ１＿２２の出力誤差、誤差増幅器９の入力オフセット誤差、コンパレータ３１の入力オフセット誤差等の関係で、電圧値Ｖｄａ１が目標値Ｖ１０よりも下回った場合を想定する。ＭＰＵ１５は、ＤＡコンバータ４０の出力をＶｏｕｔ換算で第１のレベルの電圧値Ｖｄａ１に相当する電圧に設定する。

まず、ＭＰＵ１５がインバータ１７への制御端子をＬｏｗからＨｉに切り替えることで、スイッチングレギュレータが動作開始する。期間Ｔ１においては、ＤＡコンバータ４０の出力をＶｏｕｔ換算で第１のレベルの電圧値Ｖｄａ１に相当する電圧に保ったままで動作をさせる。これにより、図２に示す期間ｔ２におけるＶｏｕｔは、電圧値Ｖｄａ１まで立ち上がり、その後、コンパレータ３１と誤差増幅器９が上記第１の実施形態と同様の動作を行う。この期間Ｔ１は、Ｖｏｕｔが目標値Ｖ１０に達した後に、上述したように、その出力電圧値を誤差増幅器９へ帰還をかけてＯＮ＿ｄｕｔｙの制御を行う方式による一定の遅延時間が生じる期間を過ぎるまでの時間である。

次に、期間Ｔ１以降の期間Ｔ２では、ＤＡコンバータ４０の出力をＶｏｕｔ換算で電圧値Ｖｄａ１よりも比較的大きな第２のレベルの電圧値Ｖｄａ２となるように設定変更する。これにより、ｄｉｓａｂｌｅ信号が常時Ｈｉ出力となり、前述したような出力電圧値を誤差増幅器９へ帰還をかけてＯＮ＿ｄｕｔｙの制御を行う方式で制御を行うことになる。

上述したＤＡコンバータ４０の出力誤差と第１の基準電源Ｖｒｅｆ１＿２２の出力誤差等の関係で電圧値Ｖｄａ１が目標値Ｖ１０よりも下回った場合でも、起動時の期間Ｔ１では、目標値Ｖ１０を多少下回るが、負荷２４の駆動電圧範囲程度である。そして、期間Ｔ１では、オーバーシュートを回避しながら短時間で起動させる動作が可能となり、システム起動の時間短縮をはかることができる。また、起動後の定常時は、出力電圧値を誤差増幅器９へ帰還をかけてＯＮ＿ｄｕｔｙの制御を行う制御を行うことができ、目標値Ｖ１０で制御することができる。

一方、電圧値Ｖｄａ１が目標値Ｖ１０に対して上回った場合には、上記第１の実施形態における図２のような動作となる。そして、起動時には電圧Ｖ３のオーバーシュートでの動作、起動後の定常時には、出力電圧値を誤差増幅器９へ帰還をかけてＯＮ＿ｄｕｔｙの制御を行う制御を行うことができ、目標値Ｖ１０で制御することができる。

以上のように、第２の実施形態によれば、出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第２の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。そして、ＭＰＵ１５により第２の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する。これにより、オーバーシュート回避の動作を起動時のみ有効にさせ、その後は誤差増幅器の出力に応じたスイッチング制御にさせることが可能で、目標の出力電圧での制御が可能となる。

また、第２の基準電源の基準電圧をスイッチング動作開始から所定時間（Ｔ１）までは第１のレベルの電圧値Ｖｄａ１に設定し、所定時間後（Ｔ２）は電圧値Ｖｄａ１よりも大きな第２のレベルの電圧値Ｖｄａ２に設定変更する。これにより、上記効果を更に得ることができる。

本発明の第１の実施形態に係るスイッチングレギュレータの回路構成を示した図である。 図１のスイッチングレギュレータ動作時の各部の出力波形を示す図である。 本発明の第２の実施形態に係るスイッチングレギュレータの回路構成を示した図である。 図３のスイッチングレギュレータ動作時の各部の出力波形を示す図である。

符号の説明

１ 電池
３ スイッチング素子（ＰＭＯＳ）
９ 誤差増幅器
１２ コンパレータ
１４ プリドライバ
１５ ＭＰＵ
２２ 第１の基準電源Ｖｒｅｆ１
２３ 出力電圧の分圧点
２４ 負荷回路
２５ 第３の基準電源Ｖｒｅｆ３
３０ ＮＡＮＤゲート
３１ コンパレータ
３２ 第２の基準電源Ｖｒｅｆ２

Claims (4)

1. 出力電圧の一部を帰還させ、入力される第１の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、
   前記出力電圧の一部と第２の基準電源の基準電圧とを比較する比較器と、
   前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路とを備えることを特徴とするスイッチングレギュレータ。
2. 出力電圧の一部を帰還させ、入力される第１の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、
   前記出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第２の基準電源の基準電圧とを比較する比較器と、
   前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路と、
   前記第２の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する制御手段とを備えることを特徴とするスイッチングレギュレータ。
3. 前記制御手段は、前記第２の基準電源の基準電圧をスイッチング動作開始から所定時間までは第１のレベルに設定し、所定時間後は前記第１のレベルよりも大きな第２のレベルに設定変更することを特徴とする請求項２記載のスイッチングレギュレータ。
4. 前記比較器は、所定のヒステリシス電圧を有することを特徴とする請求項１記載のスイッチングレギュレータ。

Images