JP2010063231A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2010063231A JP2010063231A JP2008224759A JP2008224759A JP2010063231A JP 2010063231 A JP2010063231 A JP 2010063231A JP 2008224759 A JP2008224759 A JP 2008224759A JP 2008224759 A JP2008224759 A JP 2008224759A JP 2010063231 A JP2010063231 A JP 2010063231A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switching
- output voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】本発明は、誤差増幅器の出力に制限をかけることなく、短時間で出力電圧を目標値に立ち上げることができると共に、オーバーシュートを回避させることが可能なスイッチングレギュレータを提供する。
【解決手段】出力電圧の一部を誤差増幅器に帰還させ、前記誤差増幅器に入力される第1の基準電源の基準電圧と前記出力電圧の一部との差動増幅出力に応じて、スイッチング素子のスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチングレギュレータにおいて、出力電圧の一部を誤差増幅器に帰還させ、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第2の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。
【選択図】図1
【解決手段】出力電圧の一部を誤差増幅器に帰還させ、前記誤差増幅器に入力される第1の基準電源の基準電圧と前記出力電圧の一部との差動増幅出力に応じて、スイッチング素子のスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチングレギュレータにおいて、出力電圧の一部を誤差増幅器に帰還させ、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第2の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。
【選択図】図1
Description
本発明は、スイッチングレギュレータに関し、特に、デジタルカメラ等の電子機器において、電池等の直流電源から各部に所定の直流電圧を供給するスイッチングレギュレータに関する。
従来、電池等の直流電源より所定の直流電圧を生成するスイッチングレギュレータは、出力電圧の一部を誤差増幅器に帰還させ、所定の基準電源の電圧と比較し、その誤差増幅器の作動増幅出力で、三角波発振回路からの三角波をスライスする。そして、スライス結果に基づいたON_dutyによるPWM制御によりスイッチング素子を駆動し、入力電源より電力を供給していた。このような動作を行うスイッチングレギュレータでは、負荷が変動した場合でもdutyを変更させる制御により、出力側に常に一定の電力を供給する動作が行われる。
上記スイッチングレギュレータの特性として、出力電圧の一部を誤差増幅器に帰還させ、その誤差増幅器の作動増幅出力により出力側の負荷に応じたdutyでスイッチング動作を行うことから、必ず誤差増幅器による一定の遅延時間が発生する。その結果、スイッチングレギュレータの起動時の出力応答特性は、出力電圧が目標値に達した後に一定の遅延時間に応じてオーバードライブ現象が発生するので、出力電圧(Vout)のオーバーシュート(例えば、図1におけるV4)が発生してしまう。
オーバーシュートが発生すると、負荷であるデバイスに対して定格を超えた電圧の供給が生じ、デバイス破壊を招いてしまう場合がある。そこで、起動時に誤差増幅器の出力が所定値以上にあがらないように、誤差増幅器の出力値を一定の値で制限をかけるような回路を誤差増幅器の入力側に接続する。これにより、比較的長い時間をかけた起動(以下、「ソフトスタート」と呼ぶ)を実現し、オーバーシュート動作を回避している。
しかしながら、ソフトスタートを用いて起動する場合、電源の起動時間が長くなり、システムの起動が遅くなってしまうといったデメリットが発生する。そこで、オーバーシュートを回避しつつ、且つ、起動時の時間を短縮させる技術がいくつか提案されている(例えば、特許文献1,2参照)。
特開2007−236051号公報
特開2002−84741号公報
しかしながら、上記従来例では、誤差増幅器を用いたフィードバックループの周波数特性を改善させる技術や目標出力電圧になるまでに複数の傾きで出力電圧を立ち上げるような技術にとどまっている。また、出力電圧の一部を誤差増幅器に帰還させ、誤差増幅器の出力によりスイッチング動作を制御する基本方式はかわらないので、一定の遅延時間を解消することはできない。このように、上記従来例では、起動時間を極力短くし、且つオーバーシュートを回避させるための十分な対策がとられていない。
本発明は、上記問題に鑑みて成されたものであり、誤差増幅器の出力に制限をかけることなく、短時間で出力電圧を目標値に立ち上げることができると共に、オーバーシュートを回避させることが可能なスイッチングレギュレータを提供することを目的とする。
上記目的を達成するために、請求項1記載のスイッチングレギュレータは、出力電圧の一部を帰還させ、入力される第1の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、前記出力電圧の一部と第2の基準電源の基準電圧とを比較する比較器と、前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路とを備えることを特徴とする。
上記目的を達成するために、請求項2記載のスイッチングレギュレータは、出力電圧の一部を帰還させ、入力される第1の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、前記出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第2の基準電源の基準電圧とを比較する比較器と、前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路と、前記第2の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する制御手段とを備えることを特徴とする。
本発明によれば、出力電圧の一部を誤差増幅器に帰還させ、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第2の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。これにより、誤差増幅器の出力に制限をかけることなく、短時間で出力電圧を目標値に立ち上げることができると共に、オーバーシュートを回避させることができる。
本発明によれば、出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第2の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。そして、第2の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する。これにより、オーバーシュート回避の動作を起動時のみ有効にさせ、その後は誤差増幅器の出力に応じたスイッチング制御にさせることが可能で、目標の出力電圧での制御が可能となる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係るスイッチングレギュレータの回路構成を示した図である。なお、図示のスイッチングレギュレータは、降圧スイッチングコンバータ回路で構成されたものである。
図1は、本発明の第1の実施形態に係るスイッチングレギュレータの回路構成を示した図である。なお、図示のスイッチングレギュレータは、降圧スイッチングコンバータ回路で構成されたものである。
図1において、1は機器を動作させるための電源となる電池である。2は降圧スイッチングコンバータ回路の入力コンデンサであり、電池1と並列に接続される。3は入力コンデンサ2とダイオード4のカソードとの間に接続され、スイッチング動作を行うスイッチング素子である。図示例が降圧スイッチングコンバータ回路であることから、スイッチング素子3はPMOSトランジスタで構成されるが、これに限定されるものではない。スイッチング素子3のゲートには、これを制御するプリドライバ14が接続される。
ダイオード4は、アノード側がGNDに接続され、カソード側がインダクタ5とスイッチング素子3との間に接続される。ダイオード4は、スイッチング素子3のON時にチョークコイルであるインダクタ5に蓄積されたエネルギーを出力コンデンサ6へ放出させる電流ルートを確保するものである。インダクタ5は、スイッチング素子3と出力コンデンサ6との間に接続される。インダクタ5は、スイッチング素子3の動作時の電流変化によりエネルギーを蓄積する。出力コンデンサ6は、インダクタ5から放出されるエネルギーを蓄積し、出力端子50における出力電圧(Vout)を平滑化させる。24は図示のスイッチングレギュレータを内蔵する機器の負荷であり、MPU,DSPなどの様々な電子デバイスが想定される。
7,8は、出力端子50における降圧スイッチングコンバータ回路の出力電圧を分圧するための分圧抵抗である。23は、抵抗7,8により降圧スイッチングコンバータ回路の出力電圧が分圧された分圧点を示す。9は誤差増幅器であり、反転入力側が分圧点23側に接続され、一方の非反転入力側が第1の基準電源Vref1_22に接続され、他方の非反転入力側が第3の基準電源Vref3_25に接続される。誤差増幅器9の出力端子は、帰還容量コンデンサ11、帰還抵抗10を介して誤差増幅器9の反転入力側に帰還させるように構成されている。これにより、出力電圧を分圧する分圧点23の電圧値が、第1の基準電源Vref1_22の基準電圧と第3の基準電源Vref3_25の基準電圧のいずれか低い方の値と比較され、その差動増幅出力が出力される。
19は第3の基準電源Vref3_25の基準電圧を生成するための定電流回路であり、20は定電流回路19を構成するための電源である。21は定電流回路19により電荷チャージするコンデンサである。18はコンデンサ21に蓄積された電荷をディスチャージするトランジスタであり、インバータ17と該インバータ17の入力のプルダウン抵抗16により、初期動作としてコンデンサ21をディスチャージした状態となる。コンデンサ21の容量値により、第3の基準電源Vref3_25の動作が異なる。例えば、コンデンサ21の定数が小さい程、第3の基準電源Vref3_25の立ち上がり時間が短くなる。また、コンデンサ21の定数が大きい程、第3の基準電源Vref3_25の立ち上がり時間が長くなる。
誤差増幅器9の出力端子は、比較器であるコンパレータ12の非反転入力端子に接続される。13は常時一定の周期の三角波を出力する三角波発振器(OSC)であり、コンパレータ12の反転入力端子に接続される。これにより、三角波発振器13からの三角波が誤差増幅器9の出力によりスライスされ、誤差増幅器9の出力値が高い程、コンパレータ12の出力からduty比の高いPWM出力が出力される。一方、誤差増幅器9の出力値が低いと、低いPWM出力となる。更に、誤差増幅器9の出力値が低い場合には、PWM出力がされなくなる。
31は、オーバーシュート防止用の所定のヒステリシス電圧を有するコンパレータ(比較器)であり、非反転入力端子が第2の基準電源Vref2_32に接続され、反転入力端子が分圧点23に接続される。30は論理回路であるNANDゲートであり、コンパレータ12からの出力端子とコンパレータ31からの出力端子が入力端子に接続されている。これにより、スイッチングレギュレータの出力電圧を分圧抵抗7,8により分圧した値が、第2の基準電源32の基準電圧を下回っている場合は、コンパレータ12の出力がそのまま出力される。一方、分圧点23の電圧が、第2の基準電源Vref2_32の基準電圧を上回った時のみコンパレータ12の出力がディセーブル(disable)される。プリドライバ14は、スイッチング素子3を駆動する。プリドライバ14の出力は、電池1の電圧レベルとGNDのレベルとの間でスイングするものである。
15は、スイッチングレギュレータの動作を制御するMPUであり、インバータ17の入力端子に接続され、スイッチングレギュレータの動作の開始、停止を制御する。
次に、図1のスイッチングレギュレータの動作について図2を参照して説明する。
図2は、図1のスイッチングレギュレータ動作時の各部の出力波形を示す図である。
図2において、Voutは、スイッチングレギュレータの出力電圧であり、一定の傾きで目標出力電圧V1まで立ち上がる。/disableは、PWM駆動のdisable信号である。/PWMは、プリドライバ14からのPWM信号である。負荷電流は、負荷24の負荷電流53である。
まず、MPU15がインバータ17への制御端子をLowからHiに切り替えることで、インバータ17がLow出力となり、トランジスタ18がOFFする。そして、定電流回路19の電流値とコンデンサ21の容量値に応じた一定の時間で第3の基準電源Vref3_25の電位が第1の基準電源Vref1_22の電位まで徐々に上がっていき、分圧点23の電圧値との差動電圧が発生する。誤差増幅器9では、差動出力電圧が上昇する。コンパレータ12では、三角波発振器13からの三角波の出力値よりも誤差増幅器9の出力値の方が上回る率が大きくなり、比較的高いdutyのPWM駆動が行われる。この結果、出力の立ち上がり時間t1の間に、Vout、disable信号、及びPWM信号が、図示のような動作波形となる。このように、出力の立ち上がり時間t1においては、比較的大きめのOn_dutyにより制御されている。
次に、Voutが目標出力電圧V1に達しても、前述したように、その出力電圧値を誤差増幅器9へ帰還をかけてOn_dutyの制御が行われている。その結果、一定の遅延時間が発生するので、Voutは遅延時間分オーバードライブしようとする。しかしながら、分圧点23の電圧値が第2の基準電源Vref2_32の出力値にまで達すると、コンパレータ31の出力端51におけるdisable信号が瞬時に(遅延時間より大幅に短い時間で)Low出力となる。プリドライバ14の出力端52におけるPWM信号は、Hi出力(Off論理)となり、スイッチング素子3はt5の期間、スイッチング動作を停止する。その結果、Voutは、第2の基準電源Vref2_32に相当する出力電圧値V2以上の電圧にならない。
次に、スイッチング素子3のスイッチング動作がt5期間停止すると、スイッチングレギュレータの出力は下がる。そして、第2の基準電源Vref2_32の出力値よりコンパレータ31のヒステリシス分下回った電圧を下回り、コンパレータ31の出力端51はHi出力となる。そして、プリドライバ14より再びPWM信号が出力され、出力端子50の出力電圧Voutが上昇する。
以上のように、オーバーシュートを防止する動作を繰り返す期間がt2である。この制御により、Voutは、目標出力電圧V1に対して非常に小さな値V3分しか上昇せず、V2未満に制御することができる。この結果、t2期間に負荷24を破壊するようなオーバーシュートを防ぐことができる。なお、コンパレータ31の動作がなければ、目標出力電圧V1に対して、V4に相当する分のオーバーシュートが発生し、負荷24に対して定格を超えた電圧が印加され、負荷24が破壊するおそれがある。
本実施形態では、コンパレータ31は、Voutの出力変化に対して遅延なく動作するため、コンデンサ21の容量値を小さくするか若しくは定電流回路19の定電流値を比較的大きくする。これで、図2における出力の立ち上がり時間t1での傾きを急峻にし、時間t1を短くしてもVoutのオーバードライブが発生せず問題とならない。
定常駆動期間t3は、Voutが立ち上がった後に一定負荷電流動作で安定した状態を示す。途中で負荷変動が発生した場合においても、負荷電流53が比較的小さな値から比較的大きな値に変化するときは、Voutの波形は小さくなるため、コンパレータ31の出力による制御をうけない。t4は負荷電流が変動したときに出力電圧が目標出力電圧V1に復帰するまでの時間を示している。
負荷電流53が比較的大きな値から小さくなった場合では、Voutが持ち上がり、分圧点23の電圧値が第2の基準電源Vref2_32に相当する出力電圧値V2より上回る。すると、コンパレータ31の動作によりプリドライバ14の出力端52におけるPWM信号はHi出力(Off論理)となり、スイッチング素子3のスイッチング動作を停止させる。そのため、Voutのオーバーシュートは、第2の基準電源Vref2_32に相当する出力電圧値V2以上は発生しない。なお、コンパレータ31の動作がなければ、電圧V5分が上昇し、出力電圧の変動が大きくなり、出力電圧が目標出力電圧V1に復帰する時間もt4と大きくなってしまう。
このように、負荷電流が比較的大きな値から比較的小さな値に瞬時に変化した際に出力側に発生するオーバーシュートについても、コンパレータ31により、遅延時間なしにスイッチング動作を停止させることが可能となる。その結果、負荷変動時のオーバーシュートを回避させることができる。
以上のように、第1の実施形態によれば、スイッチング素子により入力電圧を出力電圧に変換する際に、出力電圧の一部と第2の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。これにより、スイッチングレギュレータにおける起動時のオーバーシュートを回避しながら短時間での起動が可能となり、システム起動の時間短縮をはかることができ、負荷変動時のオーバーシュートの低減も可能となる。
[第2の実施形態]
次に、本発明の第2の実施形態に係るスイッチングレギュレータについて説明する。なお、第1の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。
次に、本発明の第2の実施形態に係るスイッチングレギュレータについて説明する。なお、第1の実施の形態と同様の部分については、同一の符号を用いてその説明を省略する。
図3は、本発明の第2の実施形態に係るスイッチングレギュレータの回路構成を示した図である。
図3において、コンパレータ31の非反転入力端子には、第2の基準電源として、電圧を可変できるDAコンバータ40が接続されている。DAコンバータ40は、MPU15に接続されている。制御手段としてのMPU15は、DAコンバータ40に対して、任意のタイミングで、第2の基準電源の出力を任意の電圧レベルに変更することができる。
次に、図3のスイッチングレギュレータの動作について図4を参照して説明する。
図4は、図3のスイッチングレギュレータ動作時の各部の出力波形を示す図である。
図4において、Voutは、スイッチングレギュレータの出力電圧であり、一定の傾きで目標値(目標出力電圧)V10まで立ち上がる。/disableは、PWM駆動のdisable信号である。/PWMは、プリドライバ14からのPWM信号である。負荷電流は、負荷24の負荷電流53である。
本実施形態では、DAコンバータ40の出力誤差と第1の基準電源Vref1_22の出力誤差、誤差増幅器9の入力オフセット誤差、コンパレータ31の入力オフセット誤差等の関係で、電圧値Vda1が目標値V10よりも下回った場合を想定する。MPU15は、DAコンバータ40の出力をVout換算で第1のレベルの電圧値Vda1に相当する電圧に設定する。
まず、MPU15がインバータ17への制御端子をLowからHiに切り替えることで、スイッチングレギュレータが動作開始する。期間T1においては、DAコンバータ40の出力をVout換算で第1のレベルの電圧値Vda1に相当する電圧に保ったままで動作をさせる。これにより、図2に示す期間t2におけるVoutは、電圧値Vda1まで立ち上がり、その後、コンパレータ31と誤差増幅器9が上記第1の実施形態と同様の動作を行う。この期間T1は、Voutが目標値V10に達した後に、上述したように、その出力電圧値を誤差増幅器9へ帰還をかけてON_dutyの制御を行う方式による一定の遅延時間が生じる期間を過ぎるまでの時間である。
次に、期間T1以降の期間T2では、DAコンバータ40の出力をVout換算で電圧値Vda1よりも比較的大きな第2のレベルの電圧値Vda2となるように設定変更する。これにより、disable信号が常時Hi出力となり、前述したような出力電圧値を誤差増幅器9へ帰還をかけてON_dutyの制御を行う方式で制御を行うことになる。
上述したDAコンバータ40の出力誤差と第1の基準電源Vref1_22の出力誤差等の関係で電圧値Vda1が目標値V10よりも下回った場合でも、起動時の期間T1では、目標値V10を多少下回るが、負荷24の駆動電圧範囲程度である。そして、期間T1では、オーバーシュートを回避しながら短時間で起動させる動作が可能となり、システム起動の時間短縮をはかることができる。また、起動後の定常時は、出力電圧値を誤差増幅器9へ帰還をかけてON_dutyの制御を行う制御を行うことができ、目標値V10で制御することができる。
一方、電圧値Vda1が目標値V10に対して上回った場合には、上記第1の実施形態における図2のような動作となる。そして、起動時には電圧V3のオーバーシュートでの動作、起動後の定常時には、出力電圧値を誤差増幅器9へ帰還をかけてON_dutyの制御を行う制御を行うことができ、目標値V10で制御することができる。
以上のように、第2の実施形態によれば、出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第2の基準電源の基準電圧とを比較し、該比較結果に応じてスイッチング素子のスイッチング動作を停止させる。そして、MPU15により第2の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する。これにより、オーバーシュート回避の動作を起動時のみ有効にさせ、その後は誤差増幅器の出力に応じたスイッチング制御にさせることが可能で、目標の出力電圧での制御が可能となる。
また、第2の基準電源の基準電圧をスイッチング動作開始から所定時間(T1)までは第1のレベルの電圧値Vda1に設定し、所定時間後(T2)は電圧値Vda1よりも大きな第2のレベルの電圧値Vda2に設定変更する。これにより、上記効果を更に得ることができる。
1 電池
3 スイッチング素子(PMOS)
9 誤差増幅器
12 コンパレータ
14 プリドライバ
15 MPU
22 第1の基準電源Vref1
23 出力電圧の分圧点
24 負荷回路
25 第3の基準電源Vref3
30 NANDゲート
31 コンパレータ
32 第2の基準電源Vref2
3 スイッチング素子(PMOS)
9 誤差増幅器
12 コンパレータ
14 プリドライバ
15 MPU
22 第1の基準電源Vref1
23 出力電圧の分圧点
24 負荷回路
25 第3の基準電源Vref3
30 NANDゲート
31 コンパレータ
32 第2の基準電源Vref2
Claims (4)
- 出力電圧の一部を帰還させ、入力される第1の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、
前記出力電圧の一部と第2の基準電源の基準電圧とを比較する比較器と、
前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路とを備えることを特徴とするスイッチングレギュレータ。 - 出力電圧の一部を帰還させ、入力される第1の基準電源の基準電圧と前記出力電圧の一部に応じて差動増幅出力を行う誤差増幅器と、前記誤差増幅器からの差動増幅出力に応じてスイッチング制御を行うことにより、直流の入力電圧を直流の出力電圧に変換するスイッチング素子とを備えるスイッチングレギュレータにおいて、
前記出力電圧の一部と任意のタイミングで任意の電圧レベルに設定できる第2の基準電源の基準電圧とを比較する比較器と、
前記比較器による比較結果に応じて前記スイッチング素子のスイッチング動作を停止させる論理回路と、
前記第2の基準電源の基準電圧をスイッチング動作開始から所定時間後に変更する制御手段とを備えることを特徴とするスイッチングレギュレータ。 - 前記制御手段は、前記第2の基準電源の基準電圧をスイッチング動作開始から所定時間までは第1のレベルに設定し、所定時間後は前記第1のレベルよりも大きな第2のレベルに設定変更することを特徴とする請求項2記載のスイッチングレギュレータ。
- 前記比較器は、所定のヒステリシス電圧を有することを特徴とする請求項1記載のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224759A JP2010063231A (ja) | 2008-09-02 | 2008-09-02 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224759A JP2010063231A (ja) | 2008-09-02 | 2008-09-02 | スイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010063231A true JP2010063231A (ja) | 2010-03-18 |
Family
ID=42189423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224759A Pending JP2010063231A (ja) | 2008-09-02 | 2008-09-02 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010063231A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013005514A (ja) * | 2011-06-14 | 2013-01-07 | Honda Motor Co Ltd | スイッチング電源回路 |
CN103887970A (zh) * | 2014-03-14 | 2014-06-25 | 上海电力学院 | 一种带有外部补偿的开关电源固定导通时间控制器 |
JP2014230359A (ja) * | 2013-05-21 | 2014-12-08 | 旭化成エレクトロニクス株式会社 | 電源回路 |
JP2017046548A (ja) * | 2015-08-28 | 2017-03-02 | Tdk株式会社 | 制御回路およびスイッチング電源装置 |
-
2008
- 2008-09-02 JP JP2008224759A patent/JP2010063231A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013005514A (ja) * | 2011-06-14 | 2013-01-07 | Honda Motor Co Ltd | スイッチング電源回路 |
JP2014230359A (ja) * | 2013-05-21 | 2014-12-08 | 旭化成エレクトロニクス株式会社 | 電源回路 |
CN103887970A (zh) * | 2014-03-14 | 2014-06-25 | 上海电力学院 | 一种带有外部补偿的开关电源固定导通时间控制器 |
JP2017046548A (ja) * | 2015-08-28 | 2017-03-02 | Tdk株式会社 | 制御回路およびスイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4471980B2 (ja) | スイッチング電源およびその制御回路ならびにそれを用いた電子機器 | |
JP2012090387A (ja) | Dc−dcコンバータ | |
JP2008206239A (ja) | 半導体装置 | |
JP2008072873A (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP2011239522A (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
US9647540B2 (en) | Timing generator and timing signal generation method for power converter | |
JP2010279138A (ja) | スイッチング昇圧型dc−dcコンバータおよび半導体集積回路装置 | |
US20120194145A1 (en) | Switching mode power supply with predicted pwm control | |
JP2020065402A (ja) | スイッチングレギュレータ | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
JP6932056B2 (ja) | スイッチングレギュレータ | |
JP2005341789A (ja) | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 | |
JP2010063231A (ja) | スイッチングレギュレータ | |
JP2011182482A (ja) | スイッチング昇圧型dc−dcコンバータおよび半導体集積回路装置 | |
JP2007236071A (ja) | 電圧変換装置および方法 | |
JP5721403B2 (ja) | 昇降圧回路及び昇降圧回路制御方法 | |
JP2007236051A (ja) | スイッチングレギュレータ | |
TWI766061B (zh) | 開關調節器 | |
US20170019019A1 (en) | Power supply operating in ripple mode and control method thereof | |
JP4464263B2 (ja) | スイッチング電源装置 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
US8810225B2 (en) | Methodology of on-chip soft-start circuits for switching mode DC/DC converter | |
JP2010207005A (ja) | 昇圧型スイッチングレギュレータ | |
JP4686285B2 (ja) | スイッチング制御回路、dc−dcコンバータ | |
JP2010063290A (ja) | 電源制御回路 |