JP4686285B2 - スイッチング制御回路、dc−dcコンバータ - Google Patents
スイッチング制御回路、dc−dcコンバータ Download PDFInfo
- Publication number
- JP4686285B2 JP4686285B2 JP2005206082A JP2005206082A JP4686285B2 JP 4686285 B2 JP4686285 B2 JP 4686285B2 JP 2005206082 A JP2005206082 A JP 2005206082A JP 2005206082 A JP2005206082 A JP 2005206082A JP 4686285 B2 JP4686285 B2 JP 4686285B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control signal
- switching control
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
降圧型DC−DCコンバータは、充電用スイッチング素子M1をオン且つ放電用スイッチング素子M2をオフさせることで、インダクタンスL1に対して入力電圧Vinに応じた磁気エネルギーを充電させる。インダクタンスL1に充電された磁気エネルギーは、平滑用コンデンサC1により充電且つ平滑化されるとともに出力端子に向けて放出される。つぎに、充電用スイッチング素子M1をオフ且つ放電用スイッチング素子M2をオンさせることで、放電用スイッチング素子M2、インダクタンスL1、平滑用コンデンサC1による閉ループを形成し、当該閉ループにおいて紙面時計回りに電流が流れる結果、インダクタンスL1に充電された磁気エネルギーが放電される。以上の動作の繰り返しにより、降圧型DC−DCコンバータは、入力電圧Vinのレベルよりも低い目的レベルの出力電圧Voutを得る。
Vout = Vin × D(M1) ・・・式(1)
昇圧型DC−DCコンバータは、充電用スイッチング素子M3をオン且つ放電用スイッチング素子M4をオフさせることで、インダクタンスL2に対して入力電圧Vinに応じた磁気エネルギーを充電させる。つぎに、充電用スイッチング素子M3をオフ且つ放電用スイッチング素子M4をオンさせることで、インダクタンスL2に充電された磁気エネルギーが、放電用スイッチング素子M4を介して出力端子に向けて放電されるとともに、平滑用コンデンサC2によって平滑化される。この磁気エネルギーの放電の際に、インダクタンスL2の電圧方向は、入力電圧Vinと同方向であるため、入力電圧Vinのレベルよりも高い目的レベルの出力電圧Voutを得る。なお、降圧型DC−DCコンバータと同様に、いわゆるソフトスタートがなされる。この場合、ソフトスタート期間の間、放電用スイッチング素子M4のオン期間を徐々に短くしていくことで実現される。ここで、昇圧型DC−DCコンバータの入出力電圧の関係をつぎの式(2)で表現しておく。なお、D(M4)は、放電用スイッチング素子M4のオン期間比率を表す。
Vout = Vin ÷ D(M4) ・・・式(2)
DC−DCコンバータ60では、入力電圧Vinの電源ラインと接地ラインとの間に、充電用スイッチング素子M1及び放電用スイッチング素子M2が直列接続される。充電用スイッチング素子M1及び放電用スイッチング素子M2を、駆動回路130によって相補的にオンオフさせることで、その接続点には、Hレベル又はLレベルを示す矩形波信号が出現し、平滑用コイルL1と平滑用コンデンサC1で構成されるLC平滑回路へと供給される。この結果、入力電圧Vinよりも降圧され且つ平滑化された出力電圧Voutが生成される。
"低入力電圧モード同期整流式バック・コントローラ(TPS40000,TPS40001,TPS40002,TPS40003,TPS40004,TPS40005、データシート)"、9頁、詳細説明、[online]、テキサス・インスツルメンツ、掲載場所、[平成17年6月○日検索]、インターネット(URL:http://www.tij.co.jp/jsc/ds/SLUS585A.pdf)
図10に示したDC−DCコンバータ60をもとに詳述すると、分圧電圧Vfがソフトスタート電圧Vssよりも高レベル(プレバイアス状態)の場合、誤差増幅器100より出力される誤差電圧VeはLレベルに張り付いており、三角波電圧Vtのボトムレベルよりも低レベルである。なお、この状態は、回生防止制御がかかっていない場合、充電用スイッチング素子M1がオフ且つ放電用スイッチング素子M2がオンの状態に相当する。
その後、ソフトスタート電圧Vssのレベルが次第に上昇し、分圧電圧Vfがソフトスタート電圧Vssよりも低レベルとなったとき、回生充電用スイッチング素子M1及び放電用スイッチング素子M2を共にオフさせる回生防止が解除されて、同期整流が開始される。この結果、出力電圧Vout、ひいては、誤差増幅器100より出力される誤差電圧Veは、何ら支障がなくレベル上昇し、定常状態へと移行するはずである。
===全体構成・動作===
図1は、本発明の一実施形態に係るソフトスタート機能ならびに回生防止機能を併せ持ったスイッチング制御回路300に対して、降圧用の外付け部品を接続して構成された他励型・降圧型のDC−DCコンバータ10の構成を示す図である。なお、図10に示したDC−DCコンバータ60と同一の構成要素に関しては同一の符号を付する。
回生防止回路140は、図1に示すように、比較回路141、否定論理和回路142、セットリセットフリップフロップ回路143、論理積回路144を有する。
比較回路141は、分圧電圧Vfが反転入力端子に印加され、ソフトスタート電圧Vssが非反転入力端子へと印加される。また、比較回路141は、分圧電圧Vfとソフトスタート電圧Vssを比較し、分圧電圧Vfがソフトスタート電圧Vssよりも高レベルとなる場合にはHレベルを出力するとともに、分圧電圧Vfがソフトスタート電圧Vssよりも低レベルの場合にはLレベルを継続出力する。なお、ソフトスタート電圧Vssが参照電圧Vrefを超えるようになった後(起動期間終了後)、もしプレバイアス電圧Vpbが出力電圧Voutの目標レベル以上の状態であったとしても、DC−DCコンバータ10の出力側から入力側に向けて電流吸い込みされて、出力電圧Voutは目標レベルに維持される。
図3は、前述したスイッチング制御回路300に対して、昇圧用の外付け部品を接続して構成された、本発明に係る他励型・昇圧型のDC−DCコンバータ20の構成を示す図である。すなわち、スイッチング制御回路300は、降圧型DC−DCコンバータ用としても昇圧型DC−DCコンバータ用としても用いることができる。なお、図1に示したDC−DCコンバータ10と同一の構成要素に関しては同一の符号を付する。また、昇圧型のDC−DCコンバータ20の動作を示すタイミングチャートは、充電用スイッチング素子M3を充電用スイッチング素子M1へと対応づけ、放電用スイッチング素子M4を放電用スイッチング素子M2へと対応づけることで、図2に示されるとおりである。
===リップルコンバータの概要===
図4は、一般的なリップルコンバータの構成を示す図である。なお、図1に示したDC−DCコンバータ10と同様の構成要素については同一の符号を付する。
リップル比較器150は、分圧電圧Vfが参照電圧Vrefを超えない場合に“Hレベル”のスイッチング制御信号Dを出力し、分圧電圧Vfが参照電圧Vrefを超える場合に“Lレベル”のスイッチング制御信号Dを出力する(図5(a)、(b)参照)。また、このスイッチング制御信号Dが、遅延回路160を介することで、遅延時間Td分遅延させたスイッチング制御信号D’となる(図5(b)、(c)参照)。そして、スイッチング制御信号D’が、充電用スイッチング素子M1、放電用スイッチング素子M2へと供給される。
図6は、スイッチング制御回路320に対して、降圧用の外付け部品を接続して構成された、本発明に係る降圧型のリップルコンバータ40の構成を示す図である。
30、40 リップルコンバータ
100 誤差増幅器
110 三角波発振器
120 PWM比較器
130 駆動回路
131 バッファ
132 インバータ素子
140 回生防止回路
141 比較回路
142 否定論理和回路
143 セットリセットフリップフロップ回路
144 論理積回路
150 リップル比較器
160 遅延回路
300、320 スイッチング制御回路
Claims (11)
- インダクタンスと、前記インダクタンスに対して直流の入力電圧を印加して磁気エネルギーを充電する際にオフからオンへと切り替える第1のスイッチング素子と、前記インダクタンスに充電された前記磁気エネルギーを放電する際にオフからオンへと切り替える第2のスイッチング素子と、前記インダクタンスと接続され、出力電圧を平滑する平滑用コンデンサと、を有しており、前記第1及び前記第2のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルとは異なった目的レベルの前記出力電圧を発生するDC−DCコンバータに設けられるスイッチング制御回路において、
前記出力電圧の変化を検出すべく、前記出力電圧を帰還させた帰還電圧と、前記DC−DCコンバータの起動開始を契機としてレベル上昇する第1の参照電圧と、前記目的レベルに応じた第2の参照電圧と、が印加され、前記第1又は前記第2の参照電圧のうちレベルが低い方と前記帰還電圧との誤差電圧を生成する誤差増幅器と、
前記出力電圧のレベルを前記目的レベルへと追従させるべく、前記誤差電圧に基づいて前記第1及び前記第2のスイッチング素子の相補的なオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合、前記第2のスイッチング素子をオフさせるべく前記スイッチング制御信号を制御し、前記帰還電圧が前記第1の参照電圧を超えない場合、前記第1のスイッチング素子を最初にオンさせるべく前記スイッチング制御信号を制御するスイッチング制御信号制御回路と、
を有することを特徴とするスイッチング制御回路。 - 前記スイッチング制御信号生成回路は、
前記第1のスイッチング素子のオンオフを制御する第1のスイッチング制御信号と、前記第2のスイッチング素子のオンオフを制御する第2のスイッチング制御信号と、を生成し、
前記スイッチング制御信号制御回路は、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合、前記第2のスイッチング素子をオフさせるべく前記第2のスイッチング制御信号を制御し、前記帰還電圧が前記第1の参照電圧を超えない場合、前記第1のスイッチング制御信号に応じて前記第1のスイッチング素子が最初にオンするまでの間、前記第2のスイッチング素子のオフを継続させるべく前記第2のスイッチング制御信号を制御すること、
を特徴とする請求項1に記載のスイッチング制御回路。 - 前記スイッチング制御信号制御回路は、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合にはHレベルを出力するとともに前記帰還電圧が前記第1の参照電圧を超えない場合にはLレベルを継続出力する比較回路と、
前記比較回路の出力と前記第2のスイッチング素子をオンさせる場合にHレベルを示すとともに前記第2のスイッチング素子をオフさせる場合にLレベルを示す前記第2のスイッチング制御信号との否定論理和を演算する否定論理和回路と、
前記比較回路の出力をセットするとともに前記否定論理和回路の出力により当該セットされた状態をリセットし、更に、当該セットされた状態の反転論理レベルを出力するセットリセットフリップフロップ回路と、
前記第2のスイッチング制御信号と前記セットリセットフリップフロップ回路の出力との論理積を演算してその演算結果により前記第2のスイッチング素子をオンオフさせる論理積回路と、
を有することを特徴とする請求項2に記載のスイッチング制御回路。 - 三角波状の電圧を発振出力する三角波発振器を有しており、
前記スイッチング制御信号生成回路は、前記三角波状の電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成するものであること、を特徴とする請求項1乃至3のいずれかに記載のスイッチング制御回路。 - 前記スイッチング制御信号生成回路は、前記帰還電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成するものであること、を特徴とする請求項1乃至3のいずれかに記載のスイッチング制御回路。
- インダクタンスと、
前記インダクタンスに対して直流の入力電圧を印加して磁気エネルギーを充電する際にオフからオンへと切り替える第1のスイッチング素子と、
前記インダクタンスに充電された前記磁気エネルギーを放電する際にオフからオンへと切り替える第2のスイッチング素子と、
前記インダクタンスと接続され、前記第1及び前記第2のスイッチング素子を相補的にオンオフさせて発生する電圧を平滑して、前記入力電圧のレベルとは異なった目的レベルの出力電圧を得る平滑用コンデンサと、
前記出力電圧の変化を検出すべく、前記出力電圧を帰還させた帰還電圧と、前記DC−DCコンバータの起動開始を契機としてレベル上昇する第1の参照電圧と、前記目的レベルに応じた第2の参照電圧と、が印加され、前記第1又は前記第2の参照電圧のうちレベルが低い方と前記帰還電圧との誤差電圧を生成する誤差増幅器と、
前記出力電圧のレベルを前記目的レベルへと追従させるべく、前記誤差電圧に基づいて前記第1及び前記第2のスイッチング素子の相補的なオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合、前記第2のスイッチング素子をオフさせるべく前記スイッチング制御信号を制御し、前記帰還電圧が前記第1の参照電圧を超えない場合、前記第1のスイッチング素子を最初にオンさせるべく前記スイッチング制御信号を制御するスイッチング制御信号制御回路と、
を有することを特徴とするDC−DCコンバータ。 - 前記入力電圧の電源ラインと接地ラインとの間に前記第1及び前記第2のスイッチング素子が直列接続され、当該直列接続の接続部に前記インダクタンスが接続され、前記インダクタンスに前記平滑用コンデンサが接続されることで構成され、前記第1及び前記第2のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルよりも低い前記目的レベルの前記出力電圧を生成する降圧型DC−DCコンバータであり、
前記スイッチング制御信号生成回路は、
前記第1のスイッチング素子のオンオフを制御する第1のスイッチング制御信号と、前記第2のスイッチング素子のオンオフを制御する第2のスイッチング制御信号と、を生成し、
前記スイッチング制御信号制御回路は、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合、前記第2のスイッチング素子をオフさせるべく前記第1及び前記第2のスイッチング制御信号を制御し、前記帰還電圧が前記第1の参照電圧を超えない場合、前記第1のスイッチング制御信号に応じて前記第1のスイッチング素子が最初にオンするまでの間、前記第2のスイッチング素子のオフを継続させるべく前記第2のスイッチング制御信号を制御すること、
を特徴とする請求項6に記載のDC−DCコンバータ。 - 前記入力電圧の電源ラインと接地ラインとの間に前記インダクタンスと前記第1のスイッチング素子が直列接続され、当該直列接続の接続部に前記第2のスイッチング素子が接続され、前記第2のスイッチング素子に前記平滑用コンデンサが接続されることで構成され、前記第1及び前記第2のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルよりも高い前記目的レベルの前記出力電圧を生成する昇圧型DC−DCコンバータであり、
前記スイッチング制御信号生成回路は、
前記第1のスイッチング素子のオンオフを制御する第1のスイッチング制御信号と、前記第2のスイッチング素子のオンオフを制御する第2のスイッチング制御信号と、を生成し、
前記スイッチング制御信号制御回路は、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合、前記第2のスイッチング素子をオフさせるべく前記第2のスイッチング制御信号を制御し、前記帰還電圧が前記第1の参照電圧を超えない場合、前記第1のスイッチング制御信号に応じて前記第1のスイッチング素子が最初にオンするまでの間、前記第2のスイッチング素子のオフを継続させるべく前記第2のスイッチング制御信号を制御すること、
を特徴とする請求項6に記載のDC−DCコンバータ。 - 前記スイッチング制御信号制御回路は、
前記帰還電圧と前記第1の参照電圧とを比較し、前記帰還電圧が前記第1の参照電圧を超える場合にはHレベルを出力するとともに前記帰還電圧が前記第1の参照電圧を超えない場合にはLレベルを継続出力する比較回路と、
前記比較回路の出力と前記第2のスイッチング素子をオンさせる場合にHレベルを示すとともに前記第2のスイッチング素子をオフさせる場合にLレベルを示す前記第2のスイッチング制御信号との否定論理和を演算する否定論理和回路と、
前記比較回路の出力をセットするとともに前記否定論理和回路の出力により当該セットされた状態をリセットし、更に、当該セットされた状態の反転論理レベルを出力するセットリセットフリップフロップ回路と、
前記第2のスイッチング制御信号と前記セットリセットフリップフロップ回路の出力との論理積を演算してその演算結果により前記第2のスイッチング素子をオンオフさせる論理積回路と、
を有することを特徴とする請求項7又は8に記載のDC−DCコンバータ。 - 三角波状の電圧を発振出力する三角波発振器を有しており、
前記スイッチング制御信号生成回路において、前記三角波状の電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成させる他励型DC−DCコンバータであること、を特徴とする請求項6乃至9のいずれかに記載のDC−DCコンバータ。 - 前記スイッチング制御信号生成回路において、前記帰還電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成させる自励型DC−DCコンバータであること、を特徴とする請求項6乃至9のいずれかに記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206082A JP4686285B2 (ja) | 2005-07-14 | 2005-07-14 | スイッチング制御回路、dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206082A JP4686285B2 (ja) | 2005-07-14 | 2005-07-14 | スイッチング制御回路、dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007028771A JP2007028771A (ja) | 2007-02-01 |
JP4686285B2 true JP4686285B2 (ja) | 2011-05-25 |
Family
ID=37788802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206082A Expired - Fee Related JP4686285B2 (ja) | 2005-07-14 | 2005-07-14 | スイッチング制御回路、dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4686285B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5732214B2 (ja) * | 2010-08-26 | 2015-06-10 | ローム株式会社 | 同期動作回路および通信機器 |
JP6008450B2 (ja) * | 2013-03-29 | 2016-10-19 | 新電元工業株式会社 | スイッチング電源装置、及びその制御方法 |
KR101696403B1 (ko) * | 2015-04-20 | 2017-01-16 | (주)태진기술 | 스위칭 레귤레이터의 소프트 스타트 회로 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003070238A (ja) * | 2001-08-29 | 2003-03-07 | Toyota Motor Corp | Dc−dcコンバータ |
JP2003259627A (ja) * | 2002-02-27 | 2003-09-12 | Fuji Electric Co Ltd | Dc/dcコンバータ |
JP2005151689A (ja) * | 2003-11-14 | 2005-06-09 | Seiko Instruments Inc | 同期整流方式スイッチングレギュレータ制御回路及びこれを含む半導体集積回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3691635B2 (ja) * | 1997-05-15 | 2005-09-07 | 富士通株式会社 | 電圧制御回路及びdc/dcコンバータ |
-
2005
- 2005-07-14 JP JP2005206082A patent/JP4686285B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003070238A (ja) * | 2001-08-29 | 2003-03-07 | Toyota Motor Corp | Dc−dcコンバータ |
JP2003259627A (ja) * | 2002-02-27 | 2003-09-12 | Fuji Electric Co Ltd | Dc/dcコンバータ |
JP2005151689A (ja) * | 2003-11-14 | 2005-06-09 | Seiko Instruments Inc | 同期整流方式スイッチングレギュレータ制御回路及びこれを含む半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007028771A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504685B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
TWI290414B (en) | DC to DC converter, voltage converting device, method for controlling a converter and boost DC to DC converter | |
JP5195182B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
US9584019B2 (en) | Switching regulator and control method thereof | |
US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
JP5739832B2 (ja) | 昇降圧型dc−dcコンバータの制御回路、昇降圧型dc−dcコンバータの制御方法、および昇降圧型dc−dcコンバータ | |
CN103780097B (zh) | 开关型功率变换器、时钟模块、控制电路及相关控制方法 | |
JP4640984B2 (ja) | Dc−dcコンバータの制御回路および制御方法 | |
JP5039371B2 (ja) | スイッチングレギュレータの制御回路および電源装置、電子機器 | |
US10389237B1 (en) | Light-load efficiency improvement of hybrid switched capacitor converter | |
US8436598B2 (en) | Output-voltage control device, output-voltage control method, and electronic apparatus | |
US20090153124A1 (en) | Dc-to-dc converter | |
JP2009148094A (ja) | Dc−dcコンバータおよび電源制御用半導体集積回路 | |
JP2010154706A (ja) | スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ | |
JP2008079378A (ja) | 電子機器 | |
TW201338366A (zh) | 工作時間取樣預防 | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
US8164319B2 (en) | System and method for adapting clocking pulse widths for DC-to-DC converters | |
JP2006014559A (ja) | Dc−dcコンバータ | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP2008022695A (ja) | 昇降圧型dc−dcコンバータ、昇降圧型dc−dcコンバータの制御回路および昇降圧型dc−dcコンバータの制御方法 | |
TWI740717B (zh) | 開關電源及其啟動控制電路和方法 | |
JP4686285B2 (ja) | スイッチング制御回路、dc−dcコンバータ | |
TWI452814B (zh) | 脈衝控制器電路與具有脈衝控制器電路的直流對直流轉換器 | |
JP5511245B2 (ja) | スイッチングレギュレータ及びこれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4686285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |