JP5381807B2 - 映像処理回路、その処理方法、液晶表示装置および電子機器 - Google Patents

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコモン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すなわち、基板面に対して垂直方向（縦方向）の成分だけが表示制御に寄与する、ということができる。

ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良（つまり、リバースチルトドメイン）が発生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照）などが提案されている。

特開平６−３４９６５号公報（図１） 特開２００９−６９６０８号公報（図２）

しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用することができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術では、表示される画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を解消しつつ、リバースチルトドメインを低減する技術を提供することにある。

上記目的を達成するために、本発明に係る映像処理回路にあっては、複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、各画素に対する印加電圧を、前記画素毎の印加電圧を指定した映像信号に基づいて規定する映像処理回路であって、現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する第１境界検出部と、現フレームよりも１つ前のフレームの映像信号を解析することによって、前記第１画素と前記第２画素との境界を検出する第２境界検出部と、前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出された境界から変化した部分から、当該部分を離れる方向に連続するｍ個（ｍは１以上の整数）の前記第２画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第２電圧を下回るように補正する補正部とを備え、前記液晶パネルの表示を更新する時間間隔をＳとし、前記補正部による補正後の電圧に切り替わったときの当該液晶素子の応答時間をＴとした場合に、Ｓ＜Ｔであるとき、前記ｍは、前記応答時間Ｔを前記時間間隔Ｓで割った値の整数部の値により定められることを特徴とする。本発明によれば、液晶パネルの構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、境界に接する画素のうち、第２画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベルに対応する値から補正するので、表示される画像の明るさが設定値に制限されてしまうこともない。

本発明において、前記補正部は、前記変化した部分から、当該部分を離れる方向に連続するｎ個（ｎは１以上の整数）の前記第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第１電圧以上に補正してもよい。本発明によれば、隣接する画素どうしの印加電圧の差を更に小さくし、リバースチルトドメインの発生をより一層抑えることが可能となる。

また、本発明に係る映像処理回路にあっては、複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、各画素に対する印加電圧を、前記画素毎の印加電圧を指定した映像信号に基づいて規定する映像処理回路であって、現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する第１境界検出部と、現フレームよりも１つ前のフレームの映像信号を解析することによって、前記第１画素と前記第２画素との境界を検出する第２境界検出部と、前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出された境界から変化した部分から、当該部分を離れる方向に連続するｎ個（ｎは１以上の整数）の前記第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第１電圧以上に補正する補正部とを備え、前記液晶パネルの表示を更新する時間間隔をＳとし、前記補正部による補正後の電圧に切り替わったときの当該液晶素子の応答時間をＴとした場合に、Ｓ＜Ｔであるとき、前記ｎは、前記応答時間Ｔを前記時間間隔Ｓで割った値の整数部の値により定められることを特徴とする。本発明によれば、上記開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、境界に隣接する付近画素のうち、第２画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベルに対応する値から補正するので、表示される画像の明るさが設定値に制限されてしまうこともない。また、液晶素子の応答時間が、表示画面が更新される時間間隔より長い場合でも、リバースチルトドメインの発生を抑えることが可能となる。

また、本発明において、前記ｎは２以上であり、前記補正部は、前記ｎ個の前記第１画素に対応する液晶素子への印加電圧を、前記変化した部分から離れるにつれて低い電圧とするように補正することが好ましい。本発明によれば、リバースチルトドメインの発生を抑えために補正した電圧を印加することを原因として目立つことのある第１画素と、補正しなかった第１画素との境界を、視認されにくくすることができる。

また、本発明において、前記ｍは２以上であり、前記補正部は、前記ｍ個の前記第２画素に対応する液晶素子への印加電圧を、前記変化した部分から離れるにつれて高い電圧とするように補正することが好ましい。本発明によれば、リバースチルトドメインの発生を抑えために補正した電圧を印加することを原因として目立つことのある第２画素と、補正しなかった第２画素との境界を、視認されにくくすることができる。
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。

本発明の第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図。 同液晶表示装置における液晶素子の等価回路を示す図。 同映像処理回路の構成を示す図。 同液晶表示装置における表示特性を示す図。 同液晶表示装置における表示動作を示す図。 同映像処理回路における補正処理の内容を示す図。 同映像処理回路における補正処理の内容を示す図。 同補正処理による横電界の低減を示す図。 本発明の第２実施形態に係る映像処理回路における補正処理の内容を示す図。 同補正処理による横電界の低減を示す図である。 本発明の第３実施形態に係る映像処理回路における補正処理の内容を示す図。 同補正処理による横電界の低減を示す図。 本発明の第４実施形態に係る映像処理回路の構成を示す図。 同映像処理回路における補正処理の内容を示す図。 同補正処理による横電界の低減を示す図。 第５実施形態に係る映像処理回路における境界補正の内容を示す図。 第５実施形態に係る別の境界補正の内容を示す図。 第５実施形態に係る別の境界補正の内容を示す図。 実施形態に係る液晶表示装置を適用したプロジェクターを示す図。 横電界の影響による表示上の不具合の一例を示す図。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖid-inが上位装置から同期信号Ｓyncに同期して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差し支えない。

制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力する。

液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。

素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣcomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。

図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示されるように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。

走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙctrにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図５（ａ）に示すように、走査線１１２をフレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Ｖ_Ｈ（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧Ｖ_Ｌ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいい、同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。

データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査制御回路２０による制御信号Ｘctrにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別するためである。

さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、例えば図４（ａ）に示されるようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。

この不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。液晶素子１２０への印加電圧が、ノーマリーブラックモードにおける黒レベルの電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにあると、縦電界による規制力が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱れやすい。これが、液晶分子が不安定な状態にあるときである。便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。また、以下の説明においては、階調範囲ａにおける階調レベルを特に区別する必要のないときは、その階調レベルを「ａ」と表すとともに、その階調レベルを得るための液晶素子への印加電圧を「Ｖａ」と表すことがある。

一方、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合をいい、これは、表示しようとする画像において黒レベルまたは黒レベルに近い暗画素と、白レベルまたは白レベルに近い明画素とが隣接する場合をいう。このうち、暗画素は、図４（ａ）に示すようなノーマリーブラックモードでは、印加電圧が電圧範囲Ａにある液晶素子１２０であり、この暗画素に対して横電界を与えるのが明画素である。この明画素を特定するため、明画素を、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子１２０の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。また、以下の説明においては、階調範囲ｂにおける各階調レベルを特に区別する必要のないときは、その階調レベルを「ｂ」として表すとともに、その階調レベルを得るための液晶素子１２０への印加電圧を「Ｖｂ」と表すことがある。
なお、ノーマリーブラックモードにおいて、閾値Ｖth1は、液晶素子の相対透過率を１０％とさせる光学的閾値電圧であり、閾値Ｖth2は、液晶素子の相対透過率を９０％とさせる光学的飽和電圧と考えてよい。

印加電圧が電圧範囲Ａにある液晶素子は、電圧範囲Ｂにある液晶素子に隣接したときに、横電界を受けてリバースチルトドメインが発生しやすい状況にある。逆に、電圧範囲Ｂにある液晶素子は、電圧範囲Ａにある液晶素子に隣接しても、縦電界の影響が支配的であるために安定状態にあるので、電圧範囲Ａの液晶素子のようにリバースチルトドメインが発生することはない。

この表示上の不具合の例について説明すると、映像信号Ｖid-inで示される画像が例えば図２０に示されるようなものである場合、詳細には、階調範囲ａの暗画素が階調範囲ｂの明画素を背景としてフレーム毎に１画素ずつ左方向に移動する場合、暗画素から明画素に変化すべき画素がリバースチルトドメインの発生によって階調範囲ｂの階調にはならない、という一種の尾引き現象として顕在化する。この現象の原因のひとつとしては、暗画素と明画素とが隣接したときに、これらの画素同士の横電界が強くなって、その暗画素において液晶分子の配向が乱れるとともに、配向の乱れた領域が、暗画素の移動に伴って拡大したためであると考えられる。
したがって、液晶分子の配向乱れに起因する表示上の不具合の発生を抑えるためには、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接するときでも、液晶パネル１００では、暗画素と明画素とを隣接させないことが重要となる。

そこで、液晶パネル１００の前段に設けられた映像処理回路３０は、映像信号Ｖid-inで示される画像を解析して、階調範囲ａの暗画素と階調範囲ｂの明画素とが隣接する状態があるか否かを検出する。そして、映像処理回路３０は、暗画素と明画素との境界に隣接する明画素を含み、且つその境界の反対方向に向かって連続する２以上の明画素（つまり、印加電圧を高くすべき方の画素）について、各画素の階調レベルを、階調範囲ｂでもなく、階調範囲ａでもない別の階調範囲ｃに属する階調レベルc1に補正（置換）する。階調範囲ｃは、階調範囲ａを上回り、且つ階調範囲ｂを下回る階調レベルの範囲である。これにより、液晶パネル１００では、明画素に対応する液晶素子１２０に対し、階調レベルc1に相当する電圧Ｖc1が印加されるので、横電界の影響を受けやすい画素（ノーマリーブラックモードでは暗画素）に対して強い横電界が発生しないことになる。

ところで、動きを伴う画像である場合、映像信号Ｖid-inで示される現フレームにおいて境界に隣接する画素であっても、その現フレームよりも１つ前のフレーム（つまり、前フレーム）を含めた動きを考えると、階調レベルを補正する必要があるときと、補正する必要がないときとがある。本発明は、現フレームの補正に際し、前のフレームの状態を考慮してリバースチルトドメインの発生を抑制するものである。

次に、映像処理回路３０の詳細について図３を参照して説明する。図３に示されるように、映像処理回路３０は、補正部３００、境界検出部３０２、適用境界決定部３０４、境界検出部３０６、保存部３０８、遅延回路３１２およびＤ／Ａ変換器３１６を備える。
遅延回路３１２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものである。なお、遅延回路３１２における蓄積および読出は、走査制御回路２０によって制御される。

境界検出部３０２は、第１に、映像信号Ｖid-inで示される画像を解析して、階調範囲ａにある画素（第１画素）と階調範囲ｂにある画素（第２画素）とが隣接する部分があるか否かを判別する。境界検出部３０２は、第２に、隣接する部分があると判別したとき、その隣接部分である境界を検出する。境界検出部３０２は第１境界検出部に相当する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある画素と階調範囲ｂにある画素とが隣接する部分をいう。このため、例えば階調範囲ａにある画素と階調範囲ｃにある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｃにある画素とが隣接する部分については、境界として扱わない。

境界検出部３０６は、前フレームの映像信号Ｖid-inで示される画像を解析して、階調範囲ａにある画素と階調範囲ｂにある画素とが隣接する部分を境界として検出する。ここでいう境界も、境界検出部３０２の場合と同じ定義である。
保存部３０８は、境界検出部３０６によって検出された境界の情報を保存して１フレーム期間だけ遅延させて出力するものである。
したがって、境界検出部３０２で検出される境界は現フレームに係るものであるのに対し、境界検出部３０６で検出されて保存部３０８に保存される境界は、現フレームの１つ前のフレームに係るものとなる。このため、境界検出部３０６が第２境界検出部に相当する。
適用境界決定部３０４は、境界検出部３０６によって検出された現フレーム画像の境界のうち、保存部３０８に保存された前フレーム画像の境界と同じ部分を除外したもの（変化した境界の部分）を、適用境界として決定するものである。

補正部３００は、判別部３１０とセレクター３１４とを備える。判別部３１０は、遅延回路３１２によって遅延された映像信号Ｖid-dで示される画素の階調レベルが階調範囲ｂに属するか否か、および、その画素が境界検出部３０２で検出された境界に隣接しているか否かをそれぞれ判別する。判別部３１０は、その判別結果がいずれも「Ｙｅｓ」である場合に出力信号のフラグＱを例えば「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０」として出力する。
なお、境界検出部３０２は、少なくとも複数ラインの映像信号を蓄積してからでないと、表示すべき画像における境界を検出することができないので、映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３１２が設けられている。このため、映像信号Ｖid-inのタイミングと、遅延回路３１２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。

判別部３１０は、遅延した映像信号Ｖid-dで示される画素の階調レベルが階調範囲ａに属するか否か、および、その画素が適用境界決定部３０４で決定された適用境界に隣接しているか否かをそれぞれ判別する。そして、判別部３１０は、その判別結果がいずれも「Ｙｅｓ」である場合には出力信号のフラグＱを例えば「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０」として出力する。
この構成において、フラグＱが「１」であれば、それは、遅延した映像信号Ｖid-dの画素は、階調範囲ａに属し、かつ、現フレームでは境界に隣接しているが、１フレーム前では、境界に隣接していなかった、ということを意味している。フラグＱが「１」であれば、セレクター３１４が入力端ｂを選択するので、現フレームの映像信号Ｖid-dは、階調レベルc1を指定する映像信号に補正されて、映像信号Ｖid-outとして出力される。
一方、フラグＱが「０」であれば、それは、遅延した映像信号Ｖid-dの画素が、
（ａ）階調範囲ａに属していない、
（ｂ）階調範囲ａに属し、かつ、現フレームでは境界に隣接しており、かつ、１フレーム前でも境界に隣接していた、
のいずれかである。フラグＱが「０」であれば、入力端ａに供給された映像信号Ｖid-dが映像信号Ｖid-outとして出力される。

セレクター３１４は、制御端子Ｓelに供給されたフラグＱに応じて入力端ａ、ｂのいずれかを選択し、選択した入力端に供給された信号を出力端Ｏutから映像信号Ｖid-outを出力する。詳細には、セレクター３１４では、入力端ａに遅延回路３１２による映像信号Ｖid-dが供給され、入力端ｂに補正用として階調レベルc1の映像信号が供給される。セレクター３１４は、制御端子Ｓelに供給されたフラグＱが「１」であれば、入力端ｂを選択し、該フラグＱが「０」であれば、入力端ａに供給された映像信号Ｖid-dを選択して、いずれか一方を映像信号Ｖid-outとして出力する。
なお、図３に括弧下記で示した「c2」については、この実施形態では関係のないものである。

Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖxの電圧は、ビデオ振幅中心である電圧Ｖcに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣcomは、電圧Ｖcとほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖcよりも低位となるように調整されることがある。

以上の構成において、フラグＱが「１」である場合、それは、映像信号Ｖid-inで示される画素の階調レベルが階調範囲ｂに含まれ、且つその明画素が暗画素との境界に隣接していることを意味する。すなわち、フラグＱが「１」である場合、境界を挟んで隣接する暗画素に横電界の影響を与えリバースチルトドメインが発生しやすい状況にあることを意味する。フラグＱが「１」であれば、セレクター３１４は入力端ｂを選択するので、階調範囲ｂの階調レベルを指定する映像信号Ｖｃid-dは、階調レベルc1を指定する映像信号に補正され、映像信号Ｖid-outとして出力される。一方、フラグＱが「０」であれば、セレクター３１４では、入力端ａが選択されるので、遅延させた映像信号Ｖid-dが映像信号Ｖid-outとして出力される。

液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa）でみたときに、処理された映像信号Ｖid-outは、Ｄ／Ａ変換器３１６によって、図５の（ｂ）で示されるように正極性または負極性のデータ信号Ｖxに、ここでは例えば正極性に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。

続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid- outが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。

図５（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図５（ｂ）におけるデータ信号の電圧の縦スケールは、図５（ａ）における走査信号等の電圧波形と比較して拡大してある。

映像処理回路３０による補正処理の具体例について説明する。
現フレームに対し１フレーム前の映像信号Ｖid-inで示される画像が例えば図６（１）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図６（２）に示されるとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階調範囲ｂにある明画素を背景に左方向に移動する場合、境界検出部３０６により検出されて保存部３０８に保存された前フレーム画像の境界と、境界検出部３０２により検出された現フレーム画像の境界とは、それぞれ図６（３）に示されるとおりである。
したがって、適用境界決定部３０４によって決定される適用境界は、図７（４）で示されるとおりである。

映像処理回路３０では、現フレームにおける階調レベルが階調範囲ａに属する暗画素と階調レベルが階調範囲ｂに属する明画素との境界のうち、前フレームにおける境界から変化している部分（つまり、適用境界）に隣接している明画素が階調レベルc1に補正されて、映像信号Ｖid-outとして出力される。このため、図６（２）で示される画像は、映像処理回路３０によって図７（５）に示されるような階調レベルの画像に補正される。階調レベルc1は、閾値Vth1以上閾値Ｖth2を下回るいずれかの印加電圧（第３電圧）により得られるものでよいが、この補正を施さない場合の明度から１０％以内の変化で収まることが好ましい。

仮に、映像信号Ｖid-inを映像処理回路３０で処理しないで液晶パネル１００に供給する構成としたとき、正極性書込である場合、画素電極の電位は、例えば図８（ａ）で示されるとおりである。すなわち、明画素の画素電極の電位は、正極性書込であれば暗画素の画素電極の電位よりも低くなるが、その電位差が大きいので、横電界の影響を受けやすくなる。一方、負極性である場合、電圧Ｖc（ほぼ電圧ＬＣcomに等しい）を基準にして対称となり、電位の高低関係が逆転するが、電位差が大きいことに変わりはないので、やはり横電界の影響を受けやすくなる。

これに対し、映像処理回路３０の構成によれば、図８（ａ）の表示が映像信号Ｖid-inで指定される場合、図８（ｂ）で示されるように画素電極の電位が引き上げられる。これにより、画素電極同士の電位差が段階的に変化するので、横電界の影響を抑えることが可能となる。これによって、階調範囲ａの暗画素が階調範囲ｂの明画素を背景としてフレーム毎に１画素ずつ左方向に移動する場合であっても、リバースチルトドメインの発生は抑制されているので、図２０に示されるような尾引き現象の発生は目立たなくなる。

また、この実施形態では、液晶１０５をＶＡ方式としたノーマリーブラックモードとして説明したが、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。ノーマリーホワイトモードとしたとき、液晶素子１２０の印加電圧と透過率との関係は、例えば図４（ｂ）に示されるようなＶ−Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。横電界の影響を受ける画素は、印加電圧が低い方の画素であることに変わりはないが、ノーマリーホワイトモードにおいて印加電圧が低い方の画素は明画素となる。このため、ノーマリーホワイトモードにおいて、映像処理回路３０は、印加電圧が閾値Ｖth1であるときの透過率よりも大きい明画素（第１画素）と印加電圧が閾値Ｖth2であるときの透過率以下の暗画素（第２画素）とが隣接するような状況である場合に、映像信号Ｖid-inで指定される暗画素の階調レベルを階調レベルc1に補正する処理をすればよい。

このように、本実施形態によれば、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。さらに、映像信号Ｖid-inで規定される画像のうち、境界に隣接する画素の階調レベルが局所的に補正されるので、その補正による表示画像の変更がユーザーに知覚される可能性も小さい。また、この実施形態では、現フレームの映像信号においてすべての境界に隣接する明画素の階調レベルを補正する場合に比べて、階調レベルの補正回数が少なくなるので、映像信号Ｖid-inが有する情報の損失を小さくさせることが可能となる。また、本実施形態では、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。

なお、図７（５）において、※１で記した画素については、適用境界に隣接していると考えて、階調レベルc1に補正するとしたが、この例では明画素のパターンが水平方向に移動することや、明画素と対角の位置にあることを考えると、横電界の影響は小さいと考えられる。このため、※１で記した画素については、階調レベルc1に補正しない構成としてもよい。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した実施形態では、適用境界に隣接する１つ明画素のみについて階調レベルc1に補正していたが、この実施形態では、この明画素を含む２以上の連続する明画素について階調レベルc1に補正する。
この実施形態の映像処理回路３０が、第１実施形態の構成と相違する部分は、判別部３１０の判別内容が変更された点にある。
判別部３１０は、遅延回路３１２によって遅延された映像信号Ｖid-dで示される画素の階調レベルが階調範囲ｂに属するか否か、および、その画素が適用境界決定部３０４で決定された適用境界に隣接しているか否かをそれぞれ判別する。判別部３１０は、その判別結果がいずれも「Ｙｅｓ」である場合に、出力信号のフラグＱを例えば「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０」として出力する。判別部３１０は、或る明画素についてフラグＱを「０」から「１」へ切り替えて出力したときには、適用境界に隣接する明画素に連続する、２以上の明画素についてもフラグＱを「１」として出力する。ここでは、判別部３１０は、３つの連続する明画素についてフラグＱを「１」として出力する。

次に、映像処理回路３０による処理の具体例について説明する。
現フレームに対し１フレーム前の映像信号Ｖid-inで示される画像が例えば図６（１）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図６（２）に示されるとおりである場合、適用境界は図９（１）に示されるとおりである。
映像処理回路３０では、適用境界に隣接し、階調レベルが階調範囲ｂに属する明画素を含む、連続する２以上の明画素を含む明画素群（以下、「補正対象明画素群」という。）について、その各画素が階調レベルc1の映像信号に補正される。この補正対象明画素群は、ここでは３つの連続する明画素により構成される。
以上の処理により、図６（１）で示される画像は、映像処理回路３０によって図９（２）に示されるような階調レベルに補正される。

仮に、映像信号Ｖid-inを映像処理回路３０で処理しないで液晶パネル１００に供給する構成としたとき、階調範囲ａに属する暗画素と階調範囲ｂに属する明画素とにおいて、画素電極の電位は、正極性書込であれば、図１０（ａ）で示されるとおりとなる。これに対し、本例では、図１０（ｂ）に示されるように、補正対象明画素群に対応する液晶素子１２０への印加電圧が低くなるように補正されるので、近接する画素同士の電位差を更に小さくすることができる。このため、画素電極同士の電位差が段階的に変化するので、横電界の影響を小さく抑えることが可能となる。
このように、本実施形態の構成でも第１実施形態と同等の効果を奏する。

ところで、液晶パネル１００の表示画面が更新される時間間隔をＳ（ミリ秒）とし、補正部３００により補正対象明画素群の各画素の印加電圧が補正されて、電圧Ｖc1に切り替わったときの液晶素子１２０の配向状態になるまでの応答時間をＴ（ミリ秒）とする。液晶パネル１００が等倍速で駆動される場合、時間間隔Ｓは、フレームに等しい１６．７ミリ秒である。このため、Ｓ（＝１６．７）≧Ｔであれば、階調レベルc1とする明画素は境界に隣接する１画素のみで足りる。一方、近年では、２倍速、４倍速、…というように、液晶パネル１００の駆動がより高速化する傾向がある。このような高速駆動であっても、上位装置からは供給される映像信号Ｖid-inは、等速駆動と同様にフレーム毎に１コマ分である。このため、ｎフレームと（ｎ＋１）フレームとの間では、動画表示視認特性を向上させる等のために、補間技術等によって両フレームの中間的な画像が生成されて、液晶パネル１００に表示させる場合がある。例えば２倍速駆動の場合、表示画面が更新される時間間隔は、半分の８．３５（ミリ秒）となる。このため、各フレームは第１フィールドと第２フィールドとの２つに分割されるとともに、第１フィールドでは、例えば自フレームの画像を表示させる更新がなされ、第２フィールドでは、当該自フレームの画像と後のフレームの画像とに相当する補間画像を表示させる更新がなされる。したがって、高速駆動であっても、フレームを分割したフィールドにおいて、画像パターンが１画素分ずつ移動する場合があり得る。

映像信号Ｖid-inが１コマ分供給されるフレームの時間をＦ（ミリ秒）としたとき、これのＵ倍速（Ｕは整数）で液晶パネルを駆動するとき、１フィールドの時間は、ＦをＵで割った値となり、これが表示画面の更新される時間間隔Ｓとなる。
このため、例えば１フレームが１６．７ミリで供給される映像信号Ｖid-inに対して液晶パネル１００を２倍速で駆動するとき、表示画面が更新される時間間隔Ｓは、半分の８．３５ミリ秒となる。ここで、上記応答時間Ｔが仮に２４ミリ秒であったとすると、補正対象として好ましい画素数は、「２４」を「８．３５」で割った値が「２．８７４…」であるから、この値のうちの整数部「２」に「１」を加えた「３」ということになる。
このように、本実施形態によれば、液晶パネル１００が２倍速以上される場合等、液晶素子の応答時間が、表示画面が更新される時間間隔より長くなる場合でも、補正対象明画素群の数を適切に設定することで、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、映像信号Ｖid-inで規定される画像のうち、境界付近の画素の階調レベルが局所的に補正されるので、その補正による表示画像の変更がユーザーに知覚される可能性も小さい。また、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。

また、この実施形態においても、液晶１０５をＶＡ方式としたノーマリーブラックモードとして説明したが、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。ノーマリーホワイトモードにおいても、明画素に隣接する３つの連続する暗画素を階調レベルc1に補正する構成に限らず、液晶素子１２０の応答時間と液晶パネル１００の駆動速度等にかんがみてその数をさらに多くてしてもよい。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
以下の説明において、第１、２実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第１実施形態では、適用境界に隣接する明画素を階調レベルc1に補正していたが、この実施形態では、明画素に対して適用境界を挟んで隣接する暗画素と、それに連続する暗画素がある場合は、その２以上（複数）の暗画素について階調レベルc2となるようにする。階調レベルc2は、階調レベルａよりも明るい階調レベルである。なお、この実施形態では、明画素の階調レベルの補正は行われないものとする。

この実施形態の映像処理回路３０が、第１実施形態の構成と相違する部分は、セレクター３１４に入力される映像信号、および判別部３１０の判別内容の一部が変更された点にある。
セレクター３１４の入力端ｂには、階調レベルc2の映像信号が入力される。フラグＱが「１」であれば、セレクター３１４が入力端ｂを選択するので、現フレームの映像信号Ｖid-dは、階調レベルc2を指定する映像信号に補正されて、映像信号Ｖid-outとして出力される。
判別部３１０は、遅延回路３１２によって遅延された映像信号Ｖid-dで示される画素の階調レベルが階調範囲ａに属するか否か、および、その画素が適用境界決定部３０４で決定された適用境界に隣接しているか否かをそれぞれ判別する。判別部３１０は、その判別結果がいずれも「Ｙｅｓ」である場合に、出力信号のフラグＱを例えば「１」として出力し、その判別結果がいずれか１つでも「Ｎｏ」であれば「０」として出力する。判別部３１０は、或る暗画素についてフラグＱを「０」から「１」へ切り替えて出力したときには、適用境界に隣接する暗画素を含む、２以上の暗画素についてもフラグＱを「１」として出力する。ここでは、判別部３１０は、３つの連続する暗画素についてフラグＱを「１」として出力する。

次に、映像処理回路３０による処理の具体例について説明する。
現フレームに対し１フレーム前の映像信号Ｖid-inで示される画像が例えば図６（１）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図６（２）に示されるとおりである場合、適用境界は図１１（１）に示されるとおりである。
この実施形態の映像処理回路３０の構成は、第２実施形態と同等であるが、セレクター３１４で供給される映像信号のみが異なる。セレクター３１４では、入力端ａに遅延回路３１２による映像信号Ｖid-dが供給され、入力端ｂに補正用として階調レベルc2の映像信号が供給される。セレクター３１４は、制御端子Ｓelに供給されたフラグＱが「１」であれば、入力端ｂを選択し、該フラグＱが「０」であれば、入力端ａに供給された映像信号Ｖid-dを選択して、いずれか一方を映像信号Ｖid-outとして出力する。

以上の構成の映像処理回路３０では、明画素を挟んで適用境界に隣接する暗画素が２以上連続してなる暗画素群（以下、「補正対象暗画素群」という。）について、階調レベルc2の映像信号に補正される。この補正対象暗画素群は、ここでは３つの連続する暗画素により構成される。階調レベルc2は、閾値Vth1以上Vc1を下回るいずれかの印加電圧により表現されるものである。すなわち、図４に示したとおり、階調レベルc2は、階調範囲ｃに属する階調レベルであるとともに、階調レベルc1を下回る階調レベルである。

仮に、映像信号Ｖid-inを映像処理回路３０で処理しないで液晶パネル１００に供給する構成としたとき、階調範囲ａに属する暗画素と階調範囲ｂに属する明画素とにおいて、画素電極の電位は、正極性書込であれば図１２（ａ）で示されるとおりであり、暗画素と明画素との間における横電界が大きくなる。これに対して本例では、図１２（ｂ）に示されるように、補正対象暗画素群の液晶素子への印加電圧が高くなるように補正されるので、近接する画素同士の電位差を小さくすることができ、横電界の影響をより小さく抑制することが可能となる。

なお、この実施形態においても、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。ノーマリーホワイトモードとしたとき、映像処理回路３０は、印加電圧が閾値Ｖth1であるときの透過率よりも大きい明画素と印加電圧が閾値Ｖth2であるときの透過率以下の暗画素とが隣接するような状況である場合に、補正対象暗画素群の階調レベルを階調レベルc1に補正するとともに、補正対象明画素群の階調レベルを階調レベルc2に補正する処理をすればよい。
また、明画素に隣接する３つの連続する暗画素を階調レベルc2に補正する構成に限らず、液晶素子１２０の応答時間と液晶パネル１００の駆動速度等にかんがみてその数をさらに多くてしてもよい。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。
以下の説明において、第１〜３実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第２実施形態では、適用境界に隣接する補正対象明画素群について階調レベルc1に補正し、上述した第３実施形態では、適用境界に隣接する補正対象暗画素群について階調レベルc2に補正していたが、この実施形態ではこれら両方の補正を行う。

図１３は、第４実施形態に係る映像処理回路３０の構成を示すブロック図である。図１３に示される構成が図３に示した構成と相違する部分は、算出部３１８が追加された点と、判別部３１０の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１８は、遅延した映像信号Ｖid-dの画素が明画素であれば階調レベルc1を算出して出力し、その画素が暗画素であれば、階調レベルc2を算出して出力する。セレクター３１４の入力端ｂには、階調レベルc2の映像信号が入力される。フラグＱが「１」であれば、セレクター３１４が入力端ｂを選択するので、現フレームの映像信号Ｖid-dは、階調レベルc2を指定する映像信号に補正されて、映像信号Ｖid-outとして出力される。

このような構成において、判別部３１０から出力されるフラグＱが「１」であれば、それは、映像信号Ｖid-dは、算出部３１８から出力される階調レベルに補正されて、映像信号Ｖid-outとして出力される。
判別部３１０は、第２実施形態で説明した判別と、第３実施形態で説明した判別との両方を行う。その内容については既に説明したから省略する。

映像処理回路３０による補正処理の具体例について説明する。
現フレームに対し１フレーム前の映像信号で示される画像が例えば図６（１）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図６（２）に示されるとおりである場合、適用境界決定部３０４によって決定される適用境界は、図１４（１）で示されるとおりとなる。

映像処理回路３０では、上述の第２実施形態のように、補正対象明画素群を階調レベルc1に補正する一方で、上述の第３実施形態のように、適用境界に対して補正対象明画素群の反対側で隣接する補正対象暗画素群については、階調レベルc2の映像信号に補正し、映像信号Ｖid-outとして出力される。このため、図６（２）で示される画像は、映像処理回路３０によって図１４（２）に示されるような階調レベルの画像に補正される。

仮に、映像信号Ｖid-inを映像処理回路３０で処理しないで液晶パネル１００に供給する構成としたとき、階調範囲ａに属する暗画素と階調範囲ｂに属する明画素とにおいて、画素電極の電位は、正極性書込であれば図１５（ａ）で示されるとおりであり、暗画素と明画素との間における横電界が大きくなる。これに対して本例では、図１５（ｂ）に示されるように、暗画素群の液晶素子への印加電圧が高くなるように補正されるので、近接する画素同士の電位差を更に小さくすることができ、第２、第３実施形態の構成よりも横電界の影響をより一層抑制することが可能となる。また、この実施形態でも、暗画素及び明画素併せた２以上の画素について階調レベルが補正される。よって、液晶パネル１００が２倍速以上される場合等、液晶素子の応答時間が表示画面が更新される時間間隔より長くなる場合でも、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。

この実施形態によれば、これ以外にも上述の第２、及び第３実施形態と同等の効果を奏するが、境界を挟んで隣接する画素のうち階調レベルを補正する画素を更に増やしてもよい。特に、リバースチルトドメインは一旦発生すると、縦電界が弱い部分にわたって拡がる傾向がある。また、明画素となる領域がゆっくり移動する場合に、多くの画素の階調レベルを補正すれば、補正される期間が長くなるので、リバースチルトドメインを抑える意味で効果的である。なお、この実施形態でも、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。

＜第５実施形態＞
次に、本発明の第５実施形態について説明する。
以下の説明において、第４実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。
この実施形態の映像処理回路３０による補正処理の具体例について、図１６〜図１８を参照しつつ説明する。これら各図の（ａ）〜（ｃ）のそれぞれにおいて、各矩形が１画素に対応しており、矩形の内側に示すアルファベット、またはアルファベット及び数値の組み合わせは、各階調レベルに対応している。また、Ｐ１〜Ｐ１２は各画素を区別するための符号であり、図中左から右に向かって末尾の数字が大きくなる。また、各矩形の下部のグラフにおいて、横軸は各画素の位置を表し、縦軸は各画素位置の画素に対応する液晶素子の印加電圧を表す。

ここで、上述の第２実施形態の構成により階調レベルが補正された画像が、図１６（ａ）に示されるものである場合を考える。このとき、階調レベルc1である補正対象明画素群Pix1と、階調レベルc2である補正対象暗画素群Pix2とが境界Ｂ１を介してその画素列の方向に隣接している。また、補正対象暗画素群Pix2の他方側の境界Ｂ２には、補正対象暗画素群Pix2でない暗画素が連続している。この暗画素群のことを、補正対象暗画素群Pix2と区別するために、以下では、「隣接暗画素群Pix3」と称する。隣接暗画素群Pix3は、各画素（第３画素）の階調レベルが階調範囲ａに含まれるものである。
ところで、ユーザーにより知覚されるべき境界の位置は、本来境界Ｂ１のみであるが、リバースチルドドメインを抑制するための階調補正を行うことにより、補正対象暗画素群Pix2の階調レベルが隣接暗画素群Pix3よりも高くなるから、境界Ｂ２もユーザーに知覚されることがある。
そこで、この実施形態の映像処理回路３０では本来知覚されるべきでない境界が目立たないようにするために、以下に説明する境界補正を行う。

＜Ａ．補正対象暗画素群に対する境界補正＞
まず、補正対象暗画素群Pix2に対する境界補正について説明する。
図１６（ｂ）に示すように、映像処理回路３０では、隣接暗画素群Pix3の階調レベルが、補正対象暗画素群Pix2の階調レベルを上回らないように、各画素の階調レベルを高くする。この階調レベルについては、算出部３１８が階調レベルを補正して出力することで実現可能である。ここでは、隣接暗画素群Pix3のうち画素Ｐ９〜Ｐ１２のそれぞれの階調レベルがaからc3（ただし、a＜c3＜c2）に補正されている。階調レベルc3を得るための液晶素子１２０への印加電圧はVc3であり、Vc3は、電圧Vaを上回るとともに電圧Vc2を下回る印加電圧である。この印加電圧の補正により、隣接暗画素群Pix3の階調レベルが、補正対象暗画素群Pix2の階調レベル「c1」と階調レベル「ａ」との間となるので、境界補正を行わない場合に比べて、画素Ｐ８、Ｐ９間の境界Ｂ２が知覚されにくくなる。

また、図１６（ｃ）に示すように、映像処理回路３０では、隣接暗画素群Pix3の各画素を互いに同じ階調レベルにするのではなく、境界Ｂ２に近づくにつれて次第に各画素の階調レベルが高くなるようにしてもよい。ここでは、画素Ｐ９の階調レベルをc31とし、画素Ｐ１０の階調レベルをc32とし、画素Ｐ１１の階調レベルをc33としている。これら各階調レベルを得るための印加電圧は、それぞれVc31、Vc32、Vc33である。これにより境界Ｂ２を更に目立たなくすることができる。
また、階調レベルc1である補正対象明画素群Pix1に対して境界Ｂ１の反対側には、補正対象明画素群Pix1でない明画素が連続している。この明画素群のことを、補正対象明画素群Pix1と区別するために、以下では「隣接明画素群Pix4」と称する。隣接明画素群Pix4は、各画素（第４画素）の階調レベルが階調範囲ｂに含まれるものである。ここで、補正対象明画素群Pix1の階調レベルは隣接明画素群Pix4よりも低いから、図１７（ａ）に示す境界Ｂ３がユーザーに知覚されることがある。
そこで、映像処理回路３０では境界Ｂ３が知覚されないようにするために、以下に説明する境界補正を行うようにしてもよい。

＜Ｂ．補正対象明画素群に対する境界補正＞
図１７（ｂ）に示すように、映像処理回路３０では、隣接明画素群Pix4の階調レベルが、補正対象明画素群Pix1の階調レベルを上回らないように、隣接明画素群Pix4の各画素の階調レベルを低くする。ここでは、隣接明画素群Pix4のうち画素Ｐ２〜Ｐ４のそれぞれの階調レベルがbからc4（ただし、c1＜c4＜b）に補正されている。階調レベルc4を得るための液晶素子１２０への印加電圧はVc4である。電圧Vc4は、電圧Vbを下回るとともにVc1を上回る印加電圧である。この印加電圧の補正により、隣接明画素群Pix4の階調レベルが、補正対象明画素群Pix1の階調レベル「c1」と階調レベル「ｂ」との間となるので、境界補正を行わない場合に比べて、画素Ｐ４、Ｐ５間の境界Ｂ３が知覚されにくくなる。

また、図１７（ｃ）に示すように、映像処理回路３０では、隣接明画素群Pix4の各画素を互いに同じ階調レベルにするのではなく、境界Ｂ３に近づくにつれて次第に各画素の階調レベルが低くなるようにしてもよい。ここでは、画素Ｐ２の階調レベルをc41とし、画素Ｐ３の階調レベルをc42とし、画素Ｐ４の階調レベルをc43としている。これら各階調レベルを得るための印加電圧は、それぞれVc41、Vc42、Vc43である。これにより境界Ｂ３を更に目立たなくすることができる。
なお、この補正対象明画素群に対する境界補正は、第２実施形態の映像処理回路３０に算出部３１８を備えることで実現されてもよい。

＜Ｃ．補正対象暗画素群、及び補正対象明画素群に対する補正＞
映像処理回路３０では、図１６を用いて説明した上記＜Ａ．補正対象暗画素群に対する境界補正＞、及び図１７を用いて説明した＜Ｂ．補正対象明画素群に対する境界補正＞に対応する補正の両方を行ってもよい。これにより、境界Ｂ２，Ｂ３の双方を目立たなくすることができる。
なお、この境界補正において階調レベルを補正暗画素および明画素の画素を、ここでは連続する３画素としていたが、これ以外の数であってもよい。一例として、１〜６画素とすれば十分な境界補正の効果を奏する。

また、この実施形態の境界補正を以下のようにして行ってもよい。
図１８（ａ）に示す例では、映像処理回路３０は、補正対象暗画素群pix1の階調レベルを変化させ、隣接暗画素群Pix3の階調レベルを変化させていない。具体的には、映像処理回路３０は、画素Ｐ８の階調レベルを、隣接画素群Pix3よりも高く、且つ階調レベルc2よりも低い階調レベルc3としている。この場合も、画素Ｐ８、Ｐ９という互いに隣り合う画素どうしの階調レベルの差（印加電圧の差）が小さくなるので、境界Ｂ２をユーザーに知覚されにくくすることができる。また、図１８（ｂ）に示すように、映像処理回路３０は、補正対象暗画素群pix2の階調レベルを変化させ、隣接明画素群Pix4の階調レベルを変化させないようにしてもよい。具体的には、映像処理回路３０は、画素Ｐ５の階調レベルを、隣接画素群Pix4よりも低く、且つ階調レベルc1よりも高い階調レベルc4としている。この場合も、画素Ｐ４、Ｐ５という互いに隣り合う画素どうしの階調レベルの差が小さくなるので、境界Ｂ３をユーザーに知覚されにくくすることができる。
このように、映像処理回路３０が、リバースチルトドメインの抑制を目的として階調レベルが補正された画素群と、その画素群に対して境界とは反対側に隣接する画素群との階調レベルの差（つまり、電位差）を小さくする補正を行うことで、本来なかった境界が知覚されることを抑制することができる。

上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
上述した第２〜第５実施形態において、補正対象明画素群や補正対象暗画素群の各画素の階調レベルはそれぞれ同じでなくてもよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、ノーマリーホワイトモードでもよいのは上述したとおりである。
また、この実施形態においても、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。この場合も、映像処理回路３０では、隣接する補正対象暗画素群の暗画素に対応する液晶素子への印加電圧との差が小さくなるように、隣接暗画素群に対応する印加電圧を高くしたり、隣接する補正対象明画素群の明画素に対応する液晶素子への印加電圧との差が小さくなるように、隣接明画素群に対応する印加電圧を低くしたりすればよい。

＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図１９は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図１９を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。

１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液晶素子、３０２…境界検出部、３１０…判別部、３０６…境界検出部、３０８…保存部、３１０…判別部、３１４…セレクター、３１６…Ｄ／Ａ変換器、３１８…算出部、２１００…プロジェクター。

Claims (9)

1. 複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
   各画素に対する印加電圧を、前記画素毎の印加電圧を指定した映像信号に基づいて規定する映像処理回路であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する第１境界検出部と、
   現フレームよりも１つ前のフレームの映像信号を解析することによって、前記第１画素と前記第２画素との境界を検出する第２境界検出部と、
   前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出された境界から変化した部分から、当該部分を離れる方向に連続するｍ個（ｍは１以上の整数）の前記第２画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第２電圧を下回るように補正する補正部と
   を備え、
   前記液晶パネルの表示を更新する時間間隔をＳとし、
   前記補正部による補正後の電圧に切り替わったときの当該液晶素子の応答時間をＴとした場合に、
   Ｓ＜Ｔであるとき、
   前記ｍは、前記応答時間Ｔを前記時間間隔Ｓで割った値の整数部の値により定められる
   ことを特徴とする映像処理回路。
2. 前記補正部は、
   前記変化した部分から、当該部分を離れる方向に連続するｎ個（ｎは１以上の整数）の前記第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第１電圧以上に補正する
   ことを特徴とする請求項１に記載の映像処理回路。
3. 複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
   各画素に対する印加電圧を、前記画素毎の印加電圧を指定した映像信号に基づいて規定する映像処理回路であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する第１境界検出部と、
   現フレームよりも１つ前のフレームの映像信号を解析することによって、前記第１画素と前記第２画素との境界を検出する第２境界検出部と、
   前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出された境界から変化した部分から、当該部分を離れる方向に連続するｎ個（ｎは１以上の整数）の前記第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第１電圧以上に補正する補正部と
   を備え、
   前記液晶パネルの表示を更新する時間間隔をＳとし、
   前記補正部による補正後の電圧に切り替わったときの当該液晶素子の応答時間をＴとした場合に、
   Ｓ＜Ｔであるとき、
   前記ｎは、前記応答時間Ｔを前記時間間隔Ｓで割った値の整数部の値により定められる
   ことを特徴とする映像処理回路。
4. 前記ｎは２以上であり、
   前記補正部は、
   前記ｎ個の前記第１画素に対応する液晶素子への印加電圧を、前記変化した部分から離れるにつれて低い電圧とするように補正する
   ことを特徴とする請求項２又は３に記載の映像処理回路。
5. 前記ｍは２以上であり、
   前記補正部は、
   前記ｍ個の前記第２画素に対応する液晶素子への印加電圧を、前記変化した部分から離れるにつれて高い電圧とするように補正する
   ことを特徴とする請求項１ないし４のいずれかに記載の映像処理回路。
6. 複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、各画素に対する印加電圧を、前記画素毎の印加電圧を指定した映像信号に基づいて規定する映像処理方法であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出し、
   現フレームよりも１つ前のフレームの映像信号を解析することによって、前記第１画素と前記第２画素との境界を検出し、
   現フレームで検出された境界のうち、前記１つ前のフレームで検出された境界から変化した部分から、当該部分を離れる方向に連続するｍ個（ｍは１以上の整数）の前記第２画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第２電圧を下回るように補正し、
   前記液晶パネルの表示を更新する時間間隔をＳとし、
   前記補正部による補正後の電圧に切り替わったときの当該液晶素子の応答時間をＴとした場合に、
   Ｓ＜Ｔであるとき、
   前記ｍは、前記応答時間Ｔを前記時間間隔Ｓで割った値の整数部の値により定められる
   ことを特徴とする映像処理方法。
7. 複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、各画素に対する印加電圧を、前記画素毎の印加電圧を指定した映像信号に基づいて規定する映像処理方法であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出し、
   現フレームよりも１つ前のフレームの映像信号を解析することによって、前記第１画素と前記第２画素との境界を検出し、
   現フレームで検出された境界のうち、前記１つ前のフレームで検出された境界から変化した部分から、当該部分を離れる方向に連続するｎ個（ｎは１以上の整数）の前記第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定される印加電圧から、前記第１電圧以上に補正し、
   前記液晶パネルの表示を更新する時間間隔をＳとし、
   前記補正部による補正後の電圧に切り替わったときの当該液晶素子の応答時間をＴとした場合に、
   Ｓ＜Ｔであるとき、
   前記ｎは、前記応答時間Ｔを前記時間間隔Ｓで割った値の整数部の値により定められる
   ことを特徴とする映像処理方法。
8. 前記液晶パネルと、
   請求項１ないし５のいずれかに記載の映像処理回路と
   を備えることを特徴とする液晶表示装置。
9. 請求項８に記載された液晶表示装置を有することを特徴とする電子機器。

Images