JP5454092B2 - 映像処理回路、その処理方法、液晶表示装置および電子機器 - Google Patents
映像処理回路、その処理方法、液晶表示装置および電子機器 Download PDFInfo
- Publication number
- JP5454092B2 JP5454092B2 JP2009258795A JP2009258795A JP5454092B2 JP 5454092 B2 JP5454092 B2 JP 5454092B2 JP 2009258795 A JP2009258795 A JP 2009258795A JP 2009258795 A JP2009258795 A JP 2009258795A JP 5454092 B2 JP5454092 B2 JP 5454092B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- voltage
- video signal
- applied voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
このため、例えば映像信号を画像解析して、リバースチルトが発生しやすい画像を識別するとともに、当該画像が識別されたときには、設定値以上の映像信号を一律にクリップして液晶素子の印加電圧を調整する技術(例えば特許文献1参照)が提案されている。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、映像処理回路の大規模化や複雑化などを抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を低減させる技術を提供することにある。
さらに、本発明において、前記予め定められた電圧として、どのような値とすべきかについては、優先事項によって決定すべきであるが、置換による透過率(反射率)の変化が知覚されないようにする、という点を優先させると、第3電圧が好ましい。
本発明において、前記境界検出部は、入力した映像信号と、当該入力した映像信号を1画素分遅延した信号との比較によって前記境界を検出する構成としても良い。このように構成すると、さらに構成の簡易化を図ることが可能となる。
本発明において、前記置換部は、前記リスク境界に接する第1画素に対して前記リスク境界の反対側で隣接し、当該リスク境界とは反対方向に向かって連続する1以上の画素について、当該画素の映像信号で指定される印加電圧が前記第3電圧を下回る場合に、当該画素に対応する液晶素子への印加電圧を、前記映像信号で指定される印加電圧から前記第3電圧に置換する構成としても良い。この構成によれば、液晶素子の応答時間が、表示画面が更新される時間間隔より長い場合でも、リバースチルトドメインの発生を抑えることが可能となる。
具体的には、前記液晶パネルの表示を更新する時間間隔をSとし、印加電圧が前記第3電圧を下回る電圧から前記第3電圧に切り替わったときの前記液晶素子の応答時間をTとした場合に、S<Tであるとき、前記リスク境界に接する第1画素に対して前記リスク境界の反対側で隣接し、当該リスク境界とは反対方向に向かって連続する1以上の画素数は、前記応答時間Tを前記時間間隔Sで割った値の整数部の値とすれば良い。このような値にすると、映像信号Vid-inで指定される階調レベルを不必要に置換してしまうこともないし、液晶分子が不安定な状態が次の更新(書換)でも継続してしまうことを抑えることが可能となる。
本発明において、前記第3電圧は、液晶素子に初期傾斜角を与える程度の電圧であり、好ましくは、およそ1.5ボルトである。
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
この図に示されるように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを有する。
このうち、制御回路10には、上位装置から映像信号Vid-inが同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)にしたがった走査の順番で供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。
素子基板100aのうち、対向基板100bとの対向面には、図において水平(X)方向に沿って複数m行の走査線112が設けられ、垂直(Y)方向に沿って複数n列のデータ線114が設けられている。各走査線112と各データ線114は、互いに電気的に絶縁を保つように設けられている。
なお、本実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
一方、対向基板100bのうち、素子基板100aとの対向面には、透明性を有するコモン電極108が全面にわたって設けられる。そして、コモン電極108には、図示省略した回路によって電圧LCcomが印加される。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
また、図1では省略したが、液晶パネル100における等価回路では、実際には図2に示されるように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。この補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
このような構成において、走査線112がHレベルになると、当該走査線にゲート電極が接続されたTFT116がオン状態になり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に対し、階調に応じた電圧のデータ信号を供給すると、当該データ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフ状態になるが、画素電極に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
周知のように、液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の配向状態が変化するので、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。
液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。なお、本実施形態において、液晶105をVA方式として、液晶素子120の透過率が電圧無印加時において最低の黒状態となるノーマリーブラックモードとする。
なお、フレームとは、1コマ分の映像信号Vid-inが供給される周期をいい、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。本実施形態では、フレームにわたって1、2、3、…、m行目の走査線112が順番に選択されるので、液晶パネル100は、映像信号Vid-inと等倍速で駆動される。このため、本実施形態では、液晶パネル100によって1コマ分の画像を表示させるのに要する期間は、フレームと一致する。
なお、本説明では、電圧について、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
また、直流成分の印加による液晶105の劣化を防止するために、液晶素子120については交流駆動が実行される。詳細には、画素電極118には、振幅中心である電圧Vcntに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられて印加される。このような交流駆動において、本実施形態では、同一フレーム内において各液晶素子120の書き込み極性をすべての同一とする面反転方式としている。なお、コモン電極108に印加される電圧LCcomは、電圧Vcntとほぼ同電圧と考えてよいが、nチャネル型のTFT116のオフリークや、いわゆるプッシュダウンなどを考慮して、電圧Vcntよりも低位となるように調整されることがある。
しかしながら、液晶素子120の印加電圧を、映像信号Vid- inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。
なお、本実施形態のように、液晶パネル100が、映像信号Vid-inの供給速度と等倍速で駆動される場合に、白画素を背景とした黒画素の領域がフレーム毎に2画素以上ずつ移動するとき、後述するように液晶素子の応答時間が、表示画面が更新される時間間隔より短ければ、このような尾引き現象は顕在化しない(または、視認されにくい)。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図28において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その白パターンの右端縁部(動きの先端部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。
また、同図においては、説明の便宜上、画像のうち、1ラインの境界付近を抜き出している。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素と、が隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。
次に、明画素については、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。
なお、ノーマリーブラックモードにおいて、閾値Vth1は、液晶素子の相対透過率を10%とさせる光学的閾値電圧であり、閾値Vth2は、液晶素子の相対透過率を90%とさせる光学的飽和電圧と考えてよい場合がある。
そこで次に、これらの場合をそれぞれ検討する。
これらの図に示されるように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。
ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
詳細には、チルト角θaとは、図6(b)に示されるように、基板法線Svを基準にして、液晶分子の長軸Saのうち、画素電極118側の一端を固定点としてコモン電極108側の他端が傾斜したときに、液晶分子の長軸Saがなす角度とする。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Saおよび基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図6(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図6(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
すなわち、図8(a)に示されるように、(n−1)フレームにおいて2×2の4画素がすべて黒画素の状態から、nフレームにおいて、左下の1画素だけが白画素に変化するときを想定する。上述したようにノーマリーブラックモードにおいて、画素電極118とコモン電極108との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変化する左下の画素では、図8(b)のように、液晶分子が実線で示される状態から破線で示される状態に、電界方向とは垂直方向(基板面の水平方向)に傾斜しようとする。
しかしながら、白画素の画素電極118(Wt)と黒画素の画素電極118(Bk)との間隙で生じる電位差は、白画素の画素電極118(Wt)とコモン電極108との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極118とコモン電極108との間隙よりも狭い。従って、電界の強度で比較すると、画素電極118(Wt)と画素電極118(Bk)との間隙で生じる横電界は、画素電極118(Wt)とコモン電極108との間隙で生じる縦電界よりも強い。
左下の画素は、(n−1)フレームにおいて液晶分子が不安定な状態の黒画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電圧が画素電極118(Wt)に印加されたことによる縦電界よりも、隣接する画素電極118(Bk)からの横電界の方が強い。従って、白になろうとしている画素では、図8(b)に示されるように、黒画素に隣接する側の液晶分子Rvが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Rvは、縦電界に応じて破線のように基板水平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化すべき画素においてリバースチルトが発生する領域は、図8(c)に示されるように、白に変化すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する形で広範囲に拡がる。
このように、図8から、白に変化しようとする着目画素の周辺が黒画素であった場合、当該着目画素に対して黒画素が右上側、右側および上側で隣接するとき、当該着目画素では、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができる。
なお、図8(a)に示されるパターンの変化は、図7(a)に示した例のみならず、黒画素からなるパターンが、図7(b)に示されるように右方向にフレーム毎に1画素ずつ移動する場合や、図7(c)に示されるように上方向にフレーム毎に1画素ずつ移動する場合などでも発生する。また、図28の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向に、1画素ずつ移動する場合にも発生する。
すなわち、図10(a)に示されるように、(n−1)フレームにおいて2×2の4画素がすべて黒画素の状態から、nフレームにおいて、右上の1画素だけが白画素に変化するときを想定する。
この変化後においても、黒画素の画素電極118(Bk)と白画素の画素電極118(Wt)との間隙では、画素電極118(Wt)とコモン電極108との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図10(b)に示されるように、黒画素において白画素に隣接する側の液晶分子Rvは、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画素では縦電界が(n−1)フレームから変化しないので、他の液晶分子に影響をほとんど与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域は、図10(c)に示されるように、図8(c)の例と比較して無視できる程度に狭い。
一方、2×2の4画素のうち、右上において黒から白に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の水平方向に図10(b)において破線で示されるように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発生しないことになる。
なお、図10(a)に示されるパターンの変化は、図9(a)に示した例のみならず、黒画素からなるパターンが、図9(b)に示されるように左方向にフレーム毎に1画素ずつ移動する場合や、図9(c)に示されるように下方向にフレーム毎に1画素ずつ移動する場合などでも発生する。また、図28の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向または下方向に、1画素ずつ移動する場合にも発生する。
(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に位置する場合に、
(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき、
nフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
逆にいえば、nフレームにおいて要件(1)および要件(2)の位置関係を満たす明画素でリバースチルトドメインが発生するため条件とは、要件(3)の、nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあった、ということになる。
ところで、図7では、2×2の4画素が(n−1)フレームで黒画素であって、次のnフレームで左下だけが白画素となったときを例示した。しかし、一般的には、(n−1)フレームおよびnフレームのみならず、これらフレームを含む前後の複数フレームにわたって同様な動きを伴うのが通例である。このため、図7(a)〜(c)に示されるように、(n−1)フレームで液晶分子が不安定な状態であった暗画素(白丸点が付された画素)では、画像パターンの動きから、その左下側、左側または下側に明画素が隣接している場合が多いと考えられる。
これを前提として、nフレームから(n+1)フレームにかけて考察する。nフレームにおいて、映像信号Vid-inで示される画像において暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して右上側、右側または上側に位置する場合は、当該暗画素に相当する液晶素子の液晶分子が不安定な状態にならないような措置を施してやれば、画像パターンが1画素分移動した結果、(n+1)フレームにおいて要件(1)および要件(2)を満たすことなっても、要件(3)を満たすことはない。このため、nフレームからみて、将来となる(n+1)フレームにおいてリバースチルトドメインの発生を未然に抑えることができる、ということになる。
では、置換する電圧としては、どのような値が好ましいのか、という点を検討する。映像信号Vid-inで指定される印加電圧がVcを下回る場合に、Vc以上の電圧に置換して液晶素子に印加したとき、液晶分子をより安定な状態にさせる、または、リバースチルトドメインの発生をより確実に抑える、という点を優先すれば、高い電圧である方が好ましい。しかしながら、ノーマリーブラックモードでは、液晶素子の印加電圧を高くするにつれて、透過率が高くなる。もともとの映像信号Vid-inで指定される階調レベルは、暗画素すなわち低い方の透過率であるため、置換電圧を高くすることは、映像信号Vid-inに基づかない画像が表示されることにつながる。
一方、Vc以上に置換した電圧を液晶素子に印加したときに、その置換による透過率の変化が知覚されないようにする、という点を優先すれば、下限である電圧Vcが好ましい、ということになる。
このように置換電圧として、どのような値とすべきかについては、何を優先させるのかによって決定すべきである。本実施形態では、置換による透過率の変化が知覚されないようにする、という点を優先して、置換電圧として電圧Vcを採用することにするが、上述した点を優先させるのであれば、電圧Vcである必要はない。
なお、VA方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対して垂直方向に最も近い状態になるが、電圧Vcは、液晶分子に初期傾斜角を与える程度の電圧であり、この電圧の印加から液晶分子が傾斜し始める。
液晶分子が安定状態となる電圧Vcは、一般的には、液晶パネルにおける様々なパラメータが絡んで一概には決まらない。ただし、本実施形態のように、画素電極118とコモン電極108との間隙(セルギャップ)よりも、画素電極118同士の間隙が狭い、という液晶パネルにあっては、おおよそ1.5ボルトとなる。
したがって、置換電圧としては、1.5ボルトが下限となるので、この電圧以上であれば良い、ということになる。逆にいえば、液晶素子の印加電圧が1.5ボルトを下回るのであれば、液晶分子が不安定な状態となる。
このうち、遅延回路312は、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出し、映像信号Vid-dとして出力するものであり、FIFO(Fast In Fast Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成される。なお、遅延回路312における蓄積および読出は、走査制御回路20によって制御される。
このうち、第1検出部321は、映像信号Vid-inで示される画像を解析して、階調範囲aにある画素と階調範囲bにある画素とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、第1検出部は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば階調範囲aにある画素と、階調範囲aでもなく階調範囲bでもない別の階調範囲d(図4(a)参照)にある画素とが隣接する部分や、階調範囲bにある画素と階調範囲dにある画素とが隣接する部分については、境界として扱わない。
次に、第2検出部322は、検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、リスク境界として検出し、リスク境界の位置情報を出力するものである。
なお、ここでいう「リスク境界に接している」とは、画素の一辺に沿ってリスク境界に接している場合と、画素の一角において縦横に連続するリスク境界が位置している場合とを含む。また、第1検出部321は、ある程度(少なくとも3行以上)の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。第2検出部322についても同様である。このため、上位装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路312が設けられている。
上位装置から供給される映像信号Vid-inのタイミングと、遅延回路312から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、第1検出部321および第2検出部322における映像信号Vid-inの蓄積等は、走査制御回路20によって制御される。
なお、置換部314は、判別部324から供給されるフラグQが“1”である場合であっても、映像信号Vid-dで指定される階調レベルが「c」以上の明るいレベルを指定しているとき、および、フラグQが“0”であるときには、階調レベルを置換することなく、映像信号Vid-dをそのまま映像信号Vid-outとして出力する。
一方、映像信号Vid-dで示される画素がリスク境界に接している暗画素でない場合、または、接している場合であっても、その階調レベルが「c」以上の明るいレベルを指定している場合に、本実施形態ではフラグQが“0”となるので、階調レベルが補正されることなく、映像信号Vid-dが、映像信号Vid-outとして出力される。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vidは、D/A変換器316によって、図5(b)で示されるように正極性または負極性のデータ信号Vxに、ここでは例えば正極性に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、2行1列〜2行n列の映像信号Vid-inは、同様に映像処理回路30によって処理されて、映像信号Vid-outとして出力されるとともに、D/A変換器316によって正極性のデータ信号に変換された上で、データ線駆動回路140によって1〜n列目のデータ線114にサンプリングされる。
2行1列〜2行n列の映像信号Vid- outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、原則として映像信号Vid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調レベルに応じた分だけ偏位させた電圧となる。
電圧Vw(+)および電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)およびVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5(b)におけるデータ信号の電圧の縦スケールは、(a)における走査信号等の電圧波形と比較して拡大してある。
映像信号Vid-inで示される画像(の一部)が例えば図11(1)に示されるように、階調範囲bの白(明)画素を背景として、液晶分子が不安定状態にある黒(暗)画素からなる領域を表示する画像である場合、第1検出部321によって検出される境界は、図11(2)に示される通りとなる。
次に、図11(3)に示されるように、第2検出部322は、検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、リスク境界とする。
置換部314は、抽出されたリスク境界に接する暗画素に対して階調レベル「c」よりも暗いレベルが指定されていたときに、階調レベル「c」の映像信号に置換する。なお、図11(3)において、※1で示される黒画素は、左下の一角において縦横に連続するリスク境界が位置しているので、「リスク境界に接している」ということになり、置換部314において階調レベル「c」よりも暗いレベルが指定されているか否かの判断対象となる。これは、※1で示される黒画素に対し、左下に位置する白表示画素hに相当するパターンが右斜め上方向に1画素移動したときに対処するためである。
これに対して、※2で示される黒画素は、その一角において縦または横のみに断裂したリスク境界が位置し、縦横で連続したリスク境界が位置していないので、置換部314において階調レベルの判断対象とはならない。
このため、映像信号Vid- inで示される画像が、図12(a)に示されるように、黒画素からなる領域が右上方向、右方向または上方向のいずれかに1画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネル100では、図12(b)に示されるように、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レベル「c」に相当する電圧Vcの印加によって強制的に液晶分子が安定した状態を経た後に、白画素に変化する。
また、本実施形態では、映像信号Vid-inで規定される画像のうち、階調レベルが置換される画素は、明画素に接する暗画素であって、階調レベル「c」よりも暗い階調レベルが指定された暗画素のうち、当該明画素に対してチルト方位の下流側に位置する画素のみである。このため、映像信号Vid-inに基づかない表示が発生する部分は、チルト方位角を考慮しないで、明画素に接する暗画素であって、階調レベル「c」よりも暗い階調レベルが指定された暗画素のすべてを一律に置換する構成と比較して、少なく抑えることができる。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしもないので、使用しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。
また、液晶パネル100の構造に変更等を加える必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。
上述した実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明した。次に、チルト方位角θbが45度以外の例について説明する。
まず、図13(a)に示されるようにチルト方位角θbが225度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図13(b)に示されるように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図8に示したチルト方位角θbが45度である場合の例を180度回転させたときと等価である。
チルト方位角θbが225度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に位置する場合に、
と修正する。なお、要件(1)および要件(3)についての変更はない。
したがって、チルト方位角θbが225度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側または下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやれば良い。
このためには、映像処理回路30における第2検出部322が、第1検出部321によって検出された境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分とを抽出して、リスク境界として検出する構成とすれば良い。
この構成によれば、チルト方位角θbが225度である場合、図14に示されるように、映像信号Vid-inで規定される画像において黒画素からなる領域が左下方向、左方向または下方向のいずれかに1画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネル100では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レベル「c」に相当する電圧Vcの印加によって強制的に液晶分子が安定した状態を経た後に、白画素に変化するので、リバースチルトドメインの発生を抑えることが可能となる。
このため、チルト方位角θbが90度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件(1)および要件(3)についての変更はない。したがって、チルト方位角θbが90度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側または上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやれば良い。
このためには、映像処理回路30における第2検出部322が、第1検出部321によって検出された境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分とを抽出して、リスク境界として検出する構成とすれば良い。
この構成によれば、チルト方位角θbが90度である場合、図16に示されるように、映像信号Vid-inで規定される画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向のいずれかに1画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、液晶パネル100では、液晶分子が不安定な状態から白画素へと直接的に変化せず、一旦、階調レベル「c」に相当する電圧Vcの印加によって強制的に液晶分子が安定した状態を経た後に、白画素に変化するので、リバースチルトドメインの発生を抑えることが可能となる。
上述した実施形態では、液晶105にVA方式を用いた例について説明した。そこで次に、液晶105にTN方式とした例について説明する。
図17(a)は、液晶パネル100における2×2の画素を示す図であり、図17(b)は、図17(a)におけるp−q線を含む垂直面で破断したときの簡易断面図である。
これらの図に示されるように、TN方式の液晶分子は、画素電極118とコモン電極108との電位差がゼロである状態において、チルト角がθaであって、チルト方位角がθb(=45度)で、初期配向しているものとする。TN方式は、VA方式とは反対に、基板水平方向に傾斜するので、TN方式のチルト角θaは、VA方式の値よりも大きい。
このため、液晶105にTN方式を用いるとともに、ノーマリーホワイトモードとしたとき、液晶素子120の印加電圧と透過率との関係は、図4(b)に示されるようなV−T特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、液晶素子120の印加電圧が電圧Vcを下回るときに、液晶分子が不安定状態となる点においては、ノーマリーブラックモードと変わりはない。
しかしながら、白画素の画素電極118(Wt)と黒画素の画素電極118(Bk)との間隙で生じる電位差は、黒画素の画素電極118(Bk)とコモン電極108との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極118とコモン電極108との間隙よりも狭い。よって、電界の強度で比較すると、画素電極118(Wt)と画素電極118(Bk)との間隙で生じる横電界は、画素電極118(Bk)とコモン電極108との間隙で生じる縦電界よりも強い。
右上の画素は、(n−1)フレームにおいて液晶分子が不安定な状態の白画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの電圧が画素電極118(Bk)に印加されたことによる縦電界よりも、隣接する画素電極118(Wt)からの横電界の方が強いので、黒になろうとしている画素では、図18(b)に示されるように、白画素に隣接する側の液晶分子Rvが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Rvは、縦電界にしたがって破線のように基板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変化すべき画素においてリバースチルトが発生する領域は、図18(c)に示されるように、黒に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸食する形で広範囲に拡がる。
したがって、図18に示した内容から、黒に変化しようとする着目画素の周辺が白画素であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生することになる。
一方、2×2の4画素のうち、左下において白から黒に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図18(b)において破線で示されるように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発生しないことになる。
(2)nフレームにおいて、当該暗画素(印加電圧高)が、隣接する明画素(印加電圧低)に対して右上側、右側または上側に位置する場合に、
(3)nフレームにおいて当該暗画素に変化する画素は、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき
nフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、(n+1)フレームを基準として考え直した場合、画像の動きによって、(n+1)フレームにおいて暗画素が上記位置関係を満たすことになっても、変化前のnフレームにおいて、当該画素の液晶分子が不安定な状態にならないような措置を施してやれば良い、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが高い(明るい)ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路30の構成を、次のように変更すれば良いことになる。
すなわち、nフレームにおいて、映像処理回路30における第2検出部322が、第1検出部321によって検出された境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分と、を抽出して、リスク境界として検出するとともに、置換部314が、判別部324から供給されるフラグQが“1”である場合に、映像信号Vid-dで指定される階調レベルが「c」よりも明るいレベルを指定していれば、階調レベル「c」の映像信号に置換して、映像信号Vid-outとして出力する構成であれば良い。
なお、この例では、TN方式においてチルト方位角θbを45度とした例を説明したが、リバースチルトドメインの発生方向がVA方式と逆になる点を考慮すれば、チルト方位角θbが45度以外の角度である場合の措置、そのための構成についても、いままでの説明から容易に類推できるはずである。
実施形態では、暗画素と明画素とが垂直または水平方向で隣接する部分を境界として検出したが、この理由は、画像パターンの移動方向がいずれにも対処するためである。
一方、ワードプロセッサーや、テキストエディターなどの表示画面において、カーソルのような移動を考えると、画像パターンの移動方向として、水平(X)方向のみを想定すれば十分である場合がある。
また、映像信号Vid-inは、1行1列〜1行n列、2行1列〜2行n列、3行1列〜3行n列、…、m行1列〜m行n列の画素の順番で供給されるので、移動方向として水平方向のみを想定すれば、互いにX方向に隣接する2画素(すなわち、連続して供給される2画素)の階調レベル同士を比較するだけで足りる。
(A)映像信号Vid-inの階調レベルが階調範囲aにあり、かつ、映像信号D1の階調レベルが階調範囲bにある場合、または、その反対に、
(B)映像信号Vid -inの階調レベルが階調範囲bにあり、かつ、映像信号D1の階調レベルが階調範囲aにある場合、
を境界として検出する構成で済むので、 映像信号Vid-inを3行以上蓄積する必要がなくなる。
なお、検出した境界のうち、暗画素および明画素が所定の位置関係となるものが、第2検出部322によってリスク境界として検出されるのは、実施形態と同様である。
このような構成において、例えば映像信号Vid-inで示される画像が図21(1)に示されるような場合、第1検出部321によって検出される境界は、図21(2)で示されるように、階調範囲aにある黒画素と階調範囲bにある白画素とが垂直方向で隣接する部分のみとなる。
このため、第2検出部322によって抽出されるリスク境界は、図21(3)で示されるように、白画素が左側に位置し黒画素が右側に位置する部分のみとなる。
ここでいう黒画素は、すべて階調レベル「c」よりも暗い画素であるので、リスク境界に接している黒画素の階調レベルは、すべて図21(4)で示されるように、置換部314によって階調レベル「c」に置換される。
なお、ここではVA方式であってチルト方位角θbを45度とした場合を例にとって説明したが、VA方式であってチルト方位角θbを225度とした場合については、図22に示される通りとなる。
実施形態では、リスク境界に接する画素の印加電圧Vcが下回るときに、当該画素の階調レベルを「c」に置換することによって、液晶素子に電圧Vcを印加し、これにより、液晶分子が不安定な状態にならないような構成とした。すなわち、印加電圧の置換対象を、リスク境界に接する画素に限った構成とした。しかしながら、置換対象となる画素については、当該リスク境界に接する画素のみならず、リスク境界に接する画素に対して当該リスク境界とは反対方向に位置する1以上の画素についても置換対象としても良い場合がある。そこで次に、このような場合について説明する。
上述した実施形態は、あるフレームで表示された画像パターンが次のフレームにかけて1画素分移動して、次のフレームにおいて要件(1)および要件(2)を満たすことなったときでも、要件(3)を満たさないように、リスク境界に接する画素に印加電圧がVcを下回るような階調レベルが指定されていれば、これを階調レベル「c」に置換する構成であった。しかしながら、上記ケースに該当する場合、電圧Vcが印加された画素が、次のフレームにおいて要件(1)および要件(2)を満たすことになったときに、次のフレームでは、液晶分子が安定な状態に達していないので、リバースチルトドメインが発生してしまうことになる。
実施形態では、上述したように等倍速で駆動されるので、時間間隔Sは、フレームに等しい16.7ミリ秒である。このため、S(=16.7)≧Tであれば、上述した実施形態のように置換候補は、リスク境界に接する1画素のみで足りる。
ただし、S<T≦2Sであれば、電圧Vcを印加してから、1フレームに相当する16.7ミリ秒経過した時点であっても、液晶分子が不安定な状態から脱していないことになる。従って、印加電圧の置換対象として、リスク境界に接する画素と、当該リスク境界に接する画素に対して当該リスク境界とは反対方向で隣接する画素との、計2画素とする。
このためには、例えばVA方式においてチルト方位角θbが45度である場合に、判別部324は、次のように判別すれば良い。すなわち、判別部324は、遅延して出力された映像信号Vid-dで示される画素が第2検出部322によって抽出されたリスク境界に接している画素である場合、または、当該リスク境界に接する画素に対して当該リスク境界とは反対方向に位置する画素である場合において、当該画素が暗画素であれば、フラグQを“1”とし、そうでなければ“0”とすれば良い。
このように置換対象として2画素にすると、図23(a)に示されるように、画像パターンが例えば1画素ずつ右方向に移動するときに、リスク境界の端部に位置する2つの黒画素、すなわち、印加電圧がVcを下回るような階調レベルが指定された黒画素は、置換によって、図23(b)に示されるように液晶素子に電圧Vcが印加される期間が2フレームとなって倍化するので、液晶分子が安定な状態に十分に達することになる。
置換部314は、抽出されたリスク境界に接する暗画素に対して階調レベル「c」よりも暗いレベルが指定されていたときに、階調レベル「c」の映像信号に置換する。
なお、図24(3)において、※3で示される黒画素は、白表示画素hに相当するパターンが右斜め上方向に2画素移動したときに対処するため、例外的に、当該リスク境界に接する画素に対して当該リスク境界とは反対方向に位置する画素として扱っている。
一般論として、印加電圧の置換対象とする画素数については、上記応答時間Tを時間間隔Sで割った値の整数部に「1」を加えた値(加算値)が好ましい、ということになる。
ただし、リスク境界に接する画素数は、応答時間Tにかかわらず、必ず「1」であるので、リスク境界に接する画素を除外するのが妥当である。このため、当該リスク境界とは反対方向に向かって連続する画素数(すなわち、置換対象の追加分)については、S<Tである場合に、上記応答時間Tを時間間隔Sで割った値の整数部の値とすれば良いことになる。
ここで、置換対象とする画素を多く設定すると、映像信号Vid-inで指定される階調レベルを不必要に置換してしまうことなる一方で、置換対象とする画素を少なく設定すると、液晶分子が不安定な状態が次の更新(書換)でも継続してしまう。
したがって、高速駆動であっても、フレームを分割したフィールドにおいて、画像パターンが1画素分ずつ移動する場合があり得る。
映像信号Vid-inが1コマ分供給されるフレームの時間をF(ミリ秒)としたとき、これのU倍速(Uは整数)で液晶パネルを駆動するとき、1フィールドの時間は、FをUで割った値となり、これが表示画面の更新される時間間隔Sとなる。
このため、例えば1フレームが16.7ミリで供給される映像信号Vid-inに対して液晶パネル100を2倍速で駆動するとき、表示画面が更新される時間間隔Sは、半分の8.35ミリ秒となる。ここで、上記応答時間Tが仮に24ミリ秒であったとすると、置換対象として好ましい画素数は、「24」を「8.35」で割った値が「2.874…」であるから、この値のうちの整数部「2」に「1」を加えた「3」ということになる。なお、リスク境界に接する画素を除外して考えると、当該リスク境界とは反対方向に向かって連続する画素数(追加分)については、上記整数部「2」ということになる。
また、液晶素子120は、透過型に限られず、反射型であっても良い。
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図27は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
Claims (11)
- 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、
前記画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧を上回る第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する境界検出部と、
前記リスク境界に接する第1画素に対して前記映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から予め定められた電圧に置換する置換部と、
を備えることを特徴とする映像処理回路。 - 前記チルト方位は、前記画素電極の側から前記コモン電極に向かって平面視したときに、前記画素電極側における液晶分子の長軸の一端から、前記液晶分子の他端に向かう方向である
ことを特徴とする請求項1に記載の映像処理回路。 - 前記予め定められた電圧は、前記第3電圧である
ことを特徴とする請求項2に記載の映像処理回路。 - 前記境界検出部は、
入力した映像信号と、当該入力した映像信号を1画素分遅延した信号との比較によって前記境界を検出する
ことを特徴とする請求項3に記載の映像処理回路。 - 前記置換部は、
前記リスク境界に接する第1画素に対して前記リスク境界の反対側で隣接し、当該リスク境界とは反対方向に向かって連続する1以上の画素について、当該画素の映像信号で指定される印加電圧が前記第3電圧を下回る場合に、当該画素に対応する液晶素子への印加電圧を、前記映像信号で指定される印加電圧から前記第3電圧に置換する
ことを特徴とする請求項3または4に記載の映像処理回路。 - 前記液晶パネルの表示を更新する時間間隔をSとし、
印加電圧が前記第3電圧を下回る電圧から前記第3電圧に切り替わったときの前記液晶素子の応答時間をTとした場合に、
S<Tであるとき、
前記リスク境界に接する第1画素に対して前記リスク境界の反対側で隣接し、当該リスク境界とは反対方向に向かって連続する1以上の画素数は、
前記応答時間Tを前記時間間隔Sで割った値の整数部の値である
ことを特徴とする請求項5に記載の映像処理回路。 - 前記第3電圧は、液晶素子に初期傾斜角を与える程度の電圧である
ことを特徴とする請求項3に記載の映像処理回路。 - 前記第3電圧は、およそ1.5ボルトである
ことを特徴とする請求項7に記載の映像処理回路。 - 第1基板に形成された画素電極と第2基板に形成されたコモン電極とで液晶を挟持した液晶素子を画素毎に有する電気光学装置に対し、前記画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧を上回る第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出し、
前記リスク境界に接する第1画素に対して前記映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から予め定められた電圧に置換する
ことを特徴とする映像処理方法。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルと、
画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
前記映像処理回路は、
入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧を上回る第2画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出する境界検出部と、
前記リスク境界に接する第1画素に対して前記映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から予め定められた電圧に置換する置換部と、
を備えることを特徴とする液晶表示装置。 - 請求項10に記載された液晶表示装置を有することを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258795A JP5454092B2 (ja) | 2009-11-12 | 2009-11-12 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
US12/941,277 US8816948B2 (en) | 2009-11-12 | 2010-11-08 | Video processing circuit and method, liquid crystal display apparatus, and electronic apparatus |
CN201010548614.5A CN102063883B (zh) | 2009-11-12 | 2010-11-12 | 图像处理电路、其处理方法、液晶显示装置以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258795A JP5454092B2 (ja) | 2009-11-12 | 2009-11-12 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011107174A JP2011107174A (ja) | 2011-06-02 |
JP5454092B2 true JP5454092B2 (ja) | 2014-03-26 |
Family
ID=43973927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009258795A Active JP5454092B2 (ja) | 2009-11-12 | 2009-11-12 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8816948B2 (ja) |
JP (1) | JP5454092B2 (ja) |
CN (1) | CN102063883B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10444574B2 (en) | 2017-07-31 | 2019-10-15 | Seiko Epson Corporation | Liquid crystal display and electronic equipment |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5720221B2 (ja) | 2010-12-13 | 2015-05-20 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5707973B2 (ja) | 2011-01-27 | 2015-04-30 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP6083111B2 (ja) * | 2012-01-30 | 2017-02-22 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5903954B2 (ja) | 2012-03-15 | 2016-04-13 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法および電子機器 |
JP6078959B2 (ja) | 2012-03-16 | 2017-02-15 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法および電子機器 |
JP6078965B2 (ja) | 2012-03-27 | 2017-02-15 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法及び電子機器 |
JP6108238B2 (ja) * | 2013-08-15 | 2017-04-05 | Nltテクノロジー株式会社 | 制御回路及びその表示装置 |
JP6728943B2 (ja) * | 2016-04-28 | 2020-07-22 | セイコーエプソン株式会社 | 映像処理回路、電気光学装置、電子機器および映像処理方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3563860B2 (ja) * | 1996-02-23 | 2004-09-08 | シャープ株式会社 | 重合性化合物およびそれを用いた液晶表示素子 |
US5750213A (en) * | 1996-02-26 | 1998-05-12 | Sharp Kabushiki Kaisha | Polymerizable compound and liquid crystal display device using the same |
JPH1073815A (ja) * | 1996-06-19 | 1998-03-17 | Seiko Instr Inc | 反射型液晶表示装置 |
JP3334042B2 (ja) * | 1999-03-24 | 2002-10-15 | ミノルタ株式会社 | 画像処理装置およびこれを搭載した画像読取装置と画像形成装置、並びに画像処理方法、および画像処理手順を記憶したコンピュータ読み取り可能な記憶媒体 |
US6516091B1 (en) * | 1999-09-09 | 2003-02-04 | Xerox Corporation | Block level analysis of segmentation tags |
US6731257B2 (en) * | 2001-01-22 | 2004-05-04 | Brillian Corporation | Image quality improvement for liquid crystal displays |
TW575864B (en) * | 2001-11-09 | 2004-02-11 | Sharp Kk | Liquid crystal display device |
JP2005173544A (ja) * | 2003-11-19 | 2005-06-30 | Seiko Epson Corp | 液晶装置及び電子機器 |
US20080018630A1 (en) | 2006-07-18 | 2008-01-24 | Yusuke Fujino | Liquid crystal display device, liquid crystal display and method of driving liquid crystal display device |
JP2009069608A (ja) | 2007-09-14 | 2009-04-02 | Sanyo Electric Co Ltd | 液晶プロジェクタ |
JP4720843B2 (ja) | 2008-03-27 | 2011-07-13 | ソニー株式会社 | 映像信号処理回路、液晶表示装置及び投射型表示装置 |
-
2009
- 2009-11-12 JP JP2009258795A patent/JP5454092B2/ja active Active
-
2010
- 2010-11-08 US US12/941,277 patent/US8816948B2/en active Active
- 2010-11-12 CN CN201010548614.5A patent/CN102063883B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10444574B2 (en) | 2017-07-31 | 2019-10-15 | Seiko Epson Corporation | Liquid crystal display and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
US20110109815A1 (en) | 2011-05-12 |
US8816948B2 (en) | 2014-08-26 |
CN102063883B (zh) | 2015-04-08 |
JP2011107174A (ja) | 2011-06-02 |
CN102063883A (zh) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5233920B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5304684B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5304669B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5720221B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5381804B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5217734B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP5601173B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP2011107497A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2012168229A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP6201390B2 (ja) | 液晶表示装置及び電子機器 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5454092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |