JP6083111B2 - 映像処理回路、映像処理方法、液晶表示装置および電子機器 - Google Patents
映像処理回路、映像処理方法、液晶表示装置および電子機器 Download PDFInfo
- Publication number
- JP6083111B2 JP6083111B2 JP2012016389A JP2012016389A JP6083111B2 JP 6083111 B2 JP6083111 B2 JP 6083111B2 JP 2012016389 A JP2012016389 A JP 2012016389A JP 2012016389 A JP2012016389 A JP 2012016389A JP 6083111 B2 JP6083111 B2 JP 6083111B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- video signal
- liquid crystal
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させることである。
本発明によれば、各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させることができる。
本発明によれば、各フレームで補正電圧の印加による液晶素子の透過率変化を抑えて、リバースチルトドメインを低減させることができる。
本発明によれば、隣接する第1画素と第2画素との電位差をより小さくして、リバースチルトドメインを低減する効果を大きくすることができる。
本発明によれば、第1画素について高い補正電圧が印加される期間と、第2画素について高い補正電圧が印加される期間とが重複しない期間において、隣接する第1画素と第2画素との間に掛かる横電界が強くなるのを抑制することができる。
本発明によれば、リバースチルトドメインを低減する効果を大きくするために第1画素の補正電圧を高くしても、表示背反の発生を抑えることができる。
本発明によれば、リバースチルトドメインを低減する効果を大きくするための第2画素の補正後の電圧を低くしても、表示背反の発生を抑えることができる。
本発明によれば、入力映像信号で指定される液晶素子の印加電圧に応じて個別の補正電圧が設定されていなくてよい。
本発明によれば、映像信号の補正による表示背反がユーザーに知覚されにくくなる。
本発明によれば、液晶のチルト方位に応じてリバースチルトドメインがより発生しやすい画素に絞って映像信号を補正することができる。
本発明によれば、画像の動きに応じてリバースチルトドメインが発生しやすい画素に絞って、リバースチルトドメインを低減させるための映像信号の補正を行うことができる。
本発明によれば、画像の動きに応じてリバースチルトドメインがより発生しやすい画素に絞って、リバースチルトドメインを低減させるための映像信号の補正を行うことができる。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、本実施形態に係る映像処理回路を適用した液晶表示装置1の全体構成を示すブロック図である。
図1に示すように、液晶表示装置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを備える。制御回路10には、映像信号Vid-inが上位装置から同期信号Syncに同期して供給される。映像信号Vid-inは、液晶パネル100における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Syncに含まれる垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)に従った走査の順番で供給される。本実施形態では、映像信号Vid-inが供給される周波数が60Hzであり、その逆数である周期16.67ミリ秒で1フレーム(1コマ)の画像を表示するための映像信号Vid-inが供給される。
なお、映像信号Vid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Vid-inは液晶素子の印加電圧を指定するものといって差し支えない。以下の説明において、映像信号の階調レベルが高いほど液晶素子に対して指定する印加電圧が大きいものとする。
なお、この実施形態では、走査線112を区別するために、図において上から順に1、2、3、…、(m−1)、m行目という呼び方をする場合がある。同様に、データ線114を区別するために、図において左から順に1、2、3、…、(n−1)、n列目という呼び方をする場合がある。
なお、図1において、素子基板100aの対向面は紙面裏側であるので、当該対向面に設けられる走査線112、データ線114、TFT116および画素電極118については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。図1では省略したが、液晶パネル100における等価回路では、実際には図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。
液晶素子120では、画素電極118およびコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。そして、この画素の配列領域が表示領域101となる。
なお、本実施形態においては、液晶105をVA方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を液晶パネル100に表示させるのに要する期間をいう。本実施形態では、同期信号Syncにより制御される垂直走査信号の周波数が240Hzである。図5(a)に示すように、本実施形態の液晶表示装置1では、1フレームをそれぞれ第1フィールド〜第4フィールドまでの4つのフィールドに分けるとともに、各フィールドで、1〜m行目の走査線を走査する、いわゆる4倍速駆動を実現する。すなわち、上位装置から60Hzの供給速度で供給される映像信号Vid-inに基づいて、液晶表示装置1が240Hzの駆動速度で液晶パネル100を駆動することで、映像信号Vid-inに基づいて1フレームの画像を表示することとなる。1フィールドの期間は、1/4フレーム期間に相当し、ここではおよそ4.16ミリ秒である。また、図5(b)に示すように、液晶表示装置1では、第1,3フィールドにおいて正極性書込を指定し、第2,4フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。
なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差であり、他の電圧と区別するためである。
なお、液晶パネル100が、白画素を背景とした黒画素の領域がフレーム毎に2画素以上ずつ移動するとき、液晶素子の応答時間が表示画面が更新される時間間隔(つまり、1フレーム期間)より短ければ、このような尾引き現象は顕在化しない(または、視認されにくい)。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図28において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に1画素ずつ右方向に移動する場合に、その白パターンの右端縁部(動きの先端部)において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図28においては、説明の便宜上、画像のうち、1ラインの境界付近を抜き出している。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの(または黒レベルに近い)暗画素と、白レベルの(または白レベルに近い)明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Vbk以上であって閾値Vth1(第1電圧)を下回る電圧範囲Aにある液晶素子120の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Aにある液晶素子の透過率範囲(階調範囲)を「a」とする。
次に、明画素については、印加電圧が閾値Vth2(第2電圧)以上であってノーマリーブラックモードにおける白レベル電圧Vwt以下の電圧範囲Bにある液晶素子120とする。便宜的に、液晶素子の印加電圧が電圧範囲Bにある液晶素子の透過率範囲(階調範囲)を「b」とする。
図6に示すように、VA方式の液晶分子は、画素電極118とコモン電極108との電位差(液晶素子の印加電圧)がゼロである状態において、チルト角がθaで、チルト方位角がθb(=45度)で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極118同士の横電界に起因して発生することから、画素電極118が設けられた素子基板100aの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極118(素子基板100a)の側を基準にして規定する。
一方、チルト方位角θbとは、データ線114の配列方向であるY方向に沿った基板垂直面を基準にして、液晶分子の長軸Saおよび基板法線Svを含む基板垂直面(p−q線を含む垂直面)がなす角度とする。なお、チルト方位角θbについては、画素電極118の側からコモン電極108に向けて平面視したときに、画面上方向(Y方向の反対方向)から、液晶分子の長軸の一端を始点として他端に向かう方向(図6(a)では右上方向)までを、時計回りで規定した角度とする。
また、同様に画素電極118の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向(図6(a)では左下方向)を便宜的にチルト方位の上流側と呼ぶことにする。
すなわち、
(1)nフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側又は下側に位置する場合に、
(3)nフレームにおいて当該明画素に変化する画素が、1フレーム前の(n−1)フレームでは、液晶分子が不安定な状態にあったとき、
nフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、(2)において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから1画素だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
図29(b)において、映像信号Vid-inに対応する映像信号Vid-outにあっては、図中上から順に、第1,第2,第3,第4フィールドに対応する映像信号Vid-outをそれぞれ表している。
しかしながら、映像信号を補正するということは、液晶素子120に印加される電圧が本来の電圧から変化させられることになるので、液晶素子120の透過率が変化してそれが表示背反の原因となってしまうことがある。
本実施形態では、図7に示すように、オリジナル階調に応じた印加電圧が1.6V以下のときに、第1期間において補正電圧Vc1=2.5Vを印加し、第2期間において補正電圧Vbk=0Vを印加する。このような補正処理とすれば、図30を用いて説明したような、各フレームで一方向にのみ印加電圧を変化させる補正処理を行った場合に比べて、各フレームの積分透過率の変化を抑えることができる。図7の表からも分かるように、本実施形態によれば、1フレーム期間の積分透過率がオリジナル階調に関わらず一定階調(一定の補正電圧)になるようにしても、積分透過率の変化は小さいから、映像信号の補正による表示背反はユーザーに知覚されにくい。また、図30に示すような補正処理を行う場合、前述したように、補正対象画素をオリジナル階調に応じた印加電圧が1.26V以下の画素に限定する必要があった。これに対し、本実施形態では、オリジナル階調に応じた印加電圧がおよそ1.6Vであっても積分透過率の変化は0.64%以下であるから、上記Vc1及びVbkという補正電圧の使用可能範囲が広くなっている。
なお、映像信号の補正によって生じる積分透過率の変化が1.0%以下となるように補正処理が行われれば、補正による表示背反はユーザーに知覚されにくい。よって、積分透過率の変化が1.0%以下に収まるように、補正対象画素のオリジナル階調に応じた印加電圧の上限を更に引き上げてもよいし、補正電圧Vc1をさらに別の電圧にしても構わない。
このような考えに基づいて、現フレームの映像信号Vid-inを処理して、液晶パネル100でリバースチルトドメインの発生を未然に防ぐための回路が、図1における映像処理回路30である。
遅延回路302は、FIFO(First In First Out:先入れ先出し)メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Vid-inを蓄積して、所定時間経過後に読み出して映像信号Vid-dとして出力するものである。なお、遅延回路302における蓄積および読出は、走査制御回路20によって制御される。
リスク境界検出部3041は、映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部3041は、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とをリスク境界として検出し、検出したリスク境界の位置情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば階調範囲aにある画素と、階調範囲aでもなく階調範囲bでもない別の階調範囲d(図4(a)参照)にある画素とが隣接する部分や、階調範囲bにある画素と階調範囲dにある画素とが隣接する部分については、境界として扱わない。
なお、ここでいう「リスク境界に接している」とは、画素の一辺に沿ってリスク境界に接している場合のほか、画素の一角において縦横に連続するリスク境界が位置している場合も含む。後者の場合、暗画素が明画素に隣接していなくとも、この暗画素は補正対象画素となる。また、リスク境界検出部3041は、ある程度(少なくとも3行以上)の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、上位装置からの映像信号Vid-inの供給タイミングを調整する意味で、遅延回路302が設けられている。
上位装置から供給される映像信号Vid-inのタイミングと、遅延回路302から供給される映像信号Vid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、リスク境界検出部3041における映像信号Vid-inの蓄積等は、走査制御回路20によって制御される。
D/A変換器308は、デジタルデータである映像信号Vid-outを、アナログのデータ信号Vxに変換する。本実施形態では、面反転方式としているので、データ信号Vxの極性は、液晶パネル100で1コマ分の書き替え毎に切り替えられる。
ここで、1行1列〜1行n列の映像信号Vid-outが出力される水平有効走査期間(Ha)でみたときに、処理された映像信号Vid-outは、奇数フィールドか偶数フィールドかに応じてフィールド毎に書込極性が入れ替わるように、D/A変換器308によって、図5(b)で示すように正極性または負極性のデータ信号Vxに変換される。第1フィールドでは正極性のデータ信号に変換される。このデータ信号Vxは、データ線駆動回路140によって1〜n列目のデータ線114にデータ信号X1〜Xnとしてサンプリングされる。
一方、1行1列〜1行n列の映像信号Vid-outが出力される水平走査期間では、走査制御回路20が走査線駆動回路130に対し走査信号Y1だけをHレベルとなるように制御する。走査信号Y1がHレベルであれば、1行目のTFT116がオン状態になるので、データ線114にサンプリングされたデータ信号は、オン状態にあるTFT116を介して画素電極118に印加される。これにより、1行1列〜1行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
2行1列〜2行n列の映像信号Vid-outが出力される水平走査期間では、走査線駆動回路130によって走査信号Y2だけがHレベルとなるので、データ線114にサンプリングされたデータ信号は、オン状態にある2行目のTFT116を介して画素電極118に印加される。これにより、2行1列〜2行n列の液晶素子には、それぞれ映像信号Vid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が3、4、…、m行目に対して実行され、これにより、各液晶素子に、映像信号Vid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Vid-inで規定される透過像が作成されることとなる。
次のフィールドでは、データ信号の極性反転によって映像信号Vid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
詳細には、データ信号Vxの電圧は、正極性であれば、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの範囲で、それぞれ基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。
電圧Vw(+)および電圧Vw(-)は、電圧Vcntを中心に互いに対称の関係にある。電圧Vb(+)およびVb(-)についても電圧Vcntを中心に互いに対称の関係にある。
なお、図5(b)は、データ信号Vxの電圧波形を示すものであって、液晶素子120に印加される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図5(b)におけるデータ信号の電圧の縦スケールは、図5(a)における走査信号等の電圧波形と比較して拡大してある。
図8は、この実施形態の映像処理回路30における補正部306の補正処理の概要を説明する図である。本実施形態では、図8(a)に示す映像信号Vid-inが供給された場合、図8(b)に示される映像信号Vid-outに補正される。図8(b)に示すように、1フレーム期間の第1,3フィールドでは、リスク境界に接する暗画素が補正階調c1の映像信号に補正され、第2,4フィールドでは、リスク境界に接する暗画素が最小階調bkの映像信号に補正される。この場合、同一位置にリスク境界が存在する期間は、補正部306の補正が行わない場合に比べて短くなり、上述したように積分透過率の変化も抑制される。
なお、図8等の補正処理の概要の説明図の図面において、矩形内を右下がりの斜線で表現した画素は、暗画素に該当するものの最低階調bkよりも階調レベルが高い画素である。また、矩形内をドットで表現し矩形内に文字を記していない画素は、明画素に該当するものの最高階調wtよりも階調レベルが低い画素である。また、図8等の補正処理の概要の説明図の各図(b)に示した「リスク境界」という記載は、補正前の映像信号により検出されたリスク境界の位置を分かりやすくするために記載したもので、補正後の映像信号においては、少なくとも、1フレーム期間継続してこの位置にリスク境界が存在することはない。
また、暗画素の或る一角において縦横に連続するリスク境界が位置している暗画素も、前述したように「リスク境界に接している」と扱う。これは、斜め方向に1画素だけ画像が移動したときに対処するためである。これに対して、暗画素の或る一角において縦または横のみに断裂したリスク境界が位置する暗画素については、縦横で連続したリスク境界が位置していないので、リスク境界に接しているとは見做さない。
上述した第2実施形態では、VA方式においてチルト方位角θbが45度である場合を例にとって説明したが、特開2011−107174号公報にも開示されているように、チルト方位角θbが別の角度であっても、第1実施形態よりも補正対象画素を減らすことが可能である。チルト方位角θbが225度である例について説明する。
まず、図11(a)に示すように、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図11(b)に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図13に示したチルト方位角θbが45度である場合の例を180度回転させたときと等価である。
チルト方位角θbが225度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側又は上側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
したがって、チルト方位角θbが225度であれば、nフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側又は下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路30における補正部306が、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが225度である場合、図9(a)で示される画像において、図10(c)に示すように補正対象画素が決定される。
このため、チルト方位角θbが90度である場合には、チルト方位角θbが45度である場合にリバースチルトドメインが発生する要件(1)〜(3)のうち、として、要件(2)を次のように修正する。すなわち、
(2)nフレームにおいて、当該明画素(印加電圧高)が、隣接する暗画素(印加電圧低)に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側又は下側に位置する場合に、
と修正する。なお、要件(1)及び要件(3)についての変更はない。
このためには、映像処理回路30における補正部306が、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界リスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが90度である場合、図9(a)で示される画像において、図10(b)に示すように補正対象画素が決定される。
次に、本発明の第2実施形態について説明する。この実施形態でも、ノーマリーブラックモードであることを前提として説明する。このことは、特に断りのない限り、以降の各実施形態でも同じである。また、以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第1実施形態では、映像処理回路30は、リスク境界に接する暗画素のみについて映像信号を補正していたが、本実施形態では、リスク境界に接する暗画素から、このリスク境界の反対方向へ連続する2以上の暗画素の映像信号を補正する。
本実施形態の映像処理回路30が第1実施形態の構成と相違する部分は、判別部3042の判別内容が変更された点と、補正部306の補正対象画素が変更された点とにある。
本実施形態では、図13(a)で示される映像信号Vid-inが供給された場合に、図13(b)に示される映像信号Vid-outに補正される。図13(b)に示すように、本実施形態では、第1,3フィールドでは、リスク境界に接する暗画素からこのリスク境界の反対方向に連続する2つの暗画素が補正階調c1の映像信号に補正され、第2、第4フィールドでは、リスク境界に接する暗画素からこのリスク境界の反対方向に連続する2つの暗画素が最小階調bkの映像信号に補正される。
本実施形態によれば、リスク境界に接する複数画素の映像信号の補正によって印加電圧の変化を目立たなくすることができる。また、この実施形態の構成によれば、上記以外にも第1実施形態と同等の効果を奏する。
次に、本発明の第3実施形態について説明する。
この実施形態では、映像処理回路30は、リスク境界に接する暗画素に代えて、リスク境界に接する明画素の映像信号を補正する。この実施形態では、補正部306は、暗画素の映像信号を補正しない。この場合、1フレーム期間の一部の期間(第1期間)においては、オリジナル階調に対応した印加電圧よりも低い補正電圧を印加する。以下、第1期間の補正電圧を図4に示す「Vc2」し、対応する補正階調を「c2」とする。補正階調c2は、階調範囲dに属する階調レベルである。また、第2期間の補正電圧を図4に示す「Vwt」とし、対応する補正階調は「wt」である。
なお、本実施形態でも、例えば映像信号の補正による積分透過率の変化が1.0%以下となるように、補正電圧が決められればよい。
以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
判別部3042は、遅延して出力された映像信号Vid-dで示す画素が、リスク境界検出部3041で検出されたリスク境界に接している明画素であるか否かを判別する。そして、判別部3042は、その判別結果が「Yes」である場合には、1フレームの第1,第3フィールドにおいて、出力信号のフラグQを“Q1”として出力する。一方で、判別部3042は、判別結果が「Yes」である場合には、1フレームの第2,第4フィールドにおいて、出力信号のフラグQを“Q2”として出力する。判別部3042は、それ以外の場合は、出力信号のフラグQを“Q3”として出力する。
本実施形態では、図15(a)に示す内容の画像を規定する映像信号Vid-inが供給された場合に、図15(b)に示される映像信号Vid-outに補正される。図15(b)に示すように、1フレームの第1,3フィールドでは、リスク境界に接する明画素が補正階調c2の映像信号に補正される。また、1フレームの第2,4フィールドでは、リスク境界に接する明画素が最大階調wtの映像信号に補正される。
ここで、映像信号Vid-inで示す画像が図9(a)に示すとおりであり、図9(b)に示すようにリスク境界が検出されて、補正部306は、図16(a)に斜線のハッチングで示す明画素を補正対象画素とする。
また、第1実施形態と同じ考え方により、θb=90度である場合、図9(a)で示される画像の補正対象画素は、図16(b)に示されるとおりである。θb=225度である場合、図9(a)で示される画像の補正対象画素は、図16(c)に示されるとおりである。
次に、本発明の第4施形態について説明する。上述した第3実施形態では、映像処理回路30は、リスク境界に接する明画素のみについて映像信号を補正していたが、リスク境界に接する明画素から、このリスク境界の反対方向へ連続する2以上の明画素の映像信号を補正する。
このように、本実施形態の映像処理回路30が第3実施形態の構成と相違する部分は、判別部3042の判別内容が変更された点と、補正部306の補正対象画素が変更された点とにある。
本実施形態では、図17(a)で示される映像信号Vid-inが供給された場合に、図17(b)に示される映像信号Vid-outに補正される。図17(b)に示すように、本実施形態では、第1,3フィールドでは、リスク境界に接する明画素からリスク境界の反対方向に連続する2つの明画素が補正階調c2の映像信号に補正され、第2,第4フィールドでは、リスク境界に接する明画素からリスク境界の反対方向に連続する2つの明画素が最大階調wtの映像信号に補正される。
ここで、映像信号Vid-inで示す画像が図9(a)に示すとおりであり、図9(b)に示すようにリスク境界が検出された場合、補正部306は、図18(a)に格子のハッチングで示す明画素を補正対象画素とする。
本実施形態によれば、リスク境界に接する複数画素の映像信号の補正による印加電圧の変化を目立たなくすることができる。また、この実施形態の構成によれば、上記以外にも第3実施形態と同等の効果を奏する。
次に、本発明の第5実施形態について説明する。
以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。この実施形態では、第1実施形態で説明した暗画素の補正と、第3実施形態で説明した明画素の補正との両方を行う。本実施形態において、c2>c1の関係を満たすものとするが、c2=c1であってもよいし、c2<c1の関係であっても構わない。
判別部3042は、上述した第1及び第3実施形態で説明した双方の判別を行う。すなわち、判別部3042は、リスク境界検出部3041で検出されたリスク境界に接している暗画素について、1フレームのうち第1,第3フィールドにおいて、出力信号のフラグQを“Q1”として出力するとともに、1フレームのうち第2,第4フィールドにおいて、出力信号のフラグQを“Q2”として出力する。また、判別部3042は、リスク境界検出部3041で検出されたリスク境界に接している明画素について、1フレームのうち第1,第3フィールドにおいて、出力信号のフラグQを“Q1”として出力するとともに、1フレームのうち第2,第4フィールドにおいて、出力信号のフラグQを“Q2”として出力する。判別部3042は、それ以外の場合は、出力信号のフラグQを“Q3”として出力する。
なお、本実施形態では、第1,第3フィールドにおいて、明画素は最大階調wtに補正され、第2,第4フィールドにおいて、明画素は補正階調c2に補正されていて、第3実施形態で説明した補正処理とは逆の関係になっている。これは、階調レベルwtの明画素と階調レベルbkの暗画素とが隣接して一時的に横電界が強くなることを回避するために採っている。しかしながら、1フレーム期間全体において同一箇所にリスク境界が存在しない限りは、階調レベルwtの明画素と階調レベルbkの暗画素とが隣接する場合があっても構わない。
本実施形態では、図19(a)に示す画像を規定する映像信号Vid-inが供給された場合に、図19(b)に示される映像信号Vid-outに補正される。
ここで、映像信号Vid-inで示す画像が図9(a)に示すとおりであり、図9(b)に示すようにリスク境界が検出された場合、補正部306は、図20(a)に格子のハッチングで示す暗画素及び明画素を補正対象画素とする。
本実施形態によれば、第1,3実施形態と同等の効果を奏するとともに、明画素または暗画素の一方が補正対象である場合に比べて、リバースチルトドメインを低減する効果が大きくなる。
次に、本発明の第6実施形態について説明する。
本実施形態では、映像処理回路30が、上述した第2実施形態のように、リスク境界に接する暗画素からリスク境界の反対方向へ連続するr個(本実施形態では、r=2である。)の暗画素を補正対象画素とし、上述した第4実施形態のように、リスク境界に接する明画素からリスク境界の反対方向へ連続するs個(本実施形態では、s=2である。)の明画素を補正対象画素とする。本実施形態の映像処理回路30は、第5実施形態の構成において、暗画素の補正を、上述した第2実施形態のように行い、明画素の補正を、上述した第4実施形態のように行えばよいだけである。よって、本実施形態では、映像処理回路30の詳細な構成及び動作の説明を省略する。
本実施形態では、図21(a)に示す画像を規定する映像信号Vid-inが供給された場合に、図21(b)に示される映像信号Vid-outに補正される。
ここで、映像信号Vid-inで示す画像が図9(a)に示すとおりであり、図9(b)に示すようにリスク境界が検出された場合、補正部306は、図22(a)にハッチングで示す暗画素及び明画素を補正対象とする。
また、上述した第1実施形態と同じ考え方により、θb=90度である場合、図9(a)で示され画像の補正対象画素は、図22(b)に示されるとおりである。θb=225度である場合、図9(b)で示される画像の補正対象画素は、図22(c)に示されるとおりである。
本実施形態によれば、第2,4実施形態と同等の効果を奏するとともに、明画素または暗画素の一方が補正対象である場合に比べて、リバースチルトドメインを抑制する効果が大きくなる。
次に、本発明の第7実施形態について説明する。
動きを伴う画像である場合、映像信号Vid-inで示される現フレームの画像において、リスク境界に接する画素であっても、現フレームの1つ前である前フレームを含めた動きを考えると、既に説明したように、映像信号を補正する必要があるときと、補正する必要がないときとがある。この実施形態では、上記第6実施形態のように暗画素及び明画素の映像信号を補正する構成で、前フレームから現フレームにかけての画像の動きを考慮して、補正対象画素を決定するものとする。以下の説明において、上述した第6実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
境界検出部304aは、本実施形態においては、リスク境界検出部3041、判別部3042のほか、現フレーム境界検出部3043、前フレーム境界検出部3044、保存部3045よび適用境界決定部3046を備える。
現フレーム境界検出部3043は、現フレームの映像信号Vid-inで示す画像を解析して、階調範囲aにある暗画素と階調範囲bにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム境界検出部3043は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する。
前フレーム境界検出部3044は、前フレームの映像信号Vid-inで示される画像を解析して、暗画素と明画素とが隣接する部分を境界として検出する。前フレーム境界検出部3044は、映像信号Vid-inに基づいて現フレーム境界検出部3043と同じ手順の処理を実行して境界を検出し、検出した境界の位置情報を出力する。
保存部3045は、前フレーム境界検出部3044によって検出された境界の位置情報を保存して、1フレーム期間だけ遅延させて出力するものである。
したがって、現フレーム境界検出部3043で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部3044で検出されて保存部3045に保存される境界は、前フレームに係るものとなる。
本実施形態の映像処理回路30では、適用境界に該当するリスク境界に基づいて補正対象画素を決定している点で上述の第6実施形態と異なるだけであり、リスク境界に基づいてどのように画素の映像信号を補正するかについては、上述した第6実施形態と同じようにすればよい。
ここで、前フレームの映像信号Vid-inで示される画像が例えば図24(a)に示されるとおりであって、現フレームの映像信号Vid-inで示される画像が例えば図24(b)に示されるとおりである場合、すなわち、階調範囲aの暗画素からなるパターンが、階調範囲bにある明画素を背景に左方向にスクロール移動する場合を考える。この場合、前フレーム境界検出部3044により検出される境界は図24(a)に示されるとおりであり、現フレーム境界検出部3043により検出される境界は図24(b)に示されるとおりである。そして、現フレーム境界検出部3043により検出される境界のうち、前フレーム境界検出部3044により検出される境界と重複しないものが、適用境界となる(図24(c)参照)。よって、適用境界に該当するするリスク境界は、図25(a)に示されるとおりである(θb=45度の場合)。補正部306は、この適用境界に該当するするリスク境界により補正対象画素を決定するから、上述した第1実施形態よりも補正対象画素を減らすことができる。本実施形態において、上述第6実施形態のように、暗画素及び明画素をそれぞれ2画素ずつ補正対象とした場合、補正処理後の映像信号は、図25(b)に示すとおりになる。
また、第1実施形態と同じ考え方により、θb=90度である場合やθb=225度である場合も、同様にして、適用境界に該当するリスク境界により補正対象画素が決定さればよい。
以上説明した第7実施形態によれば、上述した第6実施形態と共通の作用効果を奏するとともに、リバースチルトドメインがより発生しやすい箇所に絞って映像信号を補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。
なお、画像の動きにより補正対象画素を決定する本実施形態の構成は、上述した第1〜第5実施形態のような補正処理を行った場合にも採りうる。
次に、本発明の第8実施形態について説明する。
以下の説明において、第7実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
上述した第7実施形態では、画像の動きを考慮して、リスク境界を挟んで互いに隣接する明画素および暗画素に基づいて画素の映像信号を補正していた。これに対し、この実施形態では、映像処理回路30は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて1画素(縦、横、斜めのいずれかの方向)だけ移動したリスク境界に接する画素を補正対象とする。図28を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に2画素以上ずつ移動するときに、このような尾引き現象は顕在化しない(または、視認されにくい)。そこで、映像処理回路30がこのような1画素だけ移動したリスク境界の隣接画素を補正対象画素とし、それ以外の画素を補正対象画素としない。
図26に示すように前フレームの画像と現フレームの画像があった場合、図示のとおりに、前フレームから現フレームにかけて境界は変化する。このように境涯が変化した場合、1pixel/1flameの移動の条件を満たす境界に接する暗画素のみが補正対象になり、例えば2画素分境界が移動したような場合には、境界に接する暗画素であっても補正対象にはならない。これにより、補正部306は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。
なお、1画素の境界の動きにより補正対象画素を決定する本実施形態の構成は、上述した第1〜第5実施形態のような補正処理を行った場合にも採りうる。
(変形例1)
上述した各実施形態の映像処理回路30では、1フレームを構成する4つのフィールドのうち、第1及び第3フィールドで同じ補正をし、第2及び第4フィールドで同じ補正をしていたが、第1及び第3フィールドで行っていた補正を第2及び第4フィールドで行い、第2及び第4フィールドで行っていた補正を第1及び第3フィールドで行ってもよい。また、映像処理回路30において、同じ補正をするフィールドの組み合わせはこの組み合わせに限定されない。また、映像処理回路30は、フレーム毎に補正処理の方法を異ならせてもよい。また、映像処理回路30は、1フレーム期間において同じ補正をするフィールド数をそれぞれ同数にしなくてもよく、少なくとも、1フレーム期間内で、映像信号の階調レベル(印加電圧)を高くする補正と低くする補正とを行えばよい。この考え方によれば、映像処理回路30によって映像信号が補正されないフィールドが、1フレーム期間の一部に含まれていても構わない。
上述した各実施形態では、映像処理回路30は、リスク境界に接する暗画素や明画素を補正対象としていたが、リスク境界を検出しないで補正対象の画素を定めてもよい。具体的には、映像処理回路30は、明画素と暗画素との境界に接するすべての明画素を補正対象としてもよいし、明画素と暗画素との境界に接するすべての明画素を補正対象としてもよい。また、映像処理回路30は、前フレームから現フレームにかけて変化した境界に接するすべての暗画素を補正対象としてもよいし、前フレームから現フレームにかけて変化した境界に接するすべての明画素を補正対象としてもよい。さらに、映像処理回路30は、前フレームから現フレームにかけて1画素移動した境界に接する暗画素や明画素を補正対象としてもよい。また、映像処理回路30は、上述した第2,第4,第6実施形態のように、境界に接する画素以外の画素を補正対象とする場合も、このようなリスク境界を検出しない構成を採りうる。
上述した各実施形態では、液晶105にVA方式を用いた例について説明したがTN方式としてもよい。その理由は特開2011−107174号公報にも開示されているとおりである。
補正部306が映像信号を補正する場合に、表示領域101の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部306は、表示領域101の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い(つまり、明るい)ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域101が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示背反がユーザーに知覚されにくい、ということである。表示領域101の明るさの指標となる情報としては、表示領域101周辺の映像表示環境の明るさ(例えば照度)がある。この場合、液晶表示装置1に設けられた光センサーの検知結果を補正部306が取得して、補正部306は補正後の階調レベルを決定すればよい。これ以外にも、補正部306は、入力映像信号の階調レベルを、明るさの指標となる情報(例えば、1フレームの入力映像信号の階調レベルの平均値)として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域101も明るくなるからである。また、補正部306は、表示領域101に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部306は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部306は、いわゆるダイナミックモード>通常モード>省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
また、補正後の映像信号(液晶素子120の印加電圧)の決定の仕方について、補正部306は、演算式を用いて算出する構成のほか、ルックアップテーブルを参照する構成であってもよい。
上述した第2,第4,第6実施形態において、r=2,s=2としていたが、これらの値はあくまで一例である。よって、r,sはそれぞれ「2」以上の整数であってもよいし、これらの値が相違していてもよい。
また、本発明の映像処理回路は、4倍速駆動に限られず、例えば2倍速や8倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。
上述した各各実施形態において、映像信号Vid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Vid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図27は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (15)
- 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧がノーマリーブラックモードにおける黒レベルの電圧以上であって、第1電圧を下回る暗画素である第1画素と、入力映像信号で指定される印加電圧がノーマリーブラックモードにおける白レベル電圧以下であって、前記第1電圧よりも大きい第2電圧を上回る明画素である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該1フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧がノーマリーブラックモードにおける黒レベルの電圧以上であって、第1電圧を下回る暗画素である第1画素と、入力映像信号で指定される印加電圧がノーマリーブラックモードにおける白レベル電圧以下であって、前記第1電圧よりも大きい第2電圧を上回る明画素である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第2画素に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該1フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する補正部と
を備えることを特徴とする映像処理回路。 - 前記補正部は、
前記境界検出部により検出された境界に接する前記第2画素に対応する液晶素子への印加電圧を指定する映像信号を、前記1フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、前記1フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する
ことを特徴とする請求項1に記載の映像処理回路。 - 前記補正部は、
前記第1画素について前記高い補正電圧を指定する映像信号に補正する期間と、前記第2画素について前記高い補正電圧を指定する映像信号に補正する期間とを同時期にする
ことを特徴とする請求項3に記載の映像処理回路。 - 前記補正部は、
階調表現に用いる最低電圧を前記低い補正電圧として、前記境界に接する前記第1画素の前記映像信号を補正する
ことを特徴とする請求項1、3又は4に記載の映像処理回路。 - 前記補正部は、
階調表現に用いる最高電圧を前記高い補正電圧として、前記境界に接する前記第2画素の前記映像信号を補正する
ことを特徴とする請求項2から4のいずれか1項に記載の映像処理回路。 - 前記補正部は、
前記液晶素子の透過率を1フレーム期間にわたって時間積分した積分透過率の前記映像信号の補正によって生じる変化が1.0%以下となるように、前記映像信号を補正する
ことを特徴とする請求項1から6のいずれか1項に記載の映像処理回路。 - 前記境界検出部は、
前記入力映像信号で指定される前記第1画素と前記第2画素との境界の一部であって、前記液晶素子の液晶分子のチルト方位で定まるリスク境界を検出し、
前記補正部は、
前記境界検出部によって検出されたリスク境界に接する画素を補正対象とする
ことを特徴とする請求項1から7のいずれか1項に記載の映像処理回路。 - 前記境界検出部は、
前記第1画素と前記第2画素との境界のうち、現フレームよりも1つ前の前フレームから現フレームにかけて変化した境界を検出し、
前記補正部は、
前記境界検出部によって検出された前記変化した境界に接する画素を補正対象とする
ことを特徴とする請求項1から8のいずれか1項に記載の映像処理回路。 - 前記補正部は、
前記変化した境界のうち、前フレームから現フレームにかけて1画素だけ移動した境界に接する画素を補正対象とする
ことを特徴とする請求項9に記載の映像処理回路。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される印加電圧がノーマリーブラックモードにおける黒レベルの電圧以上であって、第1電圧を下回る暗画素である第1画素と、入力映像信号で指定される印加電圧がノーマリーブラックモードにおける白レベル電圧以下であって、前記第1電圧よりも大きい第2電圧を上回る明画素である第2画素との境界を検出し、
検出した境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該1フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。 - 画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ指定する映像処理方法であって、
入力映像信号で指定される印加電圧がノーマリーブラックモードにおける黒レベルの電圧以上であって、第1電圧を下回る暗画素である第1画素と、入力映像信号で指定される印加電圧がノーマリーブラックモードにおける白レベル電圧以下であって、前記第1電圧よりも大きい明画素である第2電圧を上回る第2画素との境界を検出し、
検出した境界に接する前記第2画素に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該1フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する
ことを特徴とする映像処理方法。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した入力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧がノーマリーブラックモードにおける黒レベルの電圧以上であって、第1電圧を下回る暗画素である第1画素と、入力映像信号で指定される印加電圧がノーマリーブラックモードにおける白レベル電圧以下であって、前記第1電圧よりも大きい第2電圧を上回る明画素である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第1画素に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間の一部の期間において、当該印加電圧よりも高い補正電圧を指定し、当該1フレーム期間の他の期間において、当該印加電圧よりも低い補正電圧を指定する映像信号に補正する補正部と
を有することを特徴とする液晶表示装置。 - 複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した入力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ指定する映像処理回路と
を備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧がノーマリーブラックモードにおける黒レベルの電圧以上であって、第1電圧を下回る暗画素である第1画素と、入力映像信号で指定される印加電圧がノーマリーブラックモードにおける白レベル電圧以下であって、前記第1電圧よりも大きい第2電圧を上回る明画素である第2画素との境界を検出する境界検出部と、
前記境界検出部により検出された境界に接する前記第2画素に対応する液晶素子への印加電圧を指定する映像信号を、1フレーム期間の一部の期間において、当該印加電圧よりも低い補正電圧を指定し、当該1フレーム期間の他の期間において、当該印加電圧よりも高い補正電圧を指定する映像信号に補正する補正部と
を有することを特徴とする液晶表示装置。 - 請求項13または14に記載された液晶表示装置を有することを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016389A JP6083111B2 (ja) | 2012-01-30 | 2012-01-30 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
US13/748,513 US9336741B2 (en) | 2012-01-30 | 2013-01-23 | Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus |
CN201310036365.5A CN103226932B (zh) | 2012-01-30 | 2013-01-30 | 影像处理电路、影像处理方法、液晶显示器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016389A JP6083111B2 (ja) | 2012-01-30 | 2012-01-30 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013156409A JP2013156409A (ja) | 2013-08-15 |
JP6083111B2 true JP6083111B2 (ja) | 2017-02-22 |
Family
ID=48837355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012016389A Active JP6083111B2 (ja) | 2012-01-30 | 2012-01-30 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9336741B2 (ja) |
JP (1) | JP6083111B2 (ja) |
CN (1) | CN103226932B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130087927A (ko) * | 2012-01-30 | 2013-08-07 | 삼성디스플레이 주식회사 | 영상 신호 처리 장치 및 영상 신호 처리 방법 |
JP6233047B2 (ja) | 2014-01-22 | 2017-11-22 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、電気光学装置及び電子機器 |
CN104050917B (zh) | 2014-06-09 | 2018-02-23 | 上海天马有机发光显示技术有限公司 | 一种像素电路、有机电致发光显示面板及显示装置 |
KR20180066330A (ko) * | 2016-12-07 | 2018-06-19 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3135689B2 (ja) | 1992-07-20 | 2001-02-19 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
JP4196555B2 (ja) * | 2001-09-28 | 2008-12-17 | 富士ゼロックス株式会社 | 画像表示装置 |
JP2007212591A (ja) * | 2006-02-08 | 2007-08-23 | Hitachi Displays Ltd | 表示装置 |
JP4462234B2 (ja) * | 2006-05-26 | 2010-05-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2008281947A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 液晶表示装置 |
JP2009069608A (ja) | 2007-09-14 | 2009-04-02 | Sanyo Electric Co Ltd | 液晶プロジェクタ |
JP2009104053A (ja) * | 2007-10-25 | 2009-05-14 | Seiko Epson Corp | 駆動装置及び駆動方法、並びに電気光学装置及び電子機器 |
JP4720843B2 (ja) | 2008-03-27 | 2011-07-13 | ソニー株式会社 | 映像信号処理回路、液晶表示装置及び投射型表示装置 |
JP2010026281A (ja) * | 2008-07-22 | 2010-02-04 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
JP5217813B2 (ja) * | 2008-09-10 | 2013-06-19 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
JP4661965B2 (ja) | 2009-02-18 | 2011-03-30 | ソニー株式会社 | 液晶表示装置 |
JP5233920B2 (ja) | 2009-09-01 | 2013-07-10 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5229162B2 (ja) * | 2009-09-01 | 2013-07-03 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5454092B2 (ja) * | 2009-11-12 | 2014-03-26 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP2011107497A (ja) * | 2009-11-19 | 2011-06-02 | Seiko Epson Corp | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5370169B2 (ja) | 2010-01-15 | 2013-12-18 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5304669B2 (ja) | 2010-01-25 | 2013-10-02 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5598014B2 (ja) | 2010-02-22 | 2014-10-01 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5304684B2 (ja) | 2010-02-22 | 2013-10-02 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5381804B2 (ja) | 2010-02-25 | 2014-01-08 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5370214B2 (ja) | 2010-02-25 | 2013-12-18 | セイコーエプソン株式会社 | 映像処理回路、映像処理方法、液晶表示装置および電子機器 |
JP5556234B2 (ja) | 2010-02-25 | 2014-07-23 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5381807B2 (ja) | 2010-02-25 | 2014-01-08 | セイコーエプソン株式会社 | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
JP5601173B2 (ja) | 2010-11-26 | 2014-10-08 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5720221B2 (ja) | 2010-12-13 | 2015-05-20 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5707973B2 (ja) | 2011-01-27 | 2015-04-30 | セイコーエプソン株式会社 | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2012168229A (ja) | 2011-02-10 | 2012-09-06 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP5803483B2 (ja) * | 2011-09-21 | 2015-11-04 | ソニー株式会社 | 液晶表示装置およびその駆動方法、ならびに電子機器 |
-
2012
- 2012-01-30 JP JP2012016389A patent/JP6083111B2/ja active Active
-
2013
- 2013-01-23 US US13/748,513 patent/US9336741B2/en active Active
- 2013-01-30 CN CN201310036365.5A patent/CN103226932B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103226932A (zh) | 2013-07-31 |
CN103226932B (zh) | 2017-04-19 |
US20130194249A1 (en) | 2013-08-01 |
US9336741B2 (en) | 2016-05-10 |
JP2013156409A (ja) | 2013-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5707973B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5229162B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5381807B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP5598014B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5556234B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5370214B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5304684B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP5720221B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5454092B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP6078965B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP5903954B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2012242797A (ja) | 映像処理方法、映像処理回路、液晶表示装置及び電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP5601173B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2012168229A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP5574000B2 (ja) | 信号処理装置、液晶表示装置、電子機器および信号処理方法 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP6191150B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP2014219686A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160609 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |