JP5379002B2 - 半導体レーザ及びその製造方法 - Google Patents

Description

本発明は、半導体レーザ及びその製造方法に関し、特に活性層として複数の量子ドットを有する半導体レーザ及びその製造方法に関する。

近年、量子ドットを有する活性層に用いる半導体レーザが開発されている。特許文献１には、量子ドットの形成方法が開示されている。特許文献２には、高速変調動作及び高信頼性を実現するため、複数の量子ドットを含む活性層の少なくとも一部をｐ型半導体とする半導体レーザが開示されている。

特許文献２の図１Ｅを参照に、ｐ型ＧａＡｓ基板１上にｐ型クラッド層２、量子ドット活性層３が積層されている。量子ドット活性層３上には凸部形状（リッジ部）からなるｎ型クラッド層４が設けられている。ｎ型クラッド層４が量子ドット活性層３の中央部上にのみ形成されている。よって、量子ドット活性層３とｎ型クラッド層４からなるｐｎ接合の面積を小さくすることができる。これにより、寄生容量を削減し、高速変調動作が可能となる。
特許３４６８８６６号公報 特開２００６−２８６９０２号公報

特許文献２の凸部形状（リッジ部）は、特許文献２の００２５段落に記載されているように、ウエットエッチングで形成されている。図１（ａ）から図２（ｂ）はリッジ部をウエットエッチングで形成した場合の例であり、光の伝搬方向に垂直な断面図である。図１（ａ）から図２（ｂ）を参照に、ｐ型基板１０上に下部クラッド層であるｐ型クラッド層１２、量子ドット活性層１４、上部クラッド層であるｎ型クラッド層１８が形成されている。ｎ型クラッド層１８はリッジ部３０を有している。リッジ部３０の上面にはｎ用電極２２、基板１０の下にはｐ用電極２４が設けられている。

ｎ型クラッド層１８であるリッジ部３０は、ウエットエッチングで形成されているため、台形様形状をしている。すなわち、図１（ａ）のように、リッジ部３０の上面の幅Ｗｔｏｐに対し、下面の幅Ｗｂｏｔが大きくなっている。このような構造でレーザ発振を行うと、図１（ａ）のように、リッジ部３０の下の量子ドット活性層１４内に基本モードＭ０の導波モードが生成される。しかしながら、図１（ｂ）のように、第１高次モードＭ１の導波モードもリッジ部３０の下の量子ドット活性層１４内に形成されてしまう。リッジ部３０の下の量子ドット活性層１４及びその近傍が発振光の導波領域であるため、第１高次モードＭ１がリッジ部３０の下の量子ドット活性層１４内に形成されると、第１高次モードＭ１の波長の光が発振光に混入してしまう。このように第１高次モードＭ１がリッジ部３０の下に形成されるのは幅Ｗｂｏｔが大きいためである。

そこで、リッジ部３０の下面の幅Ｗｂｏｔを小さくした場合を示した図が図２（ａ）及び図２（ｂ）である。図２（ａ）のように、基本モードＭ０はリッジ部３０の下の量子ドット活性層１４内に形成され、図２（ｂ）のように、第１高次モードＭ１がリッジ部３０の下の両側の量子ドット活性層１４内に形成される。よって、第１高次モードＭ１が発振光に混入することを抑制することができる。しかしながら、幅Ｗｂｏｔが小さくなったことにともない、リッジ部３０の上面の幅Ｗｔｏｐも小さくなってしまう。リッジ部３０の上面にはｎ用電極２２が形成されている。幅Ｗｔｏｐが小さくなると、ｎ型クラッド層１８とｎ用電極２２との接触抵抗が高くなり、高速変調動作の妨げとなってしまう。

本発明は、上記課題に鑑みなされたものであり、量子ドット半導体レーザにおいて、発振光への高次モードの混入を抑制し、かつ上部クラッド層と電極との接触抵抗を低減することを目的とする。

本発明は、第１導電型を有する下部クラッド層と、該下部クラッド層上に設けられ、複数の量子ドットを有する活性層と、該活性層上に設けられ、孤立するリッジ部であり、前記第１導電型とは反対の導電型である第２導電型を有する上部クラッド層と、該上部クラッド層上に設けられた電極と、を具備し、前記上部クラッド層は、前記上部クラッド層のうちの最下層である第１層と、該第１層上に設けられた第２層と、を有し、前記第１層及び前記第２層はＡｌＧａＡｓ層であり、前記第１層のＡｌ組成比は前記第２層より大きく、前記第１層のＡｌ組成比は０．４以上で、前記第２層のＡｌ組成比は０．４未満であり、前記リッジ部の最小幅は前記第１層が有し、前記第２層の側面全面は異方性ドライエッチングされた面であることを特徴とする半導体レーザである。本発明によれば、発振光への高次モードの混入を抑制し、かつ上部クラッド層と電極との接触抵抗を低減することができる。また、リッジ部の最小幅を第１層が有する構造を容易に実現することができる。

上記構成において、前記第２層上に設けられ、前記第１層及び前記第２層より前記第２導電型のキャリア濃度が大きい第３層を具備する構成とすることができる。この構成によれば、上部クラッド層に接触する接触抵抗をより低減することができる。

上記構成において、前記複数の量子ドットは、ＩｎＧａＡｓまたはＩｎＡｓからなり、前記活性層は前記複数の量子ドットを囲みＡｌＧａＡｓまたはＧａＡｓからなるバリア層を有する構成とすることができる。

上記構成において、前記第１導電型はｐ型であり、前記第２導電型はｎ型であり、前記バリア層はｐ型層を有する構成とすることができる。

上記構成において、前記活性層と前記上部クラッド層との間にアンドープ層を具備する構成とすることができる。この構成によれば、リッジ部を形成する際に、活性層をエッチングすることなくリッジ部横のｐｎ接合を除去することができる。

本発明は、第１導電型を有する下部クラッド層上に、複数の量子ドットを有する活性層と、前記第１導電型とは反対の導電型である第２導電型を有する上部クラッド層に含まれ、前記上部クラッド層のうちの最下層である第１層と、前記上部クラッド層に含まれる第２層と、を順次積層する工程と、前記第２層を異方性ドライエッチングして前記第１層を露出させ、前記第１層をウエットエッチングすることにより、前記上部クラッド層を前記活性層上に孤立したリッジ部とする工程と、前記上部クラッド層上に電極を形成する工程と、を有し、前記リッジ部の最小幅は前記第１層が有し、前記第１層及び前記第２層はＡｌＧａＡｓ層であり、前記第１層のＡｌ組成比は前記第２層より大きく、前記第１層のＡｌ組成比は０．４以上で、前記第２層のＡｌ組成比は０．４未満であることを特徴とする半導体レーザの製造方法である。本発明によれば、第２層をドライエッチングするため、上部クラッド層の側面形状を急峻にすることができる。よって、発振光への高次モードの混入を抑制し、かつ上部クラッド層と電極との接触抵抗を低減することができる。さらに、第１層をウエットエッチングするため、活性層がオーバーエッチングされることを抑制することができる。さらに、ウエットエッチングにおいて、第１層のエッチング速度を第２層より大きくすることができる。これにより、リッジ部の側面をより急峻にすることができる。

上記構成において、前記第１層の厚さは前記第２層を異方性ドライエッチングした際に前記活性層にダメージの入らない厚さである構成とすることができる。

本発明によれば、発振光への高次モードの混入を抑制し、かつ上部クラッド層と電極との接触抵抗を低減することができる。

図１（ａ）及び図１（ｂ）は、リッジ部をウエットエッチングで形成した量子ドット半導体レーザの例を示す断面図（その１）である。 図２（ａ）及び図２（ｂ）は、リッジ部をウエットエッチングで形成した量子ドット半導体レーザの例を示す断面図（その２）である。 図３（ａ）及び図３（ｂ）は、リッジ部をドライエッチングで形成した量子ドット半導体レーザの例を示す断面図（その３）である。 図４（ａ）から図４（ｄ）は、実施例１に係る半導体レーザの製造工程を示す断面図である。 図５は、シミュレーションに用いた比較例１に係る半導体レーザの断面形状を示す図である。 図６は、シミュレーションに用いた実施例１に係る半導体レーザの断面形状を示す図である。 図７（ａ）及び図７（ｂ）は、それぞれシュミーレションした比較例１及び実施例１の構造を示す図である。 図８は、比較例１と実施例１に係る半導体レーザの光閉じ込め係数Γ０及びΓ１をＷｔｏｐに対し示したシミュレーション結果である。 図９は、図５の半導体レーザにおいて、Ｗ１−Ｗｔｏｐを変化させたときの、光閉じ込め係数をシミュレーション結果を示した図である。 図１０は、図５の半導体レーザにおいて、Ｗｔｏｐを変化させたときの、光閉じ込め係数をシミュレーション結果を示した図である。 図１１は、実施例３に係る半導体レーザの断面斜視図である。 図１２は、量子ドット活性層の１層分のドット層を示した図である。 図１３は、ドット層数に対する、半導体レーザの最大変調帯域を示す図である。

図３（ａ）及び図３（ｂ）を参照に、本発明の原理を説明する。リッジ部３０の断面形状は、長方形様形状をしている。すなわち、リッジ部３０の上面の幅Ｗｔｏｐと下面の幅Ｗｂｏｔとがほとんど同じである。その他の構造は図１（ａ）から図２（ｂ）と同じである。図３（ａ）のように、基本モードＭ０はリッジ部３０の下の量子ドット活性層１４内に形成され、図３（ｂ）のように、第１高次モードＭ１はリッジ部３０の下の両側の量子ドット活性層１４内に形成される。さらに、図３（ａ）では，幅Ｗｔｏｐを図２（ａ）に比べ大きくできるため、ｎ型クラッド層１８とｎ用電極２２との接触抵抗を低減することができる。

このように、リッジ部３０の上面の幅Ｗｔｏｐを下面の幅Ｗｂｏｔと同じか大きくする。これにより、高次モードの混入を抑制し、かつ高速変調動作を可能とすることができる。

例えば、図３（ａ）のリッジ部３０をドライエッチングで形成すると、リッジ部３０の側面は垂直に近い側壁を有することができる。しかしながら、量子ドット活性層１４にダメージが形成されてしまう。このように、図３（ａ）のような形状のリッジ部３０の形成は容易ではない。以下に、リッジ部３０の形成を容易とする実施例について説明する。なお、以下の実施例では、第１導電型としてｐ型、第１導電型と導電型が反対の第２導電型としてｎ型を例に説明するが、第１導電型がｎ型、第２導電型がｐ型でもよい。すなわち、半導体基板がｎ型であり、下部クラッド層がｎ型であり、上部クラッド層がｐ型であってもよい。

図４（ａ）から図４（ｄ）は実施例１に係る半導体レーザを製造する工程を示す断面図である。図４（ａ）を参照に、ｐ型半導体基板１０上に、例えばＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法を用い、ｐ型クラッド層１２（下部クラッド層）、複数の量子ドットを有する量子ドット活性層１４、ｎ型クラッド層１８（上部クラッド層）を順次積層し形成する。ｎ型クラッド層１８は第１層８１及び第２層８２からなる。

図４（ｂ）を参照に、ｎ型クラッド層１８上にフォトレジスト３２を形成する。フォトレジシト３２をマスクに第１層８１に達するように、ｎ型クラッド層１８をドライエッチング法を用い異方性エッチングする。このとき、ｎ型クラッド層１８の側面はほぼ垂直となる。

図４（ｃ）を参照に、ウエットエッチングを用いｎ型クラッド層１８の第１層８１をエッチングする。このとき、第１層８１のエッチングレートは、量子ドット活性層１４及び第２層８２より速くなるように、各層の材料及びエッチャントを選択する。これにより、第１層８１及び、側面がエッチングされ、リッジ部３０が形成される。このように、量子ドット活性層１４上にリッジ部３０を有するｎ型クラッド層１８が形成される。第１層８１のエッチングレートが速いため第１層８１にはリッジ部３０のくびれ８５が形成される。フォトレジスト３２を除去する。

図４（ｄ）を参照に、ｎ型クラッド層１８上にｎ用電極２２、ｐ型基板１０下にｐ用電極２４を形成する。これにより、実施例１に係る半導体レーザが完成する。

実施例１によれば、図４（ｂ）のように第２層８２をドライエッチングし、図４（ｃ）のように第１層８１をウエットエッチングすることにより、ｎ型クラッド層１８を量子ドット活性層１４上に孤立したリッジ部３０とする。このような工程によれば、第２層８２をドライエッチングするため、ｎ型クラッド層１８の側面形状を急峻にすることができる。よって、発振光への高次モードの混入を抑制し、かつｎ型クラッド層１８とｎ用電極２２との接触抵抗を低減することができる。さらに、第１層８１をウエットエッチングするため、量子ドット活性層１４がオーバエッチングされることを抑制することができる。

図４（ｃ）のように、第１層８１のエッチングレートを量子ドット活性層１４及び第２層８２より速くする例として、例えば、ｎ型クラッド層１８をＡｌＧａＡｓ層とし、第１層８１のＡｌ組成比を第２層８２より大きくする。ＡｌＧａＡｓ層はＡｌ組成比が大きいほどウエットエッチングの速度が速い。例えば弗酸水溶液を用い第１層８１をウエットエッチングすることにより、第２層８２に対し第１層８１を選択的にエッチングすることができる。このようにして、リッジ部３０の最小幅を第１層８１が有することができる。

また、ＡｌＧａＡｓ層は、Ａｌ組成比が０．４を越えるとウエットエッチングのエッチング速度が急激に速くなることが知られている。よって、第１層８１のＡｌ組成比を０．４以上とし、第２層８２のＡｌ組成比を０．４未満とすることが好ましい。また、量子ドット活性層１４と第２層８２との接触抵抗を低減するためには、第１層８１の膜厚は、０．３μｍ以下であることが好ましい。

実施例１と図１（ａ）及び図２（ａ）のようなウエットエッチングを用いリッジ部３０を形成した例（比較例１とする）との導波モードをシミュレーションした。

図５は、シミュレーションに用いた比較例１に係る半導体レーザの断面形状を示す図である。ｐ型ＧａＡｓ基板１０上に、膜厚が１４００ｎｍのｐ型Ａｌ_０．３５Ｇａ_０．６５Ａｓからなるｐ型クラッド層１２、膜厚が５００ｎｍのｐ型層を含むＧａＡｓ量子ドット活性層１４、膜厚が５０ｎｍのアンドープＧａＡｓからなるスペーサ層１６、膜厚が１２００ｎｍのｎ型Ａｌ_０．３５Ｇａ_０．６５Ａｓからなり、リッジ部３０を構成するｎ型クラッド層１８が設けられている。リッジ部３０は、上面の幅Ｗｔｏｐに対し、下面からの高さｈ１が２０ｎｍのリッジ部３０の幅Ｗ１、下面からの高さｈ２が５０ｎｍのリッジ部３０の幅Ｗ２としたとき、Ｗ１＝Ｗｔｏｐ＋１．２μｍ、Ｗ２＝Ｗｔｏｐ＋０．８μｍとした。

図６は、シミュレーションに用いた実施例１に係る半導体レーザの断面形状を示す図である。ｎ型クラッド層１８は、膜厚が２００ｎｍのＡｌ_０．４５Ｇａ_０．５５Ａｓからなる第１層８１、膜厚が１４００ｎｍのＡｌ_０．３５Ｇａ_０．６５Ａｓからなる第２層８２から構成されている。第２層８２の側面はほぼ垂直に形成され、第１層８１にはくびれ８５が形成されている。リッジ部３０の下面からの高さｈ３が１００ｎｍときのリッジ部３０の幅Ｗ３としたとき、Ｗ３＝Ｗｔｏｐ−０．２５μｍとした。

図７（ａ）及び図７（ｂ）はそれぞれシュミーレションした比較例１及び実施例１の構造を示す図である。基本モードＭ０及び第１高次モードＭ１において、図７（ａ）及び図７（ｂ）のうち領域Ｒ（リッジ部３０下の量子ドット活性層１４）に存在する光強度を各モードの全光強度で規格化した値をそれぞれ各モードの光閉じ込め係数Γ０及びΓ１とした。

図８は比較例１と実施例１に係る半導体レーザの光閉じ込め係数Γ０及びΓ１をＷｔｏｐに対し示したシミュレーション結果である。白丸が比較例１のシミュレーション結果、黒丸が実施例１のシミュレーション結果である。破線及び実線は、それぞれ比較例１および実施例１のシミュレーション結果を結んだ近似線である。比較例１では、第１高次モードＭ１の光閉じ込め係数Γ１が０．２から０．４である。これに対し、実施例１では、光閉じ込め係数Γ１は０．２以下であり、特に、Ｗｔｏｐが２．０μｍ以下ではΓ１はほとんど０である。さらに、Ｗｔｏｐが１．８μｍ以下ではΓ１はほぼ０である。このように、実施例１では、Ｗｔｏｐを最適化することにより、Γ１をほぼ０とすることができる。また、基本モードＭ０の光閉じ込め係数Γ０においても、比較例１に比べ実施例１は大きい。このように、実施例１は、領域Ｒ内の高次モードを抑制することができ、領域Ｒ内の基本モードの強度を増大させることができる。

以上のように、リッジ部３０の上面の幅Ｗｔｏｐを下面の幅Ｗｂｏｔと同じか大きくすることにより、発振光への高次モードの混入を抑制することができ、領域Ｒ内の基本モードの強度を増大させることができる。また、発振光への高次モードの混入を抑制した状態で、Ｗｔｏｐを大きくできるため、ｎ型クラッド層１８とｎ用電極２２との接触抵抗を低減することができる。

実施例２は、リッジ部３０の上面の幅Ｗｔｏｐが下面の幅Ｗｂｏｔより小さい場合について、実施例１と同様に、高次モードを抑制し、領域Ｒ内の基本モードの強度を増大させることが可能な例である。

図９は、図５に示した比較例１に係る半導体レーザにおいて、Ｗ１−Ｗｔｏｐを変化させたときの、基本モードＭ０の光閉じ込め係数Γ０、第１高次モードＭ１の光閉じ込め係数Γ１及びΓ１／Γ０のシミュレーション結果を示した図である。ここで、Ｗｔｏｐ＝１．５μｍ、Ｗ２−Ｗｔｏｐ＝（３／４）（Ｗ１−Ｗｔｏｐ）としている。黒丸はシミュレーション結果、実線はシミュレーション結果を結んだ近似線である。基本モードＭ０の光閉じ込め係数Γ０は、Ｗ１−Ｗｔｏｐ＝０のとき約０．６７であり、Ｗ１−Ｗｔｏｐの増加に伴い若干減少し、Ｗ１−Ｗｔｏｐ＝０．８μｍのとき約０．６となる。一方、第１高次モードＭ１の光閉じ込め係数Γ１は、Ｗ１−Ｗｔｏｐ＝０のときほぼ０であるが、Ｗ１−Ｗｔｏｐ＝０．２から０．６μｍにかけて急激に増加し、Ｗ１−Ｗｔｏｐ＝０．６μｍを越えると飽和する。

図９より、Ｗ１≦Ｗｔｏｐ＋０．４μｍであれば、第１高次モードＭ１の光閉じ込め係数Γ１を、Ｗ１＞Ｗｔｏｐ＋０．６μｍのΓ１より、小さくすることができる。よって、領域Ｒ内の高次モードを抑制することができ、領域Ｒ内の基本モードの強度を増大させることができる。さらに、Ｗ１≦Ｗｔｏｐ＋０．２μｍであれば、Γ１をほぼ０とすることができる。

図１０は、Ｗｔｏｐを変化させたときの、基本モードＭ０の光閉じ込め係数Γ０、第１高次モードＭ１の光閉じ込め係数Γ１のシミュレーション結果を示した図である。黒丸及び白丸は、それぞれＷ１＝Ｗｔｏｐ及びＷ１＝Ｗｔｏｐ＋０．８μｍとのときのシミュレーション結果であり、実線及び破線はシミュレーション結果を結んだ線である。Ｗ１＝Ｗｔｏｐの場合、Ｗｔｏｐ＝２．０μｍでΓ１は急激に低減し、Ｗｔｏｐ＝１．８μｍでΓ１はほぼ０となり、Ｗｔｏｐ＝１．６μｍでΓ１は０となる。一方、Ｗ１＝Ｗｔｏｐ＋０．８μｍの場合、Ｗｔｏｐが小さくなるとΓ１は小さくなるが、Ｗ１＝Ｗｔｏｐの場合のように、Γ１が劇的に減少することはない。

以上のように、リッジ部３０の上面の幅Ｗｔｏｐが下面の幅Ｗｂｏｔより小さい場合であっても、Ｗ１≦Ｗｔｏｐ＋０．４μｍとすることにより、高次モードを抑制し、領域Ｒ内の基本モードの強度を増大させることができる。また、高次モードを抑制するためには、Ｗ１≦Ｗｔｏｐ−０．２μｍがより好ましい。さらに、Ｗ２≦Ｗｔｏｐ＋０．３μｍが好ましく、Ｗ２≦Ｗｔｏｐ＋０．１５μｍがより好ましい。さらに、図１０より、Ｗｔｏｐは２．０μｍ以下が好ましく、より好ましくは１．８μｍ以下、さらに好ましくは１．６μｍ以下である。

実施例３は、半導体レーザを作製した例である。図１１は実施例３の断面斜視図である。ｐ型ＧａＡｓ基板１０上に、ｐ型ＧａＡｓからなるバッファ層１１、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層１２、アンドープＧａＡｓからなるスペーサ層１５、量子ドットが複数（図１１では１２層）積層した量子ドット活性層１４、アンドープＧａＡｓからなるスペーサ層１６、ｎ型ＡｌＧａＡｓからなる第１層８１、第２層８２及びｎ型ＧａＡｓからなるコンタクト層１９（第３層）が順次積層されている。各層の材料、膜厚及びドーピング濃度を表１に示す。

ｎ型クラッド層１８及びコンタクト層１９はリッジ部３０を形成している。リッジ部３０の構造は、Ｗｔｏｐ=１．７μｍ、Ｗ３＝１．４５μｍである。リッジ部３０の両側にはスペーサ層１６に達する凹部３５が形成されている。コンタクト層１９上に及び凹部３５表面に保護膜２８として酸化シリコン膜が形成されている。リッジ部３０のコンタクト層１９上にｎ用電極２２が形成されている。ｎ用電極２２と配線２５を介し接続するパッド２６が形成されている。基板１０の下面にはｐ用電極２４が形成されている。

図１２は、量子ドット活性層の１層分のドット層４０を示した図である。量子ドット４１はＩｎＡｓより形成される。量子ドット４１間に膜厚が約５ｎｍのＩｎＧａＡｓ層４２が形成される。量子ドット４１およびＩｎＧａＡｓ層４２を覆うように、膜厚が約１４ｎｍのアンドープＧａＡｓ層４３が形成される。アンドープＧａＡｓ層４３上に膜厚が約１０ｎｍのｐ型ＧａＡｓ層４４、膜厚が９ｎｍのアンドープＧａＡｓ層４５が形成される。アンドープＧａＡｓ層４３、ｐ型ＧａＡｓ層４４、アンドープＧａＡｓ層４５はバリア層４６を構成する。量子ドット活性層１４内の各層の材料、膜厚及びドーピング濃度を表２に示す。

図１３は、ドット層数に対する、半導体レーザの最大変調帯域を示す図である。図１３の黒丸は、ドット層４０の層数が１０層及び１２層で試作した半導体レーザの最大変調帯域を示し、実線はシミュレーション結果である。ドット層４０の層数が多くなると、最大変調帯域は高くなる。

実施例３によれば、図１３のように、ドット層４０を１２層以上とすることにより最大変調帯域を１０ＧＨｚ以上とすることができる。また、コンタクト層１９（第３層）は、第２層８２上に設けられ、第１層８１及び第２層８２よりｎ型キャリア濃度が大きい。これにより、ｎ用電極２２とｎ型クラッド層１８との接触抵抗を低減することができる。

図１２では、複数の量子ドット４１はＩｎＡｓから形成されていたが、量子ドット４１は、バリア層４６よりバンドギャップが小さければよく量子ドット活性層１４の複数の量子ドット４１を囲むバリア層４６はＧａＡｓから構成されていたが、バリア層４６は例えばＡｌＧａＡｓから形成することもできる。

実施例３のように、第１導電型がｐ型であり、第２導電型がｎ型である場合に、バリア層４６がｐ型層を有する場合、ｐｎ接合の面積を小さくするため、ｎ型クラッド層１８はリッジ構造とすることが多い。この際、高次モードを抑制するためには、本発明を適用することが有効である。ｐ型層は量子ドット４１から３０ｎｍ以内に形成されていることが好ましい。

図１１のように、量子ドット活性層１４とｎ型クラッド層１８との間にアンドープのスペーサ層１６を設けることが好ましい。これにより、リッジ部３０を形成する際に、オーバエッチングにより量子ドット活性層１４がエッチングされることを抑制することができる。量子ドット活性層１４を保護するためには、スペーサ層１６の膜厚は５０ｎｍ以上であることが好ましい。また、１０Ｇｂｐｓ以上の動作を行うため、パッド２６の面積は４００００μｍ^２以下であることが好ましい。

以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (7)

1. 第１導電型を有する下部クラッド層と、
   該下部クラッド層上に設けられ、複数の量子ドットを有する活性層と、
   該活性層上に設けられ、孤立するリッジ部であり、前記第１導電型とは反対の導電型である第２導電型を有する上部クラッド層と、
   該上部クラッド層上に設けられた電極と、を具備し、
   前記上部クラッド層は、前記上部クラッド層のうちの最下層である第１層と、該第１層上に設けられた第２層と、を有し、
   前記第１層及び前記第２層はＡｌＧａＡｓ層であり、
   前記第１層のＡｌ組成比は前記第２層より大きく、前記第１層のＡｌ組成比は０．４以上で、前記第２層のＡｌ組成比は０．４未満であり、
   前記リッジ部の最小幅は前記第１層が有し、
   前記第２層の側面全面は異方性ドライエッチングされた面であることを特徴とする半導体レーザ。
2. 前記第２層上に設けられ、前記第１層及び前記第２層より前記第２導電型のキャリア濃度が大きい第３層を具備することを特徴とする請求項１記載の半導体レーザ。
3. 前記複数の量子ドットは、ＩｎＧａＡｓまたはＩｎＡｓからなり、
   前記活性層は前記複数の量子ドットを囲みＡｌＧａＡｓまたはＧａＡｓからなるバリア層を有することを特徴とする請求項１または２記載の半導体レーザ。
4. 前記第１導電型はｐ型であり、前記第２導電型はｎ型であり、
   前記バリア層はｐ型層を有することを特徴とする請求項３記載の半導体レーザ。
5. 前記活性層と前記上部クラッド層との間にアンドープ層を具備することを特徴とする請求項１から４のいずれか一項記載の半導体レーザ。
6. 第１導電型を有する下部クラッド層上に、複数の量子ドットを有する活性層と、前記第１導電型とは反対の導電型である第２導電型を有する上部クラッド層に含まれ、前記上部クラッド層のうちの最下層である第１層と、前記上部クラッド層に含まれる第２層と、を順次積層する工程と、
   前記第２層を異方性ドライエッチングして前記第１層を露出させ、前記第１層をウエットエッチングすることにより、前記上部クラッド層を前記活性層上に孤立したリッジ部とする工程と、
   前記上部クラッド層上に電極を形成する工程と、を有し、
   前記リッジ部の最小幅は前記第１層が有し、
   前記第１層及び前記第２層はＡｌＧａＡｓ層であり、
   前記第１層のＡｌ組成比は前記第２層より大きく、前記第１層のＡｌ組成比は０．４以上で、前記第２層のＡｌ組成比は０．４未満であることを特徴とする半導体レーザの製造方法。
7. 前記第１層の厚さは前記第２層を異方性ドライエッチングした際に前記活性層にダメージの入らない厚さであることを特徴とする請求項６記載の半導体レーザの製造方法。

Images