JP5378601B2 - 高精度な同期方法およびシステム - Google Patents
高精度な同期方法およびシステム Download PDFInfo
- Publication number
- JP5378601B2 JP5378601B2 JP2012520986A JP2012520986A JP5378601B2 JP 5378601 B2 JP5378601 B2 JP 5378601B2 JP 2012520986 A JP2012520986 A JP 2012520986A JP 2012520986 A JP2012520986 A JP 2012520986A JP 5378601 B2 JP5378601 B2 JP 5378601B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- common
- reference clock
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000010363 phase shift Effects 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 8
- 241000238876 Acari Species 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
− 全てのエンティティに単一の共有グローバルクロックを参照させること、または
− 全てのこれらのエンティティに完全同期式クロックを備えること
である。
− 基準クロックおよび共通クロックを使用した、タイムスタンプの整数部の計算と、
− 基準クロックに対してローカルなシステムクロックの生成と、
− システムクロック信号と基準クロック信号との間の位相シフトの計算と、
− システムクロック信号と共通クロック信号との間の位相シフトの計算と、
− タイムスタンプの小数部の計算と、
− 第2のクロックへの小数のタイムスタンプの送信と、
− 共通クロックおよび受信されたタイムスタンプを使用した、第2のクロックを従属化することと
を含む。
− 基準クロックに対してローカルなシステムクロックと、
− 基準クロックに対してローカルな数値制御発振器と
を備える。
− そのクロック11が、クロック12を備える少なくとも1つの第2のエンティティ2のための基準として使用される、第1のエンティティ1と、
− 共通クロック3と
を備えるものと仮定される。共通クロックの例としては、GPS(Global Positioning System:全地球測位システム)時間、LORAN(LOng RAnge Navigation:長距離航法)時間、ならびに正確であってエンティティ1および2にアクセス可能であるとみなされる任意の他の時間が挙げられる。
− 所与の周波数を有する基準クロック11、
− 好ましくは基準クロックの周波数より高い周波数を有する共通クロック3、および
− 共通クロック3の時間間隔での基準クロック11からの信号のサンプリング5
を示す。サンプリング5は、タイムスタンプ4の内容を決定する。
− クロックチックは、クロック信号の任意の立ち上がり面に対応し、
− 共通クロック3の時間の観測時間窓は、共通クロック3からの信号の周期の3倍に等しい
ことに留意されたい。
− システムクロック6と基準クロック11との間の位相シフトと、
− システムクロック6と共通クロック3との間の位相シフトと
を計算するために使用される。
− サンプリング時間での第1のカウンタの値から、
− 「基準クロック11の周波数と共通クロック3の周波数との比」で乗算した「第1のカウンタの増分ステップ」
を減算することによって得られる数の小数部に等しい。
− 共通クロックの時間窓における立ち上がり面の数によって与えられる第1の整数部と、
− システムクロック6と基準クロック11からの信号間の位相シフト、およびシステムクロック6と共通クロック3との間の位相シフトから差し引かれた小数部と
からなる。
Claims (9)
- 第1の基準クロック(11)と、基準クロック周波数に従属されるべき第2のクロック(12)との間のクロック同期のための方法であって、これらの2つのクロックが共通クロック(3)を共有する方法において、以下のステップ、
基準クロック(11)および共通クロック(3)を使用した、タイムスタンプの整数部の計算と、
基準クロック(11)に対してローカルなシステムクロックの生成と、
システムクロック信号(6)と基準クロック信号(11)との間の位相シフトの計算と、
システムクロック信号(6)と共通クロック信号(3)との間の位相シフトの計算と、
タイムスタンプ(4)の小数部の計算と、
共通クロック(3)および受信されたタイムスタンプを使用した、第2のクロック(12)を従属化することと
を含むことを特徴とする、方法。 - システムクロック(6)が、基準クロック(11)および共通クロック(3)から非同期化されることを特徴とする、請求項1に記載の方法。
- システムクロック(6)の周波数が、基準クロック(11)以上であることを特徴とする、請求項1または2に記載の方法。
- システムクロックの信号と、基準クロックの信号または共通クロックの信号との間の位相シフトが、数値制御発振器を使用して計算されることを特徴とする、請求項1に記載の方法。
- システムクロック(6)が、フィールドプログラマブルゲートアレイによって管理されることを特徴とする、請求項1に記載の方法。
- 第1の基準クロック(11)と、基準クロックの周波数に従属されるべき第2のクロック(12)との間のクロック同期システムであって、これらの2つのクロックが共通クロック(3)を共有するシステムにおいて、
基準クロック(11)および共通クロック(3)を使用して、タイムスタンプの整数部を計算する手段と、
基準クロックに対してローカルなシステムクロック(6)と、
システムクロック信号(6)と基準クロック信号(11)との間の位相シフトおよびシステムクロック信号(6)と共通クロック信号(3)との間の位相シフトに基づいてタイムスタンプ(4)の小数部を計算する手段と、
共通クロック(3)およびタイムスタンプを使用して、第2のクロック(12)を従属化する手段と
を備えることを特徴とする、システム。 - システムクロック(6)が、フィールドプログラマブルゲートアレイによって管理されることを特徴とする、請求項6に記載のシステム。
- タイムスタンプ(4)の小数部を計算する手段が、システムクロック信号(6)と基準クロック信号(11)との間の位相シフトを計算する数値制御発振器を備える、ことを特徴とする、請求項6に記載のシステム。
- タイムスタンプ(4)の小数部を計算する手段が、システムクロック信号(6)と共通クロック信号(3)との間の位相シフトを計算する数値制御発振器を備える、ことを特徴とする、請求項6に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0903673 | 2009-07-24 | ||
FR0903673A FR2948515A1 (fr) | 2009-07-24 | 2009-07-24 | Procede et systeme de synchronisation de haute precision |
PCT/EP2010/059485 WO2011009707A1 (fr) | 2009-07-24 | 2010-07-02 | Procede et systeme de synchronisation de haute precision |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013500614A JP2013500614A (ja) | 2013-01-07 |
JP5378601B2 true JP5378601B2 (ja) | 2013-12-25 |
Family
ID=41413891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012520986A Expired - Fee Related JP5378601B2 (ja) | 2009-07-24 | 2010-07-02 | 高精度な同期方法およびシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US8698530B2 (ja) |
EP (1) | EP2457343B1 (ja) |
JP (1) | JP5378601B2 (ja) |
KR (1) | KR101340752B1 (ja) |
CN (1) | CN102474410B (ja) |
FR (1) | FR2948515A1 (ja) |
WO (1) | WO2011009707A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5549513B2 (ja) * | 2010-10-01 | 2014-07-16 | 富士通株式会社 | 伝送システム、スレーブ伝送装置及びクロック同期方法 |
US9996105B1 (en) * | 2013-03-14 | 2018-06-12 | Marvell Israel (M.I.S.L) Ltd | High precision event timing in network devices |
CN105306159A (zh) * | 2014-06-30 | 2016-02-03 | 中兴通讯股份有限公司 | 一种时钟的时间戳补偿方法及装置 |
TW201715860A (zh) * | 2015-10-27 | 2017-05-01 | 智邦科技股份有限公司 | 網路設備、時間同步方法及其網路系統 |
CN106301656B (zh) * | 2016-08-30 | 2018-04-13 | 北京飞利信电子技术有限公司 | 一种提高时间戳测量精度的方法及装置 |
EP3526651B1 (en) | 2016-10-17 | 2024-07-10 | Cisco Technology, Inc. | Precision time stamping method and system |
CN106656393B (zh) * | 2016-12-28 | 2018-10-19 | 深圳市英特瑞半导体科技有限公司 | 时钟同步方法及装置 |
CN106817184B (zh) * | 2017-01-19 | 2018-10-23 | 重庆重邮汇测通信技术有限公司 | 网络测量中本地时钟与gps时钟的时间同步方法及装置 |
US10334544B2 (en) * | 2017-04-28 | 2019-06-25 | The Boeing Company | Precision relative positioning and free space time transfer between moving platforms |
US10749534B2 (en) | 2017-06-28 | 2020-08-18 | Analog Devices, Inc. | Apparatus and methods for system clock compensation |
US11038511B2 (en) | 2017-06-28 | 2021-06-15 | Analog Devices International Unlimited Company | Apparatus and methods for system clock compensation |
WO2020201950A1 (en) | 2019-04-01 | 2020-10-08 | Zomojo Pty Ltd | A method and apparatus for network time syncing |
AU2020302325A1 (en) * | 2019-06-25 | 2022-01-20 | Zomojo Pty Ltd | A method and apparatus for high precision time stamping |
US11048289B1 (en) | 2020-01-10 | 2021-06-29 | Rockwell Collins, Inc. | Monitoring delay across clock domains using constant phase shift |
US11157036B2 (en) | 2020-01-10 | 2021-10-26 | Rockwell Collins, Inc. | Monitoring delay across clock domains using dynamic phase shift |
CN112817371B (zh) * | 2021-03-02 | 2022-03-15 | 北京深思数盾科技股份有限公司 | 一种虚拟时钟的时间计算方法及电子设备 |
EP4113871A1 (de) | 2021-07-01 | 2023-01-04 | B&R Industrial Automation GmbH | Signalempfang mit hoher auflösung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2861515B2 (ja) * | 1991-07-29 | 1999-02-24 | 日本電気株式会社 | パケット網における送受信間クロック同期方式及びクロック同期装置 |
JPH07264214A (ja) * | 1994-02-07 | 1995-10-13 | Fujitsu Ltd | インターフェース装置 |
US5742649A (en) * | 1995-12-15 | 1998-04-21 | Cisco Technology, Inc. | SRTS clock recovery system for use in a highly stressed network environment |
US6122337A (en) * | 1998-01-06 | 2000-09-19 | Maker Communications, Inc. | Modular circuitry architecture for residual time stamp service clock regenerator phase locked loop |
JP4712233B2 (ja) * | 2001-07-03 | 2011-06-29 | 富士通株式会社 | 伝送装置 |
DE60201508T2 (de) * | 2002-05-02 | 2005-02-03 | Alcatel | Verfahren zur Phasenkontrolle eines Datensignales, Schaltungsanordnung für gegenläufigem Takt und Interface-Vorrichtung |
JP4061210B2 (ja) * | 2003-02-18 | 2008-03-12 | 富士通株式会社 | Srtsクロック再生用pll引込み時間短縮方法及び装置 |
GB2413043B (en) * | 2004-04-06 | 2006-11-15 | Wolfson Ltd | Clock synchroniser and clock and data recovery apparatus and method |
US7903560B2 (en) * | 2004-12-30 | 2011-03-08 | Intel Corporation | Correlation technique for determining relative times of arrival/departure of core input/output packets within a multiple link-based computing system |
US8416812B2 (en) * | 2008-09-22 | 2013-04-09 | Codrut Radu Radulescu | Network timing synchronization systems |
US8284888B2 (en) * | 2010-01-14 | 2012-10-09 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
-
2009
- 2009-07-24 FR FR0903673A patent/FR2948515A1/fr not_active Withdrawn
-
2010
- 2010-07-02 CN CN201080033540.XA patent/CN102474410B/zh not_active Expired - Fee Related
- 2010-07-02 JP JP2012520986A patent/JP5378601B2/ja not_active Expired - Fee Related
- 2010-07-02 US US13/384,812 patent/US8698530B2/en not_active Expired - Fee Related
- 2010-07-02 EP EP10747600.4A patent/EP2457343B1/fr not_active Not-in-force
- 2010-07-02 KR KR1020127004706A patent/KR101340752B1/ko active IP Right Grant
- 2010-07-02 WO PCT/EP2010/059485 patent/WO2011009707A1/fr active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20120139597A1 (en) | 2012-06-07 |
FR2948515A1 (fr) | 2011-01-28 |
WO2011009707A1 (fr) | 2011-01-27 |
KR20120036374A (ko) | 2012-04-17 |
US8698530B2 (en) | 2014-04-15 |
JP2013500614A (ja) | 2013-01-07 |
CN102474410A (zh) | 2012-05-23 |
EP2457343B1 (fr) | 2017-05-17 |
EP2457343A1 (fr) | 2012-05-30 |
CN102474410B (zh) | 2015-01-21 |
KR101340752B1 (ko) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5378601B2 (ja) | 高精度な同期方法およびシステム | |
US9671761B2 (en) | Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock | |
KR101242419B1 (ko) | 병렬처리 기반의 시각 동기화 장치 | |
CN106160914B (zh) | 一种基于干扰观测反馈控制技术的ieee1588时钟同步方法 | |
US8949648B2 (en) | System and method to overcome wander accumulation to achieve precision clock distribution over large networks | |
EP3053287A1 (en) | Method and devices for time and frequency synchronization using a phase locked loop | |
CN102013970A (zh) | 时钟同步方法、装置及基站时钟设备 | |
WO2021077289A1 (zh) | 一种同步方法及设备 | |
EP3053288A1 (en) | Method and devices for time and frequency synchronization | |
CN115801175A (zh) | 时间频率同步方法、***、存储介质及电子设备 | |
US8767898B2 (en) | Method and system of synchronizing data to reference time signal with data resampling | |
WO2016092243A1 (en) | Method and devices for time transfer using end to end transparent clocks | |
Kovácsházy | Towards a quantization based accuracy and precision characterization of packet-based time synchronization | |
JP6196765B2 (ja) | 通信装置、時刻制御方法、及びプログラム | |
CN112953673B (zh) | 频标信号远程恢复方法、装置和频标信号远程传输方法 | |
RU2637872C1 (ru) | Генератор шкалы времени | |
Shukui et al. | FPGA-based high-precision network time synchronization research and implementation | |
JP2024011842A (ja) | 情報通信システム及び情報通信装置 | |
CN117716644A (zh) | 一种时钟同步方法、装置、***及芯片 | |
WO2019129366A1 (en) | Method, device and system for estimating offset skew and drift | |
Lu et al. | A New Approach to Time Sync for Telemetry System | |
Cho et al. | Multi-Phase Correlator-based Realistic Clock Synchronization for Wireless Networks on IEEE 802.15. 4 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |