JP4061210B2 - Srtsクロック再生用pll引込み時間短縮方法及び装置 - Google Patents
Srtsクロック再生用pll引込み時間短縮方法及び装置 Download PDFInfo
- Publication number
- JP4061210B2 JP4061210B2 JP2003039303A JP2003039303A JP4061210B2 JP 4061210 B2 JP4061210 B2 JP 4061210B2 JP 2003039303 A JP2003039303 A JP 2003039303A JP 2003039303 A JP2003039303 A JP 2003039303A JP 4061210 B2 JP4061210 B2 JP 4061210B2
- Authority
- JP
- Japan
- Prior art keywords
- rts
- value
- signal frequency
- bit rate
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明はSRTS方式を用いてソースクロック再生を行うATM(Asynchronous Transfer Mode:非同期転送モード) 網における受信側のクロック再生用PLL引込み時間短縮方法及び装置に関する。
【0002】
ATMの伝送網では音声,固定速度ビデオ等のCBR(Constant Bit Rate : 固定ビット速度)信号をATMセルにより伝送する場合,AAL(ATM Adaptation Layer type-1)機能として受信側でのソースクロックを再生する手段としてSRTS(Synchronous Residual Time Stamp)方式がITU−T(国際電気通信連合)により勧告されている。ところが,RTS(Residual Time Stamp) 値が受信側に到着するまでの間は,自走RTS値を用いて公称周波数を生成して,RTS値を受信すると,受信RTS値を用いるよう切替えるが,その際に周波数のゆらぎが大きいと,PLLの引き込みに時間がかかる点で安定した受信ができない。
【0003】
【従来の技術】
自走RTS値によって公称周波数(CBR信号周波数±0ppm:ppmはパート・パー・ミリオンで,100万分率を意味する)が生成されることとなり,RTS値が到着したら自走RTS値から受信RTS値に切替える。このRTS値を用いて,送信側の固定ビット速度信号(音声や,映像信号等のCBR信号)をATMセルにより伝送する場合に,受信側で元の固定ビット速度信号(CBR)を元の周波数で復元するための技術としてSRTS方式が採用されており,この技術はITU−TI.363.1により勧告され,従来公知であり(例えば,特開平7−264214号公報等),以下に概説する。
【0004】
固定ビット速度信号及びSRTS方式について概説すると,一定のスピードでユーザデータを送るサービス(CBRサービス)があり,このサービスでは受信側は受信ATMセルからユーザデータを分離した後,そのユーザデータを送信側クロックと同一タイミング(同一周波数,同一位相)で出力(ソースクロックを再生)する必要がある。ところが,送信側の固定ビット速度信号のクロック(ユーザクロック)の周波数が受信側のクロックの周波数と一致しない場合がある。このような場合,受信側で網(ネットワーク)のクロックを分周して既知の送信側のクロックの周波数を生成するが,受信側クロックと送信側クロックとの間にタイミング的な誤差が生じ,忠実なCBRサービスを行えない。
【0005】
そのため,ATMセルのAAL−1(ATM Adaptation Layer-1) のCS(Convergence Sublayer) 機能によりタイミング情報を伝送するようにしている。
【0006】
図10はAAL−1のATMセルのフォーマットの説明図である。AAL−1のATMセルは5バイト長のATMヘッダの後に,1バイト長のSAR(Segmentaion And Reassembly) −PDU(Protocol Data Unit) ヘッダとユーザデータを転送するための47バイト長のSAR−PDUペイロードとが配置されている。1バイトのSAR−PDUヘッダは,4ビットのSN(Sequence Number:シーケンス番号) フィールドと4ビットのSNP(Sequence Number Protection) フィールドとで構成される。SNフィールドは1ビットのCSI(Convergence Sublayer Identifier)と3ビットで構成するSC(Sequence Count:シーケンスカンウト) の2つに分割され,SNPフィールドは3ビットで構成するCRC(Cyclic Redundancy Check)と1ビットのEPB(Even Parity Bit:偶数パリティビット) の2つに分割される。SN(シーケンス番号)フィールドのSCはATMセルのシーケンス番号を0〜7の順に循環するカウント値を表し,これによりセルの順番をチェックする。SNPフィールドはCRCとEPB(偶数パリティビット)によりSN(シーケンス番号)フィールドのエラー検証と訂正を行う機能を備える。
【0007】
CSIビットはSRTS法によるユーザクロックのタイミング情報の伝送と再生に使用する。すなわち,ユーザクロックのタイミング情報はRTS(Residual Time Stamp)と呼ぶ4ビット情報(RTS4,RTS3,RTS2,RTS1)により構成される。すなわち,ユーザクロックをカウントして所定ビット数に達した時の下位4ビットのカウント値をRTS情報として使用する。このRTS情報はAAL−1のCS機能であるCSIビットを用いて転送される。
【0008】
図11はRTS情報フォーマットの説明図である。RTS情報はATMセルの8セルのマルチフレーム構成をとり,ユーザデータは47バイトのSAR−PDUペイロードで転送されるので,8セル分の中のユーザデータのビット数は3008(8セル×47バイト×8ビット)である。CSIビットはSC値の0〜7に対応して,8ビット構成となっており,SC値=1,3,5,7の奇数値の時のCSI値(各1ビット)により上記の4ビットのRTS情報(RTS4,RTS3,RTS2,RTS1)が伝送される。
【0009】
図12はRTS情報の生成周期の説明図である。固定ビット速度信号を送信する場合,送信ユーザデータDu は固定速度のデータで,そのデータに同期するクロックを送信ユーザクロックCu とする。ATMセルではこの送信ユーザデータDu の情報をSAR−PDUペイロードで送信し,送信ユーザクロックCu のタイミング情報であるRTS情報をCSIビットで送信する。送信ユーザクロック(サービスクロックともいう)の周波数をfs ,ユーザデータ1ビット分の時間をTu =1/fs とすると,RTS情報の生成周期はTtS=Tu ×3008である。RTSデータの生成のためのクロックを送信RTSサンプリングタイミングクロックCtSとすると,RTS情報はこのクロックCtSの立上りで生成され,この送信RTSサンプリングタイミングクロックCtSは送信クロックCs を1/3008に分周したものである。
【0010】
SRTS方式では,網側の回線タイミングに同期したネットワーククロック周波数fn をX分周してネットワーク分周クロックCNX(分周周波数fnx=fn /X)を生成する。Xの値はネットワーククロックの分周周波数fnxとユーザクロック周波数の公称値(Nominal value)fNOM の比が,1≦fnx/fNOM <2の範囲になるようにXを決める。ここで,X=2N (Nは整数)とすると,ネットワーク分周クロックを4ビットバイナリカウンタで分周し,fnx/20 ,fnx/21 ,fnx/22 ,fnx/23 の周波数のネットワークタイミング情報Q1 ,Q2 ,Q3 ,Q4 を生成し,このQ1 ,Q2 ,Q3 ,Q4 を送信RTSサンプリングクロックCtSの立上りでサンプリングした値がそれぞれRTS情報のRTS1,RTS2,RTS3,RTS4 となる。
【0011】
図13は従来のCBR信号を伝送するATM伝送装置を示し(特許文献1参照)。図中,80〜82はATMセルの送信側を構成し,80は3008分周部,81はRTS作成部,82はATM網の送信側の機構であるセル化部,83はATM網の受信側の機構であるデセル化部,84はセル遅延ゆらぎ(CDV(Cell Delay Variation) 吸収バッファ(これをCDV吸収バッファと呼ぶ),85は受信セルから抽出した受信RTS値を保持する受信RTS値保持部,86は自走RTS値生成部,87は選択部(SELで表示),88は網クロック(図12に示すネットワーク分周クロックfnxと同じ,以下この用語を用いる)を繰り返しカウント(16進)する4ビットカウンタ,89は網クロック(fnx)をCBR信号(固定ビット速度信号)の3008個分に相当する時間分カウントしてマスク信号を生成するマスクカウンタ,90は一致検出部,91はマスク部である。92〜95はCBR信号のクロック周波数を発生するPLL(Phase Lock Loop:位相ロック・ループ回路)を構成し,92は位相比較部,93は位相比較部92からの出力を平滑化(直流化)するフィルタ,94はフィルタ93の出力電圧に対応する周波数の信号を発生する電圧制御水晶発振器(VCXOで表示),95は3008/n分周部である。
【0012】
図13において,送信側では入力する固定ビット速度信号(CBR信号)から抽出した信号に同期した周波数fs のクロックを3008分周部80で分周して,RTS値を生成する周期を決定する出力を発生し,RTS作成部81は,ネットワークから抽出して生成された網クロック(fnx)を4ビットカウンタでカウントし,3008分周部80からの周期で4ビットのカウント値をRTS値として作成してセル化部82へ出力する。セル化部82では,CBR信号とRTS値とを入力してATMセルを作成し,ATM網へ送出する。デセル化部83はATM網からATMセルを受信すると,セルから元のCBR信号に戻すデセル化の処理を行う。この時,CDV吸収バッファ84ではCDV(Cell Delay Variation:セル遅延ゆらぎ) 吸収バッファ84は,ATMネットワークを経由する間に通過するクロスコネクト装置のバッファ遅延ゆらぎや,セル損失・セル誤配による遅延ゆらぎを吸収するために設けられている。ATMセルからの受信RTS値は選択部87の一方の入力へ供給される。
【0013】
また,ATMセルの受信側ではネットワークから抽出して生成された網クロックfnxを入力して自走RTS値生成部86から自走RTS値を生成して選択部87へ入力する。選択部87は受信セルからRTS値が抽出することができると,CDV吸収バッファ84からの出力により受信RTS値保持部85の出力を保持し,受信セルからRTS値を抽出できないと,自走RTS値生成部86の出力を選択する。
【0014】
選択されたRTS値(4ビット)は次に一致検出部90の一方の入力へ供給され,他方の入力に供給される網から抽出された網クロックfnxをカウントする4ビットカウンタ88の出力との一致が取られ,RTS情報の値と一致したことを一致検出部90で検出する。マスクカウンタ89は,RTS値生成の周期TtS(fs のクロックを3008個カウントした時間)の前後の±8の範囲だけマスクを解除して一致出力を通過可能にし,その他の時間はマスク部91に対してマスク(禁止)する出力を発生する。
【0015】
一致検出部90から出力されたRTS値はマスク部91を通ってPLLに供給され,位相比較部92から入力された比較結果の出力はフィルタ93で直流成分が抽出されてVCXO94へ入力され,VCXO94から入力電圧に対応する周波数fs (再生CBR信号のクロック)が発生し,その周波数信号が3008/n分周部95で分周された出力が位相比較部92にフィードバックされて,再生固定ビット速度信号(CBR信号)クロックが制御される。
【0016】
上記したITU−T I.363.1 勧告では,送信側で網抽出基準クロックfnxに同期しない信号をATMセル化して送る場合に,受信側で送信元のCBR信号クロック周波数fs を再生する手段としてSRTS方式を勧告しているが,RTS値が到着するまでの間は自走RTS値によって公称周波数が生成されることになり,RTS値が到着したら自走RTS値から受信RTS値に切り替えられ,再生されるクロックも公称周波数から受信されたCBR信号周波数へ切り替えられる。また,CBR信号が何らかの原因で短時間断になった場合にも自走RTS値に切り替えられる。
【0017】
【特許文献1】
特開2001−223705号公報
【0018】
【発明が解決しようとする課題】
受信される固定ビット速度信号(CBR信号)周波数は通常±数十ppm以下の偏差を持っているため,自走RTS値による公称周波数を発生した状態から受信RTS値に切り替えられた時に周波数がゆらぎ,PLLの引き込みに時間がかかり再生される固定ビット速度信号を即時に安定化できないという問題があった。なお,PLLの引込み時間が長くなるとCDV吸収バッファとして大容量のものが必要となり,コストが増大する。
【0019】
本発明はSRTS方式を用いてソースクロックの再生を行うATMネットワーク装置の受信側において,公称周波数で自走している自走RTS値から受信RTS値に切り替えを行った時に固定ビット速度信号(CBR信号)がセル遅延ゆらぎ(CDV)吸収バッファに蓄積されている間にCBR信号周波数のゆらぎを抑制することができるクロック再生用PLL引込み時間短縮方法及び装置を提供することを目的とする。
【0020】
【課題を解決するための手段】
図1は本発明の原理構成を示す。図中,10はATM網から入力するATMセルをRTS値を含むSAR−PDUヘッダや固定ビット速度(CBR)信号に戻すデセル化部,11は受信RTS値から差分周期を検出するRTS差分周期検出部である。ここで,「受信RTS値の差分周期」とは,送信側でタイムスタンプされた残差(CBR信号のクロックを4ビットカウンタでカウントし,RTS周期毎のカウント値)が,桁上げされて次のRTS値に加算される周期を意味する。12はCBR(固定ビット速度)信号周波数予測部,13は自走作成パラメータ計算部,14はセル遅延ゆらぎ(CDV)吸収バッファ,15は受信RTS値保持部,16は自走RTS値生成部,17は選択部(SELで表示)である。
【0021】
本発明は受信RTS値がセル遅延ゆらぎ吸収バッファに蓄積されている間に再生されるCBR信号(固定ビット速度信号)周波数を計算し,固定ビット速度(CBR)信号がセル遅延ゆらぎ吸収バッファから読み出しを開始する前に,あらかじめ再生クロックを公称周波数からCBR信号周波数へと切り替えておくことでPLLの同期引き込みを助け,切り替え直後から即時にCBR信号を安定化させるようにしたものである。
【0022】
ATM網からのATMセルはデセル化部10で分解され受信RTS値及びCBR信号が出力され,セル遅延ゆらぎ(CDV)吸収バッファ14へ入力されると共に,受信RTS値だけはRTS差分周期検出部11にも供給される。セル遅延ゆらぎ吸収バッファ14では,入力された情報が一定時間だけ保存され,出力aとして固定ビット速度(CBR)信号が発生し後段で処理され,出力cとしてRTS値が発生して受信RTS値保持部15に保持される。セル遅延ゆらぎ(CDV)吸収バッファ14の出力bとして選択部(SEL)17へ自走/受信RTS切り替え指示信号が供給され,ATMセルがセル遅延ゆらぎ(CDV)吸収バッファ14へ入力された初期の時点(または障害後の立ち上げ時点)では,受信RTS値が出力cから発生してなく,選択部17に対し自走RTS値生成部16を選択する信号が発生する。CDV吸収バッファから14から受信RTS値が出力される時間までは,自走RTS値生成部16の出力を選択し,受信RTS値が出力されると,受信RTS値を選択するよう自走/受信RTS切り替え指示の出力bにより切り替えられる。
【0023】
RTS差分周期検出部11は,上記したように送信側でタイムスタンプした残差(RTS値)が,桁上げ(前回の値より増加)して次のRTS値に加算される周期を検出する。このRTS差分周期を検出する具体的な技術は後述する実施例の構成として示す。RTS差分周期検出部11で検出されたRTS差分周期は,CBR信号周波数予測部12へ入力され,ここでRTS差分周期からCBR信号の周波数を予測する。この場合,RTS差分周期に対応して予め実際の測定により登録したCBR信号周波数の値とをテーブルに格納する等の方法により,周波数を予測することができる。CBR信号周波数予測部12で予測した結果が自走作成パラメータ計算部13に供給されると,予測したCBR信号周波数を作り出すような自走RTS生成のためのパラメータを計算して,自走RTS値生成部16出力する。自走RTS値生成部16では,受け取ったパラメータに対応する自走RTS値を生成するが,それまでの自走RTS値(以前に設定されていた自走RTS値)から急激に新しいパラメータに切り替えないよう,差分周期(前回値との差分が一定値以下)まで待ってから新しいパラメータによるRTS値に切り替える。CDV吸収バッファからの読み出しが開始されると,選択部17で自走RTS値から受信RTS値へと切り替えが行われる。この時も差分周期を待ってから切り替えられ,自走RTS値は受信CBR信号周波数の偏差に合わせた生成が行われているので,切り替えてもPLLに出力される位相パルスは一定となって,安定した再生CBR信号クロックを供給することができる。
【0024】
【発明の実施の形態】
図2は実施例の構成を示す。図中,上記図1と同じ10〜17の各符号は同じものを表し説明を省略する。18は周波数fnxの網クロックをカウントする4ビットカウンタ,19は網クロックからRTS周期に相当する周期のタイミング以外の期間をマスクするマスクカウンタ,20は4ビットカウンタ18と選択部17からの出力との一致を検出する一致検出部,21はマスク部である。22は周波数fs のCBR信号クロックを再生するPLLであり,PLL22を構成する22a〜22dの各符号は従来例として示す上記図13の符号92〜95と同じであり,22aは位相比較部,22bは平滑用のフィルタ,22cは電圧制御水晶発振器(VCXO),22dは3008/n分周部である。また,23〜25はATMセルの送信側を構成し,従来例の上記図13の符号80〜82と同じであり,23は送信元のCBR信号クロックを3008分周する3008分周部,24は網クロックを4ビットカウンタにより分周して3008分周部23の出力によりRTS値を作成するRTS作成部,25はCBR信号をATMヘッダ,SAR−PDUヘッダを含むATMセル化するセル化部である。
【0025】
上記図2の実施例の構成において,RTS差分周期検出部11及びCBR信号周波数予測部12には,2つの方式があり,各方式について以下に説明する。
【0026】
図3は第1の方式の構成を示す。図中,11はRTS差分周期検出部,110はRTS値識別部,111はRTS値カウンタ,112は計数値保持部である。
【0027】
第1の方式では,受信RTS値の差分周期を検出するために,1RTS周期を網クロックで数えたモジュロー16の余りがRTS値となっているため,4ビットカウンタとの差分を計算すると,fs =270MHzでは1回目が“9”,2回目が“9”,3回目,4回目と同じ数値で続き,差分が0ppmの場合,5回目に“10”となる。図3の構成では,RTS値識別部110で,RTS値が所定値(一定値で,例えば“9”)であることを識別すると,RTS値カウンタ111をカウントアップし,RTS値識別部110では,後続して入力するRTS値が同じ値(“9”)であると,識別する毎にRTS値カウンタ111をカウントアップする。
【0028】
その後,RTS値識別部110でその以前のRTS値より値が増加(変化)したRTS値を受け取ると,RTS値の増加(この例では“10”になる)を識別する。この識別出力により計数値保持部112に対し,その時のRTS値カウンタ111の計数値を設定するよう駆動する。また,計数値保持部112に計数値が設定されると共にRTS値カウンタ111はリセットされ,新たなカウントを開始することができる。計数値保持部112に設定された計数値は差分周期としてCBR信号周波数予測部12に入力される。CBR信号周波数予測部12では,差分周期を表す計数値を用いて,予め各計数値に対するCBR信号周波数偏差の値を計算により求めたテーブル120を参照して,CBR信号周波数偏差を求める。
【0029】
図4はCBR信号周波数偏差に対するRTS差分値を計算したテーブルの例である。この例は,CBR信号の周波数fs =270MHz,網クロックの周波数fnx=311.04MHz,4ビットカウント値=3456ビット(1RTS周期を16で割った時に割り切れる数が3456ビット)の場合である。図4のA.には,偏差(単位ppm)の各値0,+10,+20,…,+60,−10,−20,…−60のそれぞれに対し,周波数の偏差Δf(Hz),fs (MHz),8セル換算ビット数(RTS値が発生する周期),4ビットカウント値との差分(“3456”に対する差分が,1回目のRTS値の差分,2回目のRTS値の差分,……,6回目のRTS値の差分が登録され,更にRTS差分値が“9”または“10”であり,RTS値が+1(10)になるまでのサイクル(RTS値の受信回数)の計算値(小数点を含む)が設定されている。また,図4のB.には上記A.のテーブル中の偏差(ppm)に対する差分周期(回数)だけを偏差0,±10,±20,±30,±40,±50について示している。
【0030】
図5はCBR信号周波数偏差(ppm)に対応するRTS差分周期(回数)の例を示す。この例は,上記図4に示すテーブルのデータをグラフ化したものである。
【0031】
CBR信号周波数予測部12では,上記図4に示すテーブル(または図5に示すグラフ)を用いて,CBR値が+1されるまでのRTS値の差分周期(回数)に対応するCBR信号周波数偏差を識別することができる。例えば,周波数偏差が0ppmの時は差分周期が4.63であるのに対し,−50ppmでは2.57,+50ppmでは23.39と,差分周期に明らかな違いが現れるため,CBR信号周波数を予測することが可能となる。
【0032】
図6は第2の方式の構成を示し,上記図2の実施例の構成におけるRTS差分周期部11及びCBR信号周波数予測部12の第2の方式である。図中,11はRTS差分周期検出部,113は差分周期識別部,114は差分周期カウンタ,115は時間設定部,116は計数値保持部,12はCBR信号周波数予測部,121はテーブルである。
【0033】
第2の方式では,任意の一定時間に受信される差分周期(RTS値が増加する周期)の回数をカウントする。予め一定時間を時間設定部115に設定する。
【0034】
受信RTS値が差分周期識別部113に入力されるとRTS値をチェックして差分周期(RTS値の増加)を検出すると,差分周期カウンタ114をカウントアップする。この差分周期の検出とカウントアップの動作は,時間設定部115に設定された時間分だけ続けられ,設定時間に達すると時間設定部115により差分周期カウンタ114のカウント値が計数値保持部116に設定されて保持される。
【0035】
なお,この場合の差分周期は次の式(1) により計算することができる。但し,式(1) 中のYは網クロックでカウントした場合の1RTS周期のビット数,fs はCBR信号周波数である。
【0036】
【数1】
【0037】
この式(1) を分数のまま約分し,最小となった分母の値をA:“RTS生成サイクル”とする。また,Aのサイクルの中で差分周期となる回数をB,その以外の回数をXとすると次式(2),(3) が成り立つ。
【0038】
X+B=A 式(2)
(Yの整数部*X)+[(Yの整数部+1)*B]=式(1) の最小となった分子 式(3) 上記式(2),(3) の連立方程式からBの値が求まる。
【0039】
図7にCBR信号周波数偏差に対する一定時間の差分周期の回数の例を示す。但し,この例は,網クロックの典型的な周波数fnx=311.04MHz,上記式(1) のYの整数部が3465ビット,任意の一定時間=125RTS(RTS発生周期の125サイクル分),B=“最小となった分子−(3456*A),125RTSのB=B*125/A である場合の例である。
【0040】
図8はCBR信号周波数偏差対一定時間内の差分周期の例のグラフであり,上記図7の計算結果に対応したものである。この例により,周波数偏差0ppmの時は差分周期が27回であるのに対して−50ppmでは48.66回,+50ppmでは5.34回と,差分周期に違いがはっきりと現れるため,CBR信号周波数を予測することが可能となる。
【0041】
図6に示す第2の方式の構成におけるCBR信号周波数予測部12は,上記図7に示す各カウント値に対応したCBR信号周波数偏差または図7に基づいて作成された図8に示すようなグラフのテーブル121を参照して,計数値保持部116に保持された計数値からCBR信号周波数偏差の値を求める。
【0042】
図2に示す実施例の構成における自走RTS値生成部16は,従来から知られた構成(後述する図9参照)を備えてA,B,Cという3つのパラメータにより公称周波数となる自走RTS値を生成している。ここで,パラメータAは自走RTS値を生成する周期を表し網クロックの周波数により異なる。パラメータBはRTS差分値をプラス1する回数,パラメータCは基準となるRTS差分値である。このため,自走作成パラメータ計算部(図2の13)では,上記図3及び図6に示す各CBR信号周波数予測部12から入力される,周波数偏差情報から3つのパラメータA,B,Cを計算して自走RTS値生成部へ出力する。
【0043】
なお,A,B,Cの求め方は,予めこの周波数偏差の時は,この値にするという判定テーブルを作成しておいて,それを参照するようにしても良いし,または上記した式(1) 〜(3) に示すY,X及びパラメータA,BからパラメータA,Bの各数値及び次の式(4) に示すパラメータCの式を用いた算術演算により求めることができる。この第2の方式においても,周波数偏差が求まった後は,第1の方式と同様の計算手順によって,A,Bを求める。
【0044】
【数2】
【0045】
次に上記図2に示す実施例において,RTS差分周期検出部とCBR信号周波数予測部を上記図6に示す第2の方式により実行した場合の動作を具体例により説明する。
【0046】
この具体例では,CBR信号周波数のfs =270MHz,網クロック周波数fnx=311.MHzであるものとする。
【0047】
上記図2に示す構成によりデセル化によって抽出されたRTS値をCDV吸収バッファ14に書き込むと同時に,RTS差分周期検出部11にも入力する。RTS差分周期検出部11では,例えばCPU等の外部から設定された監視時間の間に受信されるRTS値の中から前回RTS値との差分が“10(D)”となるRTS数を数える(Dは10進数を表す)。設定時間を125RTSとしてカウントすると,上記図7及び図8のような結果となる。受信CBR信号周波数の偏差が−30ppmであったと仮定すると,図8より差分周期のカウント数は40回である。ここで,125RTSを時間に換算すると
1RTS =3008 bit/270 MHz=11.141usによって125 RTS =1.39 ms である。
【0048】
CDV吸収バッファの容量を3msとすれば,CDV吸収バッファから受信RTS値を読み出す前に,自走RTS値の公称周波数(0ppm)を受信CBR信号周波数と近い偏差に変更可能であることが分かる。
【0049】
上記図2のCBR信号周波数予測部12では,予め周波数予測設定がされており,例えば,カウント数が38回〜44回の間ならば,CBR信号周波数偏差は−30ppmと判定する。従って,カウント“40(D)”が入力されれば−30ppmという判定結果を自走作成パラメータ計算部13へ出力する。
【0050】
自走作成パラメータ計算部13では,−30ppmという情報を入力し,以下の計算を順番に行なう。
【0051】
(1)網クロックで数え1RTS間のビット数を求める。
【0052】
【数3】
【0053】
(2)上記(1)の式の約分において,最小となった分母の値をA.“RTS生成サイクル”として保持する。上記式よりA=99997
(3)上記(1)の約分において,最小となった分子の値を保持する。
【0054】
上記式より分子の値=346521600
(4)Aのサイクルの中て差分周期となる回数Bを求める。
【0055】
B=分子の値−Yの整数部×A=346521600-3465×99997 =31995
(5)基準となるRTS差分値Cを求める。
【0056】
C=Y mod(16) =3465 mod(16) =9
従って,自走RTS値生成ブロックに対して,次の値を出力する。
【0057】
パラメータA=99997 ,パラメータB=31995 ,パラメータC=9
以上の計算は,ハードウェア回路の構成により行うか,コンピュータのソフトウェアにより計算しても良い。
【0058】
次に自走RTS値生成パラメータを受信した自走RTS値生成部(図2の16)では,それまで生成していた公称周波数(0ppm)の自走RTS値から急激に新しいパラメータに切り替えないように,差分周期(前回値との差分)が“10(D)”まで待ってから,新しいパラメータによる自走RTS値の生成に切り替える。
【0059】
最後に,CDV吸収バッファからの読み出しが開始される時,図2の選択部(SEL)17に自走/受信RTS切り替え指示信号によって自走RTS値生成部16から受信RTS値保持部15へと切り替えられるが,この時すでに受信RTS値保持部15の自走RTS値は,受信CBR信号周波数偏差−30ppmに合わせた生成が行われているため,受信RTS値に切り替えてもPLL(図2の22)に出力される位相パルスが一定となり,安定した再生CBR信号クロックを供給することができる。
【0060】
図9は自走RTS値生成部の説明図である。図9の(1) が自走RTS値生成部の構成を示し,(2) は各モードによる自走RTS値生成のパラメータを表す。この自走RTS値生成部の構成は従来から知られており,図中,50は1RTS毎(8セルに1回,3008ビット毎)に発生する位相パルスで選択部1(SEL1)の出力をラッチするラッチ部,51はパラメータBの設定部(Bで表示),52はパラメータBの設定部51とラッチ部50の出力を加算する加算器,53はパラメータAの設定部(Aで表示),54は加算器52の出力からパラメータA設定部53の値を減算する減算器,55は加算器52の出力と減算器54の出力から一方を選択する第1選択器(SEL1),56はパラメータAと加算器52の出力を比較して,第1選択器55及び後述する第2選択器63の選択信号を発生する比較器である。57は入力する位相パルスにより第2選択器63の出力をラッチするラッチ部,58は定数「1」を出力する定数保持部(1で表示),59はパラメータCの設定部(Cで表示),60はパラメータCに「1」を加算する加算器,61はラッチ部57の出力と加算器60の出力を加算する加算器,62はパラメータCとラッチ部57の出力を加算する加算器,63は加算器61と加算器62の出力の一方を選択する第2選択器(SEL2)である。
【0061】
図9の(1) の構成において,各モード(各CBR信号周波数)に対応する自走RTS値を生成するためのパラメータA,B,Cの具体例を図9の(2) に示す。ここで,モードD1はCBR信号周波数が270MHz,モードD2はCBR信号周波数が143.18MHz,モードD5はCBR信号周波数が360MHzである。モードD1の場合,パラメータAは125(RTS)が1周期であることを表し,パラメータBは,125RTSの内27回は差分値が“10”となり,パラメータCは,125RTSの内98回(125−パラメータB(=27)=98)が差分値が“9”となる。
【0062】
また,RTS生成周期における修正RTS値を生成する割合をB/Aとすると,次の関係が成立する。
【0063】
B/A +C+16×N =基準周波数(網クロックの周波数)×3008/ CBR信号周波数
但し,A,Bは上記を満たす最小の整数で,NはA,B,Cが最小となる値である。
【0064】
ラッチ部50,57は1RTS毎に発生する位相パルスによりそれぞれ第1選択器55からの出力,第2選択器63からの4ビットRTS値の出力をラッチする。加算器52はパラメータBとラッチ部50で保持する値を加算し,比較器56で加算器52の出力とパラメータAとを比較して,52の出力がA以上の場合に第1選択器55と第2選択器63を切り替え(52−A)の結果を55に出力し,61の結果を63に出力する。加算器60はパラメータCと「1」を加算し,加算器61はパラメータC+1とラッチ部57の出力である4ビットRTS値とを加算して第2選択器63の一方の入力端子へ入力し,加算器62はパラメータCとラッチ部57の出力を加算して第2選択器63の他方の入力端子へ入力する。これによって,125RTSに27回は,差分値が10のRTS値が生成される。
【0065】
(付記1) SRTS方式を用いてソースクロック再生を行うATM網における受信側のクロック再生用PLL引込み時間短縮方法において,公称周波数で自走している自走RTS値から受信RTS値に切り替えを行う時,受信RTS値がセル遅延ゆらぎ吸収バッファに蓄積されている間に,受信RTS値の差分周期のサイクルを検出することにより,再生される固定ビット速度信号周波数を予測し,自走RTS値によって生成されている自走の固定ビット速度信号周波数を予測した受信周波数に予め変化させておくことで自走RTSから受信RTS切り替え時の固定ビット速度信号周波数のゆらぎを抑制することを特徴とするSRTSクロック再生用PLL引込み時間短縮方法。
【0066】
(付記2) SRTS方式を用いてソースクロック再生を行うATM網における受信側のクロック再生用PLL引込み時間短縮装置において,ATM伝送網の網クロックから生成した自走RTS値と,受信ATMセルから抽出してセル遅延ゆらぎ吸収バッファを介して出力された受信RTS値とが入力される選択部と,該選択部で選択されたRTS値を用いて駆動されるPLLを備え,前記受信ATMセルのデセル化信号が前記セル遅延ゆらぎ吸収バッファへ入力するのと同時に受信RTS値を受け取ってRTS値が増加(減少)するまでの周期を網クロックを用いて検出するRTS差分周期検出部と,前記RTS差分周期検出部で検出した結果を入力として前記受信ATMセルの元の固定ビット速度(CBR)信号の予測周波数を発生するCBR信号周波数予測部と,前記CBR信号周波数予測部で予測した結果を入力として,予測した固定ビット速度信号周波数発生のためのパラメータを作成する自走作成パラメータ計算部と,前記自走作成パラメータ計算部の出力により固定ビット速度信号周波数を生成して,上記自走RTS値を生成する自走RTS値生成部とを備えたことを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。
【0067】
(付記3) 付記2において,前記RTS差分周期検出部は,RTS値を識別してRTS値が増加するまでのRTS値の受信回数を計数し,該計数値をRTS差分周期として出力するRTS値カウンタを備え,前記CBR信号周波数予測部は,RTS値の各計数値に対応した固定ビット速度信号周波数偏差の値を格納したテーブルを備え,前記RTS値カウンタからの計数値から対応する固定ビット速度信号周波数偏差を求めることを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。
【0068】
(付記4) 付記2において,前記RTS差分周期検出部は,予め設定した時間内にRTS値が増加する差分周期の受信回数を計数し,該計数値を差分周期の受信回数として出力する差分周期期として出力する差分周期カウンタを備え,前記CBR信号周波数予測部は,設定時間内の差分周期の各計数値に対応した固定ビット速度信号周波数偏差の値を格納したテーブルを備え,前記差分周期カウンタからの計数値から対応する固定ビット速度信号周波数偏差を求めることを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。
【0069】
(付記5) 付記3または4の何れかにおいて,前記CBR信号周波数予測部から発生した固定ビット速度信号周波数偏差値を入力とし,固定ビット速度信号の公称周波数(0 ppm)となる自走RTS値を生成する自走RTS値生成部を駆動するためのパラメータを生成する自走作成パラメータ計算部を備えることを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。
【0070】
【発明の効果】
本発明によればCBR信号がCDV吸収バッファから読み出しを開始する前に,予め再生クロックを公称周波数からCBR信号周波数に非常に近い偏差の周波数へと切り替えておくことが可能となるため,PLLの同期引き込みを助け,切り替え直後から即時に安定したCBR信号を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の原理構成を示す図である。
【図2】実施例の構成を示す図である。
【図3】第1の方式の構成を示す図である。
【図4】CBR信号周波数偏差に対するRTS差分値を計算したテーブルの例を示す図である。
【図5】CBR信号周波数偏差に対応するRTS差分周期の例を示す図である。
【図6】第2の方式の構成を示す図である。
【図7】CBR信号周波数偏差に対する一定時間の差分周期の回数の例を示す図である。
【図8】CBR信号周波数偏差対一定時間内の差分周期の例を示す図である。
【図9】自走RTS値生成部の構成例を示す図である。
【図10】AAL−1のATMセルのフォーマットの説明図である。
【図11】RTS情報フォーマットの説明図である。
【図12】RTS情報の生成周期の説明図である。
【図13】従来のCBR信号を伝送するATM伝送装置を示す図である。
【符号の説明】
10 デセル化部
11 RTS差分周期検出部
12 CBR信号周波数予測部
13 自走作成パラメータ計算部
14 CDV吸収バッファ
15 受信RTS値保持部
16 自走RTS値生成部
17 選択部(SEL)
Claims (4)
- SRTS方式を用いてソースクロック再生を行うATM網における受信側のクロック再生用PLL引込み時間短縮方法において,
受信ATMセルがセル遅延ゆらぎ吸収バッファに蓄積されている間に受信ATMセルから抽出したRTS値を用いてRTS差分周期を検出し,
検出された前記RTS差分周期から固定ビット速度信号周波数を予測し,
予測した固定ビット速度信号周波数を作成する自走RTS値を作成するためのパラメータを計算し,
前記計算により求めたパラメータに基づいて自走RTS値を作成し,
前記作成した自走RTS値により固定ビット速度信号周波数を予め変化させておき,クロック再生用PLLへ入力されるRTS値として,前記自走RTS値から前記セル遅延ゆらぎ吸収バッファから出力された受信RTS値へ切り替えた時に固定ビット速度信号周波数のゆらぎを抑制することを特徴とするSRTSクロック再生用PLL引込み時間短縮方法。 - SRTS方式を用いてソースクロック再生を行うATM網における受信側のクロック再生用PLL引込み時間短縮装置において,
受信ATMセルから抽出されたRTS値を用いて生成されたパラメータに基づいてATM伝送網の網クロックから生成した自走RTS値と,受信ATMセルから抽出してセル遅延ゆらぎ吸収バッファを介して出力された受信RTS値とが入力される選択部と,該選択部で選択されたRTS値を用いて駆動されるPLLを備え,
前記受信ATMセルのデセル化信号が前記セル遅延ゆらぎ吸収バッファへ入力するのと同時に受信RTS値を受け取ってRTS値が増加(減少)するまでの周期を網クロックを用いて検出するRTS差分周期検出部と,
前記RTS差分周期検出部で検出した結果を入力として前記受信ATMセルの元の固定ビット速度(CBR)信号の予測周波数を発生するCBR信号周波数予測部と,
前記CBR信号周波数予測部で予測した結果を入力として,予測した固定ビット速度信号周波数発生のためのパラメータを作成する自走作成パラメータ計算部と,
前記自走作成パラメータ計算部の出力に基づいて固定ビット速度信号周波数を生成して,上記自走RTS値を生成する自走RTS値生成部とを備え,
前記選択部が前記自走RTS値から前記セル遅延ゆらぎ吸収バッファからの受信RTS値へ切り替えた時に固定ビット速度信号周波数のゆらぎを抑制することを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。 - 請求項2において,
前記RTS差分周期検出部は,RTS値を識別してRTS値が増加するまでのRTS値の受信回数を計数し,該計数値をRTS差分周期として出力するRTS値カウンタを備え,
前記固定ビット速度信号周波数予測部は,RTS値の各計数値に対応した固定ビット速度信号周波数偏差の値を格納したテーブルを備え,前記RTS値カウンタからの計数値から対応する固定ビット速度信号周波数偏差を求めることを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。 - 請求項2において,
前記RTS差分周期検出部は,予め設定した時間内にRTS値が増加する差分周期の受信回数を計数し,該計数値を差分周期の受信回数として出力する差分周期として出力する差分周期カウンタを備え,
前記固定ビット速度信号周波数予測部は,設定時間内の差分周期の各計数値に対応した固定ビット速度信号周波数偏差の値を格納したテーブルを備え,前記差分周期カウンタからの計数値から対応する固定ビット速度信号周波数偏差を求めることを特徴とするSRTSクロック再生用PLL引込み時間短縮装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039303A JP4061210B2 (ja) | 2003-02-18 | 2003-02-18 | Srtsクロック再生用pll引込み時間短縮方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039303A JP4061210B2 (ja) | 2003-02-18 | 2003-02-18 | Srtsクロック再生用pll引込み時間短縮方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004253854A JP2004253854A (ja) | 2004-09-09 |
JP4061210B2 true JP4061210B2 (ja) | 2008-03-12 |
Family
ID=33023516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003039303A Expired - Fee Related JP4061210B2 (ja) | 2003-02-18 | 2003-02-18 | Srtsクロック再生用pll引込み時間短縮方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4061210B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2948515A1 (fr) * | 2009-07-24 | 2011-01-28 | Alcatel Lucent | Procede et systeme de synchronisation de haute precision |
-
2003
- 2003-02-18 JP JP2003039303A patent/JP4061210B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004253854A (ja) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5608731A (en) | Closed loop clock recovery for synchronous residual time stamp | |
US6144714A (en) | Programmable fractional frequency digital frequency synthesizer for synchronous residual time stamp service clock regenerator phase locked loop | |
USRE36633E (en) | Synchronous residual time stamp for timing recovery in a broadband network | |
KR20010052153A (ko) | 서비스 클럭 복원을 위한 회로 및 방법 | |
US6714548B2 (en) | Digital clock recovery | |
JPH08204666A (ja) | 制御回路付き伝送システム及び比較器付き制御回路 | |
US6011823A (en) | Combined synchronous residual time stamp generator and service clock regenerator architecture | |
JPH1084358A (ja) | Atm網における信号の同期および非同期回復 | |
US5970107A (en) | Synchronous residual time stamp service clock regenerator phase locked loop phase comparator and loop filter | |
GB2316557A (en) | Hitless clock recovery in ATM networks | |
JP4061210B2 (ja) | Srtsクロック再生用pll引込み時間短縮方法及び装置 | |
Lau et al. | Synchronous techniques for timing recovery in BISDN | |
US6122337A (en) | Modular circuitry architecture for residual time stamp service clock regenerator phase locked loop | |
Uematsu et al. | Implementation and experimental results of CLAD using SRTS method in ATM networks | |
JP3652578B2 (ja) | Srts法を用いたクロック発生装置 | |
JP3491607B2 (ja) | クロック周波数情報転送システム | |
US6807180B1 (en) | Synchronous method for the clock recovery for CBR services over the ATM network | |
JPH11112523A (ja) | サーキットエミュレーション通信方法並びにその送信装置及び受信装置 | |
JP2642043B2 (ja) | Srts制御装置および方法 | |
Lau | Synchronous Frequency Encoding Technique For B-LSDN Circuit Emulation | |
JPH10190681A (ja) | 非同期情報通信システム | |
JPH11355280A (ja) | ソースクロック再生装置、データ送信装置、データ受信装置及びデータ伝送システム | |
JP4526562B2 (ja) | セル分解装置、セル組立装置 | |
JP2004241796A (ja) | Atm伝送網におけるsrts方式による受信側のソースクロック再生回路 | |
JP3337054B2 (ja) | Atmセルの組立・分解装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |