JP5364739B2 - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP5364739B2
JP5364739B2 JP2011032875A JP2011032875A JP5364739B2 JP 5364739 B2 JP5364739 B2 JP 5364739B2 JP 2011032875 A JP2011032875 A JP 2011032875A JP 2011032875 A JP2011032875 A JP 2011032875A JP 5364739 B2 JP5364739 B2 JP 5364739B2
Authority
JP
Japan
Prior art keywords
electrode
resistance change
layer
resistance
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011032875A
Other languages
English (en)
Other versions
JP2012174754A (ja
Inventor
英典 宮川
章輔 藤井
章 高島
大介 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011032875A priority Critical patent/JP5364739B2/ja
Priority to PCT/JP2011/076598 priority patent/WO2012111205A1/en
Priority to TW101105256A priority patent/TWI540687B/zh
Publication of JP2012174754A publication Critical patent/JP2012174754A/ja
Priority to US13/970,169 priority patent/US8835896B2/en
Application granted granted Critical
Publication of JP5364739B2 publication Critical patent/JP5364739B2/ja
Priority to US14/458,785 priority patent/US9391272B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は不揮発性抵抗変化素子に関する。
近年、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される二端子の不揮発性抵抗変化素子の開発が盛んに行われている。この不揮発性抵抗変化素子は、低電圧動作、高速スイッチングおよび微細化が可能であるため、フローティングゲート型ＮＡＮＤフラッシュメモリ等の既存製品を置き換える次世代の大容量記憶装置として有力である。具体的には、例えば、アモルファスシリコンを抵抗変化層とした不揮発性抵抗変化素子が挙げられる。
Ｎａｎｏ Ｌｅｔｔｅｒｓ ８（２００８）３９２
本発明の一つの実施形態の目的は、電極との間で金属元素が出入りすることで可逆的に抵抗が変化する抵抗変化層の絶縁性の劣化を抑制することが可能な不揮発性抵抗変化素子を提供することである。
実施形態の不揮発性抵抗変化素子によれば、第１電極と、第２電極と、抵抗変化層と、誘電体層とが設けられている。第２電極は、金属元素を有する。抵抗変化層は、前記第１電極と前記第２電極との間に配置され、前記金属元素が出し入れされることで可逆的に抵抗変化が可能で半導体元素を有する。誘電体層は、前記第２電極と前記抵抗変化層との間に挿入され、前記抵抗変化層よりも前記金属元素の拡散係数が小さい。
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図２（ａ）は、図１の不揮発性抵抗変化素子の低抵抗状態を示す断面図、図２（ｂ）は、図１の不揮発性抵抗変化素子の高抵抗状態を示す断面図である。 図３は、図１の不揮発性抵抗変化素子のスイッチング特性を示す図である。 図４は、図１の不揮発性抵抗変化素子のスイッチング特性を誘電体層がない不揮発性抵抗変化素子と比較して示す図である。 図５は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図６（ａ）は、図５の不揮発性抵抗変化素子の低抵抗状態を示す断面図、図６（ｂ）は、図５の不揮発性抵抗変化素子の高抵抗状態を示す断面図である。 図７は、図５の不揮発性抵抗変化素子の導電性フィラメントの生成過程を示すエネルギーバンド図である。 図８は、第５実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図９（ａ）は、図８の不揮発性抵抗変化素子の低抵抗状態を示す断面図、図９（ｂ）は、図８の不揮発性抵抗変化素子の高抵抗状態を示す断面図である。 図１０（ａ）は、第６実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１０（ｂ）は、図１０（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。 図１１は、図１０（ａ）のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 図１２は、図１０（ａ）のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 図１３は、図１０（ａ）のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。 図１４は、第７実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１５は、図１４の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。 図１６は、第８実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１７は、図１６の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
以下、実施形態に係る不揮発性抵抗変化素子について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１において、この不揮発性抵抗変化素子では、第１電極１上に抵抗変化層２が積層されている。そして、抵抗変化層２上には誘電体層３を介して第２電極４が積層されている。
ここで、抵抗変化層２は半導体元素を有し、この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、抵抗変化層２は、非晶質半導体であってもよいし、多晶質半導体であってもよいし、単晶質半導体であってもよく、例えば、多結晶シリコン、アモルファスシリコンまたは単結晶シリコンを用いることができる。また、半導体元素にＮまたはＯが添加されていてもよく、例えば、ＳｉＮまたはＳｉＯ２などであってもよい。また、抵抗変化層２の膜厚は、典型的には１ｎｍ〜３００ｎｍである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜５０ｎｍがより好ましい。
また、抵抗変化層２の半導体元素がＳｉである場合、第１電極１は不純物ドープシリコンを用いることができる。例えば、第１電極１の抵抗率が０．００５Ωｃｍ以下となるように、シリコンに高濃度のＢ、Ａｓ、Ｐイオンを注入することができる。
また、第２電極４は金属元素を有し、この金属元素としては、例えば、Ａｇを用いることができる。第１電極１および第２電極４は、それ以外の導電性材料を用いるようにしてもよい。例えば、第１電極１および第２電極４として、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｆｅ、Ｃｒ、Ｃｕ、Ｈｆ、Ｐｔ、Ｒｕ、ＺｒまたはＩｒや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を第１電極１および第２電極４として用いてもよい。また、第１電極１および第２電極４は同じ金属を含んでいてもよい。ただし、第１電極１は第２電極４よりもイオン化しにくい材料で構成することが好ましい。
誘電体層３は、抵抗変化層２よりも第２電極４が有する金属元素の拡散係数が小さい。この誘電体層３としては、例えば、シリコン酸化膜、シリコン窒化膜、酸窒化物または炭化物などから選択することができる。また、この誘電体層３は、第２電極４が有する金属元素のイオンが通過できるように材料および膜厚が設定されることが好ましい。すなわち、誘電体層３が抵抗変化層２と第２電極４との間に均一に存在できるならば、誘電体層３の膜厚は薄い方がよく、誘電体層３の膜厚は５ｎｍ以下に設定することができる。また、誘電体層３は、抵抗変化層２よりも誘電率が小さいことが好ましい。
そして、この不揮発性抵抗変化素子は、第２電極４から供給される金属元素から構成される導電性フィラメントが抵抗変化層２に形成されることで高抵抗状態から低抵抗状態に変化する。また、抵抗変化層２に形成された導電性フィラメントの金属元素が第２電極４に回収され、抵抗変化層２に形成された導電性フィラメントが縮小させられることで低抵抗状態から高抵抗状態に変化する。
ここで、抵抗変化層２は、第２電極４が有する金属元素が出入りすることで可逆的に抵抗変化が可能である。高抵抗状態から低抵抗状態に変化する時においては、第２電極４の金属元素がイオン化することで抵抗変化層２に侵入し、そのイオン化した金属元素が電子と結合することで抵抗変化層２に導電性フィラメントが形成される。また、低抵抗状態から高抵抗状態に変化する時においては、第１電極１を介してホールが抵抗変化層２に供給されることで、導電性フィラメントの金属元素がイオン化され、そのイオン化された金属元素が第２電極４に回収されることで抵抗変化層２内の導電性フィラメントが消滅される。
ここで、抵抗変化層２と第２電極４との間に誘電体層３を設けることにより、第２電極４の金属元素が抵抗変化層２に拡散するのを抑制することができる。このため、抵抗変化層２内の導電性フィラメントが消滅された場合においても、第２電極４の金属元素が抵抗変化層２内に染み出したままになるのを防止することができ、抵抗変化層２の絶縁性の劣化を抑制することが可能となる。このため、抵抗変化層２の薄膜化を図ることが可能となるとともに、不揮発性抵抗変化素子の駆動電流を低減させることが可能となり、不揮発性抵抗変化素子の微細化を可能として、メモリの大容量化を図ることができる。また、不揮発性抵抗変化素子に流れる電流のオンオフ比を向上させることが可能となり、信頼性を向上させることができる。
なお、誘電体層３は抵抗変化層２よりも電流が流れやすいことが好ましい。これは、誘電体層３が抵抗変化層２よりも絶縁性がよくかつ高抵抗であると、抵抗変化層２におけるスイッチング動作が起こらなくなるためである。ここで、抵抗変化層２よりも誘電体層３の膜厚および誘電率を小さくすることにより、抵抗変化層２よりも誘電体層３の電流を流れやすくすることができる。
図２（ａ）は、図１の不揮発性抵抗変化素子の低抵抗状態を示す断面図、図２（ｂ）は、図１の不揮発性抵抗変化素子の高抵抗状態を示す断面図である。
図２（ａ）において、導電性フィラメントＦ１の発生過程では、第２電極４が第１電極１よりも高電位になるように設定することで、第２電極４にセット電圧を印加する。
そして、第２電極４にセット電圧が印加されると、第２電極４の金属元素がイオン化され、イオン化された金属元素が誘電体層３を介して抵抗変化層２に侵入するとともに、電子が第１電極１を介して抵抗変化層２に供給される。そして、抵抗変化層２において、イオン化された金属元素と電子とが結合することにより、第２電極４を構成する金属元素からなる導電性フィラメントＦ１が抵抗変化層２に成長する。
そして、第２電極４の金属元素からなる導電性フィラメントＦ１が抵抗変化層２に成長し、第１電極１と第２電極４とが導電性フィラメントＦ１にて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
一方、図２（ｂ）に示すように、導電性フィラメントＦ１の消滅過程では、第２電極４が第１電極１よりも低電位になるように設定することで、第２電極４にリセット電圧を印加する。
そして、第２電極４にリセット電圧が印加されると、第１電極１を介してホールが抵抗変化層２に供給されることで、抵抗変化層２内で導電性フィラメントＦ１の金属元素５がイオン化される。そして、導電性フィラメントＦ１の金属元素５が誘電体層３を介して第２電極４に回収され、抵抗変化層２内で導電性フィラメントＦ１が消滅されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
この低抵抗状態及び高抵抗状態は電圧印加の極性により可逆制御が可能である。この時、高抵抗状態をオフ状態、低抵抗状態をオン状態と対応させることができる。そして、ある電圧を印加したときに不揮発性抵抗変化素子に流れる電流値を読み取り、オン状態とオフ状態を区別することでメモリとして動作させることができる。また、高抵抗状態と低抵抗状態の遷移は電圧印加時にしか生じないために、不揮発性メモリを実現することができる。
図３は、図１の不揮発性抵抗変化素子のスイッチング特性を示す図である。
図３において、不揮発性抵抗変化素子の第２電極４に与える電圧を正方向に増大させると（Ｐ１）、セット電圧Ｖｓｅｔ（４Ｖ付近）で電流が急激に上昇し、高抵抗状態から低抵抗状態へ遷移する。
そして、低抵抗状態では、第２電極４に与える電圧がセット電圧Ｖｓｅｔよりある程度小さい範囲では、その電圧にほぼ比例して電流が流れる（Ｐ２）。
一方、低抵抗状態の不揮発性抵抗変化素子に対して第２電極４に与える電圧を負方向に掃引すると、リセット電圧Ｖｒｅｓｅｔ（−２．５Ｖ付近）で電流が急激に減少し、低抵抗状態から高抵抗状態へ遷移する（Ｐ３）。
そして、高抵抗状態では、第２電極４に与える電圧がリセット電圧Ｖｒｅｓｅｔよりある程度大きい範囲では、その電圧に対して電流がほとんど流れなくなる（Ｐ４）。
この状態からさらに第２電極４に与える電圧を正方向へ掃引すると（Ｐ１）、セット電圧Ｖｓｅｔで電流が急激に上昇し、高抵抗状態から低抵抗状態へ遷移する。すなわち、この不揮発性抵抗変化素子は、高抵抗状態と低抵抗状態との間で可逆的に遷移し、１ビット分のデータを記憶することができる。
図４は、図１の不揮発性抵抗変化素子のスイッチング特性を誘電体層がない不揮発性抵抗変化素子と比較して示す図である。なお、Ｌ１は誘電体層３がある場合のスイッチング特性、Ｌ２は誘電体層３がない場合のスイッチング特性を示す。
図４において、誘電体層３がない場合とある場合とでは、第２電極４に正の電圧を印加した時に高抵抗状態から低抵抗状態への遷移が起こる電圧、いわゆるセット電圧Ｖｓｅｔは、１Ｖ以内の違いであり、大きく異なることはない。
ただし、高抵抗状態時に流れる電流であるオフ電流の大きさは、誘電体層３がない場合に比べて誘電体層３がある場合の方が１桁程小さい。一方、低抵抗状態時に流れる電流であるオン電流の大きさは、誘電体層３がない場合とある場合と同程度であった。すなわち、誘電体層３を挿入することにより、オフ電流を低減する効果が高いことが判った。
（第２実施形態）
次に、第２実施形態に係る不揮発性抵抗変化素子の製造方法について説明する。なお、この第２実施形態では、図１の第１電極１としてｐ型Ｓｉ、抵抗変化層２としてアモルファスシリコン、誘電体層３としてシリコン酸化膜、第２電極４として銀Ａｇを用いた場合を例にとる。
例えば、加速電圧３０ｋｅＶ、ドーズ量２×１０１５ｃｍ−２という条件でシリコン単結晶基板にＢイオンを注入し、その後活性化アニールを施して形成したｐ型Ｓｉ領域を第１電極１とする。
次に、例えば、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）により、抵抗変化層２としてアモルファスシリコン層を堆積する。ここでは、ＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた。
次に、アモルファスシリコン層表面のフッ酸処理にて自然酸化膜を取り除いた後、ＳＨ処理（硫酸：過酸化水素水=２：１混合液による洗浄）を行うことで、２ｎｍ程度の化学酸化膜（ＳｉＯｘ）を誘電体層３として形成する。
次に、第２電極４としてＡｇ層を誘電体層３上に蒸着することにより、図１の不揮発性抵抗変化素子を作製することができる。
（第３実施形態）
図５は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図５において、この不揮発性抵抗変化素子では、第１電極１１上に抵抗変化層１２が積層されている。そして、抵抗変化層１２上には水酸化物層１３を介して第２電極１４が積層されている。
なお、第１電極１１、抵抗変化層１２および第２電極１４は、図１の第１電極１、抵抗変化層２および第２電極４と同様である。
水酸化物層１３は、第２電極１４の金属元素の水酸化物を有する。この水酸化物層１３としては、第２電極１４の金属元素に応じて、例えば、ＡｇＯＨ、Ｍｇ（ＯＨ）２、Ｆｅ（ＯＨ）２、Ｚｎ（ＯＨ）２、Ａｌ（ＯＨ）３、Ｃｕ（ＯＨ）２などから選択することができる。
そして、この不揮発性抵抗変化素子は、第２電極１４から供給される金属元素から構成される導電性フィラメントが抵抗変化層１２に形成されることで高抵抗状態から低抵抗状態に変化する。また、抵抗変化層１２に形成された導電性フィラメントの金属元素が第２電極１４に回収され、抵抗変化層１２に形成された導電性フィラメントが縮小させられることで低抵抗状態から高抵抗状態に変化する。
ここで、抵抗変化層１２は、第２電極１４が有する金属元素が出し入れされることで可逆的に抵抗変化が可能である。この時、第２電極１４の金属元素がイオン化されることで抵抗変化層１２に侵入し、そのイオン化された金属元素が電子と結合することで抵抗変化層１２に導電性フィラメントが形成される。また、第１電極１１を介してホールが抵抗変化層１２に供給されることで、導電性フィラメントの金属元素がイオン化され、そのイオン化された金属元素が第２電極１４に回収されることで抵抗変化層１２内の導電性フィラメントが消滅される。
ここで、抵抗変化層１２と第２電極１４との間に水酸化物層１３を設けることにより、水酸化物層１３との界面で第２電極１４の金属元素のイオン化を促進させることができ、抵抗変化層１２の抵抗を変化させるのに必要な電圧を低減させることが可能となるとともに、動作電流を低減させることができる。
図６（ａ）は、図５の不揮発性抵抗変化素子の低抵抗状態を示す断面図、図６（ｂ）は、図５の不揮発性抵抗変化素子の高抵抗状態を示す断面図である。
図６（ａ）において、導電性フィラメントＦ２の発生過程では、第２電極１４が第１電極１１よりも高電位になるように設定することで、第２電極１４にセット電圧を印加する。
そして、水酸化物層１３の界面において、水酸化物層１３のＯＨ基が第２電極１４の金属元素に作用することで、第２電極１４の金属元素のイオン化が促進され、イオン化された金属元素が抵抗変化層１２に侵入するとともに、電子が第１電極１１を介して抵抗変化層１２に供給される。そして、抵抗変化層１２において、イオン化された金属元素と電子とが結合することにより、第２電極１４の金属元素からなる導電性フィラメントＦ２が抵抗変化層１２に成長する。
そして、第２電極１４の金属元素からなる導電性フィラメントＦ２が抵抗変化層１２に成長し、第１電極１１と第２電極１４とが導電性フィラメントＦ２にて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
一方、図６（ｂ）に示すように、導電性フィラメントＦ２の消滅過程では、第２電極１４が第１電極１１よりも低電位になるように設定することで、第２電極１４にリセット電圧を印加する。
そして、第１電極１１を介してホールが抵抗変化層１２に供給されることで、抵抗変化層１２内で導電性フィラメントＦ２の金属元素１５がイオン化される。この時、水酸化物層１３のＯＨ基が電界により抵抗変化層１２に移動し、導電性フィラメントＦ２の金属元素１５に作用することで、導電性フィラメントＦ２の金属元素１５のイオン化が促進される。そして、導電性フィラメントＦ２の金属元素１５が第２電極１４に回収され、抵抗変化層１２内で導電性フィラメントＦ２が消滅されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
図７（ａ）および図７（ｂ）は、図５の不揮発性抵抗変化素子の導電性フィラメントの生成過程を示すエネルギーバンド図である。なお、この図７の例では、図５の第１電極１１としてｐ型Ｓｉ、抵抗変化層１２としてアモルファスシリコン、水酸化物層１３としてＡｇＯＨ膜、第２電極１４として銀Ａｇを用いた場合を例にとる。
図７（ａ）において、水酸化物層１３のＯＨ基が第２電極１４の銀Ａｇに作用することで、以下のような反応が起こり、第２電極１４の銀Ａｇが水酸化される。
Ａｇ＋ＯＨ−→ＡｇＯＨ＋ｅ−
ここで、銀Ａｇの水酸化物は不安定なため、以下のような反応が起こることで、銀Ａｇがイオン化され、抵抗変化層１２に供給される。
ＡｇＯＨ⇔Ａｇ＋＋ＯＨ−
そして、図７（ｂ）に示すように、電子ｅ−が第１電極１１を介して抵抗変化層１２に供給され、銀イオンＡｇ＋と電子ｅ−とが結合することにより、銀Ａｇからなる導電性フィラメントＦ２が抵抗変化層１２に成長する。
このように、電極金属の水酸化物が存在すると、水酸化物の反応により金属イオンを発生させる上に、電極金属のイオン化も促進する。なお、この反応は銀Ａｇに固有のものでなく、銅Ｃｕなどの他金属でも起こり得る反応である。
（第４実施形態）
次に、第４実施形態に係る不揮発性抵抗変化素子の製造方法について説明する。なお、この第４実施形態では、図５の第１電極１１としてｐ型Ｓｉ、抵抗変化層１２としてアモルファスシリコン、水酸化物層１３としてＡｇＯＨ膜、第２電極１４として銀Ａｇを用いた場合を例にとる。
例えば、加速電圧３０ｋｅＶ、ドーズ量２×１０１５ｃｍ−２という条件でシリコン単結晶基板にＢイオンを注入し、その後活性化アニールを施して形成したｐ型Ｓｉ領域を第１電極１１とする。
次に、例えば、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）により、抵抗変化層１２としてアモルファスシリコン層を堆積する。
次に、アモルファスシリコン層表面のフッ酸処理にて自然酸化膜を取り除いた後、ＳＨ処理を行うことで、アモルファスシリコン層表面をＯＨ終端させる。
次に、第２電極１４としてＡｇ層を蒸着し、アモルファスシリコン層表面のＯＨ基と第２電極１４のＡｇとを反応させることにより、第２電極１４と抵抗変化層１２との間に水酸化物層１３を挿入する。
なお、上述した実施形態では、第１電極１１→抵抗変化層１２→水酸化物層１３→第２電極１４の順に積層する場合を例にとって説明したが、第２電極１４→水酸化物層１３→抵抗変化層１２→第１電極１１の順に積層するようにしてもよい。この場合、第２電極１４としてＡｇ層を用いた場合、Ａｇ層のＳＨ処理を行うことで、Ａｇ層の表面にＡｇＯＨを形成することができる。
ただし、Ａｇ層の表面のＡｇＯＨが不安定で直ぐに分解されるような環境におかれる場合には、ＡｇＯＨが形成されやすくするために、Ａｇ層上にＯＨ基を含む層を形成してからＳＨ処理を行うようにしてもよい。
例えば、Ａｇ層を形成した後、１ｎｍ程度以下のアモルファスシリコン層を積層し、そのアモルファスシリコン層のＳＨ処理にてアモルファスシリコン層表面をＯＨ終端させ、その上に抵抗変化層１２を形成することができる。この時、アモルファスシリコン層表面のＯＨ基と第２電極１４のＡｇとを反応させることにより、第２電極１４と抵抗変化層１２との間に水酸化物層１３を挿入することができる。
（第５実施形態）
図８は、第５実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図８において、この不揮発性抵抗変化素子では、第１電極２１上に抵抗変化層２２が積層されている。そして、抵抗変化層２２上には誘電体層２３および水酸化物層２４を順次介して第２電極２５が積層されている。
なお、第１電極２１、抵抗変化層２２、誘電体層２３および第２電極２４は、図１の第１電極１、抵抗変化層２、誘電体層３および第２電極４と同様である。水酸化物層２４は、図５の水酸化物層１３と同様である。
そして、この不揮発性抵抗変化素子は、第２電極２５から供給される金属元素から構成される導電性フィラメントが抵抗変化層２２に形成されることで高抵抗状態から低抵抗状態に変化する。また、抵抗変化層２２に形成された導電性フィラメントの金属元素が第２電極２５に回収され、抵抗変化層２２に形成された導電性フィラメントが縮小させられることで低抵抗状態から高抵抗状態に変化する。
ここで、抵抗変化層２２は、第２電極２５が有する金属元素が出し入れされることで可逆的に抵抗変化が可能である。この時、第２電極２５の金属元素がイオン化されることで抵抗変化層２２に侵入し、そのイオン化された金属元素が電子と結合することで抵抗変化層２２に導電性フィラメントが形成される。また、第１電極２１を介してホールが抵抗変化層２２に供給されることで、導電性フィラメントの金属元素がイオン化され、そのイオン化された金属元素が第２電極２５に回収されることで抵抗変化層２２内の導電性フィラメントが消滅される。
ここで、抵抗変化層２２と第２電極２５との間に誘電体層２３および水酸化物層２４を設けることにより、第２電極２５の金属元素が抵抗変化層２２に拡散するのを抑制することが可能となるとともに、水酸化物層２４との界面で第２電極２５の金属元素のイオン化を促進させることができる。このため、抵抗変化層２２の絶縁性の劣化を抑制することが可能となり、不揮発性抵抗変化素子に流れる電流のオンオフ比を向上させることが可能となるとともに、抵抗変化層２２の抵抗を変化させるのに必要な電圧および動作電流を低減させることができる。
図９（ａ）は、図８の不揮発性抵抗変化素子の低抵抗状態を示す断面図、図９（ｂ）は、図８の不揮発性抵抗変化素子の高抵抗状態を示す断面図である。
図９において、導電性フィラメントＦ３の発生過程では、第２電極２５が第１電極２１よりも高電位になるように設定することで、第２電極２５にセット電圧を印加する。
そして、水酸化物層２４の界面において、水酸化物層２４のＯＨ基が第２電極２５の金属元素に作用することで、第２電極２５の金属元素のイオン化が促進され、イオン化された金属元素が誘電体層２３を介して抵抗変化層２２に侵入するとともに、電子が第１電極２１を介して抵抗変化層２２に供給される。そして、抵抗変化層２２において、イオン化された金属元素と電子とが結合することにより、第２電極２５の金属元素からなる導電性フィラメントＦ３が抵抗変化層２２に成長する。
そして、第２電極２５の金属元素からなる導電性フィラメントＦ３が抵抗変化層２２に成長し、第１電極２１と第２電極２５とが導電性フィラメントＦ３にて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
一方、図９（ｂ）に示すように、導電性フィラメントＦ３の消滅過程では、第２電極２５が第１電極２１よりも低電位になるように設定することで、第２電極２５にリセット電圧を印加する。
そして、第１電極２１を介してホールが抵抗変化層２２に供給されることで、抵抗変化層２２内で導電性フィラメントＦ３の金属元素２６がイオン化される。この時、水酸化物層２４のＯＨ基が電界により抵抗変化層２２に移動し、導電性フィラメントＦ３の金属元素２６に作用することで、導電性フィラメントＦ３の金属元素２６のイオン化が促進される。そして、導電性フィラメントＦ３の金属元素２６が誘電体層２３を介して第２電極２５に回収され、抵抗変化層２２内で導電性フィラメントＦ３が消滅されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
（第６実施形態）
図１０（ａ）は、第６実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１０（ｂ）は、図１０（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。
図１０（ａ）および図１０（ｂ）において、メモリセルアレイ３０には、下部配線３１が列方向に形成され、上部配線３４が行方向に形成されている。そして、下部配線３１と上部配線３４との間のクロスポイント部分には、整流素子３２を介して不揮発性抵抗変化素子３３が配置されている。ここで、不揮発性抵抗変化素子３３は、例えば、図１、図５または図８の不揮発性抵抗変化素子を用いることができる。また、図１０（ｂ）の例では、不揮発性抵抗変化素子３３に整流素子３２を設ける方法について説明したが、整流素子３２は除去するようにしてもよい。
図１１は、図１０（ａ）のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図１１において、メモリセルアレイ３０の周辺には、行選択を行う制御部３５および列選択を行う制御部３６が設けられている。そして、選択セルの書き込みを行う場合、選択列の下部配線３１にセット電圧Ｖｓｅｔを印加し、非選択列の下部配線３１にセット電圧Ｖｓｅｔの１／２の電圧を印加する。また、選択行の上部配線３４に０Ｖを印加し、非選択行の上部配線３４にセット電圧Ｖｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはセット電圧Ｖｓｅｔが印加され、書き込みが行われる。一方、非選択列および選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、選択列および非選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、書き込みが禁止される。
図１２は、図１０（ａ）のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図１２において、選択セルの読み出しを行う場合、選択列の下部配線３１にリード電圧Ｖｒｅａｄの１／２の電圧を印加し、非選択列の下部配線３１に０Ｖを印加する。また、選択行の上部配線３４にリード電圧Ｖｒｅａｄの−１／２の電圧を印加し、非選択行の上部配線３４に０Ｖを印加する。
この結果、選択列および選択行で指定される選択セルにはリード電圧Ｖｒｅａｄが印加され、読み出しが行われる。一方、非選択列および選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの−１／２の電圧が印加され、読み出しが禁止される。また、選択列および非選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの１／２の電圧が印加され、読み出しが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、読み出しが禁止される。
図１３は、図１０（ａ）のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図１３において、選択セルの消去を行う場合、選択列の下部配線３１にリセット電圧Ｖｒｅｓｅｔを印加し、非選択列の下部配線３１にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。また、選択行の上部配線３４に０Ｖを印加し、非選択行の上部配線３４にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはリセット電圧Ｖｒｅｓｅｔが印加され、消去が行われる。一方、非選択列および選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、選択列および非選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、消去が禁止される。
（第７実施形態）
図１４は、第７実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１４において、半導体基板４１上には、ゲート絶縁膜４４を介してゲート電極４５が形成され、ゲート電極４５上にはワード線４６が形成されている。そして、半導体基板４１には、ゲート電極４５下に形成されるチャネル領域を挟むようにして不純物拡散層４２、４３が形成されることで、トランジスタ５１が形成されている。ここで、不純物拡散層４３にはソース線４７が接続されている。
また、半導体基板４１上には、トランジスタ５１に隣接するようにして不揮発性抵抗変化素子３３が配置されている。なお、不揮発性抵抗変化素子３３としては、例えば、図１と同様の構成を用いることができる。そして、不揮発性抵抗変化素子３３の第２電極４は、接続導体４８を介して不純物拡散層４２に接続され、不揮発性抵抗変化素子３３の第１電極１は、接続導体４９を介してビット線５０に接続されている。
そして、ワード線４６を介してトランジスタ５１をオンさせることにより、不揮発性抵抗変化素子３３にアクセスすることができ、読み書き対象となる不揮発性抵抗変化素子３３を選択することができる。
なお、図１４の例では、不揮発性抵抗変化素子３３として図１の構成を用いた場合について説明したが、図５または図８の構成を用いるようにしてもよい。
図１５は、図１４の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
図１５において、図１４の半導体基板４１上には、ビット線ＢＬ１〜ＢＬ３がカラム方向に配線されるとともに、ワード線ＷＬ１〜ＷＬ３がロウ方向に配線されている。各ビット線ＢＬ１〜ＢＬ３と各ワード線ＷＬ１〜ＷＬ３のクロスポイント部分には、不揮発性抵抗変化素子３３およびトランジスタ５１が配置され、不揮発性抵抗変化素子３３とトランジスタ５１とは互いに直列に接続されている。
ここで、同一カラムの不揮発性抵抗変化素子３３の一端は同一のビット線ＢＬ１〜ＢＬ３に接続され、同一ロウのトランジスタ５１の一端は同一のソース線ＳＬ１〜ＳＬ３に接続されている。また、同一ロウのトランジスタ５１のゲート電極４５は同一のワード線ＷＬ１〜ＷＬ３に接続されている。
そして、ワード線ＷＬ１〜ＷＬ３を介してトランジスタ５１をオンさせることにより、選択ロウの不揮発性抵抗変化素子３３の第１電極１と第２電極４との間に電圧を印加させることができる。このため、選択ロウの不揮発性抵抗変化素子３３の読み出し時に非選択ロウの不揮発性抵抗変化素子３３に電流が流れるのを防止することができ、読み出し時間を短くすることができる。
（第８実施形態）
図１６は、第８実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１６において、下部配線６１上には不揮発性抵抗変化素子３３が配置され、不揮発性抵抗変化素子３３上には接続導体６２を介してユニポーラ型抵抗変化素子６７が配置され、ユニポーラ型抵抗変化素子６７上には上部配線６６が配置されている。ユニポーラ型抵抗変化素子６７では、下部電極６３上に抵抗変化層６４が積層され、抵抗変化層６４上に上部電極６５が積層されている。なお、抵抗変化層６４としては、例えば、ＨｆＯ２、ＺｒＯ２、ＮｉＯ、Ｖ２Ｏ５、ＺｎＯ、ＴｉＯ２、Ｎｂ２Ｏ５、ＷＯ３、ＣｏＯなどの遷移金属酸化物を用いることができる。このユニポーラ型抵抗変化素子６７では、抵抗変化層６４に印加されるパルスストレスの振幅および時間を変化させることで抵抗変化層６４の抵抗を変化させることができる。
そして、ユニポーラ型抵抗変化素子６７に順バイアスがかる場合、下部配線６１を介して不揮発性抵抗変化素子３３にセット電圧Ｖｓｅｔを印加することで、図２（ａ）の導電性フィラメントＦ１を抵抗変化層２に形成し、不揮発性抵抗変化素子３３を低抵抗化することができる。
一方、ユニポーラ型抵抗変化素子６７に逆バイアスがかる場合、下部配線６１を介して不揮発性抵抗変化素子３３にリセット電圧Ｖｒｅｓｅｔを印加することで、図２（ａ）の導電性フィラメントＦ１を抵抗変化層２から消滅させ、不揮発性抵抗変化素子３３を高抵抗化することができる。
ここで、ユニポーラ型抵抗変化素子６７に不揮発性抵抗変化素子３３を直列に接続することにより、ユニポーラ型抵抗変化素子６７にダイオードを直列に接続した場合に比べてオンオフ比を稼ぐことができる。
なお、図１６の例では、不揮発性抵抗変化素子３３として図１の構成を用いた場合について説明したが、図５または図８の構成を用いるようにしてもよい。
図１７は、図１６の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
図１７において、ビット線ＢＬ１〜ＢＬ３がカラム方向に配線されるとともに、ワード線ＷＬ１〜ＷＬ３がロウ方向に配線されている。各ビット線ＢＬ１〜ＢＬ３と各ワード線ＷＬ１〜ＷＬ３のクロスポイント部分には、不揮発性抵抗変化素子３３および、ユニポーラ型抵抗変化素子６７が配置され、不揮発性抵抗変化素子３３とユニポーラ型抵抗変化素子６７とは互いに直列に接続されている。
ここで、同一カラムのユニポーラ型抵抗変化素子６７の一端は同一のビット線ＢＬ１〜ＢＬ３に接続され、同一ロウの不揮発性抵抗変化素子３３の一端は同一のワード線ＷＬ１〜ＷＬ３に接続されている。
このように接続することで、非選択セルに逆バイアスが印加された場合には抵抗変化素子は高抵抗化するため、選択セルの電流読み出し時に非選択セルから流れ込む電流ノイズを低減させることができ、読み出し動作の安定性を向上させ、読み出し時間を短縮することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１１、２１ 第１電極、２、１２、２２、６４ 抵抗変化層、３、２３ 誘電体層、４、１４、２５ 第２電極、１３、２４ 水酸化物層、Ｆ１〜Ｆ３ 導電性フィラメント、３０ メモリセルアレイ、３１、６１ 下部配線、３２ 整流素子、３３ 不揮発性抵抗変化素子、３４ 上部配線、３５、３６ 制御部、ＢＬ１〜ＢＬ３、５０ ビット線、ＷＬ１〜ＷＬ３ ワード線、４１ 半導体基板、４２、４３ 不純物拡散層、４４ ゲート絶縁膜、４５ ゲート電極、４６ ワード線、４７ ソース線、４８、４９ 接続導体、５１ トランジスタ、６２ 接続導体、６３ 下部電極、６５ 上部電極、６７ ユニポーラ型抵抗変化素子

Claims (5)

  1. 第１電極と、
    金属元素を有する第２電極と、
    前記第１電極と前記第２電極との間に配置され、前記金属元素が出入りすることで可逆的に抵抗変化が可能で半導体元素を有する抵抗変化層と、
    前記第２電極と前記抵抗変化層との間に挿入され、前記抵抗変化層よりも前記金属元素の拡散係数が小さい誘電体層とを備えることを特徴とする不揮発性抵抗変化素子。
  2. 前記抵抗変化層は、多結晶シリコン、アモルファスシリコンまたは単結晶シリコンであることを特徴とする請求項１に記載の不揮発性抵抗変化素子。
  3. 前記誘電体層は、シリコン酸化膜、シリコン窒化膜、酸窒化物または炭化物であることを特徴とする請求項１または２に記載の不揮発性抵抗変化素子。
  4. 前記第１電極は、不純物ドープシリコンであることを特徴とする請求項１から３のいずれか１項に記載の不揮発性抵抗変化素子。
  5. 第１電極と、
    金属元素を有する第２電極と、
    前記第１電極と前記第２電極との間に配置され、前記金属元素が出入りすることで可逆的に抵抗変化が可能な半導体元素を有する抵抗変化層と、
    前記第２電極と前記抵抗変化層との間に挿入され、前記金属元素の水酸化物を有する水酸化物層とを備えることを特徴とする不揮発性抵抗変化素子。
JP2011032875A 2011-02-18 2011-02-18 不揮発性抵抗変化素子 Expired - Fee Related JP5364739B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011032875A JP5364739B2 (ja) 2011-02-18 2011-02-18 不揮発性抵抗変化素子
PCT/JP2011/076598 WO2012111205A1 (en) 2011-02-18 2011-11-11 Nonvolatile variable resistance element
TW101105256A TWI540687B (zh) 2011-02-18 2012-02-17 非揮發可變電阻元件
US13/970,169 US8835896B2 (en) 2011-02-18 2013-08-19 Nonvolatile variable resistance element
US14/458,785 US9391272B2 (en) 2011-02-18 2014-08-13 Nonvolatile variable resistance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011032875A JP5364739B2 (ja) 2011-02-18 2011-02-18 不揮発性抵抗変化素子

Publications (2)

Publication Number Publication Date
JP2012174754A JP2012174754A (ja) 2012-09-10
JP5364739B2 true JP5364739B2 (ja) 2013-12-11

Family

ID=46672155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011032875A Expired - Fee Related JP5364739B2 (ja) 2011-02-18 2011-02-18 不揮発性抵抗変化素子

Country Status (4)

Country Link
US (2) US8835896B2 (ja)
JP (1) JP5364739B2 (ja)
TW (1) TWI540687B (ja)
WO (1) WO2012111205A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241710A1 (en) * 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
JP5480233B2 (ja) * 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
US9276041B2 (en) 2012-03-19 2016-03-01 Globalfoundries Singapore Pte Ltd Three dimensional RRAM device, and methods of making same
US8927957B2 (en) * 2012-08-09 2015-01-06 Macronix International Co., Ltd. Sidewall diode driving device and memory using same
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
TWI543337B (zh) 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
US9202846B2 (en) 2013-03-22 2015-12-01 Kabushiki Kaisha Toshiba Resistance random access memory device
US9099645B2 (en) 2013-03-22 2015-08-04 Kabushiki Kaisha Toshiba Resistance random access memory device
JP5937033B2 (ja) 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP2014216553A (ja) * 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
JP2015056653A (ja) 2013-09-13 2015-03-23 株式会社東芝 記憶装置
TWI508341B (zh) 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
TWI488347B (zh) * 2014-04-08 2015-06-11 Winbond Electronics Corp 記憶體元件的形成方法
US9425389B2 (en) * 2014-12-08 2016-08-23 Intermolecular, Inc. Doped ternary nitride embedded resistors for resistive random access memory cells
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
JP2018152497A (ja) 2017-03-14 2018-09-27 東芝メモリ株式会社 抵抗変化素子及び記憶装置
JP7092968B2 (ja) * 2018-09-22 2022-06-29 豊田合成株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
US20070008865A1 (en) * 2005-07-08 2007-01-11 Nanochip, Inc. High density data storage devices with polarity-dependent memory switching media
JP2007165474A (ja) * 2005-12-12 2007-06-28 Sony Corp 記憶素子及び記憶装置
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US8664651B2 (en) 2007-12-19 2014-03-04 Nec Corporation Switching device and method of manufacturing the same
JP5113584B2 (ja) * 2008-03-28 2013-01-09 株式会社東芝 不揮発性記憶装置及びその製造方法
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
WO2010026625A1 (ja) * 2008-09-02 2010-03-11 株式会社 東芝 不揮発性半導体記憶装置
JP2010287683A (ja) 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011071009A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 電気化学反応を利用した抵抗変化素子及びその製造方法
JP5565570B2 (ja) * 2010-05-13 2014-08-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法および半導体装置
US8884261B2 (en) * 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation

Also Published As

Publication number Publication date
US9391272B2 (en) 2016-07-12
WO2012111205A1 (en) 2012-08-23
JP2012174754A (ja) 2012-09-10
US20130328009A1 (en) 2013-12-12
TW201248790A (en) 2012-12-01
US20140346434A1 (en) 2014-11-27
US8835896B2 (en) 2014-09-16
TWI540687B (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
JP5364739B2 (ja) 不揮発性抵抗変化素子
JP5547111B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
US8450715B2 (en) Nonvolatile metal oxide memory element and nonvolatile memory device
US9105838B2 (en) Nonvolatile variable resistive device
US8450709B2 (en) Nonvolatile resistance change device
US9219229B2 (en) Resistance change device and memory cell array
US9324944B2 (en) Selection device and nonvolatile memory cell including the same and method of fabricating the same
US20160043143A1 (en) Fully isolated selector for memory device
US9865809B2 (en) Nonvolatile resistance change element
JP2008205191A (ja) 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
KR101423930B1 (ko) 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이
US9000407B2 (en) ReRAM materials stack for low-operating-power and high-density applications
JP2017055082A (ja) 不揮発性記憶装置の製造方法
TWI515888B (zh) 非揮發性可變電阻元件及其製造方法
JP2013187336A (ja) 不揮発性半導体記憶装置
JP5755782B2 (ja) 不揮発性抵抗変化素子
JPWO2013088704A1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

LAPS Cancellation because of no payment of annual fees