JP2006134935A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 耐圧特性の低下、ゲート電極におけるリーク電流の増加などのような不利益な結果をもたらすことなく接触抵抗を低減する。
【解決手段】 半導体装置は、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１）からなる層を含むチャネル層１の上側にＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる第１種層を含む電子供給層２が形成され、チャネル層１と電子供給層２とがヘテロ接合されている窒化物半導体へテロ接合型電界効果トランジスタであって、電子供給層２の上側にゲート電極４、ソース電極３およびドレイン電極５が配置されており、電子供給層２は、ゲート電極４の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3以下のｎ型となっている。ソース電極３およびドレイン電極５の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3より多いｎ型となっている。
【選択図】 図１４

Description

本発明は、III族窒化物半導体を用いたヘテロ接合電界効果型トランジスタなどの半導体装置およびその製造方法に関するものである。

III族窒化物半導体ヘテロ接合電界効果型トランジスタは、破壊電界強度が高くかつ電子移動度が高いという特長を持つため、高周波かつ高出力で動作するデバイスとして期待されている。従来のＧａＡｓ系半導体と異なり、窒化物半導体では歪により２次元電子ガスが形成される。このため、電子供給層に不純物を故意に導入しないノンドープ層（低濃度層）を用いても良好なトランジスタ特性が得られている。このことは、たとえば「Ｋａ帯１．４８Ｗ高出力ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴ」（笠原ら、電子情報通信学会 信学技報 ED2002-93, pp.81−84（2002））（非特許文献１）に示されている。

ほかにIII族窒化物半導体に関する技術が記載された文献としては、特開２００４−１１１９１０号公報（特許文献１）が挙げられる。
特開２００４−１１１９１０号公報 「Ｋａ帯１．４８Ｗ高出力ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴ」、笠原ら、電子情報通信学会 信学技報 ED2002-93, pp.81−84（2002）

非特許文献１にも報告されているように、従来の技術ではソース・ドレイン電極の下にも電子供給層としてのノンドープ層がある。不純物濃度の低いノンドープ層に良好なオーミック特性、すなわち低い接触抵抗を有するソース・ドレイン電極を形成することは難しい。良好なオーミック特性を得るために電子供給層に不純物を高濃度に導入するとゲート電極下にも高濃度な電子供給層が存在することになり、リーク電流や耐圧特性が劣化する原因となる。以上のように従来の技術では一定の不純物濃度の電子供給層がゲート電極およびソース・ドレイン電極のいずれの下にも存在していたため、耐圧特性と良好なオーミック特性との両立が困難であった。

そこで、本発明は、耐圧特性の低下、ゲート電極におけるリーク電流の増加などのような不利益な結果をもたらすことなく接触抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。

上記目的を達成するため、本発明に基づく半導体装置は、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１）からなる層を含むチャネル層の上側にＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる第１種層を含む電子供給層が形成され、上記チャネル層と上記電子供給層とがヘテロ接合されている窒化物半導体へテロ接合型電界効果トランジスタであって、上記電子供給層の上側にゲート電極、ソース電極およびドレイン電極が配置されており、上記電子供給層は、上記ゲート電極の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3以下のｎ型となっている。上記ソース電極および上記ドレイン電極の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3より多いｎ型となっている。

本発明によれば、ゲート電極の下側の領域では不純物濃度が１Ｅ１８ｃｍ^-3以下の低濃度であって、ソース／ドレイン電極の下側の領域では不純物濃度が１Ｅ１８ｃｍ^-3を越える高濃度となっている半導体装置を形成することが可能である。したがって、高耐圧を維持しつつ接触抵抗を下げることができる。

本発明に関連する記載において、１Ｅｎという表記は、１×１０ⁿを意味する。したがって、たとえば、１Ｅ１８とは、１×１０¹⁸を表す。

（実施の形態１）
（製造方法）
図１〜図８を参照して、本発明に基づく実施の形態１における半導体装置の製造方法について説明する。ここで製造の対象とする半導体装置は、III族窒化物半導体ヘテロ接合型電界効果トランジスタである。まず、サファイア、ＳｉＣ、Ｓｉ、ＧａＮなどからなる基板１０を用意する。ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長法）などを用いて、図１に示すように、基板１０の主表面にチャネル層１とこの上側に積み重なる電子供給層２を作製する。ただし、チャネル層１はＡｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１， ０≦ｙ＜１）からなるものとする。電子供給層２はＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなるものとする。

チャネル層１は電子が流れるために必要な程度の厚みがあればよい。したがって、チャネル層１の厚みは５０〜３０００ｎｍであればよい。チャネル層１の不純物濃度も問わない。電子供給層２はチャネル層１よりバンドギャップ幅が広いものを用いる。たとえばチャネル層１と電子供給層２との組み合わせとしては、ＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＡｌＧａＮなどが考えられる。電子供給層２の厚みは格子緩和しない程度の厚みであればよい。すなわち５〜５０ｎｍであればよい。電子供給層２の不純物濃度は、半導体装置を高耐圧とするために１Ｅ１８ｃｍ^-3以下とする。ここで電子供給層２の不純物はｎ型とする。

ポアソン方程式から求めた不純物濃度と耐圧との関係を図７に示す。不純物濃度が減少すると空乏層が伸びるため、破壊電界に達するために必要な電圧（これを「破壊電圧」という。）が増加する。半導体装置を高耐圧にするためには破壊電圧の値を大きくすればよい。一般にパラメータとしての「耐圧」は破壊電圧のことを指す。図７のグラフから破壊電圧を１００Ｖ以上に大きくするためには不純物濃度を１Ｅ１８ｃｍ^-3以下とする必要があることがわかる。なお、窒化物半導体では故意に不純物を導入しない場合、すなわちノンドープの場合でも、成長炉や雰囲気ガス中から不純物が半導体中に入り、ｎ型となる。このため、結晶成長においてノンドープであっても実際の不純物濃度が１Ｅ１８ｃｍ^-3以下であれば本発明を適用できる。

次に、電子供給層２の表面に対して写真製版を行なう。この写真製版によって、図２に示すように、電子供給層２の表面のうちソース・ドレイン電極領域７以外の領域を覆うようにレジストパターン６を形成する。このレジストパターン６は次工程のイオン注入用マスクとなるものである。レジストパターン６の厚みはイオンが電子供給層２に到達しないようにできる厚みであればよい。たとえば１〜６μｍ程度であればよい。注入されたイオンを遮断できる膜であればレジストパターン６に代えて酸化膜などの膜をマスクとして用いてもよい。

あるいは変形例として、電子供給層２の上側に１０〜１００ｎｍ程度の窒化膜、酸化膜などを形成した後、その上側にレジストパターンを形成してもよい。このときレジストパターンの下地として形成される窒化膜、酸化膜などはイオン注入時にイオンにより電子供給層を構成するＧａ、Ｎなどの原子が真空中に跳ね飛ばされるのを抑制する。

この後、注入工程として、図３に示すようにイオン注入装置を用いて電界加速したイオン８を照射する。こうして、イオン注入が行なわれる。イオン８はｎ型不純物である原子であればよい。具体的にはＳｉ、Ｇｅ、Ｃ、Ｓｎ、Ｐｂ、Ｏなどが考えられるが、不純物準位の浅いＳｉまたはＧｅが望ましい。さらにＭｎ、Ｍｇなどのｐ型不純物を同時にイオン注入することでｎ型不純物の電気的活性化を促進してもよい。イオン注入の加速エネルギー、注入濃度は、電子供給層２のうちの注入された領域での不純物濃度が１Ｅ１８ｃｍ^-3を超えるように設定すればよい。

一例として、Ａｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる電子供給層２の厚みを３５ｎｍとし、注入濃度を１Ｅ１４ｃｍ^-2としてイオン注入を行なった場合の深さ方向の不純物分布をモンテカルロ計算で求めた結果を図８に示す。図８のグラフから、電子供給層２のたとえ一部だけでも１Ｅ１８ｃｍ^-3以上の不純物濃度となるのは加速エネルギーが２００ｋｅＶ以下のときであることがわかる。加速エネルギーをさらに減少させることで表面近傍の不純物濃度が増加する。電子供給層２表面にきわめて近い位置での不純物濃度が１Ｅ１８ｃｍ^-3以上となるのは、図８のグラフから、加速エネルギー５０ｋｅＶ以下のときであることがわかる。

図８のグラフからわかるように、加速エネルギーが５ｋｅＶの場合、たとえ注入量を２桁下げても電子供給層２の一部が１Ｅ１８ｃｍ^-3以上の不純物濃度となっている状態が得られる。したがって、注入濃度は図８の実験で採用した１Ｅ１４ｃｍ^-2より２桁小さい１Ｅ１２ｃｍ^-2であってもよい。結局のところ、注入工程は、Ｓｉイオンを２００ｋｅＶ以下の加速エネルギーで前記電子供給層の少なくとも一部だけでも不純物濃度が１Ｅ１８ｃｍ^-3となるように１Ｅ１２ｃｍ^-2以上の注入濃度で注入する工程を含むことが好ましいといえる。

なお、電子は電子供給層２とチャネル層１との界面を走行する。ソース・ドレイン電極からこの界面までの抵抗を低減するためには電子供給層２のなるべく全体の不純物濃度を１Ｅ１８ｃｍ^-3より高くすることが望ましい。そのためには、図８のグラフから、注入濃度が１Ｅ１４ｃｍ^-2である場合、加速エネルギーはおおよそ１０ｋｅＶ以上、５０ｋｅＶ以下とすることが望ましいことがわかる。

注入濃度と表面不純物濃度は比例するため、注入濃度が上述の例に挙げた１Ｅ１４ｃｍ^-2以外の値である場合でも、適宜この結果を用いて注入条件を設定することができる。

次に、レジストパターン６を剥離する。熱処理工程として、注入したイオン８の活性化のための熱処理を行なう。ソース・ドレイン電極領域７にイオン８が注入された結果、図４に示すように高濃度領域９が局所的に存在している。熱処理工程によって高濃度領域９に含まれているイオン８が活性化される。この熱処理は、注入されたイオンと結晶構成原子とを置換させるため、および、イオン注入で形成されたダメージを回復させるために行われるものである。このため、熱処理工程においては、１１００℃以上の温度で５秒以上保持することが望ましい。また、表面から窒素原子が抜けるのを防止するために、この熱処理は窒素ガス、アンモニアガスなどのように窒素原子が含まれたガス雰囲気中で行なうことが望ましい。さらに窒化膜、酸化膜、窒化アルミニウムなどで表面を被った後に熱処理を行なってもよい。

次に写真製版によりレジストパターン（図示せず）を形成する。レジストパターンはソース・ドレイン電極領域７以外を覆うように形成する。レジストパターンを介してオーミック金属膜（図示せず）を蒸着する。オーミック金属膜としては、たとえばＴｉとＡｌとの積層膜、Ｔｉ、Ａｌ、Ｐｔ、Ａｕの積層膜などを蒸着する。レジストパターンを除去し、ソース電極３、ドレイン電極５を形成する。これを「リフトオフ法」という。この状態を図５に示す。同様な方法で、図６に示すようにゲート電極４を形成する。さらに必要に応じて他の構成要素を形成してもよい。

（作用・効果）
本実施の形態における半導体装置の製造方法によれば、ゲート電極４の下側の領域では不純物濃度が１Ｅ１８ｃｍ^-3以下の低濃度であって、ソース電極３およびドレイン電極５の下側の領域では不純物濃度が１Ｅ１８ｃｍ^-3を越える高濃度となっている半導体装置を形成することが可能である。したがって、高耐圧を維持しつつ接触抵抗を下げることができる。

さらに、ソース・ドレイン抵抗は金属と半導体との接触抵抗および電子供給層２自体の抵抗からなる。電子供給層２自体の抵抗とは、電極直下にある半導体から２次元電子ガスの部位までの半導体の抵抗である。本発明ではイオン注入によってソース／ドレイン電極３，５の直下に１Ｅ１８ｃｍ^-3より高い不純物濃度の領域を作製しているので、ソース・ドレイン抵抗をも低減することができる。

本発明では、１Ｅ１８ｃｍ^-3より高い不純物濃度の領域が形成されるのはソース／ドレイン電極３，５の直下を含む限られた領域のみであり、他の部分の電子供給層２は不純物濃度が１Ｅ１８ｃｍ^-3以下のままとなるので、耐圧特性の低下は回避できる。本発明では、高濃度領域９がゲート電極４の下にない状態でありさえすればよいので、ソース電極３またはドレイン電極５の下側からゲート電極４側に向けて高濃度領域９がはみ出していても、はみ出した高濃度領域９がゲート電極４の下にまで達していなければ本発明の効果は得られる。

また、本発明ではイオン注入および熱処理により高濃度領域９を形成しているので、電子供給層２の表面形状において、高濃度領域と低濃度領域との境界に段差が生じない。このため、ゲート電極４などのような微細なパターンを形成する上で有利な方法である。微細なパターンとは、たとえば、１μｍ以下のパターンである。

（実施の形態２）
（構成）
図１〜図６を再び参照して、本発明に基づく実施の形態２における半導体装置について説明する。

実施の形態１で述べた半導体装置の製造方法によって半導体装置を実際に作製し、確認を行なった。

まず、基板１０として、ＳｉＣ基板を用意した。図１に示すように、基板１０の上面にチャネル層１としてＧａＮ層を２０００〜３０００ｎｍ形成し、さらにその上側を覆うように電子供給層２としてノンドープＡｌＧａＮ層を２０〜３５ｎｍだけ形成した。ただし、このノンドープＡｌＧａＮ層はＡｌ組成が０．２〜０．２５である。ノンドープＡｌＧａＮ層はＳＩＭＳ分析の結果、不純物濃度は１Ｅ１８ｃｍ^-3以下であることを確認した。

図２に示すようにレジストパターン６を形成し、図３に示すように、注入工程として、Ｓｉイオンを１Ｅ１４〜１Ｅ１５ｃｍ^-2、１００ｋｅＶの条件で注入した。さらに図４に示すように高濃度領域９が形成されている状態で、熱処理工程として、窒素ガス雰囲気で１１００〜１２００℃に５分間保持した。さらに、図５に示すようにソース電極３およびドレイン電極５を形成した。図６に示すようにゲート電極４を形成した。

以上より、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１）からなる層を含むチャネル層１の上側にＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる第１種層を含む電子供給層２が形成され、チャネル層１と電子供給層２とがヘテロ接合されている窒化物半導体へテロ接合型電界効果トランジスタであって、電子供給層２の上側にゲート電極４、ソース電極３およびドレイン電極が５配置されており、電子供給層２は、ゲート電極４の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3以下のｎ型となっていて、ソース電極３およびドレイン電極５の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3より高いｎ型となっている、半導体装置が得られた。この半導体装置は、ＳｉＣを含む基板１０を備え、チャネル層１は、基板１０の上側に形成されている。

（作用・効果）
本実施の形態における半導体装置では、ゲート電極４の下側の領域では不純物濃度が１Ｅ１８ｃｍ^-3以下の低濃度であって、ソース電極３およびドレイン電極５の下側の領域では不純物濃度が１Ｅ１８ｃｍ^-3を越える高濃度となっているので、高耐圧を維持しつつ接触抵抗を下げることができる。

熱処理温度と接触抵抗との関係を図９に示す。ただし、注入したイオンはＳｉイオンであり、加速エネルギーは１００ｋｅＶで、注入濃度は１Ｅ１４ｃｍ^-2と１Ｅ１５ｃｍ^-2との２通りである。図９のグラフから熱処理温度を１１００℃以上とすることで低い接触抵抗が得られることがわかる。注入をしない場合より低い接触抵抗を得るためには注入量を１Ｅ１４ｃｍ^-2以上に増やして表面近傍での濃度を上げればよいことがわかった。図９のグラフからＳｉイオンを加速エネルギーが１００ｋｅＶで１Ｅ１４ｃｍ^-2以上の注入濃度で注入した場合、１１００℃以上の熱処理を行なうことが望ましいことがわかった。

実施の形態１で説明したように不純物濃度が１Ｅ１８ｃｍ^-3より高い部分を得るためには加速エネルギーが２００ｋｅＶ以下であることが好ましいことも考慮すると、結局、注入工程としては、Ｓｉイオンを２００ｋｅＶ以下の加速エネルギーで１Ｅ１４ｃｍ^-2以上の注入濃度で注入することが好ましいといえる。

さらに、熱処理温度とゲートリーク電流（「逆方向電流」ともいう。）との関係を調べた結果を図１０に示す。熱処理温度を１１００℃から上げていくとゲートリーク電流の値は徐々に増加し熱処理温度が１２００℃のときにイオン注入を行なわない試料における値と同程度になる。図１０において「イオン注入なし」とある試料はイオン注入を行なっていないので熱処理も行なっていない。さらに熱処理温度を１２００℃より高くした場合、ゲートリーク電流は、イオン注入なしの試料における値より増えると考えられる。一般的な増幅器用デバイスではゲートリーク電流はあまり問題とならないが、低ノイズ用の増幅器ではゲートリーク電流が特性に影響を与える。

上述のように、表面近傍での濃度を上げるためには熱処理温度が１１００℃以上であることが好ましいことと、ゲートリーク電流を小さく抑えるためには、熱処理温度が１２００℃以下であることが好ましいこととを双方を勘案すると、熱処理温度は１１００〜１２００℃の範囲とすることが望ましいといえる。

（基板の種類）
本実施の形態における半導体装置は、ＳｉＣを含む基板１０を備え、チャネル層１が基板１０の上側に形成されている構成としたが、基板１０はＳｉＣを含むものに限らずＧａＮを含む基板であってもよい。すなわち、半導体装置は、ＳｉＣまたはＧａＮを含む基板１０を備え、チャネル層１が基板１０の上側に形成されているものであることが好ましいといえる。また、半導体装置の製造方法としては、チャネル層１がＳｉＣまたはＧａＮを含む基板１０の上側に形成されているものを用いて行なうことが好ましいといえる。

さらに、基板１０としてサファイア基板を使用して形成されたヘテロ接合電界効果型トランジスタと、基板１０としてＳｉＣ基板を使用して形成されたヘテロ接合電界効果型トランジスタとにおけるソース／ドレイン間のリーク電流の大きさを比較した。その結果を図１１に示す。図１１のグラフからは、基板１０がサファイア基板である場合にリーク電流が大きくなっている様子が読み取れる。これは、基板１０のサファイアとチャネル層１のＧａＮとでは格子定数が１４％も異なることに起因して熱処理によりチャネル層１のＧａＮの抵抗が劣化したことによるものと考えられる。一方、ＳｉＣとＧａＮとでは格子定数の違いが３％程度であるため、基板１０がＳｉＣ基板の場合は、熱処理によってもＧａＮの抵抗が劣化しなかったと考えられる。以上の実験結果から、基板１０としては、ＧａＮに対する格子定数の差が少ない材料の基板であるＳｉＣ基板を用いることが望ましいと考えられる。さらに格子定数の差をより少なくするという意味では、基板１０としてＧａＮ基板を用いることがさらに望ましい。ゲートリーク電流の場合と同様、一般的な増幅器用デバイスでは問題はないが、ゲートリーク電流が特性に影響する場合には格子定数がＧａＮと近い基板を用いて作製することが望ましい。すなわち、ＧａＮとの格子定数の差がおおよそ５％以下に収まる材料の基板を用いることが好ましい。

（実施の形態３）
実施の形態１，２では電子供給層２が不純物濃度１Ｅ１８ｃｍ^-3以下のＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）から形成されている例を述べてきた。本発明は、不純物濃度１Ｅ１８ｃｍ^-3以下の層のうち必要な箇所に局所的にイオン注入を行なって所望の抵抗を低減させるというものであるので、適用対象は電子供給層２の全体が不純物濃度１Ｅ１８ｃｍ^-3以下のＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）から形成されている場合に限らず、電子供給層２の一部に１Ｅ１８ｃｍ^-3以下の領域があれば本発明は適用できる。

（構成）
図１２を参照して、本発明に基づく実施の形態３における半導体装置について説明する。この半導体装置では、電子供給層２が第１種層２ａ，２ｃと第２種層２ｂとを含む。第１種層２ａ，２ｃと第２種層２ｂとはいずれもＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）から形成され、組成は同じである。しかし、第２種層２ｂは、第１種層２ａ，２ｃに比べて組成は同じであるが不純物濃度が異なる。第１種層２ａ，２ｃは、不純物濃度１Ｅ１８ｃｍ^-3以下であるのに対して、第２種層２ｂは１Ｅ１８ｃｍ^-3を超える不純物濃度となっている。

（作用・効果）
本実施の形態では、電子供給層２の一部として不純物濃度が低い層が存在していたが、イオン注入をして高濃度領域９を形成しているので、ソース／ドレイン電極３，５と電子供給層２との接触抵抗を下げることができる。さらに、本実施の形態では、電子供給層２の内部に不純物濃度が高い層が存在するので、ソース／ドレイン電極３，５と電子供給層２との接触抵抗を下げるだけでなく、電子供給層２自体の抵抗も下げることができる。

図１３に示すように、電子供給層２が第１種層２ａ，２ｃと第３種層２ｄとを含む場合であっても、本発明は適用可能である。第３種層２ｄは、Ａｌ_wＧａ_1-wＮ（０≦ｗ≦１，ｗ≠ｚ）からなる。すなわち、第３種層２ｄは、第１種層２ａ，２ｃに比べて組成の比率が異なる状態となっている。このような半導体装置においても、高耐圧を維持しつつ接触抵抗を下げるという本発明の効果を享受することができる。電子供給層２のうちゲート電極４のすぐ下に接する部分のＡｌ組成ｚ、すなわち図１３に示す例では第１種層２ａのＡｌ組成ｚを変えることでショットキー障壁高さを自由に変えられる。ｚ＞ｗとするとショットキー障壁高さが高くなり、ショットキー特性がさらに改善される。

（実施の形態４）
（構成）
図１４を参照して、本発明に基づく実施の形態４における半導体装置について説明する。この半導体装置においては、電子供給層２は、不純物濃度１Ｅ１８ｃｍ^-3以下のＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる第１種層２ｃとＧａＮ層１２とを含む。ＧａＮ層１２は電子供給層２のうち最上層となっている。

（作用・効果）
本実施の形態では、ＧａＮ層１２が電子供給層２のうち最上層となっているので、ＧａＮ層１２がゲート電極４の下側に配置されることになる。したがって、ショットキー特性がさらに改善される。ＧａＮ層１２の膜厚は１〜５０ｎｍが好ましい。ＧａＮ層１２の不純物濃度は問わない。

なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

本発明に基づく実施の形態１および２における半導体装置の製造方法の第１の工程の説明図である。 本発明に基づく実施の形態１および２における半導体装置の製造方法の第２の工程の説明図である。 本発明に基づく実施の形態１および２における半導体装置の製造方法の第３の工程の説明図である。 本発明に基づく実施の形態１および２における半導体装置の製造方法の第４の工程の説明図である。 本発明に基づく実施の形態１および２における半導体装置の製造方法の第５の工程の説明図である。 本発明に基づく実施の形態１および２における半導体装置の製造方法の第６の工程の説明図である。 本発明に基づく実施の形態１においてポアソン方程式から求めた不純物濃度と耐圧との関係を示すグラフである。 本発明に基づく実施の形態１において深さ方向の不純物分布をモンテカルロ計算で求めた結果を示すグラフである。 本発明に基づく実施の形態２において熱処理温度と接触抵抗との関係を示すグラフである。 本発明に基づく実施の形態２において熱処理温度とゲートリーク電流との関係を示すグラフである。 本発明に基づく実施の形態２においてサファイア基板とＳｉＣ基板とでそれぞれ形成されたヘテロ接合電界効果型トランジスタにおけるソース／ドレイン間のリーク電流の大きさを比較したグラフである。 本発明に基づく実施の形態３における半導体装置の断面図である。 本発明に基づく実施の形態３における半導体装置の変形例の断面図である。 本発明に基づく実施の形態４における半導体装置の断面図である。

符号の説明

１ チャネル層、２ 電子供給層、２ａ，２ｃ 第１種層、２ｂ 第２種層、２ｄ 第３種層、３ ソース電極、４ ゲート電極、５ ドレイン電極、６ レジストパターン、７ ソース・ドレイン電極領域、８ イオン、９ 高濃度領域、１０ 基板、１２ ＧａＮ層。

Claims (8)

1. Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１）からなる層を含むチャネル層の上側にＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる第１種層を含む電子供給層が形成され、前記チャネル層と前記電子供給層とがヘテロ接合されている窒化物半導体へテロ接合型電界効果トランジスタであって、前記電子供給層の上側にゲート電極、ソース電極およびドレイン電極が配置されており、前記電子供給層は、前記ゲート電極の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3以下のｎ型となっていて、前記ソース電極および前記ドレイン電極の下側の部分では不純物濃度が１Ｅ１８ｃｍ^-3より多いｎ型となっている、半導体装置。
2. ＳｉＣまたはＧａＮを含む基板を備え、前記チャネル層は、前記基板の上側に形成されている、請求項１に記載の半導体装置。
3. 前記電子供給層は、前記第１種層と組成は同じで不純物濃度が異なる第２種層を含む、請求項１または２に記載の半導体装置。
4. 前記電子供給層は、Ａｌ_wＧａ_1-wＮ（０≦ｗ≦１，ｗ≠ｚ）からなる第３種層を含む、請求項１から３のいずれかに記載の半導体装置。
5. 前記電子供給層は、ＧａＮ層を含み、前記ＧａＮ層は前記電子供給層のうち最上層となっている、請求項１から４のいずれかに記載の半導体装置。
6. Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１）からなる層を含むチャネル層の上側にＡｌ_zＧａ_1-zＮ（０≦ｚ≦１）からなる層を含む電子供給層が形成され、前記チャネル層と前記電子供給層とがヘテロ接合されている構造体に対して、上方から見た一部の領域に選択的にイオンを注入する注入工程と、
   前記注入工程を終えた前記構造体を熱処理する熱処理工程と、
   前記一部の領域を覆うようにソース電極およびドレイン電極を形成する電極形成工程とを含む、半導体装置の製造方法。
7. 前記注入工程は、Ｓｉイオンを２００ｋｅＶ以下の加速エネルギーで前記電子供給層の少なくとも一部だけでも不純物濃度が１Ｅ１８ｃｍ^-3となるように１Ｅ１２ｃｍ^-2以上の注入濃度で注入する工程を含み、前記熱処理は１１００℃以上１２００℃以下の温度に保持する工程を含む、請求項６に記載の半導体装置の製造方法。
8. 前記チャネル層は、ＳｉＣまたはＧａＮを含む基板の上側に形成されている、請求項６または７に記載の半導体装置の製造方法。

Images