JP5353929B2 - 表示コントローラ、表示システム及び表示制御方法 - Google Patents
表示コントローラ、表示システム及び表示制御方法 Download PDFInfo
- Publication number
- JP5353929B2 JP5353929B2 JP2011065235A JP2011065235A JP5353929B2 JP 5353929 B2 JP5353929 B2 JP 5353929B2 JP 2011065235 A JP2011065235 A JP 2011065235A JP 2011065235 A JP2011065235 A JP 2011065235A JP 5353929 B2 JP5353929 B2 JP 5353929B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- pulse
- clock
- register
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
パルス幅変調信号の変化点を特定するための階調クロックを出力する表示コントローラであって、
基準タイミングを起点とする所定期間内に、第1〜第N(Nは2以上の整数)の階調パルスを有する階調クロックを生成する階調クロック生成部と、
周波数の異なる複数のクロックの中から、前記第1〜第Nの階調パルスの各階調パルスを指定するための基準クロックが指定される階調パルスクロック選択レジスタと、
前記第1〜第Nの階調パルスの各階調パルスのエッジを設定するための階調パルス設定レジスタ群とを含み、
前記階調クロック生成部が、
前記基準クロックを単位として、前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を、前記階調パルス設定レジスタ群の各レジスタの設定値に基づいて設定する表示コントローラに関係する。
パルス幅変調信号の変化点を特定するための階調クロックを出力する表示コントローラであって、
基準タイミングを起点とする所定期間内に、第1〜第N(Nは2以上の整数)の階調パルスを有する階調クロックを生成する階調クロック生成部と、
前記第1〜第Nの階調パルスの第p(1≦p<N、pは整数)〜第q(p<q≦N、qは整数)の階調パルスのうち1つの階調パルスを指定するための境界指定レジスタと、
前記第1〜第Nの階調パルスの各階調パルスのエッジを設定するための階調パルス設定レジスタ群とを含み、
前記階調クロック生成部が、
前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を、前記階調パルス設定レジスタ群の各レジスタの設定値に基づいて設定し、
前記第pの階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を、第1のクロックを単位に設定すると共に、前記境界指定レジスタにより指定された階調パルスから前記第qの階調パルスまでの各階調パルスのエッジの間隔を、第2のクロックを単位に設定する表示コントローラに関係する。
前記境界指定レジスタにより、前記第1〜第Nの階調パルスの境界が指定される場合に、
周波数の異なる複数のクロックの中から前記第1又は第2のクロックを指定するための階調パルスクロック選択レジスタを含み、
前記階調クロック生成部が、
前記第1の階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を前記第1のクロックを単位に設定すると共に、前記境界指定レジスタにより指定された階調パルスから前記第Nの階調パルスまでの各階調パルスのエッジの間隔を、前記第2のクロックを単位に設定することができる。
パルス幅変調信号の変化点を特定するための階調クロックを出力する表示コントローラであって、
基準タイミングを起点とする所定期間内に、第1〜第N(Nは2以上の整数)の階調パルス又は第1〜第M(M>N、Mは整数)を有する階調クロックを生成する階調クロック生成部と、
第1又は第2の階調数を指定するための階調数選択レジスタと、
前記階調クロックのN個の階調パルスの各階調パルスのエッジを設定するための第1〜第Nの階調パルス設定レジスタとを含み、
前記階調数選択レジスタにより前記第1の階調数が指定されたとき、
前記階調クロック生成部が、
前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を、前記第1〜第Nの階調パルス設定レジスタの設定値に基づいて設定し、
前記階調数選択レジスタにより前記第2の階調数が指定されたとき、
前記階調クロック生成部が、
前記基準タイミングと前記第1の階調パルスのエッジとの間隔及び第(j−1)(2≦j≦M、jは整数)及び第jの階調パルスのエッジの間隔のうち少なくとも2つの間隔を、前記第1〜第Nの階調パルス設定レジスタの1つの階調パルス設定レジスタの設定値に基づいて設定する表示コントローラに関係する。
前記第1〜第Nの階調パルス又は前記第1〜第Mの階調パルスのうち1つの階調パルスを指定するための境界指定レジスタを含み、
前記階調クロック生成部が、
前記第1の階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を第1のクロックを単位に設定すると共に、前記境界指定レジスタにより指定された階調パルスから前記第N又は第Mの階調パルスまでの各階調パルスのエッジの間隔を、第2のクロックを単位に設定することができる。
前記階調クロックが、前記基準タイミングを起点に前記第1の階調パルスから順番に階調パルスを有する場合に、
前記第1のクロックの周波数が、前記第2のクロックの周波数より高くてもよい。
前記第1のクロックが、システムクロックであり、
前記第2のクロックが、前記システムクロックを分周したドットクロックであってもよい。
複数の走査線と、
複数のデータ線と、
各エレクトロルミネセンス素子が前記複数の走査線のいずれか1つと前記複数のデータ線のいずれか1つとによって特定される複数のエレクトロルミネセンス素子とを含む表示パネルと、
前記複数の走査線を走査する走査ドライバと、
階調データを用いてパルス幅変調されたパルス幅変調信号に基づいて前記複数のデータ線を駆動するデータドライバと、
上記のいずれか記載の表示コントローラとを含み、
前記表示コントローラが、
前記データドライバに対して前記階調クロックを供給し、
前記データドライバが、
前記階調データに対応した前記階調クロックのクロック数の期間に相当するパルス幅を有する前記パルス幅変調信号を生成し、該パルス幅変調信号に基づいて各データ線を駆動する表示システムに関係する。
階調クロックによりその変化点が特定されるパルス幅変調信号に基づく表示制御方法であって、
周波数の異なる複数のクロックの中から、基準タイミングを起点とする所定期間内に前記第1〜第Nの階調パルスの各階調パルスを指定するための基準クロックを指定し、
前記基準クロックを単位として、前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を設定して、前記階調クロックを生成し、
階調データに対応した前記階調クロックのクロック数の期間に相当するパルス幅を有する前記パルス幅変調信号を生成し、該パルス幅変調信号に基づいて表示パネルのデータ線を駆動する表示制御方法に関係する。
階調クロックによりその変化点が特定されるパルス幅変調信号に基づく表示制御方法であって、
基準タイミングを起点とする所定期間内に第1〜第N(Nは2以上の整数)の階調パルスを有する階調クロックの第p(1≦p<N、pは整数)〜第q(p<q≦N、qは整数)の階調パルスのうち1つの階調パルスを指定し、
前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を設定して前記階調クロックを生成し、
階調データに対応した前記階調クロックのクロック数の期間に相当するパルス幅を有する前記パルス幅変調信号を生成し、該パルス幅変調信号に基づいて表示パネルのデータ線を駆動し、
前記第pの階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を、第1のクロックを単位に設定すると共に、前記境界指定レジスタにより指定された階調パルスから前記第qの階調パルスまでの各階調パルスのエッジの間隔を、第2のクロックを単位に設定する表示制御方法に関係する。
前記階調クロックが、前記基準タイミングを起点に前記第1の階調パルスから順番に階調パルスを有する場合に、
前記第1のクロックの周波数が、前記第2のクロックの周波数より高くてもよい。
前記第1のクロックが、システムクロックであり、
前記第2のクロックが、前記システムクロックを分周したドットクロックであってもよい。
階調クロックによりその変化点が特定されるパルス幅変調信号に基づく表示制御方法であって、
第1又は第2の階調数を指定し、
前記第1の階調数を指定したときには、基準タイミングと第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数、Nは2以上の整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を、第1〜第Nの階調パルス設定レジスタの設定値に基づいて設定して、前記基準タイミングを起点とする所定期間内に、第1〜第Nの階調パルスを有する階調クロックを生成し、
前記第2の階調数を指定したときには、基準タイミングと前記第1の階調パルスのエッジとの間隔及び第(j−1)(2≦j≦M、M≧N、j、Mは整数)及び第jの階調パルスのエッジの間隔のうち少なくとも2つの間隔を、前記第1〜第Nの階調パルス設定レジスタの1つの階調パルス設定レジスタの設定値に基づいて設定して前記所定期間内に第1〜第Mの階調パルスを有する階調クロックを生成し、
前記第1又は第2の階調数にかかわらず、階調データに対応した前記階調クロックのクロック数の期間に相当するパルス幅を有する前記パルス幅変調信号を生成し、該パルス幅変調信号に基づいて表示パネルのデータ線を駆動する表示制御方法に関係する。
図1に、本実施形態の表示システムの構成例のブロック図を示す。
図3に、図1のデータドライバ520の構成例を示す。
図4に、図1の走査ドライバ530の構成例を示す。
図5に、有機EL素子の電気的な等価回路図の一例を示す。
図7に、本実施形態における表示コントローラ540の構成の概要のブロック図を示す。
図9に、本実施形態の第1の構成例におけるGCLK生成部100の構成例のブロック図を示す。なお図9において、図8と同一部分には同一符号を付し、適宜説明を省略する。
図12に、本実施形態の第2の構成例におけるGCLK生成部100の構成例のブロック図を示す。なお図12において、図8又は図9と同一部分には同一符号を付し、適宜説明を省略する。
図15に、本実施形態の第3の構成例におけるGCLK生成部100の構成例のブロック図を示す。なお図15において、図8、図9又は図12と同一部分には同一符号を付し、適宜説明を省略する。
図18に、本実施形態の表示コントローラ540によって行われるPWMの動作例のタイミング図を示す。図18では、第1〜第3の構成例のいずれかにより生成された階調クロックGCLKを用いてPWM信号を生成するデータドライバ520の動作例のタイミング図を示している。
30 フレームメモリ、 40 制御部、 42 メモリコントローラ、
50 設定レジスタ部、 100 GCLK生成部、 110 表示制御信号生成部、
112 分周回路、 120−1〜120−N 第1〜第Nの階調パルス設定レジスタ、122 階調パルスクロック選択レジスタ、 124 境界指定レジスタ、
126 階調数選択レジスタ、 130 DCLK設定レジスタ、
140 YD設定レジスタ、 150 LP設定レジスタ、
160 DIS設定レジスタ、 200 レジスタ選択回路、
210、300、310 選択制御回路、 220 クロック選択回路、
230 GCLKパルス設定部、 232 間隔設定カウンタ、 234 比較器、
236 パルス発生回路、 500 表示システム、 510 有機ELパネル、
520 データドライバ、 522、532 シフトレジスタ、
524 ラインラッチ、 526 PWM信号生成回路、 528、534 駆動回路、530 走査ドライバ、 540 表示コントローラ、 550 ホスト、
DCLK ドットクロック、 DIS ディスチャージ信号、
GCLK 階調クロック、 LP 水平同期信号、 SYSCLK システムクロック、YD 垂直同期信号
Claims (6)
- パルス幅変調信号の変化点を特定するための階調クロックとドットクロックとを出力する表示コントローラであって、
前記ドットクロックを含む表示制御信号を生成する表示制御信号生成部と、
基準タイミングを起点とする所定期間内に、第1〜第N(Nは2以上の整数)の階調パルスを有する階調クロックを生成する階調クロック生成部と、
前記第1〜第Nの階調パルスの1つの階調パルスを指定するための境界指定レジスタと、
前記第1〜第Nの階調パルスの各階調パルスのエッジを設定するための階調パルス設定レジスタ群とを含み、
前記表示制御信号生成部は、前記表示コントローラの動作クロックとして入力されるシステムクロックを分周して前記ドットクロックを生成する分周回路を含み、
前記階調クロック生成部が、
前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を、前記階調パルス設定レジスタ群の各レジスタの設定値に基づいて設定し、
前記第1の階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を、前記システムクロックを単位に設定すると共に、前記境界指定レジスタにより指定された階調パルスから前記第Nの階調パルスまでの各階調パルスのエッジの間隔を、前記ドットクロックを単位に設定することを特徴とする表示コントローラ。 - 請求項1において、
前記境界指定レジスタにより、前記第1〜第Nの階調パルスの境界が指定される場合に、
前記システムクロック又は前記ドットクロックを指定するための階調パルスクロック選択レジスタを含み、
前記階調クロック生成部が、
前記第1の階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を前記システムクロックを単位に設定すると共に、前記境界
指定レジスタにより指定された階調パルスから前記第Nの階調パルスまでの各階調パルスのエッジの間隔を、前記ドットクロックを単位に設定することを特徴とする表示コントローラ。 - 請求項1または2において、
前記ドットクロックの周波数を設定するドットクロック設定レジスタをさらに有し、
前記分周回路は、前記ドットクロック設定レジスタに設定された値に応じた分周比で前記システムクロックを分周することを特徴とする表示コントローラ。 - 請求項1乃至3のいずれかにおいて、
前記境界指定レジスタは、複数の設定値を保持し、前記複数の設定値の各々に対応して、前記第1〜第Nの階調パルスの異なる1つの階調パルスが指定されることを特徴とする表示コントローラ。 - 複数の走査線と、
複数のデータ線と、
各エレクトロルミネセンス素子が前記複数の走査線のいずれか1つと前記複数のデータ線のいずれか1つとによって特定される複数のエレクトロルミネセンス素子とを含む表示パネルと、
前記複数の走査線を走査する走査ドライバと、
階調データを用いてパルス幅変調されたパルス幅変調信号に基づいて前記複数のデータ線を駆動するデータドライバと、
請求項1乃至4のいずれか記載の表示コントローラとを含み、
前記表示コントローラが、
前記データドライバに対して前記階調クロックと前記ドットクロックとを供給し、
前記データドライバが、
前記ドットクロックに従って前記複数のデータ線分の前記階調データを転送するシフトレジスタと、前記階調データに対応した前記階調クロックのクロック数の期間に相当するパルス幅を有する前記パルス幅変調信号を生成するパルス幅変調信号生成部と、該パルス幅変調信号に基づいて各データ線を駆動する駆動回路と、を含むことを特徴とする表示システム。 - 階調クロックによりその変化点が特定されるパルス幅変調信号に基づく表示制御方法であって、
表示をコントロールするための動作クロックとして入力されるシステムクロックを分周してドットクロックを生成し、
基準タイミングを起点とする所定期間内に第1〜第N(Nは2以上の整数)のうち1つの階調パルスを指定し、
前記基準タイミングと前記第1の階調パルスのエッジとの間隔、及び第(i−1)(2≦i≦N、iは整数)の階調パルスのエッジと第iの階調パルスのエッジとの間隔を設定して前記階調クロックを生成し、
前記ドットクロックに従ってシフトレジスタにて複数のデータ線分の階調データを転送し、前記階調データに対応した前記階調クロックのクロック数の期間に相当するパルス幅を有する前記パルス幅変調信号を生成し、該パルス幅変調信号に基づいて表示パネルのデータ線を駆動し、
前記第1の階調パルスから、前記境界指定レジスタにより指定された階調パルスまでの各階調パルスのエッジの間隔を、前記システムクロックを単位に設定すると共に、前記境界指定レジスタにより指定された階調パルスから前記第Nの階調パルスまでの各階調パルスのエッジの間隔を、前記ドットクロックを単位に設定することを特徴とする表示制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065235A JP5353929B2 (ja) | 2011-03-24 | 2011-03-24 | 表示コントローラ、表示システム及び表示制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065235A JP5353929B2 (ja) | 2011-03-24 | 2011-03-24 | 表示コントローラ、表示システム及び表示制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137458A Division JP4892864B2 (ja) | 2005-05-10 | 2005-05-10 | 表示コントローラ、表示システム及び表示制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011154392A JP2011154392A (ja) | 2011-08-11 |
JP5353929B2 true JP5353929B2 (ja) | 2013-11-27 |
Family
ID=44540338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011065235A Expired - Fee Related JP5353929B2 (ja) | 2011-03-24 | 2011-03-24 | 表示コントローラ、表示システム及び表示制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5353929B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6371889A (ja) * | 1986-09-16 | 1988-04-01 | 松下電器産業株式会社 | 表示装置の駆動回路 |
JP3444926B2 (ja) * | 1993-07-19 | 2003-09-08 | パイオニア株式会社 | 表示装置の階調補正方式 |
JP2988815B2 (ja) * | 1993-11-12 | 1999-12-13 | シャープ株式会社 | 液晶駆動装置 |
JPH0895530A (ja) * | 1994-09-22 | 1996-04-12 | Casio Comput Co Ltd | 液晶表示装置 |
JPH0895531A (ja) * | 1994-09-22 | 1996-04-12 | Casio Comput Co Ltd | 液晶表示装置 |
JP2001306021A (ja) * | 2000-04-18 | 2001-11-02 | Victor Co Of Japan Ltd | マトリクス型画像表示装置 |
JP2002091379A (ja) * | 2000-09-20 | 2002-03-27 | Tohoku Pioneer Corp | 容量性発光素子ディスプレイの駆動方法ならびにその制御装置 |
JP2003173173A (ja) * | 2001-12-07 | 2003-06-20 | Rohm Co Ltd | 液晶ドライバ装置 |
JP2003280605A (ja) * | 2002-03-25 | 2003-10-02 | Kawasaki Microelectronics Kk | 液晶表示駆動装置 |
JP3744924B2 (ja) * | 2003-12-19 | 2006-02-15 | セイコーエプソン株式会社 | 表示コントローラ、表示システム及び表示制御方法 |
-
2011
- 2011-03-24 JP JP2011065235A patent/JP5353929B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011154392A (ja) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102651651B1 (ko) | 표시장치 및 이의 구동방법 | |
US7471270B2 (en) | Display controller, display system, and display control method | |
US7471276B2 (en) | Display controller, display system, and display control method | |
US8125422B2 (en) | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display | |
US20150356925A1 (en) | Display panel module, organic light-emitting diode (oled) display and method of driving the same | |
JP6772236B2 (ja) | 表示装置、データドライバ及びゲートドライバ | |
WO2019053769A1 (ja) | 表示装置およびその駆動方法 | |
JP3744924B2 (ja) | 表示コントローラ、表示システム及び表示制御方法 | |
US7545368B2 (en) | Display controller, display system, and display control method | |
WO2016084544A1 (ja) | 画素ユニット、表示パネル、および信号伝送方法 | |
US20100328364A1 (en) | Method of driving light emitting device, light emitting device and electronic apparatus | |
JP2006208998A (ja) | 平面表示装置 | |
US8866723B2 (en) | Display device | |
JP4892864B2 (ja) | 表示コントローラ、表示システム及び表示制御方法 | |
JP2003036054A (ja) | 表示装置 | |
JP5353929B2 (ja) | 表示コントローラ、表示システム及び表示制御方法 | |
KR102051389B1 (ko) | 액정표시장치 및 이의 구동회로 | |
JP4661329B2 (ja) | 表示システム、表示コントローラ及び表示制御方法 | |
JP2006308900A (ja) | 表示コントローラ、表示システム及び表示制御方法 | |
JP2004333911A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
KR100602355B1 (ko) | 데이터 구동칩 및 발광 표시장치 | |
KR20060078588A (ko) | 유기 전계발광 표시장치 | |
KR20220094669A (ko) | 데이터구동부 및 게이트구동부를 포함하는 표시장치 | |
KR100707621B1 (ko) | 단일/차동 변환 회로, 차동/단일 변환 회로 및 바이어스회로 | |
KR20210061077A (ko) | 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5353929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |