JP2988815B2 - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2988815B2 JP2988815B2 JP28328893A JP28328893A JP2988815B2 JP 2988815 B2 JP2988815 B2 JP 2988815B2 JP 28328893 A JP28328893 A JP 28328893A JP 28328893 A JP28328893 A JP 28328893A JP 2988815 B2 JP2988815 B2 JP 2988815B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- liquid crystal
- gradation
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶駆動装置に係り、詳
細には階調信号補正回路を内蔵し、液晶セルの特性に応
じて輝度信号のパルス幅を制御し階調特性を均等にし得
る液晶駆動装置に係る。
細には階調信号補正回路を内蔵し、液晶セルの特性に応
じて輝度信号のパルス幅を制御し階調特性を均等にし得
る液晶駆動装置に係る。
【０００２】
【従来の技術】図６は従来の液晶駆動装置の構成の一例
を示す図、図７は従来の階調基本信号を示す図である。
を示す図、図７は従来の階調基本信号を示す図である。
【０００３】図６において、２０は基本階調信号生成回
路、２１は階調デ−タメモリ、２２はラインデ−タメモ
リ、２３は階調信号選択回路、２４は液晶駆動回路であ
る。図６において、Ｎビットの階調デ−タＫＤ0 〜ＫＤ
Nは読み込み信号１によって階調デ−タメモリ２１にＮ
ビット単位で順次書き込まれ、１走査線分のデ−タが揃
った時点でロ−ド信号によりラインデ−タメモリ２２に
転送され、次のロ−ド信号が入力されるまで１走査線分
のデ−タが保持され、この階調デ−タが階調信号選択回
路２３に転送される。
路、２１は階調デ−タメモリ、２２はラインデ−タメモ
リ、２３は階調信号選択回路、２４は液晶駆動回路であ
る。図６において、Ｎビットの階調デ−タＫＤ0 〜ＫＤ
Nは読み込み信号１によって階調デ−タメモリ２１にＮ
ビット単位で順次書き込まれ、１走査線分のデ−タが揃
った時点でロ−ド信号によりラインデ−タメモリ２２に
転送され、次のロ−ド信号が入力されるまで１走査線分
のデ−タが保持され、この階調デ−タが階調信号選択回
路２３に転送される。
【０００４】基本階調信号生成回路２０では、基本クロ
ックに同期して動作するカウンタにより、図７に示すよ
うな１走査期間を階調数に応じて分割した基本階調信号
Ｋ0〜Ｋn を生成する。そして、階調信号選択回路２３
では階調デ−タに応じた基本階調信号Ｋ0 〜Ｋn を選択
し、液晶駆動回路２４に伝え輝度信号として出力してい
る。
ックに同期して動作するカウンタにより、図７に示すよ
うな１走査期間を階調数に応じて分割した基本階調信号
Ｋ0〜Ｋn を生成する。そして、階調信号選択回路２３
では階調デ−タに応じた基本階調信号Ｋ0 〜Ｋn を選択
し、液晶駆動回路２４に伝え輝度信号として出力してい
る。
【０００５】
【発明が解決しようとする課題】図８は液晶セルの電気
的光学特性を示す図、図９は従来の階調レベルと印加電
圧との関係を示す図である。
的光学特性を示す図、図９は従来の階調レベルと印加電
圧との関係を示す図である。
【０００６】図８は液晶セルの印加電圧に対する透過率
の特性例であり、実線で示した特性１と破線で示した特
性２が環境等の変化で変動する範囲である。
の特性例であり、実線で示した特性１と破線で示した特
性２が環境等の変化で変動する範囲である。
【０００７】例えば、特性１が通常環境下での特性、特
性２が環境等の変化で変動した特性とすると、透過率５
０％の階調レベルにしたい場合、特性１では液晶セルに
印加する電圧を電圧Ｖm に、特性２では電圧ＶＨm にし
なければならないことは図８から自明である。
性２が環境等の変化で変動した特性とすると、透過率５
０％の階調レベルにしたい場合、特性１では液晶セルに
印加する電圧を電圧Ｖm に、特性２では電圧ＶＨm にし
なければならないことは図８から自明である。
【０００８】従来の技術では、図７に示すように１走査
期間を階調数に応じて分割したパルスを階調信号として
使用していたため、図９に示すように階調レベルに対応
した印加電圧が固定されてしまい、液晶セルの特性に応
じた電圧を印加することはできない。
期間を階調数に応じて分割したパルスを階調信号として
使用していたため、図９に示すように階調レベルに対応
した印加電圧が固定されてしまい、液晶セルの特性に応
じた電圧を印加することはできない。
【０００９】従って、従来技術では液晶材料や使用環境
により液晶セルの印加電圧に対する透過率の特性が変わ
った場合、階調レベルを均等に得ることができなかっ
た。
により液晶セルの印加電圧に対する透過率の特性が変わ
った場合、階調レベルを均等に得ることができなかっ
た。
【００１０】本発明の目的は、液晶セルの印加電圧に対
する透過率の特性が変化しても階調レベルを均等に得る
ことができる液晶駆動装置を提供することにある。
する透過率の特性が変化しても階調レベルを均等に得る
ことができる液晶駆動装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の液晶駆動装置
は、１走査期間内における選択期間と非選択期間とのパ
ルス幅の比率に関して調整自在な信号を出力する補正回
路と、補正回路から出力される信号に基づいて液晶を駆
動する手段とを具備する液晶駆動装置であって、補正回
路は、１走査期間を階調数に応じて分割し、異なったパ
ルス幅比率の信号を生成する基本階調信号生成回路と、
パルス幅比率を階段的に補正するｎビットの補正データ
を記憶する補正データ記憶回路と、補正データ記憶回路
に記憶されているｎビットの補正データに応じて、２ ｎ
段階の範囲で、基本階調信号生成回路の出力信号のパル
ス幅を調整するパルス幅制御回路とを含むことを特徴と
する。
は、１走査期間内における選択期間と非選択期間とのパ
ルス幅の比率に関して調整自在な信号を出力する補正回
路と、補正回路から出力される信号に基づいて液晶を駆
動する手段とを具備する液晶駆動装置であって、補正回
路は、１走査期間を階調数に応じて分割し、異なったパ
ルス幅比率の信号を生成する基本階調信号生成回路と、
パルス幅比率を階段的に補正するｎビットの補正データ
を記憶する補正データ記憶回路と、補正データ記憶回路
に記憶されているｎビットの補正データに応じて、２ ｎ
段階の範囲で、基本階調信号生成回路の出力信号のパル
ス幅を調整するパルス幅制御回路とを含むことを特徴と
する。
【００１２】
【作用】補正回路が１走査期間内における選択期間と非
選択期間とのパルス幅の比率に関して調整自在な信号を
出力し、液晶を駆動する手段が補正回路から出力される
信号に基づいて液晶を駆動する。その際、補正回路は、
補正データ記憶回路に記憶されているｎビットの補正デ
ータに応じて、２ ｎ 段階の範囲で出力信号のパルス幅を
調整するので、液晶材料や使用環境により変わる液晶セ
ルの印加電圧に対する透過率の特性に応じて、パルス幅
比率を制御して印加電圧を補正することにより階調レベ
ルを均等に維持し得る。
選択期間とのパルス幅の比率に関して調整自在な信号を
出力し、液晶を駆動する手段が補正回路から出力される
信号に基づいて液晶を駆動する。その際、補正回路は、
補正データ記憶回路に記憶されているｎビットの補正デ
ータに応じて、２ ｎ 段階の範囲で出力信号のパルス幅を
調整するので、液晶材料や使用環境により変わる液晶セ
ルの印加電圧に対する透過率の特性に応じて、パルス幅
比率を制御して印加電圧を補正することにより階調レベ
ルを均等に維持し得る。
【００１３】
【実施例】本発明の液晶駆動装置の実施例は、１走査期
間内で選択期間と非選択期間のパルス幅比率を変えるこ
とにより階調制御を行うパルス幅変調方式の液晶駆動回
路において、階調信号パルス幅を段階的に調整すること
ができる階調信号補正回路を具備することを特徴とし、
１走査期間を階調数に応じて分割し、異なるパルス幅比
率の信号を生成する基本階調信号生成回路、パルス幅比
率を段階的に補正するためのデ−タを記憶する補正デ−
タ記憶回路、該基本階調信号生成回路の出力信号パルス
幅を該補正デ−タ記憶回路の内容に応じて制御するパル
ス幅制御回路を含む階調信号補正回路を具備することを
特徴とし、電源遮断時においても補正デ−タを保持して
おく記憶手段として、不揮発性のメモリから構成される
補正デ−タ記憶回路を具備することを特徴としている。
間内で選択期間と非選択期間のパルス幅比率を変えるこ
とにより階調制御を行うパルス幅変調方式の液晶駆動回
路において、階調信号パルス幅を段階的に調整すること
ができる階調信号補正回路を具備することを特徴とし、
１走査期間を階調数に応じて分割し、異なるパルス幅比
率の信号を生成する基本階調信号生成回路、パルス幅比
率を段階的に補正するためのデ−タを記憶する補正デ−
タ記憶回路、該基本階調信号生成回路の出力信号パルス
幅を該補正デ−タ記憶回路の内容に応じて制御するパル
ス幅制御回路を含む階調信号補正回路を具備することを
特徴とし、電源遮断時においても補正デ−タを保持して
おく記憶手段として、不揮発性のメモリから構成される
補正デ−タ記憶回路を具備することを特徴としている。
【００１４】以下本実施例を図面を参照して詳細に説明
する。
する。
【００１５】図１は本発明の液晶駆動装置の実施例の構
成を示す図、図２は本実施例により補正した階調基本信
号を示す図、図３は補正デ−タと読み込みクロックとの
関係を示す図、図４は本実施例により補正した階調レベ
ルと印加電圧との関係を示す図、図５は図８の電気的光
学特性例に対して、階調レベルが均等に得られるように
本実施例により、印加電圧を補正した階調レベルと印加
電圧との関係を示す図である。
成を示す図、図２は本実施例により補正した階調基本信
号を示す図、図３は補正デ−タと読み込みクロックとの
関係を示す図、図４は本実施例により補正した階調レベ
ルと印加電圧との関係を示す図、図５は図８の電気的光
学特性例に対して、階調レベルが均等に得られるように
本実施例により、印加電圧を補正した階調レベルと印加
電圧との関係を示す図である。
【００１６】図１において、１０は基本クロック、ｎビ
ットの補正デ−タＨＤ0 〜ＨＤn 及び読み込み信号２が
供給され、補正デ−タに基づき補正された基本階調信号
ＨＫ0 〜ＨＫn を出力する階調信号補正回路である。該
階調信号補正回路１０は、基本クロックが入力され、基
本階調信号を生成する基本階調信号生成回路１１、補正
デ−タＨＤ0 〜ＨＤn 及び読み込み信号２が供給され、
読み込み信号２に応答して補正デ−タを記憶する補正デ
−タ記憶回路１２及びこれらの出力が供給され補正デ−
タに基づき補正された基本階調信号ＨＫ0 〜ＨＫn を外
部に出力するパルス幅制御回路１３からなる。１４は外
部からのＮビットの階調デ−タＫＤ0 〜ＫＤN 及び読み
込み信号１が供給される１走査線分の階調デ−タが順次
書き込まれる階調データメモリである。１５は階調デ−
タメモリからの出力及びロード信号が供給され、ロード
信号に応答して一括で１走査線分の階調データ（階調デ
−タメモリからの出力）が転送されるラインデ−タメモ
リである。１６は前記階調信号補正回路１０からの補正
された基本階調信号及びラインデ−タメモリからの出力
が入力され、ラインデ−タメモリからのデータに基づき
基本階調信号のいずれかを選択し出力する一走査線分の
階調信号選択回路である。１７は階調信号選択回路１６
からの出力に基づき一走査線分の液晶駆動出力を出力す
る液晶駆動回路である。階調デ−タメモリ１４、ライン
デ−タメモリ１５、階調信号選択回路１６、および液晶
駆動回路１７が液晶を駆動する手段を構成する。
ットの補正デ−タＨＤ0 〜ＨＤn 及び読み込み信号２が
供給され、補正デ−タに基づき補正された基本階調信号
ＨＫ0 〜ＨＫn を出力する階調信号補正回路である。該
階調信号補正回路１０は、基本クロックが入力され、基
本階調信号を生成する基本階調信号生成回路１１、補正
デ−タＨＤ0 〜ＨＤn 及び読み込み信号２が供給され、
読み込み信号２に応答して補正デ−タを記憶する補正デ
−タ記憶回路１２及びこれらの出力が供給され補正デ−
タに基づき補正された基本階調信号ＨＫ0 〜ＨＫn を外
部に出力するパルス幅制御回路１３からなる。１４は外
部からのＮビットの階調デ−タＫＤ0 〜ＫＤN 及び読み
込み信号１が供給される１走査線分の階調デ−タが順次
書き込まれる階調データメモリである。１５は階調デ−
タメモリからの出力及びロード信号が供給され、ロード
信号に応答して一括で１走査線分の階調データ（階調デ
−タメモリからの出力）が転送されるラインデ−タメモ
リである。１６は前記階調信号補正回路１０からの補正
された基本階調信号及びラインデ−タメモリからの出力
が入力され、ラインデ−タメモリからのデータに基づき
基本階調信号のいずれかを選択し出力する一走査線分の
階調信号選択回路である。１７は階調信号選択回路１６
からの出力に基づき一走査線分の液晶駆動出力を出力す
る液晶駆動回路である。階調デ−タメモリ１４、ライン
デ−タメモリ１５、階調信号選択回路１６、および液晶
駆動回路１７が液晶を駆動する手段を構成する。
【００１７】本実施例においては、 Ｎビットの階調デ
−タＫＤ0 〜ＫＤNが読み込み信号１によって階調デ−
タメモリ１４にＮビット単位で順次書き込まれる。１走
査線分の階調デ−タが階調デ−タメモリ１４に揃った時
点でロ−ド信号によりラインデ−タメモリ１５に転送さ
れ、次のロ−ド信号が入力されるまでの間１走査線分の
デ−タが保持される。この階調デ−タが階調信号選択回
路１６に伝えられる。ｎビットの補正デ−タに応じて階
調信号補正回路１０で２n 段階の範囲内（例えばｎ＝８
ビットの場合、階調信号パルス幅を２５６段階の範囲内
で微調整できることになる）で補正された図２の基本階
調信号ＨＫ0 〜ＨＫn が階調デ−タに応じて階調信号選
択回路１６で選択され、液晶駆動回路１７に伝えられ、
輝度信号として出力される。
−タＫＤ0 〜ＫＤNが読み込み信号１によって階調デ−
タメモリ１４にＮビット単位で順次書き込まれる。１走
査線分の階調デ−タが階調デ−タメモリ１４に揃った時
点でロ−ド信号によりラインデ−タメモリ１５に転送さ
れ、次のロ−ド信号が入力されるまでの間１走査線分の
デ−タが保持される。この階調デ−タが階調信号選択回
路１６に伝えられる。ｎビットの補正デ−タに応じて階
調信号補正回路１０で２n 段階の範囲内（例えばｎ＝８
ビットの場合、階調信号パルス幅を２５６段階の範囲内
で微調整できることになる）で補正された図２の基本階
調信号ＨＫ0 〜ＨＫn が階調デ−タに応じて階調信号選
択回路１６で選択され、液晶駆動回路１７に伝えられ、
輝度信号として出力される。
【００１８】本実施例に具備された階調信号補正回路１
０では、図３に示すタイミングで基本階調信号ＨＫ0 〜
ＨＫn に対応するｎビットの補正デ−タＨＤ0 〜ＨＤn
が階調レベルごとに設けられた補正デ−タ記憶回路１２
にｎビット単位で順次書き込まれる。即ち、読み込み信
号２の第１クロックで基本階調信号ＨＫ0 に対応した補
正デ−タが、対応する階調レベルの補正デ−タ記憶回路
１２に書き込まれ、読み込み信号２の第２クロックで基
本階調信号ＨＫ1 に対応した補正デ−タが、対応する階
調レベルの補正デ−タ記憶回路１２に書き込まれ、以降
同様に第ｌクロックまでで基本階調信号ＨＫn までに対
応した補正デ−タが階調レベルごとに設けられた補正デ
−タ記憶回路１２にそれぞれｎビット単位で順次書き込
まれる。このようにして書き込まれた補正デ−タはパル
ス幅補正回路１３に伝えられる。
０では、図３に示すタイミングで基本階調信号ＨＫ0 〜
ＨＫn に対応するｎビットの補正デ−タＨＤ0 〜ＨＤn
が階調レベルごとに設けられた補正デ−タ記憶回路１２
にｎビット単位で順次書き込まれる。即ち、読み込み信
号２の第１クロックで基本階調信号ＨＫ0 に対応した補
正デ−タが、対応する階調レベルの補正デ−タ記憶回路
１２に書き込まれ、読み込み信号２の第２クロックで基
本階調信号ＨＫ1 に対応した補正デ−タが、対応する階
調レベルの補正デ−タ記憶回路１２に書き込まれ、以降
同様に第ｌクロックまでで基本階調信号ＨＫn までに対
応した補正デ−タが階調レベルごとに設けられた補正デ
−タ記憶回路１２にそれぞれｎビット単位で順次書き込
まれる。このようにして書き込まれた補正デ−タはパル
ス幅補正回路１３に伝えられる。
【００１９】基本階調信号生成回路１１は、各階調レベ
ル毎の基本階調信号を従来例と同様、基本クロックに同
期して動作するカウンタにより生成する。この各階調レ
ベル毎の基本階調信号のパルス幅をパルス幅制御回路１
３で、補正デ−タ記憶回路１２からの補正デ−タに応じ
て、１〜２n まで段階的に制御することにより階調信号
を補正し、階調信号選択回路１６に伝える。
ル毎の基本階調信号を従来例と同様、基本クロックに同
期して動作するカウンタにより生成する。この各階調レ
ベル毎の基本階調信号のパルス幅をパルス幅制御回路１
３で、補正デ−タ記憶回路１２からの補正デ−タに応じ
て、１〜２n まで段階的に制御することにより階調信号
を補正し、階調信号選択回路１６に伝える。
【００２０】図４は本実施例に用いることにより各階調
レベル毎の基本階調信号のパルス幅を１（最小補正）に
したときの階調レベルと印加電圧との関係、パルス幅を
２n（最大補正）にしたときの階調レベルと印加電圧と
の関係であり、その範囲内で各階調レベル毎の印加電圧
を補正できることを示している。
レベル毎の基本階調信号のパルス幅を１（最小補正）に
したときの階調レベルと印加電圧との関係、パルス幅を
２n（最大補正）にしたときの階調レベルと印加電圧と
の関係であり、その範囲内で各階調レベル毎の印加電圧
を補正できることを示している。
【００２１】図５については、図８に示した環境等によ
り変化した液晶セルの印加電圧に対する透過率の特性
を、本実施例を用いて階調レベルが均等に得られるよう
基本階調信号のパルス幅を制御し、印加電圧を補正した
ことを示したものである。
り変化した液晶セルの印加電圧に対する透過率の特性
を、本実施例を用いて階調レベルが均等に得られるよう
基本階調信号のパルス幅を制御し、印加電圧を補正した
ことを示したものである。
【００２２】階調補正回路１０に具備された補正デ−タ
記憶回路１２は、フラッシュメモリ、ＯＴＰ、ＥＥＲＯ
Ｍ等の不揮発性のメモリから構成され、一度記憶した補
正デ−タは電源が遮断されても保持する。
記憶回路１２は、フラッシュメモリ、ＯＴＰ、ＥＥＲＯ
Ｍ等の不揮発性のメモリから構成され、一度記憶した補
正デ−タは電源が遮断されても保持する。
【００２３】前述のごとく本実施例によれば液晶材料や
使用環境により変わる液晶セルの印加電圧に対する透過
率の特性に応じて、パルス幅比率を制御することにより
印加電圧を補正できる液晶駆動装置を提供することがで
きる。
使用環境により変わる液晶セルの印加電圧に対する透過
率の特性に応じて、パルス幅比率を制御することにより
印加電圧を補正できる液晶駆動装置を提供することがで
きる。
【００２４】また、本実施例の階調信号補正回路によれ
ば、補正デ−タのビット数に応じた補正デ−タ記憶回路
を備えることにより、各階調レベル毎の基本階調信号を
夫々段階的にしかも微妙に補正することができ、各階調
レベルに最適な印加電圧を供給することができる。
ば、補正デ−タのビット数に応じた補正デ−タ記憶回路
を備えることにより、各階調レベル毎の基本階調信号を
夫々段階的にしかも微妙に補正することができ、各階調
レベルに最適な印加電圧を供給することができる。
【００２５】本実施例の補正デ−タ記憶回路によれば、
液晶表示装置の製造時等において、電気的光学特性のば
らつきを階調信号補正により補正する場合、電源遮断時
においてもデ−タを保持することができるので、補正デ
−タを再設定する必要がなくなる。
液晶表示装置の製造時等において、電気的光学特性のば
らつきを階調信号補正により補正する場合、電源遮断時
においてもデ−タを保持することができるので、補正デ
−タを再設定する必要がなくなる。
【００２６】
【発明の効果】補正回路が１走査期間内における選択期
間と非選択期間とのパルス幅の比率に関して調整自在な
信号を出力し、液晶を駆動する手段が補正回路から出力
される信号に基づいて液晶を駆動する。その際、補正回
路は、補正データ記憶回路に記憶されているｎビットの
補正データに応じて、２ ｎ 段階の範囲で出力信号のパル
ス幅を調整するので、液晶材料や使用環境により変わる
液晶セルの印加電圧に対する透過率の特性に応じて、パ
ルス幅比率を制御して印加電圧を補正することにより階
調レベルを均等に維持し得る。
間と非選択期間とのパルス幅の比率に関して調整自在な
信号を出力し、液晶を駆動する手段が補正回路から出力
される信号に基づいて液晶を駆動する。その際、補正回
路は、補正データ記憶回路に記憶されているｎビットの
補正データに応じて、２ ｎ 段階の範囲で出力信号のパル
ス幅を調整するので、液晶材料や使用環境により変わる
液晶セルの印加電圧に対する透過率の特性に応じて、パ
ルス幅比率を制御して印加電圧を補正することにより階
調レベルを均等に維持し得る。
【図１】本発明の液晶駆動装置の実施例の構成を示す図
である。
である。
【図２】本発明の実施例により補正した階調基本信号を
示す図である。
示す図である。
【図３】補正デ−タと読み込みクロックとの関係を示す
図である。
図である。
【図４】本発明の実施例により補正した階調レベルと印
加電圧との関係を示す図である。
加電圧との関係を示す図である。
【図５】印加電圧を補正した階調レベルと印加電圧との
関係を示す図である。
関係を示す図である。
【図６】従来の液晶駆動装置の構成の一例を示す図であ
る。
る。
【図７】従来の階調基本信号を示す図である。
【図８】液晶セルの電気的光学特性を示す図である。
【図９】従来の階調レベルと印加電圧との関係を示す図
である。
である。
１０ 階調信号補正回路 １１ 基本階調信号生成回路 １２ 補正デ−タ記憶回路 １３ パルス幅制御回路 １４ 階調デ−タメモリ １５ ラインデ−タメモリ １６ 階調信号選択回路 １７ 液晶駆動回路
Claims (2)
- 【請求項１】 １走査期間内における選択期間と非選択
期間とのパルス幅の比率に関して調整自在な信号を出力
する補正回路と、前記補正回路から出力される信号に基
づいて液晶を駆動する手段とを具備する液晶駆動装置で
あって、前記補正回路は、１走査期間を階調数に応じて
分割し、異なったパルス幅比率の信号を生成する基本階
調信号生成回路と、パルス幅比率を階段的に補正するｎ
ビットの補正データを記憶する補正データ記憶回路と、
前記補正データ記憶回路に記憶されているｎビットの補
正データに応じて、２ ｎ 段階の範囲で、前記基本階調信
号生成回路の出力信号のパルス幅を調整するパルス幅制
御回路とを含むすることを特徴とする液晶駆動装置。 - 【請求項２】 前記補正データ記憶回路は、不揮発性メ
モリを具備することを特徴とする請求項１に記載の液晶
駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28328893A JP2988815B2 (ja) | 1993-11-12 | 1993-11-12 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28328893A JP2988815B2 (ja) | 1993-11-12 | 1993-11-12 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134282A JPH07134282A (ja) | 1995-05-23 |
| JP2988815B2 true JP2988815B2 (ja) | 1999-12-13 |
Family
ID=17663510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28328893A Expired - Fee Related JP2988815B2 (ja) | 1993-11-12 | 1993-11-12 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988815B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3672586B2 (ja) | 1994-03-24 | 2005-07-20 | 株式会社半導体エネルギー研究所 | 補正システムおよびその動作方法 |
| US5767823A (en) * | 1995-10-05 | 1998-06-16 | Micron Display, Inc. | Method and apparatus for gray scale modulation of a matrix display |
| JP3281298B2 (ja) | 1997-09-22 | 2002-05-13 | シャープ株式会社 | 液晶表示素子の駆動装置 |
| JP3520863B2 (ja) | 2000-10-04 | 2004-04-19 | セイコーエプソン株式会社 | 画像信号補正回路、その補正方法、液晶表示装置及び電子機器 |
| KR100430087B1 (ko) * | 2001-09-10 | 2004-05-03 | 엘지전자 주식회사 | 평판 디스플레이 패널의 구동장치 및 그 구동방법 |
| KR100486909B1 (ko) * | 2002-04-29 | 2005-05-03 | 엘지전자 주식회사 | 일렉트로-루미네센스 표시패널의 구동 장치 및 방법 |
| KR100451899B1 (ko) * | 2002-06-12 | 2004-10-08 | 주식회사 엘리아테크 | 유기 이엘 디스플레이를 위한 전류 증폭 구동 장치 |
| KR20040021753A (ko) * | 2002-09-04 | 2004-03-11 | 권오경 | 유기 전계발광 표시장치 및 그의 구동방법 |
| JP2006195306A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 発光素子の駆動方法、発光素子の駆動装置、表示装置 |
| JP4892864B2 (ja) * | 2005-05-10 | 2012-03-07 | セイコーエプソン株式会社 | 表示コントローラ、表示システム及び表示制御方法 |
| JP5353929B2 (ja) * | 2011-03-24 | 2013-11-27 | セイコーエプソン株式会社 | 表示コントローラ、表示システム及び表示制御方法 |
| US20140078196A1 (en) * | 2011-05-31 | 2014-03-20 | Sharp Kabushiki Kaisha | Drive circuit and drive method for display device |
-
1993
- 1993-11-12 JP JP28328893A patent/JP2988815B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07134282A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5327824B2 (ja) | 飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ | |
| JP4621649B2 (ja) | 表示装置及びその駆動方法 | |
| JP2010286846A (ja) | 飽和電圧と閾値電圧の変調を達成するための方法及び多重ピクセルを備えたディスプレイ | |
| US7847771B2 (en) | Display device capable of adjusting divided data in one frame | |
| JP4295567B2 (ja) | ディスプレイの反応速度増加装置 | |
| KR100915234B1 (ko) | 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법 | |
| US6762739B2 (en) | System and method for reducing the intensity output rise time in a liquid crystal display | |
| US20040196304A1 (en) | Mixed mode grayscale method for display system | |
| JP2988815B2 (ja) | 液晶駆動装置 | |
| US20060256055A1 (en) | Liquid crystal display device | |
| KR20080042433A (ko) | 표시 장치 및 그 구동 장치 | |
| US7173591B2 (en) | Liquid crystal driving device | |
| TWI427599B (zh) | 包括液晶顯示器並使用改良式定址方法之視訊系統 | |
| JP2005049418A (ja) | 液晶表示装置及びその最適階調電圧設定装置 | |
| JP4902116B2 (ja) | 液晶表示装置 | |
| JP5391475B2 (ja) | 信号処理装置及びこれを含む液晶表示装置とその液晶表示装置の駆動方法 | |
| JP2009518673A (ja) | 順次カラー・マトリックスの液晶ディスプレイ | |
| JPH10341358A (ja) | 画質調整システム | |
| JP3238168B2 (ja) | 液晶表示装置 | |
| KR101002938B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| JPH09179530A (ja) | 液晶パネルの駆動回路及び該駆動回路を用いた液晶表示装置 | |
| JP2008250222A (ja) | 液晶駆動装置及び液晶表示装置 | |
| KR20060012194A (ko) | 표시 장치 및 이의 구동 장치 | |
| JPH05216436A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20111008 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |