JP5353490B2

JP5353490B2 - 半導体装置

Info

Publication number: JP5353490B2
Application number: JP2009156607A
Authority: JP
Inventors: 陽一高野
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2009-07-01
Filing date: 2009-07-01
Publication date: 2013-11-27
Anticipated expiration: 2029-07-01
Also published as: JP2011013877A; US20110001517A1; CN101944517A; US8446180B2

Description

本発明は、テスト用端子を他の端子と共用する半導体装置に関する。

ＩＣ等の半導体装置の内部機能を検査するために、テスト専用の端子を設ける場合がある。例えば、図１に示されるレギュレータＩＣ１００のサーマルシャットダウン回路２０を検査する場合、直流電源３０の出力電圧をテスト用端子５に印加することによって、サーマルシャットダウン回路２０の入力電圧ＶＡを変化させることによりその出力電圧ＶＢを変化させる。サーマルシャットダウン回路２０の出力電圧ＶＢの変化によりレギュレータ回路１０の出力信号Ｖｏｕｔも変化するため、出力端子３からＩＣ外部に出力される出力信号Ｖｏｕｔを監視することによって、ＩＣ内部のサーマルシャットダウン回路２０をＩＣ外部から検査することができる。

これに対して、テスト専用の端子を省くため、通常の端子をテスト用端子として用いることができる半導体入力回路が知られている（例えば、特許文献１参照）。図２に、特許文献１に記載された半導体入力回路の構成図を示す。図２の場合、テストモードにしたいときには、通常使用することがない電源電圧以上の電圧を、通常の端子とテスト端子とを兼ねた入力端子２０８に印加する。この場合、入力端子２０８に接続されたＰチャンネル型ＭＯＳトランジスタ２０３がオンして抵抗素子２０４に電流が流れることにより、テストモード出力端子２０９から出力される出力信号が変化する。つまり、テストモード出力端子２０９からの出力信号を監視することによって、テストモードへの移行を検出することができる。

特開平１０−２５６４８６号公報

しかしながら、図２に記載の半導体入力回路では、半導体入力回路毎に抵抗素子２０４の抵抗値がばらついていると、入力端子２０８に同じ電圧を入力しても、ノード２０７の電圧がばらついてしまう。そのため、ノード２０７の電圧などの内部電圧を外部からの入力により変化させ、当該内部電圧に応じて変化する出力電圧を監視することによって所定の内部回路の機能を検査する場合、抵抗素子２０４などの内部抵抗の抵抗値のばらつきが当該機能の検査結果に大きく影響してしまう。

そこで、本発明は、テスト用端子を他の端子と共用しつつ、内部抵抗の抵抗値にばらつきがあっても、内部回路の機能の検査結果に与える影響を抑えることができる、半導体装置の提供を目的とする。

上記目的を達成するため、本発明に係る半導体装置は、
入力端子と、
電源ラインにベースが接続されたｐｎｐバイポーラトランジスタと、
前記トランジスタのエミッタと前記入力端子との間に設けられた第１の抵抗と、
前記トランジスタのコレクタとグランドとの間に設けられた第２の抵抗と、
前記入力端子からの入力電圧が所定電圧以上であることを条件に動作し、前記入力電圧が前記トランジスタを導通させることができない第１の電圧領域内に前記所定電圧が設定された動作回路と、
前記入力電圧が前記トランジスタを導通させることができる第２の電圧領域内であることにより前記第２の抵抗に電流が流れることによって前記トランジスタが導通していないときの非導通時電圧値から電圧値が変化する内部電圧を、基準電圧と比較するコンパレータと、
前記内部電圧と前記基準電圧との比較結果に応じて変化する出力電圧を出力するための出力端子とを備える、ことを特徴としている。

本発明によれば、テスト用端子を他の端子と共用しつつ、内部抵抗の抵抗値にばらつきがあっても、内部回路の機能の検査結果に与える影響を抑えることができる。

レギュレータＩＣ１００の構成図である。従来の半導体入力回路の構成図である。本発明の実施形態であるレギュレータＩＣ２００の構成図である。レギュレータＩＣ２００のテストモード時のタイムチャートである。本発明の実施形態であるレギュレータＩＣ３００の構成図である。レギュレータＩＣ３００のテストモード時のタイムチャートである。サーマルシャットダウン回路２０の構成図である。

以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図３は、本発明に係る半導体装置の第１の実施形態であるレギュレータＩＣ２００の構成図である。レギュレータＩＣ２００は、外部と接続するための端子として、グランド端子１と、電源入力端子２と、出力電圧端子３と、制御入力端子４とを備える。グランド端子１は、実質的に０Ｖのグランド（ＧＮＤ）に接続される。電源入力端子２は、直流電源４０に接続される。直流電源４０は、電源入力端子２を介して、レギュレータＩＣ２００内部の電源ライン４１に接続される。直流電源４０の電源電圧に等しい入力電圧Ｖｉｎ（例えば、３Ｖ以上１５Ｖ以下の電圧）が、電源入力端子２を介して、電源ライン４１に入力される。直流電源４０の具体例として、二次電池やコンバータが挙げられる。出力電圧端子３は、負荷に出力電流Ｉｏｕｔを供給するための出力経路に接続される。出力電圧Ｖｏｕｔが出力電圧端子３から出力される。制御入力端子４は、出力電圧Ｖｏｕｔの出力のオン／オフを切り替えるための制御入力電圧Ｖｃが入力される。

レギュレータＩＣ２００は、制御入力端子４と、電源ライン４１にベースが接続されたｐｎｐバイポーラトランジスタＱ１を備える。また、レギュレータＩＣ２００は、第１の抵抗として、トランジスタＱ１のエミッタと制御入力端子４との間に設けられた抵抗Ｒ１を備え、第２の抵抗として、トランジスタＱ１のコレクタとグランドとの間に設けられた抵抗Ｒ２を備える。また、レギュレータＩＣ２００は、第１の回路として、レギュレータ回路１０を備え、第２の回路として、サーマルシャットダウン回路（過熱保護回路）２０を備える。レギュレータ回路１０は、制御入力端子４からの制御入力電圧Ｖｃが所定の閾値電圧Ｖｔｈ以上であることを条件に動作する動作回路である。閾値電圧Ｖｔｈは、トランジスタＱ１を導通させることができない第１の電圧領域内に設定されている。閾値電圧Ｖｔｈは、入力電圧Ｖｉｎより低く設定するのがよい。例えば、入力電圧ＶｉｎがＤＣ１０Ｖであれば、閾値電圧Ｖｔｈは５Ｖに設定され、入力電圧ＶｉｎがＤＣ５Ｖであれば、閾値電圧Ｖｔｈは３Ｖに設定される。また、サーマルシャットダウン回路２０は、制御入力電圧ＶｃがトランジスタＱ１を導通させることができる第２の電圧領域内であることにより抵抗Ｒ２に電流が流れることによってトランジスタＱ１が導通していないときの非導通時電圧値から電圧値が変化する内部電圧ＶＡを、基準電圧Ｖｒｅｆと比較するコンパレータを含んでいる。トランジスタＱ１がｐｎｐ型なので、トランジスタＱ１を導通させることができる第２の電圧領域は、トランジスタＱ１を導通させることができない第１の電圧領域における最大電圧値以上の電圧領域である。また、レギュレータＩＣ２００は、内部電圧ＶＡと基準電圧Ｖｒｅｆとの比較結果に応じて変化する出力電圧Ｖｏｕｔを出力するための出力電圧端子３を備える。

このレギュレータＩＣ２００によれば、サーマルシャットダウン回路２０の機能を検査するためのテスト用端子を制御入力端子４と共用しつつ、抵抗Ｒ１，Ｒ２の抵抗値のばらつきがあっても、サーマルシャットダウン回路２０の機能検査の結果に与える影響を抑えることができる。

すなわち、レギュレータＩＣ２００が製品として使用されている通常状態で制御入力端子４からの制御入力電圧Ｖｃがとり得る電圧範囲を、トランジスタＱ１を導通させることができない第１の電圧領域内に設定することによって、当該通常状態では、制御入力電圧Ｖｃが入力されてもトランジスタＱ１を導通させないようにすることができる。そして、制御入力電圧Ｖｃを閾値電圧Ｖｔｈ以上にすることによって、レギュレータ回路１０を作動可能な状態にすることができ、制御入力電圧Ｖｃを閾値電圧Ｖｔｈ未満にすることによって、レギュレータ回路１０が作動可能な状態にならないようにすることができる。レギュレータ回路１０が作動可能な状態で出力電圧Ｖｏｕｔを出力するものであれば、制御入力電圧Ｖｃを閾値電圧Ｖｔｈ以上にすることによって、出力電圧Ｖｏｕｔを出力電圧端子４から出力させることができる。また、レギュレータ回路１０が作動可能な状態でなければ出力電圧Ｖｏｕｔを出力しないものであれば、制御入力端子Ｖｃを閾値電圧Ｖｔｈ未満にすることによって、出力電圧Ｖｏｕｔを出力電圧端子４から出力させることを停止することができる。

当該通常状態では、トランジスタＱ１は導通していないため、サーマルシャットダウン回路２０内のコンパレータは、トランジスタＱ１が導通していないときの電圧値である内部電圧ＶＡを基準電圧Ｖｒｅｆと比較することができる。その結果、トランジスタＱ１が導通していないときの電圧値である内部電圧ＶＡと基準電圧Ｖｒｅｆとの比較結果に対応する出力電圧Ｖｏｕｔを出力電圧端子３から出力させることができる。

一方、レギュレータＩＣ２００の検査状態（例えば、レギュレータＩＣ２００が製品として工場から出荷される前の検査状態）で制御入力端子４からの制御入力電圧Ｖｃがとり得る電圧範囲を、トランジスタＱ１を導通させることができる第２の電圧領域内に設定することによって、当該検査状態では、制御入力電圧Ｖｃが入力されると、トランジスタＱ１を導通させることができる。トランジスタＱ１はｐｎｐ型であることにより、第２の電圧領域は第１の電圧領域より電圧が高い領域である。したがって、制御入力電圧Ｖｃが第２の電圧領域内であれば、制御入力電圧Ｖｃは閾値電圧Ｖｔｈ以上であるため、当該検査状態では、上記通常状態と同様に、レギュレータ回路１０を作動可能な状態にすることができる。

そして、当該検査状態では、トランジスタＱ１は導通しているため、サーマルシャットダウン回路２０内のコンパレータは、トランジスタＱ１が導通して抵抗Ｒ２に電流が流れたときの電圧値である内部電圧ＶＡを基準電圧Ｖｒｅｆと比較することができる。その結果、トランジスタＱ１が導通して抵抗Ｒ２に電流が流れたときの電圧値である内部電圧ＶＡと基準電圧Ｖｒｅｆとの比較結果に対応する出力電圧Ｖｏｕｔを出力電圧端子３から出力させることができる。

つまり、当該検査状態では、制御入力電圧Ｖｃを第２の電圧領域内でスイープさせることに伴って内部電圧ＶＡをスイープさせることができる。内部電圧ＶＡに応じて、サーマルシャットダウン回路２０内のコンパレータが内部電圧ＶＡと基準電圧Ｖｒｅｆとを比較した比較結果が変化し、その比較結果に応じて、出力電圧Ｖｏｕｔも変化する。つまり、制御入力端子４に接続された検査装置側の直流電源５０の出力電圧（言い換えれば、制御入力電圧Ｖｃ）を第２の電圧領域内でスイープさせながら、出力端子３からＩＣ外部に出力される出力信号Ｖｏｕｔを監視することによって、生産されたＩＣ内部のサーマルシャットダウン回路２０内のコンパレータに設定された基準電圧Ｖｒｅｆが、設計的に正常値であるか否かをＩＣ外部から検査することができる。つまり、出力電圧Ｖｏｕｔの変化タイミングが所定の正常判定値から外れていると、基準電圧Ｖｒｅｆが正常値から外れているとみなすことができる。また、制御入力電圧Ｖｃをスイープさせて、出力電圧Ｖｏｕｔが変化した時点の制御入力電圧Ｖｃの値を計測することによって、基準電圧Ｖｒｅｆの設定値を推定することができる。

このように、サーマルシャットダウン回路２０の機能検査（特には、基準電圧Ｖｒｅｆの検査）をする場合に限りトランジスタＱ１を導通させることができる。したがって、通常状態での回路動作は、トランジスタＱ１の存在によって影響を受けることはない。

また、トランジスタＱ１のベース−エミッタ電圧をＶＢＥ１とすると、図３において、
ＶＡ＝（Ｒ２／Ｒ１）×（Ｖｃ−Ｖｉｎ−ＶＢＥ１）・・・（１）
という関係式が成立するのがわかる。関係式（１）によれば、（Ｒ２／Ｒ１）の項によって、抵抗Ｒ１，Ｒ２両方の抵抗値にばらつきがあっても、そのばらつきを抑えることができる。したがって、抵抗Ｒ１，Ｒ２両方の抵抗値がばらついても、内部電圧ＶＡのばらつきが抑えられるため、基準電圧Ｖｒｅｆの設定電圧値を精度良く検査することができる。

図３に示したレギュレータＩＣ２００の詳細構成について説明する。

トランジスタＱ１は、入力電圧Ｖｉｎの電圧値に従って、導通／非導通を切り替える。トランジスタＱ１の導通によって、抵抗Ｒ１、Ｒ２に電流が流れる。

抵抗Ｒ１は、トランジスタＱ１のエミッタと制御入力端子４との間に設けられ、トランジスタＱ１のエミッタと制御入力端子４とを結ぶ経路に直列に挿入される。トランジスタＱ１のエミッタと制御入力端子４とを結ぶ経路には、静電気保護回路が設けられる。静電気保護回路を設けることによって、制御入力端子４から入力される静電気によって、レギュレータＩＣ２００の内部回路が誤作動したり破損したりすることを防止することができる。図３には、静電気保護回路として、アノードがグランドに接続されカソードが制御入力端子４に接続されたダイオードＤ１が示されている。

抵抗Ｒ２は、トランジスタＱ１のコレクタとグランドとの間に設けられ、トランジスタＱ１のコレクタとグランドとを結ぶ経路に直列に挿入される。

レギュレータ回路１０は、電源ライン４１から給電され、入力電圧Ｖｉｎを電源電圧として動作する。レギュレータ回路１０は、電源ライン４１から入力される入力電圧Ｖｉｎが変動しても出力電圧Ｖｏｕｔを一定電圧に維持するように調整する。レギュレータ回路１０は、入力電圧Ｖｉｎの大きさに従って、作動／非作動を切り替える。レギュレータ回路１０は周知の回路であればよいため、その構成の説明については省略する。

サーマルシャットダウン回路１０は、電源ライン４１から給電され、入力電圧Ｖｉｎを電源電圧として動作する。

図７は、サーマルシャットダウン回路２０の構成例である。内部電圧ＶＡは、トランジスタＱ１が導通していないときには、電源ライン４１からの給電によって一定電圧に維持される。入力電圧Ｖｉｎで動作する定電流源２１によって定電流が生成される。内部抵抗Ｒ２（図３参照）、Ｒ９、Ｒ１０に定電流が流れることによって、一定の内部電圧ＶＡが生成される。基準電圧Ｖｒｅｆは、電源ライン４１からの給電により動作する定電流源２２からセンスダイオード２４に電流が流れることによって生成される。センスダイオード２４は、雰囲気温度に応じて基準電圧Ｖｒｅｆを変化させることができる。入力電圧Ｖｉｎを動作電源とするコンパレータ２３は、内部電圧ＶＡと基準電圧Ｖｒｅｒとを比較し、内部電圧ＶＡが基準電圧Ｖｒｅｆに比べて高い場合に第１の電圧レベル（例えば、ハイレベル）の出力電圧ＶＢをレギュレータ１０に対して出力し、内部電圧が基準電圧Ｖｒｅｆに比べて低い場合に第２の電圧レベル（例えば、ローレベル）の出力電圧ＶＢをレギュレータ１０に対して出力する（図３参照）。

図４は、レギュレータＩＣ２００のテストモード時のタイムチャートである。図４に示されるように、制御入力電圧Ｖｃを徐々に増加させると、図３及び関係式（１）からも分かるように、制御入力電圧Ｖｃが（Ｖｉｎ＋ＶＢＥ１）以上の電圧範囲では、トランジスタＱ１がオンすることにより抵抗Ｒ２に電流が流れるため、制御入力電圧Ｖｃが大きくなるにつれて内部電圧ＶＡも上昇する。内部電圧ＶＡが基準電圧Ｖｒｅｆに到達すると、図７のコンパレータ２３の出力電圧ＶＢの電圧レベルが反転することによって、レギュレータ１０は出力電圧Ｖｏｕｔの出力を時刻ｔ３で停止させる。つまり、サーマルシャットダウン回路２０の機能が正常に働いてレギュレータ１０の出力が停止することを検査することができる。

図５は、本発明に係る半導体装置の第２の実施形態であるレギュレータＩＣ３００の構成図である。レギュレータＩＣ２００と同様の構成については、説明を省略又は簡略する。

レギュレータＩＣ３００は、制御入力端子４と、電源ライン４１に抵抗Ｒ４を介してベースが接続されたｐｎｐバイポーラトランジスタＱ４を備える。また、レギュレータＩＣ３００は、第１の抵抗として、トランジスタＱ４のエミッタと制御入力端子４との間に設けられた抵抗Ｒ５を備え、第２の抵抗として、トランジスタＱ４のコレクタとグランドとの間に設けられた抵抗Ｒ６を備える。また、レギュレータＩＣ３００は、第１の回路として、レギュレータ回路１０を備え、第２の回路として、サーマルシャットダウン回路２０を備える。レギュレータ回路１０は、制御入力端子４からの制御入力電圧Ｖｃが所定の閾値電圧Ｖｔｈ以上であることを条件に作動する回路である。閾値電圧Ｖｔｈは、トランジスタＱ４を導通させることができない第１の電圧領域内に設定されている。閾値電圧Ｖｔｈは、入力電圧Ｖｉｎより低く設定するのがよい。例えば、入力電圧ＶｉｎがＤＣ１０Ｖであれば、閾値電圧Ｖｔｈは５Ｖに設定され、入力電圧ＶｉｎがＤＣ５Ｖであれば、閾値電圧Ｖｔｈは３Ｖに設定される。また、サーマルシャットダウン回路２０は、制御入力電圧ＶｃがトランジスタＱ４を導通させることができる第２の電圧領域内であることにより抵抗Ｒ６に電流が流れることによってトランジスタＱ４が導通していないときの非導通時電圧値から電圧値が変化する内部電圧ＶＡを、基準電圧Ｖｒｅｆと比較するコンパレータを含んでいる。また、レギュレータＩＣ３００は、内部電圧ＶＡと基準電圧Ｖｒｅｆとの比較結果に応じて変化する出力電圧Ｖｏｕｔを出力するための出力電圧端子３を備える。

このレギュレータＩＣ３００によれば、上述の説明において、図３のレギュレータＩＣ２００のトランジスタＱ１をレギュレータＩＣ３００のトランジスタＱ４に置き換えて考えれば分かるように、サーマルシャットダウン回路２０の機能を検査するためのテスト用端子を制御入力端子４と共用しつつ、抵抗Ｒ５，Ｒ６の抵抗値のばらつきがあっても、サーマルシャットダウン回路２０の機能検査の結果に与える影響を抑えることができる。

トランジスタＱ４は、カレントミラー回路の出力トランジスタである。カレントミラー回路は、主に、電源ライン４１にエミッタが接続されたトランジスタＱ３と、制御入力端子４に抵抗Ｒ５を介してエミッタが接続されたトランジスタＱ４と、トランジスタＱ３とＱ４のベースを共に電源ライン４１に接続する抵抗Ｒ４と、抵抗Ｒ５とから構成される。トランジスタＱ３のコレクタとベースが互いに接続される。制御入力端子４に抵抗Ｒ７を介してエミッタが接続され且つベースが電源ライン４１に接続されたトランジスタＱ５のオンに連動して、トランジスタＱ５のコレクタにベースが接続されたトランジスタＱ２がオンする。トランジスタＱ２のベースは抵抗Ｒ８を介してグランドに接続され、エミッタもグランドに接続される。トランジスタＱ２のオンによって、トランジスタＱ２のコレクタに抵抗Ｒ３を介して接続されたカレントミラー回路が作動し、トランジスタＱ４のオンにより抵抗Ｒ６に電流が流れる。トランジスタＱ２のコレクタは、抵抗Ｒ３を介してトランジスタＱ３のコレクタに接続される。

トランジスタＱ３のベース−エミッタ電圧をＶＢＥ３，トランジスタＱ４のベース−エミッタ電圧をＶＢＥ４とすると、図５おいて、
ＶＡ＝（Ｒ６／Ｒ５）×（Ｖｃ−Ｖｉｎ＋ＶＢＥ３−ＶＢＥ４）・・・（２）
という関係式が成立するのが分かる。ＶＢＥ３とＶＢＥ４は略等しいので、
ＶＡ＝（Ｒ６／Ｒ５）×（Ｖｃ−Ｖｉｎ）・・・（３）
という関係式を導き出すことができる。関係式（３）によれば、（Ｒ６／Ｒ５）の項によって、抵抗Ｒ５，Ｒ６両方の抵抗値にばらつきがあっても、そのばらつきを抑えることができる。したがって、抵抗Ｒ５，Ｒ６両方の抵抗値がばらついても、内部電圧ＶＡのばらつきが抑えられるため、基準電圧Ｖｒｅｆの設定電圧値を精度良く検査することができる。さらに、関係式（３）によれば、トランジスタＱ３のベース−エミッタ電圧がばらついても、内部電圧ＶＡに影響しないため、基準電圧Ｖｒｅｆの電圧値を更に精度良く検査することができる。

図６は、レギュレータＩＣ３００のテストモード時のタイムチャートである。図６に示されるように、制御入力電圧Ｖｃを徐々に増加させると、図５及び関係式（３）からも分かるように、制御入力電圧Ｖｃが（Ｖｉｎ＋ＶＢＥ１）以上の電圧範囲では、トランジスタＱ５がオンすることによりトランジスタＱ２がオンする。トランジスタＱ２のオンによってトランジスタＱ３に基準電流が流れることによって、カレントミラー効果によって、トランジスタＱ４に電流が流れる。トランジスタＱ４がオンすることにより抵抗Ｒ６に電流が流れるため、制御入力電圧Ｖｃが大きくなるにつれて内部電圧ＶＡも上昇する。内部電圧ＶＡが基準電圧Ｖｒｅｆに到達すると、図７のコンパレータ２３の出力電圧ＶＢの電圧レベルが反転することによって、レギュレータ１０は出力電圧Ｖｏｕｔの出力を時刻ｔ３で停止させる。つまり、サーマルシャットダウン回路２０の機能が正常に働いてレギュレータ１０の出力が停止することを検査することができる。

このように、上述の実施例によれば、内部抵抗の抵抗値がばらついても、内部電圧ＶＡのばらつきが抑えられるため、基準電圧Ｖｒｅｆの設定電圧値を精度良く検査することができる。特に、ｐｎｐバイポーラトランジスタのエミッタ−ベース間電圧ＶＢＥは、ＰＭＯＳトランジスタのゲート−ソース電圧に比べて、電流や温度変化に対するばらつきが小さいため、ｐｎｐバイポーラトランジスタを用いることで、ＰＭＯＳトランジスタを用いる場合に比べて、基準電圧Ｖｒｅｆの設定電圧値を精度良く検査することができる。

また、図２に記載の半導体入力回路は、Ｐチャンネル型ＭＯＳトランジスタ２０３と抵抗素子２０４との間のノード２０７がインバータ２０５に接続された構成であるため、テストモードに移行したか否かを検出することしかできないが、上述の実施例では、基準電圧Ｖｒｅｆの設定電圧値を精度よく検査することができる。

また、比較的小さなトランジスタや抵抗等の部品を追加するだけで、テスト用端子を他の通常使用端子に共用できる。これにより、テスト用端子専用の比較的大きな静電気対策用保護素子を削減することができるので、チップ面積の縮小化を図ることができる。

また、端子を利用して、内部の基準電圧Ｖｒｅｆをモールド後に検査できるので、組み立て後やモールド後に発生した不良も発見して、不良品としてリジェクトすることができる。

また、通常のレギュレータ動作に影響せずに、サーマルシャットダウン回路の検査が可能である。そして、入力電圧Ｖｉｎが通常の使用電圧領域では、追加した回路は動作しないので、無駄な消費電流も発生しない。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。

例えば、本発明に係る出力装置の実施形態として、レギュレータを示したが、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、負荷の駆動装置にも本発明は使用できる。

１グランド端子
２電源入力端子
３出力電圧端子
４制御端子
５テスト用端子
１０レギュレータ回路
２０サーマルシャットダウン回路
２１，２２定電流源
２３コンパレータ
２４センスダイオード
４１電源ライン
１００，２００，３００レギュレータＩＣ
Ｄ１静電気対策用保護素子
Ｑ１，Ｑ４ｐｎｐバイポーラトランジスタ

Claims

入力端子と、
電源ラインにベースが接続されたｐｎｐバイポーラトランジスタと、
前記トランジスタのエミッタと前記入力端子との間に設けられた第１の抵抗と、
前記トランジスタのコレクタとグランドとの間に設けられた第２の抵抗と、
前記入力端子からの入力電圧が所定電圧以上であることを条件に動作し、前記入力電圧が前記トランジスタを導通させることができない第１の電圧領域内に前記所定電圧が設定された動作回路と、
前記入力電圧が前記トランジスタを導通させることができる第２の電圧領域内であることにより前記第２の抵抗に電流が流れることによって前記トランジスタが導通していないときの非導通時電圧値から電圧値が変化する内部電圧を、基準電圧と比較するコンパレータと、
前記内部電圧と前記基準電圧との比較結果に応じて変化する出力電圧を出力するための出力端子とを備える、半導体装置。
前記動作回路が、前記比較結果に応じて、前記出力電圧を変化させる、請求項１に記載の半導体装置。
前記動作回路が、前記電源ラインから給電される、請求項１又は２に記載の半導体装置。
前記動作回路が、前記電源ラインからの給電に基づいて、前記出力電圧を調整する、請求項３に記載の半導体装置。
前記コンパレータが、前記電源ラインから給電される、請求項１から４のいずれか一項に記載の半導体装置。
前記内部電圧は、前記トランジスタが導通していないときには前記電源ラインからの給電によって一定電圧に維持される、請求項１から５のいずれか一項に記載の半導体装置。
前記基準電圧が、前記電源ラインからの給電によって生成される、請求項１から６のいずれか一項に記載の半導体装置。
前記基準電圧が、前記電源ラインからの給電によりダイオードに電流が流れることによって生成される、請求項７に記載の半導体装置。
前記トランジスタが、カレントミラー回路の出力トランジスタである、請求項１から８のいずれか一項に記載の半導体装置。