JP5353395B2 - 信号伝送回路及び電力変換装置 - Google Patents
信号伝送回路及び電力変換装置 Download PDFInfo
- Publication number
- JP5353395B2 JP5353395B2 JP2009096192A JP2009096192A JP5353395B2 JP 5353395 B2 JP5353395 B2 JP 5353395B2 JP 2009096192 A JP2009096192 A JP 2009096192A JP 2009096192 A JP2009096192 A JP 2009096192A JP 5353395 B2 JP5353395 B2 JP 5353395B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- circuit
- reset
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
図5は、昇降圧コンバータ及びインバータを用いた車両駆動システムの概略構成を示すブロック図である。
図5において、車両駆動システムには、昇降圧コンバータ1102に電力を供給する直流電源1101、電圧の昇降圧を行う昇降圧コンバータ1102、昇降圧コンバータ1102から出力された電圧を3相電圧に変換するインバータ1103及び車両を駆動する電動機1104が設けられている。
そして、車両駆動時には、昇降圧コンバータ1102は、直流電源1101の電圧(例えば280V)を電動機1104の駆動に適した電圧(例えば750V)に昇圧し、インバータ1103に供給する。そして、インバータ1103のスイッチング素子をオン/オフ制御することにより、昇降圧コンバータ1102にて昇圧された電圧を3相電圧に変換して、電動機1104の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させる。
図6において、昇降圧コンバータ1102には、エネルギーの蓄積を行うリアクトルL、電荷の蓄積を行うコンデンサC、インバータ1103に流入する電流を通電及び遮断するスイッチング素子SW1、SW2、スイッチング素子SW1、SW2の導通及び非導通を指示する制御信号を生成する制御回路1111が接続されている。
ここで、スイッチング素子SW1には、制御回路1111からの制御信号に従ってスイッチング動作を行うIGBT(Insulated Gate Bipolar Transistor)1105が設けられ、IGBT1105に流れる電流と逆方向に電流を流すフライホイールダイオードD1がIGBT1105に並列に接続されている。
なお、各スイッチング素子SW11〜SW23の、各IGBTのゲート端子は、制御回路1112に接続され、各IGBTは、制御回路1112からの制御信号に応じて動作し、これによりスイッチング素子SW11〜SW23の導通及び非導通が制御される。
図7において、昇圧動作では、スイッチング素子SW1のIGBT1105がオン(導通)すると、IGBT1105を介してリアクトルLに電流Iが流れ、LI2/2のエネルギーがリアクトルLに蓄積される。
次に、スイッチング素子SW1のIGBT1105がオフ(非導通)すると、スイッチング素子SW2のフライホイールダイオードD2に電流が流れ、リアクトルLに蓄えられたエネルギーがコンデンサCに送られる。
次に、スイッチング素子SW2のIGBT1106がオフ(非導通)すると、スイッチング素子SW1のフライホイールダイオードD1に電流が流れ、リアクトルLに蓄えられたエネルギーが直流電源1101へ回生される。
VL/VH=ON Duty ……(1)
ただし、VLは直流電源1101の電圧、VHはコンデンサCの電圧、ON DutyはフライホイールダイオードD2(昇圧動作の場合)又はスイッチング素子SW2(降圧動作の場合)のスイッチング周期に対する導通期間の割合である。
図5、図6に示すような昇降圧コンバータ1102に対し、絶縁トランスを用いて信号を伝送するパワーエレクトロニクス機器を適用することが提案されている(例えば特許文献1参照)。
スイッチング素子SW1、SW2、およびこれらスイッチング素子SW1、SW2の導通及び非導通を指示する制御信号を生成する制御回路1111は、車体筐体に設置される。
また、スイッチング素子SW1、SW2は、それぞれ下アーム用、上アーム用として動作する。
そして、上アーム用のスイッチング素子SW2を構成するIGBT1106が形成されたチップには、チップの温度変化に起因するフライホイールダイオードD2のVF(順方向電圧)変化を測定原理として用いた温度センサ、及び抵抗RU1、RU2を介してIGBT1106の電流センス用エミッタからの電流の大きさを検出することにより主回路電流の大きさを検出する電流センサが設けられている(電流センス用エミッタからの電流の大きさと主回路電流の大きさの比は一定である。)。
CPU1111aは、保護機能付きゲートドライバIC1115U、1115D或いは、アナログ−PWM変換器CU、CDからのアラーム信号SU2、SD2、SU3、SD3が通知されたときには、PWM信号の生成を停止する。
ここで、前記信号伝送部1117は、図8に示すように、絶縁トランスにより信号伝送を行なう信号伝送回路TUを複数備えており、この信号伝送回路TUは信号線毎に設けられている。
図9において、半導体基板2011には引き出し配線層2012が埋め込まれると共に、半導体基板2011上には1次巻線パターン2014が形成されている。引き出し配線層2012と1次巻線パターン2014は接続導体2013により接続されている。そして、1次巻線パターン2014上には平坦化膜2015が形成され、平坦化膜2015上には、2次巻線パターン2017が形成され、2次巻線パターン2017は保護膜2018にて覆われている。そして、保護膜2018には、2次巻線パターン2017の中心を露出させる開口部2019が形成され、開口部2019を介して2次巻線パターン2017の中心にボンディングワイヤを接続することにより、2次巻線パターン2017からの引き出しを行なうことができる。
そして、1次巻線パターン2014に印加された電流により生成された磁束φ=L1*I1の大部分が2次巻線パターン2017の鎖交磁束となり、2次巻線パターン2017の両端には、dφ/dTに比例するM21*dI1/dTの電圧が得られる。ただし、L1は1次巻線パターン2014の自己インダクタンス、I1は1次巻線パターン2014に流れる電流、M21は1次巻線パターン2014と2次巻線パターン2017の相互インダクタンスである。
ここで、キャリア信号伝送方式では、伝送されるロジック信号の論理に基づいて振幅変調された高周波キャリア信号にて1次巻線を励磁し、2次巻線の出力電圧をローパスフィルタにて平滑してロジック信号が取り出される。
ここで、キャリア信号伝送方式では、ロジック信号がハイレベルの期間に常にキャリア信号にて絶縁トランスが励磁され、絶縁トランスの巻線抵抗による発熱を抑えることができない。このため、微細加工技術を適用して形成された絶縁トランスによる信号伝送では状態遷移信号伝送方式を用いることが提案されている。
信号伝送回路TUは、入力信号の立ち上がりエッジおよび立ち下がりエッジを検出する変換回路KU0、入力信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスTL1及びパルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスTL2を備えている。これらセット用絶縁トランスTL1及びリセット用絶縁トランスTL2は、図9に示すような半導体技術によって作られた絶縁トランスや空芯型絶縁トランスなどで構成される。
そして、セット用絶縁トランスTL1の1次巻線M1の両端はダイオードD1を介して接続されるとともに、セット用絶縁トランスTL1の1次巻線M1の一端は、Nチャンネル電界効果型トランジスタTr1のドレインに接続され、セット用絶縁トランスTL1の1次巻線M1の他端は電源電位Vcc1に接続されている。
そして、否定論理積回路U3Aの出力端子はインバータU2Cを介してNチャンネル電界効果型トランジスタTr1のゲートに接続され、否定論理積回路U3Bの出力端子はインバータU2Dを介してNチャンネル電界効果型トランジスタTr2のゲートに接続されている。
また、リセット用絶縁トランスTL2の2次巻線M4の一端は、抵抗R5を介して電源電位Vcc2に接続されると共に、演算増幅器U4Bの非反転入力端子に接続され、リセット用絶縁トランスTL2の2次巻線M4の他端は、抵抗R4を介して接地されると共に、演算増幅器U4Bの反転入力端子に接続される。
図12において、放熱の役割を行う銅ベース71上には、絶縁用セラミックス基板72を介して、IGBTチップ73aおよびFWD(フライホイールダイオード)チップ73bが実装されている。そして、IGBTチップ73aおよびFWDチップ73bは、ボンディングワイヤ74a〜74cを介して互いに接続されるとともに、主回路電流の取り出しを行う主端子77、78に接続されている。また、IGBTチップ73aおよびFWDチップ73b上には、IGBTのゲート駆動および監視を行う回路基板75が配置され、IGBTチップ73a、FWDチップ73bおよび回路基板75はモールド樹脂76にて封止されている。ここで、IGBTチップ73aおよびFWDチップ73bは、負荷へ流入する電流を通電および遮断するスイッチング素子を構成することができ、上アーム用および下アーム用として動作するようにスイッチング素子を直列に接続することができる。また、回路基板75には、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路を設けることができる。
このような大電流を伴うスイッチングによる磁界変化に起因するノイズが図10の信号伝送回路TUの入力信号S1に重畳された場合には、昇降圧コンバータの誤動作を引き起こし、さらに、これが重なると絶縁トランスが励起される回数および絶縁トランスに流れる電流が増大するという問題が生じる。
図13において、下アーム側のIGBT1105が導通してIGBT1105に流れる電流Icが0Aから600Aに変化している間に、この電流Icの変化の時間微分に相当する電圧波形がノイズ(グリッチノイズ)として信号伝送回路TUの入力信号S1に重畳しているのが判る(領域AR1)。なお、図中のVceはIGBT1105のコレクタ・エミッタ間電圧である。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、外部からの磁界変化によるノイズの影響を低減しつつ絶縁状態で信号授受を行なうことの可能な、信号伝送回路及び電力変換装置を提供することを目的としている。
また、請求項4に係る信号伝送回路は、前記充放電制御手段は、定電流を前記コンデンサに流入させることを特徴としている。
また、本発明の請求項6に係る信号伝送回路は、クロック信号を生成するクロック信号生成回路を有し、前記励磁阻止手段は、前記クロック信号を計数するクロック信号計数手段を有し、前記クロック信号計数手段の計数値を利用して前記規定時間を計測することを特徴としている。
さらにまた、請求項8に係る電力変換装置は、車両を駆動する電動機をPWM制御するようにした車両駆動システムに適用され、前記電動機を前記負荷とし、前記PWM制御用のPWM信号を前記入力信号として、前記駆動回路を駆動する電力変換装置であって、前記規定時間が87μs以下であることを特徴としている。
図1は、本発明を適用した信号伝送回路TUの構成を示すブロック図であって、昇降圧コンバータ用のインテリジェントモジュール(IPM:Inteligent Power Module)に適用したものである。また、図2は、信号伝送回路TUの各部の信号波形を示す図である。
本発明に係る信号伝送回路TUは、図10に示す従来の信号伝送回路TUにおいて、変換回路KU0に替えて変換回路KU1を設けたものであり、同一部には同一符号を付与し、その詳細な説明は省略する。
本発明における変換回路KU1は、セット・リセット信号生成回路11と、ゲート回路12と、セット側ゲート信号生成回路13と、リセット側ゲート信号生成回路14と、を備える。
リセットパルスゲート回路12cは、リセットパルス生成回路11bからのリセット信号S103及びリセット側ゲート信号生成回路14からのリセットパルスゲート信号S113を入力とし、リセットパルスゲート信号S113がHIGHレベルであるときには、リセット信号S103の反転信号を反転回路12dに出力し、LOWレベルであるときには、リセット信号S103を反転回路12dに伝達しない。
セット側ゲート信号生成回路13は、単パルス生成回路13aと、遅延単パルス生成回路13bと、D型フリップフロップ13cと、積分回路13dと、D型フリップフロップ13eと、を備える。
遅延単パルス生成回路13bは、単パルス生成回路13aからの単パルスS108を所定時間だけ遅延して反転した遅延単パルスS109を生成し、これをD型フリップフロップ13cに出力する。
積分回路13dは、D型フリップフロップ13cの出力信号及び単パルス生成回路13aからの単パルスS108を入力とし、D型フリップフロップ13cの出力信号を積分し、積分結果を積分出力S110として出力すると共に、単パルスS108の立ち上がりで積分値をリセットする。
単パルス生成回路14aは、リセットパルスゲート回路12cの出力信号S106を入力とし、この出力信号S106の立ち上がりエッジに同期した、リセット側ゲート信号生成回路14全体をクリアするための単パルスS112を生成し、これをD型フリップフロップ14bに出力する。
この単パルスS108はセット側ゲート信号生成回路13全体をクリアする信号であるため、セット側ゲート信号生成回路13の各部がクリアされ積分回路13dの積分出力S110もクリアされる(図2(h))。このため、積分出力S110が図2(h)の破線で示す規定値を下回り、その結果D型フリップフロップ13eの出力信号(セットパルスゲート信号S111)がLOWレベルとなり、すなわち、セットパルスゲート信号S111がLOWレベルとなるため(図2(i))、セットパルスゲート回路12aは、入力されるセット信号S102を伝達しないゲート閉状態となる。
このため、時刻t21で、入力信号S101が立ち上がり、セット信号S102が生成されると、この時点でセットパルスゲート回路12aは、ゲート開状態であるため、セット信号S102に応じた出力信号S104が反転回路12bを介してゲート化セット信号S105として、セット用絶縁トランスTL1用のNチャンネル電界効果型トランジスタTr1に供給され、セット信号S102の伝達が行なわれることになる。
セット・リセット信号生成回路11において、抵抗R11の一端は、インバータ111を介して入力信号S101の信号源Gに接続される。抵抗R11の他端は、コンデンサC11を介して接地されるとともに、排他的論理和回路112の一方の入力端子に接続される。また、排他的論理和回路112の他方の入力端子には信号源Gが接続される。
つまり、信号源Gの入力信号S101は、インバータ111で反転された後、抵抗R11及びコンデンサC11からなる積分回路で遅延された後、排他的論理和回路112に入力され、ここで、入力信号S101の遅延信号と入力信号S101との排他的論理和(Exclusive OR)がとられる。この排他的論理和をインバータ113Aで反転した信号と入力信号S101との否定論理積(NAND)が否定論理積回路114Aでとられて、入力信号S101の立ち上がりエッジに同期した信号が生成され、これがインバータ115Aで反転されてセット信号S102が生成される。
次に、ゲート回路12は、セットパルスゲート回路12aを構成する否定論理積回路121Aと、リセットパルスゲート回路12cを構成する否定論理積回路121Bと、反転回路12bを構成するインバータ122Aと、反転回路12dを構成するインバータ122Bとを備える。
否定論理積回路121Bの一方の入力端子には、リセット信号S103が入力され、他方の入力端子には、リセット側ゲート信号生成回路14からのリセットパルスゲート信号S113が入力される。そして、これらの否定論理積(S106)が、インバータ122Bを介してゲート化リセット信号S107として出力される。
D型フリップフロップ138の入力端子Dには、電源電位Vcc1が印加され、出力端子Qは、コンデンサC22及び抵抗R25を介して接地されると共に、コンデンサC22及びインバータ139を介して否定論理積回路140の一方の入力端子に接続される。D型フリップフロップ138、コンデンサC22、抵抗R25、否定論理積回路140及び後述のインバータ141により微分回路に基づく遅延単パルス生成回路13bを構成している。
Nチャンネル電界効果型トランジスタ134のソースは、接地される。
コンデンサC23の両端の電圧、すなわち積分出力S110が後段のD型フリップフロップ137のクロック端子CLKの閾値電圧に到達するまで充電されると、D型フリップフロップ137の出力がHIGHレベルに切り替わり、すなわちセットパルスゲート信号S111がHIGHレベルとなる。そして、これがセットパルスゲート回路12aの否定論理積回路121Aに入力されるため、セットパルスゲート回路12aはゲート開状態に切り替わる。これにより、セットパルス生成回路11aからのセット信号S102のパルスの伝達が可能となる。ここで、入力信号S101が立ち上がってから積分出力S110が後段のD型フリップフロップ137のクロック端子CLKの閾値電圧に到達するまでの時間が、上述の規定時間となる。
D型フリップフロップ152の入力端子Dには電源電位Vcc1が印加され、出力端子QはコンデンサC41及び抵抗R42を介して接地されると共に、コンデンサC41及びインバータ153を介して否定論理積回路154の一方の入力端子に入力される。
否定論理積回路154の他方の入力端子には、電源リセット信号S120が入力され、否定論理積回路154の出力はインバータ155を経て単パルスS112としてD型フリップフロップ151及び152のクリア端子に入力される。
ここで、図1から図3では、昇降圧コンバータ1102用のインテリジェントモジュールの制御回路1111における信号伝送回路TUについて説明したが、インバータ1103の制御回路1112も同様に構成されている。すなわち、図8に示す昇降圧コンバータ1102用の制御回路1111と同様に、インバータ1103の各IGBTそれぞれに保護機能付きゲートドライバICが設けられると共にアナログ−PWM変換器が設けられ、これらとCPUとの間の信号の伝達が絶縁トランスを備えた1117と同様の信号伝送部を介して行なわれる。
このインバータ1103における、セットパルスゲート回路の規定時間は、次の手順で設定する。
ここで、インバータ1103の制御回路1112では、インバータ1103における電力変換を行なう際には、図4に示すように、正弦波PWM制御方式、過変調PWM制御方式、矩形波制御方式の3つの制御方式を切り替えて使用する。
次に、過変調PWM制御方式は、搬送波の振幅を縮小するように歪ませた上で、上記正弦波PWM制御方式と同様のPWM制御を行なうものである。この結果、基本波成分を歪ませることができ、変調率を0.61〜0.78の範囲まで高めることができる。
以上により、インバータ1103の規定時間が設定される。そして、昇降圧コンバータ1102の規定時間として、インバータ1103の規定時間と同一値を設定する。
したがって、昇降圧コンバータ1102における規定時間として、インバータ1103の規定時間を設定した場合であっても、ノイズではない、真のパルスの伝達が阻止されることはなく、ノイズの伝達を阻止し励磁コイルを保護しつつ、真に必要なパルスの伝達を確実に行なうことができる。
昇降圧コンバータ1102においても、PWM信号がとり得るパルス間隔の最小値を検出し、真のパルスの通過を阻止しない時間を規定時間として設定してもよい。このように設定することによって、ノイズの通過をできるだけ除去することができる。
また、空芯型のトランスに適用した場合について説明したが、鉄心を有するトランスであっても適用することができる。
さらに、スイッチング素子SW1、SW2、SW11〜SW23がスイッチング素子に対応し、制御回路1111及び制御回路1112が制御回路に対応し、保護機能付きゲートドライバIC1115U、1115Dが駆動回路に対応し、信号伝送回路1117が信号伝送部に対応している。
11a セットパルス生成回路
11b リセットパルス生成回路
12 ゲート回路
12a セットパルスゲート回路
12c リセットパルスゲート回路
13 セット側ゲート信号生成回路
13a 単パルス生成回路
13b 遅延単パルス生成回路
13c D型フリップフロップ
13d 積分回路
13e D型フリップフロップ
14 リセット側ゲート信号生成回路
14a 単パルス生成回路
14b D型フリップフロップ
15 電源リセット回路
1102 昇降圧コンバータ
1103 インバータ
1105、1106 IGBT
1111、1112 制御回路
1111a CPU
1115U、1115D 保護機能付きゲートドライバIC
1117 信号伝送部
S101 入力信号
S102 セット信号
S103 リセット信号
S104 セットパルスゲート回路12aの出力信号
S105 ゲート化セット信号
S106 リセットパルスゲート回路12cの出力信号
S107 ゲート化リセット信号
S108 単パルス
S109 遅延単パルス
S110 積分出力
S111 セットパルスゲート信号
S112 単パルス
S113 リセットパルスゲート信号
S120、S121 電源リセット信号
SW1、SW2、SW11〜SW23 スイッチング素子
TL1 セット用絶縁トランス
TL2 リセット用絶縁トランス
Tr1、Tr2 Nチャンネル電界効果型トランジスタ
TU 信号伝送回路
Claims (8)
- トランス手段と、
入力信号の立ち上がり及び立ち下がりエッジに同期したパルス信号を生成するパルス信号生成手段と、を有し、
前記パルス信号生成手段で生成した前記パルス信号を前記トランス手段の1次巻線側に入力し、
前記トランス手段の2次巻線側に生成されたパルス信号に基づき前記入力信号を復元するようにした信号伝送回路において、
第1の入力信号とその次に入力される第2の入力信号とのパルス間隔が、予め設定した規定時間よりも短いとき、前記第2の入力信号の前記立ち上がり及び立ち下がりエッジに同期したパルス信号の前記トランス手段の一次巻線への入力を禁止する励磁阻止手段、を備え、
前記トランス手段は、前記立ち上がりエッジに同期した立ち上がりパルス信号を伝送するセット用トランスと、前記立ち下がりエッジに同期した立ち下がりパルス信号を伝送するリセット用トランスと、を有し、
前記励磁阻止手段は、前記立ち上がりパルス信号が生成された時点から前記規定時間が経過するまでの間に生成される他の立ち上がりパルス信号を無効とする第1の阻止手段と、
前記立ち下がりパルス信号が生成された時点からこれ以後前記立ち上がりパルス信号が生成されるまでの間に生成される他の立ち下がりパルス信号を無効とする第2の阻止手段と、を備えることを特徴とする信号伝送回路。 - 前記パルス間隔は、前記第1の入力信号と前記第2の入力信号との間の、立ち上がりエッジ間隔又は立ち下がりエッジ間隔であることを特徴とする請求項1記載の信号伝送回路。
- 前記励磁阻止手段は、
コンデンサと、前記コンデンサへの充電及び放電を行なう充放電制御手段と、を備え、
前記コンデンサの両端電圧を利用して前記規定時間を計測することを特徴とする請求項1または請求項2に記載の信号伝送回路。 - 前記充放電制御手段は、定電流を前記コンデンサに流入させることを特徴とする請求項3記載の信号伝送回路。
- 前記充放電制御手段は、高抵抗を介して前記コンデンサに定電圧を印加することにより前記コンデンサに電流を流入させることを特徴とする請求項3記載の信号伝送回路。
- クロック信号を生成するクロック信号生成回路を有し、
前記励磁阻止手段は、前記クロック信号を計数するクロック信号計数手段を有し、
前記クロック信号計数手段の計数値を利用して前記規定時間を計測することを特徴とする請求項1または請求項2に記載の信号伝送回路。 - 負荷へ流入する電流を通電及び遮断するスイッチング素子と、
前記スイッチング素子の導通及び非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御回路で生成した前記制御信号を前記駆動回路に伝送する信号伝送部と、を備え、
前記請求項1から請求項6の何れかに記載の信号伝送回路を、前記信号伝送部として利用したことを特徴とする電力変換装置。 - 車両を駆動する電動機をPWM制御するようにした車両駆動システムに適用され、前記電動機を前記負荷とし、前記PWM制御用のPWM信号を前記入力信号として、前記駆動回路を駆動する電力変換装置であって、
前記規定時間が87μs以下であることを特徴とする請求項7記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009096192A JP5353395B2 (ja) | 2009-04-10 | 2009-04-10 | 信号伝送回路及び電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009096192A JP5353395B2 (ja) | 2009-04-10 | 2009-04-10 | 信号伝送回路及び電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010252421A JP2010252421A (ja) | 2010-11-04 |
JP5353395B2 true JP5353395B2 (ja) | 2013-11-27 |
Family
ID=43314126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009096192A Active JP5353395B2 (ja) | 2009-04-10 | 2009-04-10 | 信号伝送回路及び電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5353395B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI659599B (zh) * | 2017-03-15 | 2019-05-11 | 德商伍爾特電子eiSos有限公司 | 功率開關裝置及其操作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321594A (ja) * | 1996-05-30 | 1997-12-12 | Toyo Electric Mfg Co Ltd | 半導体素子駆動回路 |
JP2004215458A (ja) * | 2003-01-08 | 2004-07-29 | Mitsubishi Electric Corp | 半導体スイッチング素子の駆動回路 |
JP5054928B2 (ja) * | 2006-04-24 | 2012-10-24 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
JP2008099359A (ja) * | 2006-10-06 | 2008-04-24 | Toyota Motor Corp | 電力変換装置および電動車両 |
JP4894604B2 (ja) * | 2007-04-27 | 2012-03-14 | 富士電機株式会社 | 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 |
JP5151235B2 (ja) * | 2007-04-27 | 2013-02-27 | 富士電機株式会社 | 絶縁トランスの駆動装置および電力変換装置 |
-
2009
- 2009-04-10 JP JP2009096192A patent/JP5353395B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010252421A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2683071B1 (en) | Electric power converter | |
JP6104512B2 (ja) | 温度検出装置 | |
US9166499B2 (en) | Electronic circuit operating based on isolated switching power source | |
CN104247245B (zh) | 功率转换装置的控制装置 | |
KR20190040463A (ko) | 전기 자동차를 위한 인버터 | |
JP5245924B2 (ja) | 信号伝送回路及び電力変換装置 | |
WO2014080737A1 (ja) | 半導体素子の駆動装置 | |
JP5648000B2 (ja) | 電力変換装置 | |
US8829836B2 (en) | Driver for switching element and control system for rotary machine using the same | |
JP2011041363A (ja) | 直流電源平滑用コンデンサーの放電回路 | |
JP2008289257A (ja) | 絶縁トランスを用いた信号伝送回路および電力変換装置 | |
JP6468399B2 (ja) | 半導体素子の駆動装置 | |
US20240106347A1 (en) | Systems and methods for controlled active discharge for inverter for electric vehicle | |
JP5061716B2 (ja) | ノイズ除去回路 | |
JP2011182578A (ja) | 電力変換装置 | |
JP2005027454A (ja) | 車両用制御装置 | |
JP6007605B2 (ja) | 半導体素子の駆動装置 | |
CN113557162A (zh) | 用来核实用于电动车的驱动单元中的至少一个冷却剂温度的方法以及用于电动车的驱动单元 | |
JP5353395B2 (ja) | 信号伝送回路及び電力変換装置 | |
JP2009183059A (ja) | ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置 | |
JP6298188B2 (ja) | 温度検出装置 | |
JP6853684B2 (ja) | Dc/dcコンバータおよびその制御回路、制御方法および車載電装機器 | |
JP5151235B2 (ja) | 絶縁トランスの駆動装置および電力変換装置 | |
JPH08191503A (ja) | 電気自動車用制御装置 | |
US11394332B2 (en) | Motor driving apparatus and motor driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5353395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |