JP4894604B2 - 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 - Google Patents
空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 Download PDFInfo
- Publication number
- JP4894604B2 JP4894604B2 JP2007118187A JP2007118187A JP4894604B2 JP 4894604 B2 JP4894604 B2 JP 4894604B2 JP 2007118187 A JP2007118187 A JP 2007118187A JP 2007118187 A JP2007118187 A JP 2007118187A JP 4894604 B2 JP4894604 B2 JP 4894604B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- secondary winding
- setting
- resetting
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Power Conversion In General (AREA)
Description
図14は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図14において、車両駆動システムには、昇降圧コンバータ102に電力を供給する電源101、電圧の昇降圧を行う昇降圧コンバータ102、昇降圧コンバータ102から出力された電圧を3相電圧に変換するインバータ103および車両を駆動する電動機104が設けられている。なお、電源101は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
図15において、昇降圧コンバータ102には、エネルギーの蓄積を行うリアクトルL、電荷の蓄積を行うコンデンサC、インバータ103に流入する電流を通電および遮断するスイッチング素子SW1、SW2、スイッチング素子SW1、SW2の導通および非導通を指示する制御信号をそれぞれ生成する制御回路111、112が設けられている。
図16において、昇圧動作では、スイッチング素子SW1のIGBT105がオン(導通)すると、IGBT105を介してリアクトルLに電流Iが流れ、LI2/2のエネルギーがリアクトルLに蓄積される。
次に、スイッチング素子SW1のIGBT105がオフ(非導通)すると、スイッチング素子SW2のフライホイールダイオードD2に電流が流れ、リアクトルLに蓄えられたエネルギーがコンデンサCに送られる。
次に、スイッチング素子SW2のIGBT106がオフ(非導通)すると、スイッチング素子SW1のフライホイールダイオードD1に電流が流れ、リアクトルLに蓄えられたエネルギーが電源101へ回生される。
VL/VH=ON Duty(%) (1)
ただし、VLは電源電圧、VHは昇降圧後の電圧、ON Dutyはスイッチング素子SW1、SW2のスイッチング周期に対する導通期間の割合である。
また、車体筐体に接地される制御回路111、112側は低圧であり、スイッチング素子SW1、SW2に接続されるアーム側は高圧となる。このため、スイッチング素子SW1、SW2の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路111、112と電気的に絶縁しながら信号の授受が行われる。
図17において、絶縁トランスには、磁気コアMCが設けられ、磁気コアMCには1次巻線M1および2次巻線M2が巻かれている。なお、磁気コアMCは、フェライトやパーマロイなどの強磁性体にて構成することができる。そして、1次巻線M1に印加された電流により生成された磁束φは磁気コアMCにて集束され、磁気コアMC内を通過して第2次巻線M2を鎖交し、2次巻線M2の両端にdφ/dTなる電圧が発生する。ここで、磁気コアMCを用いることにより閉磁路を形成することができ、外部磁界の影響を軽減しつつ、1次巻線M1と2次巻線M2との間の結合係数を高くすることができる。
そこで、本発明の目的は、結合係数の温度依存性を低減しつつ、外部磁束に起因するノイズの影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置を提供することである。
ここで、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
これにより、セット用2次巻線の第1巻線に発生する起電圧およびリセット用2次巻線の第2巻線に発生する起電圧とを互いに逆相にすることが可能となるとともに、リセット用2次巻線の第1巻線に発生する起電圧およびセット用2次巻線の第2巻線に発生する起電圧とを互いに逆相にすることが可能となる。
ここで、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
ここで、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
図1は、本発明の一実施形態に係る空芯型絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュール(IPM:Inteligent Power Module)の概略構成を示すブロック図である。
図1において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子SWU、SWDおよびスイッチング素子SWU、SWDの導通および非導通を指示する制御信号をそれぞれ生成する制御回路1が設けられている。ここで、制御回路1は、CPU4または論理IC、あるいは論理ICとCPUが搭載されたシステムLSIなどで構成することができる。
また、車体筐体に接地される制御回路1側と、高圧となる上アーム2側および下アーム3側との間には、空芯型絶縁トランスTU1〜TU3、TD1〜TD3がそれぞれ介挿され、制御回路1では、空芯型絶縁トランスTU1〜TU3、TD1〜TD3を用いて上アーム2側および下アーム3側と電気的に絶縁しながら信号の授受が行われる。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号SD6、SU6がアナログPWM変換器CD、CUにそれぞれ入力される。そして、アナログPWM変換器CD、CUは、過熱検知信号SD6、SU6のアナログ値をデジタル信号にそれぞれ変換することにより、IGBTチップ温度PWM信号SD3、SU3をそれぞれ生成し、空芯型絶縁トランスTD3、TU3をそれぞれ介してCPU4にIGBTチップ温度PWM信号SD3、SU3を伝送する。そして、CPU4は、IGBTチップ温度PWM信号SD3、SU3からIGBT5、6のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、IGBT5、6のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
図2において、排他的論理和回路202の一方の入力端子には制御信号S11が遅延素子201を介して入力されるとともに、排他的論理和回路202の他方の入力端子には制御信号S11が直接入力される。また、論理積回路204の一方の入力端子には、排他的論理和回路202からの出力が入力されるとともに、論理積回路204の他方の入力端子には、制御信号S11が直接入力される。さらに、論理積回路205の一方の入力端子には、排他的論理和回路202からの出力が入力されるとともに、論理積回路204の他方の入力端子には、制御信号S11がインバータ203を介して入力される。
そして、論理積回路204の出力はNチャンネル電界効果型トランジスタ208のゲートに接続されるとともに、論理積回路205の出力はNチャンネル電界効果型トランジスタ209のゲートに接続されている。また、セット用絶縁トランス210の1次巻線の他端およびリセット用絶縁トランス218の1次巻線の他端は電源電圧Vcc1に固定されている。また、セット用絶縁トランス210の2次巻線の両端は抵抗211を介して互いに接続され、リセット用絶縁トランス218の2次巻線の両端は抵抗219を介して互いに接続されている。また、抵抗212の一端は電源電圧Vcc2に接続されるとともに、抵抗212、213の接続点の電位がVthとなるように抵抗212、213が直列接続されている。
なお、セット用絶縁トランス210の2次巻線およびリセット用絶縁トランス218の2次巻線には、これらの2次巻線をそれぞれ鎖交する外部磁束による起電圧を打ち消し合うとともに、これらの2次巻線をそれぞれ鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線を設けることができる。
セット用絶縁トランス210の2次巻線およびリセット用絶縁トランス218の2次巻線側に発生した起電力は、Vthの閾値に設定されたコンパレータ215、216にそれぞれ導かれる。
図3において、図1の空芯型絶縁トランスTU1、TD1には、送信側の役割を担う1次巻線M11を設けるとともに、受信側の役割を担う2次巻線の第1巻線M21および第2巻線M22をそれぞれ設けることができる。ここで、2次巻線の第1巻線M21および第2巻線M22は、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束を強め合うよう構成することができる。
図4において、外部磁束Φoは、2次巻線の第1巻線M21および第2巻線M22の双方に同一方向から概ね均等に鎖交する。
図5は、図3の空芯型絶縁トランスにおける信号磁束の鎖交状態を示す図である。
図5において、1次巻線M11に流れた信号電流によって形成される信号磁束Φsは、1次巻線M11の軸を中心として周回するように形成され、1次巻線M11の同軸上に配置された2次巻線の第1巻線M21に大部分が鎖交し、2次巻線の第2巻線M22には一部分が鎖交する。
なお、周回する巻線に鎖交する磁束が変化する場合、巻線の両端の発生電圧は下記のファラデーの法則にて表すことができる。
また、図3において示した巻線は縦方向に形成されているが、微細加工技術によって形成される平面型コイルを用いるようにしてもよい。
ここで、1次コイルパターン14aおよび2次コイルパターン17aは巻き方向を時計回りに設定するとともに、2次コイルパターン24aは巻き方向を反時計回りに設定し、2次コイルパターン17a、24aは互いに近接して配置することができる。さらに、2次コイルパターン17aの終端を2次コイルパターン24aの始端に接続するか、または2次コイルパターン17aの始端を2次コイルパターン24aの終端に接続することができる。
ここで、リセット用絶縁トランスの1次コイルパターン14bおよび2次コイルパターン17bは巻き方向を時計回りに設定するとともに、2次コイルパターン24bは巻き方向を反時計回りに設定し、2次コイルパターン17b、24bは互いに近接して配置することができる。さらに、リセット用絶縁トランスの2次コイルパターン17bの終端を2次コイルパターン24bの始端に接続するか、または2次コイルパターン17bの始端を2次コイルパターン24bの終端に接続することができる。
図7(a)において、As、P、Bなどの不純物を半導体基板51内に選択的に注入することにより、1次コイルパターン55aの中心からの引き出しを行うための引き出し拡散層52を半導体基板51に形成する。なお、半導体基板51の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択することができる。
次に、図7(c)に示すように、フォトリソグラフィー技術を用いることにより、1次コイルパターン55aの中心からの引き出し部分に対応して開口部54aが設けられたレジストパターン54を絶縁層53上に形成する。
次に、図7(e)に示すように、レジストパターン54を薬品により絶縁層53から剥離する。
次に、図7(f)に示すように、スパッタや蒸着などの方法により、導電膜55を絶縁層53上に形成する。なお、導電膜55の材質としては、AlやCuなどの金属を用いることができる。
次に、図7(h)に示すように、レジストパターン56をマスクとして導電膜55をエッチングすることにより、1次コイルパターン55aを絶縁層53上に形成する。
次に、図7(i)に示すように、レジストパターン56を薬品により1次コイルパターン55aから剥離する。
次に、図7(k)に示すように、斜めエッチングあるいはCMP(Chemical Mechanical Polishing)などの方法により、平坦化膜57を平坦化し、平坦化層57の表面の凹凸を除去する。
次に、図7(l)に示すように、フォトリソグラフィー技術を用いることにより、2次コイルパターン60aの外端の配線取出し部分に対応して開口部58aが設けられたレジストパターン58を平坦化膜57上に形成する。
次に、図8(b)に示すように、レジストパターン58を薬品により平坦化膜57から剥離する。
次に、図8(d)に示すように、スパッタや蒸着などの方法により、導電膜60を分離層59上に形成する。なお、導電膜60の材質としては、AlやCuなどの金属を用いることができる。
次に、図8(f)に示すように、レジストパターン61をマスクとして導電膜60をエッチングすることにより、2次コイルパターン60aを分離層59上に形成する。
次に、図8(g)に示すように、レジストパターン61を薬品により2次コイルパターン60aから剥離する。
これにより、微細加工技術によって1次コイルパターン55a上に2次コイルパターン60aを積層することができ、1次コイルパターン55aおよび2次コイルパターン60aの巻径を小さくすることが可能となるとともに、1次コイルパターン55aと2次コイルパターン60aとの間隔を小さくすることができる。
図9において、セット用絶縁トランスおよびリセット用絶縁トランスには、基板131、151が設けられている。そして、基板131には引き出し配線層132が埋め込まれるとともに、基板131上にはリセット用2次コイル第2巻線パターン134が形成されている。そして、リセット用2次コイル第2巻線パターン134は引き出し部133を介して引き出し配線層132に接続されている。そして、リセット用2次コイル第2巻線パターン134上には平坦化膜135が形成され、平坦化膜135上には、絶縁層136を介してセット用2次コイル第1巻線パターン139が形成されている。
図10(a)において、外部磁束Φoは、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に鎖交する。一方、セット用1次コイルパターン142に流れた信号電流によって形成される信号磁束Φs1は、セット用1次コイルパターン142の軸を中心として周回するように形成され、セット用1次コイルパターン142の同軸上に配置されたセット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に大部分が鎖交し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159には一部分が鎖交する。このため、信号磁束Φs1による起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。
図11において、排他的論理和回路302の一方の入力端子には制御信号S21が遅延素子301を介して入力されるとともに、排他的論理和回路302の他方の入力端子には制御信号S21が直接入力される。また、論理積回路304の一方の入力端子には、排他的論理和回路302からの出力が入力されるとともに、論理積回路304の他方の入力端子には、制御信号S21が直接入力される。さらに、論理積回路305の一方の入力端子には、排他的論理和回路302からの出力が入力されるとともに、論理積回路304の他方の入力端子には、制御信号S21がインバータ303を介して入力される。
また、Nチャンネル電界効果型トランジスタ309のドレインは抵抗308を介してリセット用1次コイルパターン162の終端に接続されるとともに、リセット用1次コイルパターン162の始端は電源電圧Vcc1に接続されている。
また、コンパレータ315の出力はモノマルチバイブレータ317を介してフリップフロップ319のD端子に接続されるとともに、フリップフロップ320のクロック端子に接続され、コンパレータ316の出力はモノマルチバイブレータ318を介してフリップフロップ320のD端子に接続されるとともに、フリップフロップ319のクロック端子に接続されている。そして、フリップフロップ319の出力端子Qはフリップフロップ322のクロック端子に接続され、フリップフロップ320の出力端子Qはモノマルチバイブレータ321の入力端子に接続され、モノマルチバイブレータ321の出力端子はフリップフロップ319、320、322のクリア端子CLRに接続され、フリップフロップ322のD端子は電源電圧Vcc2に接続されている。
図12において、図1のスイッチング素子SWD、SWUの導通および非導通をそれぞれ指示する制御信号S21と、この制御信号S21を遅延素子301で遅らせた信号とが排他的論理和回路302に入力され、排他的論理和回路302にて排他論理和がとられることにより、制御信号S21の“0”から“1”へのエッジに同期したエッジ信号S22−1および“1”から“0”へのエッジに同期したエッジ信号S22−2が抽出される。そして、これらのエッジ信号S22−1、S22−2は、論理積回路304、305に入力され、論理積回路304にて制御信号S21との論理積がとられることにより、立ち上がりエッジパルスS23が生成されるとともに、論理積回路305にて制御信号S21の反転信号との論理積がとられることにより、論理積回路305にて立ち下がりエッジパルスS24が生成される。
そして、セット用1次コイルパターン142が励磁されると、図10(a)に示すように、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に外部磁束Φoが鎖交しながら、信号磁束Φs1は、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に大部分が鎖交し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159には一部分が鎖交する。
そして、リセット用1次コイルパターン162が励磁されると、図10(b)に示すように、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に外部磁束Φoが鎖交しながら、信号磁束Φs2は、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に大部分が鎖交し、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134には一部分が鎖交する。
図13において、放熱の役割を行う銅ベース71上には、絶縁用セラミックス基板72を介して、IGBTチップ73aおよびFWDチップ73bが実装されている。そして、IGBTチップ73aおよびFWDチップ73bは、ボンディングワイヤ74a〜74cを介して互いに接続されるとともに、主回路電流の取り出しを行う主端子77に接続されている。また、IGBTチップ73aおよびFWDチップ73b上には、IGBTのゲート駆動および監視を行う回路基板75が配置され、IGBTチップ73a、FWDチップ73bおよび回路基板75はモールド樹脂76にて封止されている。ここで、IGBTチップ73aおよびFWDチップ73bは、負荷へ流入する電流を通電および遮断するスイッチング素子を構成することができ、上アーム用および下アーム用として動作するようにスイッチング素子を直列に接続することができる。また、回路基板75には、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路を設けることができる。
2 上アーム
3 下アーム
4 CPU
5、6 IGBT
7、8 ゲートドライバIC
TU1〜TU3、TD1〜TD3 空芯型絶縁トランス
DU1、DU2、DD1、DD2 ダイオード
RU1、RU2、RD1、RD2 抵抗
CU、CD PWM変換器
KU1、KD1 変換回路
PU1、PD1 復元回路
M11 1次巻線
M21 2次巻線の第1巻線
M22 2次巻線の第2巻線
11a、21a、11b、21b、131、151 基板
12a、22a、12b、22b、132、152、137、157 引き出し配線層
13a、23a、13b、23b、133、153、138、158 引き出し部
14a、14b、55a、134、154 1次コイルパターン
15a、15b、57、135、155、140、160 平坦化膜
16a、16b、53、136、156、141、161 絶縁層
17a、24a、17b、24b、60a 2次コイルパターン
18a、25a、18b、25b、62、143、163 保護膜
134 リセット用2次コイル第2巻線パターン
159 リセット用2次コイル第1巻線パターン
139 セット用2次コイル第1巻線パターン
154 セット用2次コイル第2巻線パターン
142 セット用1次コイルパターン
162 リセット用1次コイルパターン
51 半導体基板
52 引き出し拡散層
54、56、58、61 レジストパターン
54a、57a、58a 開口部
55、60 導電膜
59 分離層
71 銅ベース
72 絶縁用セラミックス基板
73a IGBTチップ
73b FWDチップ
74a〜74c ボンディングワイヤ
75 回路基板
76 モールド樹脂
77 主端子
201、301 遅延素子
202、302 排他的論理和回路
203、303 インバータ
204、205、304、305 論理積回路
206、208、211、212、213、219、306、308、311、312、313、319 抵抗
207、209、307、309 Nチャンネル電界効果型トランジスタ
210、310 セット用絶縁トランス
211、311 リセット用絶縁トランス
215、216、315、316 コンパレータ
217、319、320、322 フリップフロップ
317、318、321 モノマルチバイブレータ
Claims (5)
- パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、
パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられており、
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする空芯型絶縁トランス。 - 前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線の巻き方向が互いに相違し、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線の巻き方向が互いに相違することを特徴とする請求項1記載の空芯型絶縁トランス。
- パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記パルス信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスと、
前記パルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの2次巻線および前記リセット用絶縁トランスの2次巻線に発生する電圧パルスのレベルに基づいて前記パルス信号を復元する復元回路とを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられており、
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする空芯型絶縁トランスを用いた信号伝送回路。 - 前記セット用2次巻線にて検出されるセット側受信電圧がセット用判定閾値に到達する時刻と、前記リセット用2次巻線にて検出されるリセット側受信電圧がリセット用判定閾値に到達する時刻とを比較する比較回路と、
前記セット用判定閾値または前記リセット用判定閾値にそれぞれ到達する時刻が早い方のセット側受信電圧またはリセット側受信電圧を有効とする判定回路をさらに備えることを特徴とする請求項3記載の空芯型絶縁トランスを用いた信号伝送回路。 - 負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、
前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスとを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられており、
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007118187A JP4894604B2 (ja) | 2007-04-27 | 2007-04-27 | 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007118187A JP4894604B2 (ja) | 2007-04-27 | 2007-04-27 | 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277484A JP2008277484A (ja) | 2008-11-13 |
JP4894604B2 true JP4894604B2 (ja) | 2012-03-14 |
Family
ID=40055110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007118187A Expired - Fee Related JP4894604B2 (ja) | 2007-04-27 | 2007-04-27 | 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4894604B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9828971B2 (en) | 2014-11-20 | 2017-11-28 | General Electric Company | System and method for optimizing wind turbine operation |
US9842480B2 (en) | 2014-08-29 | 2017-12-12 | Fuji Electric Co., Ltd. | Alarm processing circuit |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4640495B2 (ja) * | 2008-11-27 | 2011-03-02 | トヨタ自動車株式会社 | 電気絶縁型スイッチング素子駆動装置 |
JP5353395B2 (ja) * | 2009-04-10 | 2013-11-27 | 富士電機株式会社 | 信号伝送回路及び電力変換装置 |
JP2013097963A (ja) * | 2011-10-31 | 2013-05-20 | Panasonic Corp | プラズマ発生装置 |
JP5861055B2 (ja) | 2013-07-30 | 2016-02-16 | パナソニックIpマネジメント株式会社 | ゲート駆動回路 |
EP2996232B1 (en) | 2013-11-22 | 2019-01-02 | Fuji Electric Co., Ltd. | Power semiconductor module drive control system and power semiconductor module control circuit |
JP6582401B2 (ja) * | 2014-12-01 | 2019-10-02 | 富士電機株式会社 | 信号伝達装置 |
JP2016127162A (ja) * | 2015-01-05 | 2016-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR101864627B1 (ko) * | 2017-03-13 | 2018-06-07 | 엘에스산전 주식회사 | 회로차단기의 전기량 검출 신호 처리 회로 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6257436U (ja) * | 1985-09-28 | 1987-04-09 | ||
JPH02146965A (ja) * | 1988-11-24 | 1990-06-06 | Nippon Electric Ind Co Ltd | ゲート・ドライブ回路 |
JPH07307653A (ja) * | 1994-05-13 | 1995-11-21 | Nippon Steel Corp | スイッチング素子駆動回路 |
JPH07335444A (ja) * | 1994-06-13 | 1995-12-22 | Hitachi Media Electron:Kk | 高圧トランス |
JPH10107708A (ja) * | 1996-10-01 | 1998-04-24 | Tokimec Inc | データアクセス装置 |
JP2004348636A (ja) * | 2003-05-26 | 2004-12-09 | Mitsubishi Electric Corp | 照合処理装置及び端末装置及びリーダライタ装置 |
JP2005051021A (ja) * | 2003-07-28 | 2005-02-24 | Sharp Corp | 磁気結合素子、及びそれを用いた電子機器 |
JP2005184891A (ja) * | 2003-12-16 | 2005-07-07 | Toyota Motor Corp | 電力変換装置およびそれを備えた自動車 |
JP4449640B2 (ja) * | 2004-08-10 | 2010-04-14 | 株式会社日立製作所 | インバータ装置 |
JP2006286884A (ja) * | 2005-03-31 | 2006-10-19 | Tdk Corp | コモンモードチョークコイル |
JP2007234896A (ja) * | 2006-03-01 | 2007-09-13 | Toyota Motor Corp | 信号伝達装置 |
JP2007250891A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | パワーエレクトロニクス機器 |
-
2007
- 2007-04-27 JP JP2007118187A patent/JP4894604B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9842480B2 (en) | 2014-08-29 | 2017-12-12 | Fuji Electric Co., Ltd. | Alarm processing circuit |
US9828971B2 (en) | 2014-11-20 | 2017-11-28 | General Electric Company | System and method for optimizing wind turbine operation |
Also Published As
Publication number | Publication date |
---|---|
JP2008277484A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4894604B2 (ja) | 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置 | |
JP4918795B2 (ja) | パワーエレクトロニクス機器 | |
JP2007250891A (ja) | パワーエレクトロニクス機器 | |
US20080266042A1 (en) | Transformer unit, and power converting device | |
JP4900019B2 (ja) | 絶縁トランスおよび電力変換装置 | |
JP5076725B2 (ja) | 絶縁トランスおよび電力変換装置 | |
US20230387808A1 (en) | Magnetically coupled galvanically isolated communication using lead frame | |
CN103081332B (zh) | 功率半导体模块、电力转换装置及铁路车辆 | |
US20090230938A1 (en) | Electric Power Conversion Apparatus | |
JP2008289257A (ja) | 絶縁トランスを用いた信号伝送回路および電力変換装置 | |
JP2010263671A (ja) | 電力変換装置 | |
JP5061716B2 (ja) | ノイズ除去回路 | |
JP5245924B2 (ja) | 信号伝送回路及び電力変換装置 | |
JP2005143215A (ja) | Dc−dcコンバータ装置 | |
JP5151235B2 (ja) | 絶縁トランスの駆動装置および電力変換装置 | |
JP6838297B2 (ja) | 電力変換装置 | |
Biskoping et al. | Galvanically isolated driver using an integrated power-and signal-transformer | |
JP2005124262A (ja) | リアクトルユニット及び電力変換装置 | |
JP4857967B2 (ja) | パワーエレクトロニクス機器 | |
JP2846792B2 (ja) | 混成集積回路装置 | |
JP2000116136A (ja) | 整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4894604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |