JP5352708B2 - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP5352708B2 JP5352708B2 JP2012107175A JP2012107175A JP5352708B2 JP 5352708 B2 JP5352708 B2 JP 5352708B2 JP 2012107175 A JP2012107175 A JP 2012107175A JP 2012107175 A JP2012107175 A JP 2012107175A JP 5352708 B2 JP5352708 B2 JP 5352708B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- constant current
- circuit
- gate drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
以下、図27、図28に基づき、このターンON期間におけるON遷移時間のバラツキに関して、IGBTを例にとりその動作とともに詳しく説明する。なお、負荷は、誘導負荷Lであり、電流I(A)が負荷とダイオードでフライホイールしているものとする。図27は、回路構成図、図28は、その動作説明図である。
Vthを過ぎIGBT1のC−E間に電流が流れ始め、ゲート電圧がVmirrorとなると、IGBT1のコレクタ電流IcはI(A)となる(図28[1]〜[2]の期間)。
ゲート電圧がミラー電圧となりさらに充電を続けるとIGBT1のVceがON状態に遷移する(図28[2]〜[3]の期間)。
この間の時間は、帰還容量(Cgc)に充電されているミラー電荷(Qgc)を用いて下式で表される。
また、その後Vceが完全にON状態に遷移するまではさらにミラー電圧での充電が必要であり、その期間はIg電流に依存する(図28[4][4]’)。
+1/2×Ic×Vce×tV−ON×f
=1/2×Ic×Vce×tON×f
但し、Vce:定常時のVce電圧、Ic:ON後のコレクタ電流、f:スイッチング周波数
なお、ゲート抵抗値Rgをより小さくすることで、バラツキの影響を小さくすることが可能ではあるが、現実に使用するIGBTにおいては、過剰にスイッチング速度を上げ過ぎることの無いよう、ゲート抵抗の接続が必須であることは一般的に示されている。また、EMI対策としてスイッチング時のdV/dtやdI/dtを制限することが一般的な処置である。
そのため、従来では、ミラー最小電圧の条件でON遷移時間ton最小値を設計し、スイッチング速度(max)時のゲート抵抗を決定する。そして、ゲート抵抗が決まった条件でミラー電圧最大時のスイッチング速度を求め、この時間を基にスイッチング損失を設計しなければならない。よって、ミラー電圧のバラツキによる損失のバラツキは大きくなる傾向にある。なお、OFF遷移も同じで、同様の問題点がある。
ターンオン動作およびターンオフ動作のいずれか一方または双方のためのゲート駆動装置として、
ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および定電流パルスゲート駆動回路の動作と定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
判定切替回路は、ゲートの電圧を検出するゲート電圧検出回路、ゲート電圧と所定の第1の設定値との大小を判定する判定回路、ターンオン動作において判定回路によりゲート電圧が第1の設定値を越えたと判定されたとき判定回路の第1の設定値を所定の第2の設定値に変更する設定値変更回路、およびターンオン動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、判定回路によりゲート電圧が第1の設定値を越えたと判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続し、ターンオフ動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、判定回路によりゲート電圧が第2の設定値未満と判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続する切替回路を備えたものである。
図1は、本発明の実施の形態1によるゲート駆動装置の全体構成図である。スイッチングデバイス1のゲートに定電流パルスゲート駆動回路2の出力を接続し、さらに定電圧パルスゲート駆動回路3の出力を接続する。
判定/切替回路4は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧(ゲート電圧検出回路は図示せず)とを入力し、定電流パルスゲート駆動回路2にON定電流/OFF定電流の制御信号を、定電圧パルスゲート駆動回路3にON定電圧/OFF定電圧の制御信号を出力接続する。
ここで、定電流パルスゲート駆動回路2に使用する制御電源の電圧VDD2は定電圧パルスゲート駆動回路3の制御電源の電圧VDD1よりも高く設定する。これは、後段で詳述するように、定電流パルスゲート駆動回路2に使用する部品(半導体デバイス)の固体バラツキによる定電流設定値のバラツキを抑えるためである。
図2において、Vmirror(ミラー電圧)のバラツキを考慮し、ミラー電圧がVmirror1の製品の動作を黒で、Vmirror2の製品の動作を灰色で示す。
制御信号に“H”が入力されると、判定/切替回路4の判定により、ON定電流の制御信号が出力される。これにより、ON定電流パルスゲート駆動回路21が動作し、スイッチングデバイス1のゲートに定電流Igが供給されゲート入力容量Cgeに定電流充電を行なう。
このとき、ゲート電圧がゲート閾値電圧(Vth)に至るまでは、IGBT1はOFFのままである(図2[1]、[1]’)。Vthを過ぎIGBT1のC−E間に電流が流れ始め、ゲート電圧がミラー電圧となると、IGBT1のコレクタ電流IcはI(A)となる(図2[1]〜[2]、[1]’〜[2]’の期間)。
なお、ここで、Vth(ゲートしきい値電圧)は、スイッチング素子定格電流比として0.01%の電流がスイッチング素子に流れる時のゲート電圧とする。
ゲート電圧がミラー電圧となり、さらに充電を続けるとIGBT1のVceがONに遷移する(図2[2]〜[4]、[2]’〜[4]’の期間)。
Ig旧=ΔV/Rg=(VDD−Vmirror)/Rg
であらわされ、帰還容量(Cgc)に充電されているミラー電荷(Qgc)を用いると、IGBT1のVceがON状態に遷移する時間は、
tV−ON旧=Qgc×Rg/(VDD−Vmirror)
で表されるため、ミラー電圧が高いほどこの時間が長くなってしまっていた。
しかし、図1で示すように、定電流で駆動することにより、IGBT1のVceがON状態に遷移する時間は、
tV−ON=Qgc/Ig
で表され、ミラー電圧の影響を受けず、一定時間でONに遷移する。
ミラー電荷(Qgc)の充電時間について、従来の定電圧−抵抗駆動では、
tV−OFF旧=Qgc×Rg/Vmirror
で表されるため、ミラー電圧が高いほどVceのOFF遷移までの時間が短くなってしまっていた。
これに対し、図1で示すように、定電流で駆動することにより、VceのOFF遷移までの時間は、
tV−OFF=Qgc/Ig
で表され、ミラー電圧の影響を受けず、一定時間でOFFに遷移する。(図2[6]〜[8]の期間)。
そして、さらに放電を続けると、IGBT1のIcがOFFに遷移する。その初期時では、ゲート電圧がミラー電圧であるため、IGBT1のコレクタ電流IcはI(A)であるが、徐々にゲート電圧が減少し、Vthまで遷移するとIcはほぼ0(A)となりOFFに遷移する(図2[8]〜[9]の期間)。
tI−OFF旧 =Cge・Rg・ln(1+1/Vth・√(Ic/gm))
で表され、Vthに依存していた。これに対し、図1に示したように、定電流で駆動することにより、この期間は、
tI−OFF=Cge/Ig×√(Ic/gm)
で表され、Vthに依存しなくなり、一定時間でOFFに遷移する。
以上詳細に説明したように、定電流で駆動することにより、スイッチング速度のバラツキを大幅に抑えることが可能となる。
図3は、ON定電流パルスゲート駆動回路21の具体的構成例を示す。高速に定電流駆動可能なON定電流パルスゲート駆動回路21は、ON定電流動作指令を受けQ1’がOFF、Q2がONし、V0電圧を高速出力する。これにより、Q1のベース電圧はV0電圧となり、下式で分かるように、定電流駆動可能となる。
Ib=Ic/hFE
上2式より、
Ic=(VDD2−VEB−V0)/R3×{hFE/(hFE+1)}
ON定電流パルスゲート駆動回路21において、ON定電流の制御信号によりQ2がONするとV0がQ1のベース電圧となり定電流駆動される。Q1の出力電圧がV0以上になると回路は定電流で動作しなくなるため、V0は駆動するスイッチングデバイス1のバラツキを考慮した最大ミラー電圧以上としなければならない。
このとき、定電流動作する領域では、
Ic=(VDD2−VEB−V0)/R3×{hFE/(hFE+1)}
となる。
IC1/IC2=(VDD2−V0−VEB1)/(VDD2−V0−VEB2)
となり、これより、例えば、VDD2=15V、V0=13.5V、VEB=0.8〜1.0Vとした場合、
IC1/IC2=(15V−13.5V−0.8V)/(15V−13.5V−1.0V)=0.7V/0.5V=1.4
となり、約40%の誤差となる。
IC1/IC2=(19V−13.5V−0.8V)/(19V−13.5V−1.0V)=4.7V/4.5V=1.044・・・
と約4.4%の誤差となり、定電流Igのバラツキを大きく改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Igのバラツキの少ない高速定電流駆動回路が実現できる。
そのため、ゲート電圧を観測し定電流駆動と定電圧駆動とを切り替え制御する判定/切替回路4により、ONもしくはOFFの遷移期間終了後、ゲート駆動回路を定電流パルスゲート駆動回路2から定電圧パルスゲート駆動回路3に切り替え、過電圧の印加を防止している。なお、定電圧パルスゲート駆動回路3の電源はVDD1とし、ゲート酸化膜の信頼性を低下させることのない電圧を設定する。
また、制御信号“L”を受けると、ON信号は非アクティブとし、OFF信号を出力する。このときIGBT1のゲート電圧を観測し、第2の判定回路42により、ゲート電圧が第2の設定値であるVL(VLとしては、Vth最小電圧以下の値を設定する)以上であればOFF定電流の信号を出力し、ゲート電圧がVL未満になるとOFF定電圧の信号に切り替える。
これにより、定電流パルスゲート回路2と定電圧パルスゲート駆動回路3との切替駆動制御を行ない、ゲートに過電圧が印加されることを防止している。
同特許文献の図8は、定電流での駆動にOPアンプによる定電流回路を使用し、電流や電圧が変化する期間のみゲート電流を抑える動作をさせるものである。
しかし、比較的高速なOPアンプによる定電流回路であっても、指令値に対する定電流の応答特性はそれほど高速ではなく、特に、定電流をOFFするにあたり、発明者等の期待する特性を得ることは困難であった。これは、OPアンプ内部の応答速度と出力スルーレート、駆動の対象であるMOS−FETのゲート特性、OPアンプの電源電圧vs最大出力電圧特性等によるものと推察される。そのため、定電流増大指令に対する応答遅れ、定電流減少指令(0A)に対する応答遅れが発生し、特に、定電流減少指令時の応答遅れはスルーレート不足により、同特許文献図8に記載のQ12のOFF動作に時間がかかる。そして、デバイスをターンOFFかつQ13がONするタイミングにおいて過大な貫通電流がE1、R12、Q12、Q13、R13を通じて流れる状態が発生する可能性と、R12、R13の分圧により、Q12がOFFするまでの期間IGBTがONし続ける可能性がある。
また、Q12のゲート容量および帰還容量は、OPアンプにとってはかなり大きな容量負荷である為、発振の可能性や、出力実効電流の増大による異常発熱の可能性がある。
そのため,本実施の形態の図3に示す高速駆動回路が必要となる。なお、ON定電流パルスゲート駆動回路21のQ1はトランジスタを例にとっているが、FETなどの電流制御可能な素子を使った回路としても良い。
以下では、ON定電流パルスゲート駆動回路21において、定電流駆動OFFの高速化が必要となった場合の回路例を、図6、図7を参照して説明する。
なお、Q2やQ1’に使用するスイッチの例として、MOS−FETやトランジスタなどの半導体スイッチングデバイスがあげられる。
図8は、高速に定電流駆動可能なOFF定電流パルスゲート駆動回路22を示す。図において、OFF定電流動作指令を受けると、Q3’がOFF、Q4がONし、V1電圧を高速出力する。これにより、Q3のベース電圧はV1となり、以下に示すように、定電流駆動可能となる。
Ib=Ic/hFE
上2式より
Ic=(V1−VBE)/R6×{hFE/(hFE+1)}
また、定電流を停止させる為には、Q4をOFFし、Q3’をONすることで共通電位(Vcom)電圧もしくはVcom以下を高速出力する。これにより、Q3のベース電流が流れなくなり、Q3がOFFされる。なお、上式では、共通電位(Vcom)=0Vとしている。
OFF定電流パルスゲート駆動回路22において、OFF定電流の制御信号によりQ4がONすると、V1がQ3のベース電圧となり定電流駆動される。Q3の出力電圧がV1以下になると、回路は定電流で動作しなくなるため、V1は駆動するスイッチングデバイス1のバラツキを考慮した最小Vth電圧以下としなければならない。
Ic=(V1−Vcom−VBE)/R6×{hFE/(hFE+1)}
で表されるが、ここで、VBEは一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。VEBのバラツキを考慮して、2個のデバイスのVEBを、VEB1とVEB2とすると、
IC1/IC2=(V1−Vcom−VBE1)/(V1−VBE2)
となり、これより、例えば、Vcom=0V、V1=4.5V、VBE=0.8〜1.0Vとした場合、
IC1/IC2=(4.5V−0V−0.8V)/(4.5V−0V−1.0V)
=3.7V/3.5V=1.057・・・
となり、約5.7%の誤差となる。
IC1/IC2={4.5V−(−4V)−0.8V}/{(4.5V−(−4V)−1.0V)
=7.7V/7.5V=1.0266・・・
と約2.7%の誤差となり、定電流Igのバラツキを改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Igのバラツキの少ない高速定電流駆動回路が実現できる。
なお、OFF定電流パルスゲート駆動回路22のQ3はトランジスタを例にしているが、FETなどの電流制御可能な素子を使った回路としても良い。
なお、この回路例においてもVBEのバラツキを考慮し、Vcomは、定電流のバラツキ低減のため、スイッチングデバイス1のエミッタ電圧ではなく、負電圧を設定するようにしても良い。
図10のOFF定電流ゲート駆動回路22−2は、OFF定電流の制御信号をIC1にてバッファし、出力電圧精度と駆動電流を得る構成を採用する。駆動電流としては、R4、R5分圧の為の回路電流とトランジスタQ3のベース電流Ibとが必要である。
なお、Q4やQ3’に使用するスイッチの例として、MOS−FETやトランジスタなどの半導体スイッチングデバイスがあげられる。
また、VBEのバラツキを考慮し、VBE+R6×IeがVth最小値より高くなる場合がある。このとき、▽印の共通電位は定電流のバラツキ低減のため、スイッチングデバイス1のエミッタ電圧ではなく負電圧とする。
即ち、使用条件によってON時のバラツキが問題になる場合や、OFF時のバラツキが問題になることがある。例えば、昇圧コンバータを不連続モードで動作させる場合、OFF時にハードスイッチングを行なう為、OFF時のバラツキを抑え、スイッチング損失のバラツキを抑える。ON時は、電圧の急変は伴うものの電流は昇圧用のインダクタンスへの充電の為、スイッチングスピードと比較すると非常に遅い為、ON時の定電流駆動回路はなくても問題にならない。
インバータ駆動に関しても、IGBTをライフタイムコントロールし、Vcesatを低減した場合にあっては、OFF定電流駆動した場合でも、テール電流が流れ、定電流駆動の効果が得られない場合もある。こういった場合も、OFFの定電流駆動回路は不要で、OFF時のバラツキで損失がばらつく分、ON定電流駆動回路でバラツキを抑え、損失のバラツキを抑えればよい。
特に、デバイスの直列接続または並列接続をする場合は、ONかOFFどちらかでバラツキが重要となることが多い為、この変形例は有用である。
ここで、先の説明と同様、電圧VDD2はVDD1よりも高く設定し、定電流駆動回路に使用する部品の固体バラツキによる定電流設定値のバラツキを抑える。
これにより、定電流パルスゲート駆動回路2’と定電圧パルスゲート駆動回路3の駆動制御を行なう。
ここで、先の説明と同様、定電流パルスゲート駆動回路2”に使用する▽印の共通電位は、定電流のバラツキ低減のため負電圧としても良い。
これにより、定電流パルスゲート駆動回路2”と定電圧パルスゲート駆動回路3の駆動制御を行なう。
実施の形態1において、定電流駆動から定電圧駆動への切り替えを高速に行なう必要がある場合、判定/切替回路4や、定電流パルスゲート駆動回路2の応答遅れの為、VDD2>IGBTのゲート推奨電圧とした場合、IGBT1のゲートに過電圧が印加されゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。そこで、図16に示す電圧制限回路5をON定電流ゲートパルス駆動回路21とIGBT1のゲート端子との間に取り付ける。
電圧制限回路5は、出力端のゲート信号を観測し、規定電圧以上になると高速遮断素子をOFFさせる。なお、電圧制限回路5は、制御信号と連動させ、OFF動作期間中は遮断状態を継続するように制御しても良い。図17に回路例を示す。
例えば、定電流駆動を13V(第1の判定回路41のVHを13Vに設定)まで行う場合、Q5のゲート電圧として、1.5(Q5のVth)+0.5V(Id/gm相当)を加え15Vとするなどの設計例がある。
なお、Q5のゲート電圧は、Q5のソース端子であるIGBT1のゲート電圧に強く影響される為、C1等でゲート電圧を安定化させておく必要がある。また、VDD1で出力保護する場合は、R7とR8とにより分圧する必要はないが、C1等でゲート電圧を安定化させておく必要がある。
参考までに、図18に、本実施の形態2を実現したゲート駆動装置の全体回路構成の一例を示す。
既述したように、実施の形態1に使用する定電流パルスゲート駆動回路21において、例えば、Q1のVEBのバラツキと温度特性が定電流パルスゲート駆動回路2の定電流バラツキの原因となりうる。
この実施の形態3は、定電流パルスゲート駆動回路21を構成するQ1等の半導体デバイス自体の特性変動を抑制するものである。そのため、図19、図20に示すように、同一のICチップ内に同一の条件でQ1と補償用半導体デバイスであるD1(もしくはQ1”)を構成した回路とする。
この実施の形態4は、先の実施の形態1の定電流パルスゲート駆動回路2による定電流出力を切替可能とすることにより、運転条件に応じてより優れた運転特性を得ることを可能とするものである。
IGBT等のスイッチングデバイスにおいて、モータ等を駆動する場合、運転条件によってはスイッチングにより放射ノイズ量と損失が変化する。即ち、スイッチング速度をあげるとノイズレベルが高くなるが、ターンON損失、ターンOFF損失は減少する。電磁波ノイズ対策のため、スイッチング速度を遅くするとターンON損失、ターンOFF損失が増加する。つまり、ノイズとスイッチング速度はトレードオフの関係にあると言える。
OFF側も同様で、図22は、OFF定電流パルスゲート駆動回路22−1において、定電流を設定するR6と並列に、スイッチSW2とR6’の組を少なくとも1組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部221を設けたものである。
電流切替部211および電流切替部221を取り付けた場合の駆動タイミングチャートを図23に示す。
従来の定電圧−抵抗駆動方式を応用して抵抗を切り替えるようにした場合、スイッチング速度の個体差バラツキにより、充分に効果を発揮できない可能性があったが、この実施の形態4で示した本方式においては個体差バラツキを解消している為、定電流切替に基づくスイッチング速度の切り替えによる効果が充分に発揮できる。
また、本実施の形態4では、電流切替部211と電流切替部221の双方を具備した例を示したが、各々どちらかを装備することも可能である。
この場合、定電流パルスゲート駆動回路2は、ゲート駆動時の定電流をR3’で設定し、定電流出力を停止するタイミングにおいてSW1をOFFし、定電流を決めるR3’をR3に瞬時に切り替え、定電流駆動回路のOFF遅れによる電流がゲート回路に対し影響を及ぼさないよう動作させる。
このとき
R3>>R3’
とし、R3はゲートOFF抵抗よりもはるかに大きい値とする。
R3を使用しないことも可能であるが、R3に値を持たせることでQ1のOFF状態を確実なものとし、Q1の帰還容量であるCEBに安定した初期状態を与える。これにより、次にゲートを定電流でONさせるタイミングにおいて、Q1のCEBが不安定な充電状態によって過渡電流特性が悪化することを防止し、定電流パルスゲート駆動回路2の高速定電流特性を安定化することが可能となる。
ところで、ターンON動作において、スイッチングデバイス1に過電流が流れた場合、制御回路が緊急停止を指示する前に外部に構成した高速保護回路にて強制的にゲートをOFF遷移させる構成などを採用することがある。このとき、先の各実施の形態における判定/切替回路4等では、一旦は定電圧駆動に切り替わるものの、高速保護回路等により、ゲート電圧が低下し、再度定電流駆動となる場合がある。そして、高速保護回路の回路定数と、定電流パルスゲート駆動回路の回路定数によっては再度ゲート電圧が上昇し、高速保護回路の機能を阻害する恐れがある。
この実施の形態5は、以上の不具合を解消するもので、先の判定/切替回路4等で使用する第1の判定回路41および第2の判定回路42に、いわゆるヒステリシス特性を持たせている。
図25は、第2の判定回路42に、第2の設定値変更回路52を設けたものである。ゲート電圧が第2の設定値(VL:Vth最小電圧以下の値を設定)未満となって、コンパレータの出力が“L”から“H”に立ち上がると、Q52がOFFして第2の設定値が所定量増大する。
図26は、実施の形態6における判定回路43を示すもので、設定値変更回路53を設けている。先の実施の形態5でのヒステリシス特性の上限値をVH(ミラー電圧のバラツキ最大値以上の値)、下限値をVL(Vth最小電圧以下の値)に設定することで、1個の判定回路43で、VH判定とVL判定を出力するものである。
即ち、ターンオン動作において、ゲート電圧がVHを越えるとコンパレータの出力が“L”から“H”に立ち上がってVH判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Q53がONして設定値がVLに変更される。ターンオフ動作において、ゲート電圧がVL未満となると、コンパレータの出力が“H”から“L”に立ち下がってVL判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Q53がOFFして設定値がVHに変更される。
また、実施の形態1では2回路必要であった比較回路(図5参照)を1回路にすることができる。
アクティブLで設計する例としては、たとえば、汎用のアナログコンパレータICを使用する場合において、アナログコンパレータICの多くは出力端子がオープンコレクタ形となっている。そのため、アクティブHより、アクティブLのほうが出力信号の遷移が高速となる例がある。こういった場合においては、アクティブL動作を選択し、設計することで動作の遅れが防止される。
3 定電圧パルスゲート駆動回路、4,4’,4” 判定/切替回路、
5 電圧制限回路、21,21−1〜3 ON定電流パルスゲート駆動回路、
22,22−1〜3 OFF定電流パルスゲート駆動回路、41 第1の判定回路、
42 第2の判定回路、43 判定回路、51 第1の設定値変更回路、
52 第2の設定値変更回路、53 設定値変更回路、211,221 電流切替部。
Claims (6)
- 電圧駆動型のスイッチングデバイスのゲートに接続され、オン/オフゲート制御信号に基づき上記スイッチングデバイスをターンオン/ターンオフさせるゲート信号を上記ゲートに出力するゲート駆動装置において、
上記ターンオン動作および上記ターンオフ動作のいずれか一方または双方のための上記ゲート駆動装置として、
上記ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、上記ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および上記定電流パルスゲート駆動回路の動作と上記定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
上記判定切替回路は、上記ゲートの電圧を検出するゲート電圧検出回路、上記ゲート電圧と所定の第1の設定値との大小を判定する判定回路、上記ターンオン動作において上記判定回路により上記ゲート電圧が上記第1の設定値を越えたと判定されたとき上記判定回路の上記第1の設定値を所定の第2の設定値に変更する設定値変更回路、および上記ターンオン動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記判定回路により上記ゲート電圧が上記第1の設定値を越えたと判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続し、上記ターンオフ動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記判定回路により上記ゲート電圧が上記第2の設定値未満と判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続する切替回路を備えたことを特徴とするゲート駆動装置。 - 上記ゲート駆動装置によって駆動される上記スイッチングデバイスが複数個で構成され、上記各スイッチングデバイスのミラー電圧およびゲート閾値電圧がそれぞれ最大値から最小値までのバラツキを有する場合、
上記第1の設定値は、上記ミラー電圧の最大値以上の値に設定し、上記第2の設定値は、上記ゲート閾値電圧の最小値以下の値に設定したことを特徴とする請求項1記載のゲート駆動装置。 - 上記定電流パルスゲート駆動回路の制御電源の電圧を、上記定電圧パルスゲート駆動電源の制御電源の電圧より高く設定したことを特徴とする請求項1または2に記載のゲート駆動装置。
- 上記定電流パルスゲート駆動回路と上記スイッチングデバイスのゲートとの間に挿入され、上記ゲート電圧を所定の電圧値以下に制限する電圧制限回路を備えたことを特徴とする請求項3記載のゲート駆動装置。
- 上記定電流パルスゲート駆動回路を構成する半導体デバイスと同一のチップ上に上記半導体デバイスに接続された補償用半導体デバイスを備え、上記定電流パルスゲート駆動回路の定電流出力の温度変化に伴う変動を抑制するようにしたことを特徴とする請求項1ないし4のいずれか1項に記載のゲート駆動装置。
- 上記定電流パルスゲート駆動回路は、その定電流出力の値を切り替える電流切替回路を備えたことを特徴とする請求項1ないし5のいずれか1項に記載のゲート駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107175A JP5352708B2 (ja) | 2012-05-09 | 2012-05-09 | ゲート駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107175A JP5352708B2 (ja) | 2012-05-09 | 2012-05-09 | ゲート駆動装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007168849A Division JP5138287B2 (ja) | 2007-06-27 | 2007-06-27 | ゲート駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012147671A JP2012147671A (ja) | 2012-08-02 |
JP5352708B2 true JP5352708B2 (ja) | 2013-11-27 |
Family
ID=46790624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107175A Active JP5352708B2 (ja) | 2012-05-09 | 2012-05-09 | ゲート駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5352708B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022158521A1 (ja) * | 2021-01-22 | 2022-07-28 | ナブテスコ株式会社 | インバータ、インバータの制御方法、インバータの制御プログラム、コンバータ、駆動装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3680722B2 (ja) * | 2000-09-14 | 2005-08-10 | 株式会社日立製作所 | Igbtの過電流保護回路 |
JP4321330B2 (ja) * | 2003-07-02 | 2009-08-26 | 株式会社デンソー | ゲート駆動回路 |
-
2012
- 2012-05-09 JP JP2012107175A patent/JP5352708B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012147671A (ja) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5138287B2 (ja) | ゲート駆動装置 | |
JP5425292B2 (ja) | ゲート駆動装置 | |
JP3915815B2 (ja) | レベルシフト回路および電源装置 | |
JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
EP1441441B1 (en) | Gate driving circuit | |
WO2014097486A1 (ja) | スイッチング素子駆動回路、パワーモジュールおよび自動車 | |
US10910823B2 (en) | Semiconductor device driving device | |
JP2016082281A (ja) | パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置 | |
JP5767734B2 (ja) | 電力用半導体装置 | |
JP6391623B2 (ja) | スイッチング素子駆動回路、パワーモジュールおよび自動車 | |
US20130320956A1 (en) | Level shifter circuit and gate driver circuit including the same | |
JP7151325B2 (ja) | ドライバ回路 | |
CN109075693B (zh) | 功率元件的驱动电路 | |
JP5533313B2 (ja) | レベルシフト回路及びスイッチング電源装置 | |
US20230179196A1 (en) | Drive control device for power semiconductor element, and power module | |
JP2014079086A (ja) | 電圧駆動型半導体素子の駆動回路 | |
JP5352708B2 (ja) | ゲート駆動装置 | |
JP2020096444A (ja) | スイッチング回路 | |
JP5471862B2 (ja) | レベルシフト回路及びスイッチング電源装置 | |
JP2007104739A (ja) | 電力用半導体モジュールの駆動回路 | |
JP2017073969A (ja) | 電圧駆動型半導体素子の駆動回路 | |
JP2018098849A (ja) | パワーモジュール | |
JP2018088728A (ja) | ゲート駆動回路 | |
JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
JP2020048361A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5352708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |