以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお本願において用いられる図において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
図1は、容量素子の容量値の電圧依存性を示す図である。図1において、横軸は容量素子の2つの電極間に印加する電圧を示し、縦軸は相対的容量値を示す。特性曲線501は、常誘電体容量素子の容量値の電圧依存特性を示し、特性曲線502は、強誘電体容量素子の容量値の電圧依存特性を示す。何れの特性曲線も、電圧が1.0Vのときの容量値を基準容量値として、各電圧での容量値を基準容量値で除算した値をプロットしてある。
図1から分かるように、常誘電体容量素子の容量値は、0.8Vから3.3Vの電圧範囲において電圧値に関わらず略一定となっている。それに対し、強誘電体容量素子の容量値は、0.8Vから3.3Vの電圧範囲において、電圧値が高くなるにつれて容量値が小さくなるように変化している。
図2は、常誘電体容量素子を含む発振器の構成の一例を示す図である。図2に示す発振器10は、インバータ11乃至13、常誘電体容量素子14、常誘電体容量素子15、及び抵抗素子16を含む。インバータ11乃至13が縦続接続され、最終段のインバータ13の出力が抵抗素子16を介して初段のインバータ11の入力に接続される。インバータ12の出力は常誘電体容量素子15の一端に接続される。常誘電体容量素子15の他端は、常誘電体容量素子14を介してグランドに接続される。インバータ11乃至13は電源電圧VDDで動作する。即ち、インバータ11乃至13が出力する信号の振幅は、電源電圧VDDに応じた振幅となる。
インバータ12の出力電圧が、上昇又は下降して、次段のインバータ13の入力閾値より高く又は低くなるために要する時間は、常誘電体容量素子15(及び常誘電体容量素子14)の容量値及び電源電圧VDDに依存する。従って、発振器10は、常誘電体容量素子15の容量値と電源電圧VDDとに応じた発振周波数で発振する。
図3は、図2に示す発振器の発振周波数の電圧依存性の一例を示す図である。図3において、横軸は電源電圧VDDを示し、縦軸は発振器10の発振周波数を示す。図3に示される例では、特性曲線17に示されるように、0.5Vから2.5Vの電圧範囲において電圧が高くなるほど発振周波数が上昇するが、電圧が高くなるほど発振周波数の上昇率は小さくなり、1.5V以上の電圧において発振周波数は略一定となっている。
図4は、強誘電体容量素子を含む発振器の構成の一例を示す図である。図4に示す発振器20は、インバータ21乃至23、常誘電体容量素子24、強誘電体容量素子25、及び抵抗素子26を含む。インバータ21乃至23が縦続接続され、最終段のインバータ23の出力が抵抗素子26を介して初段のインバータ21の入力に接続される。インバータ22の出力は強誘電体容量素子25の一端に接続される。強誘電体容量素子25の他端は、常誘電体容量素子24を介してグランドに接続される。インバータ21乃至23は電源電圧VDDで動作する。即ち、インバータ21乃至23が出力する信号の振幅は、電源電圧VDDに応じた振幅となる。
インバータ22の出力電圧が、上昇又は下降して、次段のインバータ23の入力閾値より高く又は低くなるために要する時間は、強誘電体容量素子25(及び常誘電体容量素子24)の容量値及び電源電圧VDDに依存する。従って、発振器20は、強誘電体容量素子25の容量値と電源電圧VDDとに応じた発振周波数で発振する。
図5は、図3に示す発振器の発振周波数の電圧依存性の一例を示す図である。図5において、横軸は電源電圧VDDを示し、縦軸は発振器20の発振周波数を示す。図5に示される例では、特性曲線27に示されるように、発振器20の発振周波数は、0.5から1.0V程度の電圧範囲において電圧が高くなると上昇し、1.0V程度から1.7V程度の電圧範囲においては電圧が高くなると下降する。更に、1.7V程度から2.5Vの電圧範囲においては、電圧が高くなると発振周波数が上昇する。強誘電体容量素子25の容量値は容量素子に印加される電圧に依存して変化するので、図5に示す発振周波数の電圧依存性は、図3に示す常誘電体容量素子15を用いた発振器の発振周波数の電圧依存性とは全く異なる特性を有するものとなる。
図6は、半導体集積回路の構成の一例を示す図である。図6に示す半導体集積回路30は、発振器20、電圧センサ31、周波数センサ32、ICリセット生成回路33、及び内部回路(ロジックユニット)34を含む。図6及び以降の同様の図において、各ボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された1つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の1つの機能を示したものであってもよい。
発振器20は、図4に示される回路構成を有し、例えば図5に示される発振周波数の電圧依存性を有してよい。発振器20は、強誘電体容量素子25を含み、電源電圧VDDで動作し、強誘電体容量素子25の容量値と電源電圧VDDとに応じた発振周波数で発振する。周波数センサ32は、発振器20の発振周波数の値を判定して得られる周波数判定結果FDET1を出力する。ICリセット生成回路33は、電源電圧VDDが所定の電圧値である場合における周波数判定結果FDET1に応じて、内部回路34の動作の可否を制御する。
内部回路34は、半導体集積回路30の主要な機能を実行するための回路部分である。例えば半導体集積回路30が所定のデータ処理を主要な機能として提供する回路であれば、内部回路34は当該データ処理を実行する回路部分である。なお内部回路34の動作の可否を制御するために、リセット信号を用いることは必須ではない。例えば、内部回路34に供給する電源のオン及びオフを制御することにより、内部回路34の動作の可否を制御してもよい。
より具体的には、周波数センサ32は、電圧センサ31の電圧検出結果VDET1を受け取り、電圧検出結果VDET1がアサート状態であるときに、発振器20の発振周波数が所定の閾値以上であるか否かを判定してよい。これにより、周波数センサ32は、電源電圧VDDが所定の電圧値である場合における周波数判定結果FDET1を出力する。周波数判定結果FDET1は、例えば発振器20の発振周波数が所定の閾値以上である場合にアサート状態となり、それ以外の場合にネゲート状態となってよい。なお周波数センサ32は、電圧センサ31の電圧検出結果VDET1を受け取らなくともよく、電圧検出結果VDET1の状態に関わらずに、発振器20の発振周波数が所定の閾値以上であるか否かを判定してよい。
電圧センサ31は、電源電圧VDDを受け取り、電源電圧VDDが所定の電圧値である場合に電圧検出結果VDET1をアサート状態にし、電源電圧VDDが所定の電圧値以外の場合に電圧検出結果VDET1をネゲート状態にしてよい。ここで所定の電圧値とは、特定の電圧値(例えば1.8V)であってよいし、或いはある程度の変動範囲(例えば±0.2V)を許容した特定の電圧値(例えば1.8V)であってよい。後者の場合、特定の電圧値の近傍の範囲(例えば1.6V〜2.0Vの範囲)内に電源電圧VDDが存在する場合のみにおいて、電圧検出結果VDET1がアサート状態になる。
ICリセット生成回路33は、電圧検出結果VDET1がアサート状態における周波数判定結果FDET1の値に応じて、内部回路34の動作の可否を制御する。例えば、ICリセット生成回路33は、電源電圧VDDが所定の電圧値である条件で発振器20が強誘電体容量素子25を含む場合に得られる筈の周波数判定結果FDET1が供給された場合、リセット信号RESETをネゲートしてリセットを解除してよい。このリセット信号RESETのアサート状態の解除(リセット状態の解除)に応じて、内部回路34は動作を開始してよい。ICリセット生成回路33は、電源電圧VDDが所定の電圧値である条件で発振器20が強誘電体容量素子25を含む場合に得られる筈の周波数判定結果FDET1が供給されない場合、リセット信号RESETのアサート状態を維持(リセット状態を維持)してよい。リセット信号RESETのアサート状態が維持されている場合、内部回路34は動作を開始することができない。
図7は、強誘電体容量素子25に基づき発振する発振器20の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。図7において、特性曲線37は、半導体集積回路30に設けられた発振器20の発振周波数の電圧依存特性を示す曲線である。特性曲線36は、発振器20と同じ回路構成であるが、強誘電体容量素子25が同一のサイズの常誘電体容量素子15により置き換えられた発振器について、その発振周波数の電圧依存特性を示した曲線である。即ち、半導体集積回路30をリバースエンジニアリングして同一の回路を製造する際に、強誘電体容量素子を常誘電体容量素子で置き換えて製造した半導体集積回路において、発振器20に相当する発振器の発振周波数は、図7の特性曲線36に示す特性を有する。図7に示す例において、特性曲線37は、図5に示す特性曲線27と同一である。
図7の特性曲線36と特性曲線37とを比較すれば分かるように、例えば電源電圧VDDが1.8Vの点において、その発振周波数は全く異なる。常誘電体容量素子に基づいて発振する発振器の場合、特性曲線36に示されるように、電源電圧1.8Vの近傍において発振周波数は170MHz以上である。一方、強誘電体容量素子25に基づいて発振する発振器20の場合、特性曲線36(或いは図5の特性曲線27)に示されるように、電源電圧1.8Vの近傍において発振周波数は5.0MHz以下である。
従って、電源電圧1.8Vの近傍(例えば電源電圧VDDが1.7V〜1.9Vの範囲)において、発振周波数が5.0MHz以下であるか否かを判定することにより、半導体集積回路30が模造品であるか否かを判定できる。発振周波数が5.0MHz以上である場合には、模造品であると判定して、ICリセット生成回路33がリセット信号RESETを維持する(リセット状態を維持する)。これにより、模造品の回路が動作することを防止できる。なお、通常の半導体プロセスにより半導体を製造する工場では、強誘電体容量素子を含む半導体装置を製造することはできない。強誘電体容量素子を含む半導体装置を製造するためには、多額の投資をして必要な設備を備える必要があり、容易にそのような半導体装置を製造することはできない。
図8は、半導体集積回路30の電源投入時の動作シーケンスの一例を示す図である。なお図8及び以降の図において、フローチャートに記載された各ステップの実行順序は一例にすぎず、本願の意図する技術範囲が、記載された実行順番に限定されるものではない。例えば、Aステップの次にBステップが実行されるように本願に説明されていたとしても、Aステップの次にBステップを実行することが可能なだけでなく、Bステップの次にAステップを実行することが、物理的且つ論理的に可能である場合がある。この場合、どちらの順番でステップを実行しても、当該フローチャートの処理に影響する全ての結果が同一であるならば、本願に開示の技術の目的のためには、Bステップの次にAステップが実行されてもよいことは自明である。Aステップの次にBステップが実行されるように本願に説明されていたとしても、上記のような自明な場合を本願の意図する技術範囲から除外することを意図するものではなく、そのような自明な場合は、当然に本願の意図する技術範囲内に属する。
図8のステップS1で、半導体集積回路30の電源がオンされる。このとき半導体集積回路30に印加される電源電圧VDDは例えば1.8Vである。ステップS2で、電圧センサ31が電源電圧VDDを判定する。電圧センサ31は、電源電圧VDDが1.7Vから1.9Vの範囲にあるとき、電圧検出結果VDET1をアサート状態にし、電源電圧VDDがそれ以外の範囲にあるとき、電圧検出結果VDET1をネゲート状態にする。電源電圧VDDが1.7Vから1.9Vの範囲にないとき、電源電圧VDDが1.7Vから1.9Vの範囲になるまでステップS2を繰り返す。
電源電圧VDDが1.7Vから1.9Vの範囲になると、ステップS3に進み、周波数センサ32が、発振器20の発振周波数を判定する。周波数センサ32は、発振器20の発振周波数が例えば5.0MHz以下であるとき、周波数判定結果FDET1をアサート状態にし、発振器20の発振周波数が5.0MHzより高いとき、周波数判定結果FDET1をネゲート状態にする。
周波数判定結果FDET1がネゲート状態の時、ステップS4に進み、ICリセット生成回路33はリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDET1がアサート状態の時、ステップS5に進み、ICリセット生成回路33はリセット信号をネゲートすることにより、リセット状態を解除する。
図9は、電圧センサの回路構成の一例を示す図である。図9に示す電圧センサは、バイアス回路40、分圧回路41、BGR(Band Gap Reference)回路42、及びコンパレータ回路43を含む。バイアス回路40は、PMOSトランジスタ44及び抵抗素子45を含む。分圧回路41は、抵抗素子46及び47を含む。
バイアス回路40は、所定のバイアス電圧を生成して、コンパレータ回路43にバイアス電圧を印加する。分圧回路41は、抵抗素子46及び47の抵抗値に応じて電源電圧VDDを分圧して、分圧後の電圧をコンパレータ回路43の反転入力に印加する。BGR回路42は、電源電圧VDDに関わらず一定電圧(例えば1.21V)の基準電位を生成し、生成した基準電位をコンパレータ回路43の非反転入力に印加する。コンパレータ回路43は、基準電位よりも上記分圧後の電圧が低いとHIGH出力を生成し、基準電位よりも上記分圧後の電圧が高いとLOW出力を生成する。コンパレータ回路43の出力が、電圧判定結果VDETとして使用可能である。
図9の電圧センサ回路は、電源電圧が所定の電圧値よりも上昇すると、電圧判定結果VDETがHIGHからLOWに変化する回路である。図9に示される構成と同様の構成の電圧センサをもう一つ設け、図9に示す電圧センサとは分圧回路41の抵抗素子46及び47の抵抗値が異なる構成とすれば、図9に示す電圧センサとは異なる電源電圧を検出できる。
例えば、図9に示す電圧センサにより、電圧電圧VDDが第1の電圧(例えば1.7V)以下であるとHIGHであり、電圧電圧VDDが第1の電圧よりも高くなるとLOWになる第1の電圧判定結果VDETを生成する。またもう一つの電圧センサにより、電圧電圧VDDが第2の電圧(例えば1.9V)以下であるとHIGHであり、電圧電圧VDDが第2の電圧よりも高くなるとLOWになる第2の電圧判定結果VDETを生成する。こうして生成された第1の電圧判定結果VDETの反転値と第2の電圧判定結果VDETとのAND論理を求めれば、AND論理の出力は、電源電圧VDDが1.7Vから1.9Vの範囲においてのみHIGHになる信号となる。このようにして生成した信号を、図6に示す電圧センサ31の出力である電圧判定結果VDET1として用いることができる。
図10は、周波数センサの回路構成の一例を示す図である。図10に示す周波数センサ32は、バイアス回路50、ローパスフィルタ51、分圧回路52、スイッチドキャパシタ回路(SW_CAP)53、及びコンパレータ回路54を含む。バイアス回路50は、PMOSトランジスタ55及び抵抗素子56を含む。ローパスフィルタ51は、抵抗素子57及び容量素子58を含む。分圧回路52は、抵抗素子59及び60を含む。
図11は、スイッチドキャパシタ回路53の構成の一例を示す図である。スイッチドキャパシタ回路53は、PMOSトランジスタ61及び62、NMOSトランジスタ63及び64、インバータ65、容量素子66、及び抵抗素子67を含む。PMOSトランジスタ61及びNMOSトランジスタ63からなるトランスファーゲートと、PMOSトランジスタ62及びNMOSトランジスタ64からなるトランスファーゲートとが、クロック信号CLKに応じて交互に導通する。これにより容量素子66が充放電を繰り返し、クロック信号CLKの周波数に応じた電圧が出力SOとして生成される。クロック信号CLKとして、図6に示す発振器20の発振信号が印加される。
バイアス回路50は、所定のバイアス電圧を生成して、コンパレータ回路54にバイアス電圧を印加する。ローパスフィルタ51は、スイッチドキャパシタ回路53の出力SOの高周波成分を除去することにより、発振器20の発振周波数に応じた略一定の電圧値の信号を生成し、生成した信号をコンパレータ回路54の非反転入力に印加する。分圧回路52は、抵抗素子59及び60の抵抗値に応じて電源電圧VDDを分圧して、分圧後の電圧をコンパレータ回路54の反転入力に印加する。コンパレータ回路54は、電圧判定結果VDET(図6の例ではVDET1)をイネーブル信号として受け取り、電圧判定結果VDETがアサート状態(例えばHIGH)のときにのみ動作してよい。コンパレータ回路54は、発振器20の発振周波数に応じた電圧値の信号が上記分圧後の電圧より高いとHIGH出力を生成し、発振器20の発振周波数に応じた電圧値の信号が上記分圧後の電圧以下であるとLOW出力を生成する。コンパレータ回路43の出力が、周波数判定結果FDETとして使用可能である。
図10の周波数センサは、発振器20の発振周波数が所定の周波数(例えば5.0MHz)以下であるとLOWであり、発振器20の発振周波数が前記所定の周波数よりも高くなるとHIGHになる周波数判定結果FDETを生成する。この周波数判定結果FDETを、図6に示される周波数判定結果FDET1として用いてよい。
図12は、半導体集積回路の構成の別の一例を示す図である。図12に示す半導体集積回路30Aは、発振器20、電圧センサ31A及び31B、周波数センサ32A及び32B、ICリセット生成回路33A、及び内部回路(ロジックユニット)34を含む。
発振器20は、図4に示される回路構成を有し、例えば図5に示される発振周波数の電圧依存性を有してよい。発振器20は、強誘電体容量素子25を含み、電源電圧VDDで動作し、強誘電体容量素子25の容量値と電源電圧VDDとに応じた発振周波数で発振する。周波数センサ32A及び32Bは、発振器20の発振周波数の値を判定して得られる周波数判定結果FDET1及びFDET2を出力する。ICリセット生成回路33Aは、電源電圧VDDが所定の電圧値である場合における周波数判定結果FDET1及びFDET2に応じて、内部回路34の動作の可否を制御する。
より詳細には、上記所定の電圧値は少なくとも2つの異なる電圧値であり、上記周波数判定結果は少なくとも2つの異なる周波数判定結果FDET1及びFDET2である。ICリセット生成回路33Aは、電源電圧VDDが前記少なくとも2つの異なる電圧値である場合のそれぞれにおける少なくとも2つの異なる周波数判定結果FDET1及びFDET2に応じて、内部回路34の動作の可否を制御する。
図12の半導体集積回路30Aにおいて、上記少なくとも2つの異なる電圧値は、電源電圧VDDを時間的に変化させることにより得られる。具体的には、半導体集積回路30Aに対して、外部から印加する電源電圧VDDを時間的に変化させる。
電圧センサ31Aは、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合に電圧判定結果VDET1をアサートし、それ以外の場合に電圧判定結果VDET1をネゲートする。電圧センサ31Bは、電源電圧VDDが例えば1.7V〜1.9Vの範囲にある場合に電圧判定結果VDET2をアサートし、それ以外の場合に電圧判定結果VDET2をネゲートする。電圧センサ31A及び31Bは、図6に示す半導体集積回路30における電圧センサ31と同様の回路構成であってよい。
周波数センサ32Aは、例えば、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合において発振器20の発振周波数が5MHz以上であるか否かを判定し、その判定の結果を示す周波数判定結果FDET1を出力する。周波数センサ32Bは、例えば、電源電圧VDDが例えば1.7V〜1.9Vの範囲にある場合において発振器20の発振周波数が4.5MHz以下であるか否かを判定し、その判定の結果を示す周波数判定結果FDET2を出力する。周波数センサ32A及び32Bは、図6に示す半導体集積回路30における周波数センサ32と同様の回路構成であってよい。
図13は、強誘電体容量素子25に基づき発振する発振器20の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。図13において、特性曲線71は、半導体集積回路30Aに設けられた発振器20の発振周波数の電圧依存特性を示す曲線である。特性曲線72は、発振器20と同じ回路構成であるが、強誘電体容量素子25が常誘電体容量素子により置き換えられた発振器について、その発振周波数の電圧依存特性を示した曲線である。この常誘電体容量素子を用いた発振器は、電源電圧VDDが1.8Vの近傍において、強誘電体容量素子25を用いた発振器20の発振周波数と略同一の発振周波数で発振するように設計されている。しかしながら、電源電圧VDDが1.0Vの近傍においては、特性曲線71の示す発振周波数と特性曲線72の示す発振周波数とは大きく異なっている。従って、電源電圧VDDが1.8Vの近傍において正規品と模造品との間に発振周波数の差がなくとも、電源電圧VDDが1.0Vの近傍において発振周波数を判定すれば、正規品と模造品とを区別することが可能である。
図14は、強誘電体容量素子25に基づき発振する発振器20の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。図14において、特性曲線71は、半導体集積回路30Aに設けられた発振器20の発振周波数の電圧依存特性を示す曲線である。特性曲線73は、発振器20と同じ回路構成であるが、強誘電体容量素子25が常誘電体容量素子により置き換えられた発振器について、その発振周波数の電圧依存特性を示した曲線である。この常誘電体容量素子を用いた発振器は、電源電圧VDDが1.0Vの近傍において、強誘電体容量素子25を用いた発振器20の発振周波数と略同一の発振周波数で発振するように設計されている。しかしながら、電源電圧VDDが1.8Vの近傍においては、特性曲線71の示す発振周波数と特性曲線73の示す発振周波数とは大きく異なっている。従って、電源電圧VDDが1.0Vの近傍において正規品と模造品との間に発振周波数の差がなくとも、電源電圧VDDが1.8Vの近傍において発振周波数を判定すれば、正規品と模造品とを区別することが可能である。
図15は、半導体集積回路30Aの電源投入時の動作シーケンスの一例を示す図である。ステップS10で、半導体集積回路30Aの電源がオンされる。このとき半導体集積回路30Aに印加される電源電圧VDDは例えば1.0Vである。ステップS11で、電圧センサ31Aが電源電圧VDDを判定する。電圧センサ31Aは、電源電圧VDDが0.9Vから1.1Vの範囲にあるとき、電圧検出結果VDET1をアサート状態にし、電源電圧VDDがそれ以外の範囲にあるとき、電圧検出結果VDET1をネゲート状態にする。電源電圧VDDが0.9Vから1.1Vの範囲にないとき、電源電圧VDDが0.9Vから1.1Vの範囲になるまでステップS11を繰り返す。
電源電圧VDDが0.9Vから1.1Vの範囲になると、ステップS12に進み、周波数センサ32Aが、発振器20の発振周波数を判定する。周波数センサ32Aは、発振器20の発振周波数が例えば5.0MHz以上であるとき、周波数判定結果FDET1をアサート状態にし、発振器20の発振周波数が5.0MHzより低いとき、周波数判定結果FDET1をネゲート状態にする。
周波数判定結果FDET1がネゲート状態の時、ステップS13に進み、ICリセット生成回路33Aはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDET1がアサート状態の時、ステップS14に進む。
ステップS14で、半導体集積回路30Aに外部から印加する電源電圧VDDの電圧を上昇させる。上昇後において半導体集積回路30Aに印加される電源電圧VDDは例えば1.8Vである。ステップS15で、電圧センサ31Bが電源電圧VDDを判定する。電圧センサ31Bは、電源電圧VDDが1.7Vから1.9Vの範囲にあるとき、電圧検出結果VDET2をアサート状態にし、電源電圧VDDがそれ以外の範囲にあるとき、電圧検出結果VDET2をネゲート状態にする。電源電圧VDDが1.7Vから1.9Vの範囲にないとき、電源電圧VDDが1.7Vから1.9Vの範囲になるまでステップS15を繰り返す。
電源電圧VDDが1.7Vから1.9Vの範囲になると、ステップS16に進み、周波数センサ32Bが、発振器20の発振周波数を判定する。周波数センサ32Bは、発振器20の発振周波数が例えば4.5MHz以下であるとき、周波数判定結果FDET2をアサート状態にし、発振器20の発振周波数が4.5MHzより高いとき、周波数判定結果FDET2をネゲート状態にする。
周波数判定結果FDET2がネゲート状態の時、ステップS17に進み、ICリセット生成回路33Aはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDET2がアサート状態の時、ステップS18に進み、ICリセット生成回路33Aはリセット信号をネゲートすることにより、リセット状態を解除する。
図16は、半導体集積回路の構成の更に別の一例を示す図である。図16において、図12と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図16に示す半導体集積回路30Bは、発振器20A及び20B、電圧センサ31A及び31B、周波数センサ32A及び32B、ICリセット生成回路33B、内部回路(ロジックユニット)34、及び昇圧回路81を含む。
発振器20A及び20Bの各々は、図4に示される回路構成を有し、例えば図5に示される発振周波数の電圧依存性を有してよい。昇圧回路81は、第1の電源電圧VDDに基づいて第1の電源電圧VDDとは異なる電圧値の第2の電源電圧VDCを生成する電圧生成回路として機能する。発振器20Aは、第1の電源電圧VDDで動作する。発振器20Bは、第2の電源電圧VDCで動作する。周波数センサ32Aは、発振器20Aの発振周波数の値を判定して得られる周波数判定結果FDET1を出力する。周波数センサ32Bは、発振器20Bの発振周波数の値を判定して得られる周波数判定結果FDET2を出力する。またICリセット生成回路33Bは、電源電圧が所定の電圧値である場合における周波数判定結果FDET1及びFDET2に応じて、内部回路34の動作の可否を制御する。
より詳細には、上記所定の電圧値は少なくとも2つの異なる電圧値であり、上記周波数判定結果は少なくとも2つの異なる周波数判定結果FDET1及びFDET2である。また上記少なくとも2つの異なる電圧値は、上記第1の電源電圧VDDの電圧値と上記第2の電源電圧VDCの電圧値とである。
電圧センサ31Aは、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合に電圧判定結果VDET1をアサートし、それ以外の場合に電圧判定結果VDET1をネゲートする。電圧センサ31Bは、電源電圧VDDが例えば1.8V〜2.2Vの範囲にある場合に電圧判定結果VDET2をアサートし、それ以外の場合に電圧判定結果VDET2をネゲートする。電圧センサ31A及び31Bは、図6に示す半導体集積回路30における電圧センサ31と同様の回路構成であってよい。
周波数センサ32Aは、例えば、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合において発振器20の発振周波数が5MHz以上であるか否かを判定し、その判定の結果を示す周波数判定結果FDET1を出力する。周波数センサ32Bは、例えば、電源電圧VDDが例えば1.8V〜2.2Vの範囲にある場合において発振器20の発振周波数が4.5MHz以下であるか否かを判定し、その判定の結果を示す周波数判定結果FDET2を出力する。周波数センサ32A及び32Bは、図6に示す半導体集積回路30における周波数センサ32と同様の回路構成であってよい。
図17は、半導体集積回路30Bの電源投入時の動作シーケンスの一例を示す図である。ステップS20で、半導体集積回路30Bの電源がオンされる。このとき半導体集積回路30Bに印加される電源電圧VDDは例えば1.0Vである。ステップS20において電源が投入されると、ステップS21の処理とステップS24の処理とが並行して実行される。
ステップS21で、電圧センサ31Aが電源電圧VDDを判定する。電圧センサ31Aは、電源電圧VDDが0.9Vから1.1Vの範囲にあるとき、電圧検出結果VDET1をアサート状態にし、電源電圧VDDがそれ以外の範囲にあるとき、電圧検出結果VDET1をネゲート状態にする。電源電圧VDDが0.9Vから1.1Vの範囲にないとき、電源電圧VDDが0.9Vから1.1Vの範囲になるまでステップS21を繰り返す。
電源電圧VDDが0.9Vから1.1Vの範囲になると、ステップS22に進み、周波数センサ32Aが、発振器20Aの発振周波数を判定する。周波数センサ32Aは、発振器20Aの発振周波数が例えば5.0MHz以上であるとき、周波数判定結果FDET1をアサート状態にし、発振器20Aの発振周波数が5.0MHzより低いとき、周波数判定結果FDET1をネゲート状態にする。
周波数判定結果FDET1がネゲート状態の時、ステップS23に進み、ICリセット生成回路33Aはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDET1がアサート状態の時、ステップS28に進む。
ステップS21と並行して実行されるステップS24で、昇圧回路81が電源電圧VDDを2倍に昇圧することにより、電源電圧VDCを生成する。昇圧後において電源電圧VDCは例えば2.0Vである。ステップS25で、電圧センサ31Bが電源電圧VDCを判定する。電圧センサ31Bは、電源電圧VDCが1.8Vから2.2Vの範囲にあるとき、電圧検出結果VDET2をアサート状態にし、電源電圧VDCがそれ以外の範囲にあるとき、電圧検出結果VDET2をネゲート状態にする。電源電圧VDCが1.8Vから2.2Vの範囲にないとき、電源電圧VDCが1.8Vから2.2Vの範囲になるまでステップS25を繰り返す。
電源電圧VDCが1.8Vから2.2Vの範囲になると、ステップS26に進み、周波数センサ32Bが、発振器20Bの発振周波数を判定する。周波数センサ32Bは、発振器20Bの発振周波数が例えば4.5MHz以下であるとき、周波数判定結果FDET2をアサート状態にし、発振器20Bの発振周波数が4.5MHzより高いとき、周波数判定結果FDET2をネゲート状態にする。
周波数判定結果FDET2がネゲート状態の時、ステップS27に進み、ICリセット生成回路33Aはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDET2がアサート状態の時、ステップS28に進む。
ステップS28で、ICリセット生成回路33Bはリセット信号をネゲートすることにより、リセット状態を解除する。即ち、電源電圧VDDが0.9Vから1.1Vの範囲にあり、且つ、電源電圧VDCが1.8Vから2.2Vの範囲にあり、且つ、周波数判定結果FDET1及び周波数判定結果FDET2が両方共にアサート状態の時、リセット状態が解除される。
図18は、昇圧回路81の構成及び動作の一例を示す図である。図18(a)又は(b)に示されるように、昇圧回路81は、スイッチ回路S1乃至S3及び容量素子C1及びC2を含む。スイッチ回路S1乃至S3は、例えば図3に示される発振器10と同様の構成の発振器により生成したクロック信号により制御されてよい。図18(a)に示されるように、第1の期間では、スイッチ回路S1及びS3はそれぞれ導通及び非導通となり、スイッチ回路S2はグランド電位VSS側に接続される。また図18(b)に示されるように、第2の期間では、スイッチ回路S1及びS3はそれぞれ非導通及び導通となり、スイッチ回路S2は電源電位VDD側に接続される。これら第1の期間及び第2の期間が、上記クロック信号に同期して交互に現れる。
第1の期間において、容量素子C1が充電され、容量素子C1の端子間電圧が電圧VDDとなる。第2の期間において、第1の期間中にVSS(=0V)側に接続されていた容量素子C1の端子がVDDに接続される。その結果、第2の期間において、容量素子C1のもう一方の端子の電位は2×VDDとなる。従って、VDDの2倍の電圧が容量素子C2の両端子間に印加されることになり、容量素子C2が充電され、容量素子C2の端子間電圧が電圧VDDの2倍となる。これにより、昇圧回路81は、電源電圧VDDの2倍の電圧値を有する電圧VDCを生成する。
図19は、半導体集積回路の構成の更に別の一例を示す図である。図19において、図12と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図19に示す半導体集積回路30Cは、発振器10及び20、電圧センサ31A及び31B、周波数センサ32A及び32B、ICリセット生成回路33C、及び内部回路(ロジックユニット)34を含む。
発振器10は、図2に示される回路構成を有し、例えば図3に示される発振周波数の電圧依存性を有してよい。発振器10は、常誘電体容量素子15を含み、電源電圧VDDで動作し、常誘電体容量素子15の容量値と電源電圧VDDとに応じた発振周波数で発振する。発振器20は、図4に示される回路構成を有し、例えば図5に示される発振周波数の電圧依存性を有してよい。発振器20は、強誘電体容量素子25を含み、電源電圧VDDで動作し、強誘電体容量素子25の容量値と電源電圧VDDとに応じた発振周波数で発振する。
周波数センサ32Aは、発振器20の発振周波数の値を判定して得られる周波数判定結果FDET1を出力する。周波数センサ32Bは、発振器10の発振周波数の値を判定して得られる周波数判定結果FDET2を出力する。ICリセット生成回路33Cは、電源電圧が所定の電圧値である場合における周波数判定結果FDET1及びFDET2に応じて、内部回路34の動作の可否を制御する。
より詳細には、上記所定の電圧値は、電源電圧VDDを時間的に変化させることにより得られる少なくとも2つの異なる電圧値である。またICリセット生成回路33Cは、上記の少なくとも2つの異なる電圧値の各々における周波数判定結果FDET1と周波数判定結果FDET2とに応じて、内部回路34の動作の可否を制御する。
電圧センサ31Aは、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合に電圧判定結果VDET1をアサートし、それ以外の場合に電圧判定結果VDET1をネゲートする。電圧センサ31Bは、電源電圧VDDが例えば1.7V〜1.9Vの範囲にある場合に電圧判定結果VDET2をアサートし、それ以外の場合に電圧判定結果VDET2をネゲートする。電圧センサ31A及び31Bは、図6に示す半導体集積回路30における電圧センサ31と同様の回路構成であってよい。
周波数センサ32Aは、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合において発振器20の発振周波数が5.7MHz近傍(例えば±0.2MHz以内)であるか否かを判定し、その判定の結果を示す周波数判定結果FDET1を出力する。周波数センサ32Aは、電源電圧VDDが0.9V〜1.1Vの範囲外にある場合において発振器20の発振周波数が4.0MHz近傍(例えば±0.2MHz以内)であるか否かを判定し、その判定の結果を示す周波数判定結果FDET1を出力する。何れの判定においても、判定結果が肯定的であるときには周波数判定結果を例えばHIGHにし、判定結果が否定的であるときには周波数判定結果をLOWにしてよい。
周波数センサ32Bは、電源電圧VDDが例えば1.7V〜1.9Vの範囲にある場合において発振器10の発振周波数が4.0MHz近傍(例えば±0.2MHz以内)であるか否かを判定し、その判定の結果を示す周波数判定結果FDET2を出力する。周波数センサ32Bは、電源電圧VDDが1.7V〜1.9Vの範囲外にある場合において発振器10の発振周波数が5.7MHz近傍(例えば±0.2MHz以内)であるか否かを判定し、その判定の結果を示す周波数判定結果FDET2を出力する。何れの判定においても、判定結果が肯定的であるときには周波数判定結果を例えばHIGHにし、判定結果が否定的であるときには周波数判定結果をLOWにしてよい。
ICリセット生成回路33Cは、電源電圧VDDが例えば0.9V〜1.1Vの範囲にある場合において、発振器10の発振周波数と発振器20の発振周波数とを比較する。具体的には、ICリセット生成回路33Cは、発振周波数同士をそのまま比較するのではなく、周波数判定結果FDET1と周波数判定結果FDET2とを比較してよい。ICリセット生成回路33Cは更に、電源電圧VDDが例えば1.7V〜1.9Vの範囲にある場合において、発振器10の発振周波数と発振器20の発振周波数とを比較する。具体的には、ICリセット生成回路33Cは、発振周波数同士をそのまま比較するのではなく、周波数判定結果FDET1と周波数判定結果FDET2とを比較してよい。
発振器10が図3に示す発振周波数の電圧依存特性を有し、且つ、発振器20が図5に示す発振周波数の電圧依存特性を有する場合、電源電圧VDDが0.9V〜1.1Vの範囲では周波数判定結果FDET1及びFDET2がそれぞれHIGH及びLOWとなる。また電源電圧VDDが1.7V〜1.9Vの範囲では、周波数判定結果FDET1及びFDET2が両方共にHIGHとなる。このように、半導体集積回路30Cでは、2つの異なる電圧値(又は電圧範囲)のうちの一方において2つの発振周波数が互いに同一であり、他方において2つの発振周波数が互いに異なるように設計されている。
半導体集積回路30Cをリバースエンジニアリングして同一の回路を製造する際に、強誘電体容量素子を常誘電体容量素子で置き換えた場合、発振器10及び20に相当する2つの発振器は、その発振周波数の電圧依存特性が同様のものとなる。従って、2つの異なる電圧値(又は電圧範囲)のうちの一方において2つの発振周波数が互いに同一であれば、他方においても2つの発振周波数が互いに同一になる。例えば、電源電圧VDDが1.7V〜1.9Vの範囲において周波数判定結果FDET1及びFDET2が両方共にHIGHとなる場合、電源電圧VDDが0.9V〜1.1Vの範囲において周波数判定結果FDET1及びFDET2は両方共にLOWとなる筈である。
図20は、半導体集積回路30Cの電源投入時の動作シーケンスの一例を示す図である。ステップS30で、半導体集積回路30Cの電源がオンされる。このとき半導体集積回路30Cに印加される電源電圧VDDは例えば1.0Vである。
ステップS31で、電圧センサ31Aが電源電圧VDDを判定する。電圧センサ31Aは、電源電圧VDDが0.9Vから1.1Vの範囲にあるとき、電圧検出結果VDET1をアサート状態にし、電源電圧VDDがそれ以外の範囲にあるとき、電圧検出結果VDET1をネゲート状態にする。電源電圧VDDが0.9Vから1.1Vの範囲にないとき、電源電圧VDDが0.9Vから1.1Vの範囲になるまでステップS31を繰り返す。
電源電圧VDDが0.9Vから1.1Vの範囲になると、ステップS32に進み、周波数センサ32A及び32Bが、それぞれ発振器20及び10の発振周波数を判定する。周波数センサ32A及び32Bの出力する周波数判定結果FDET1及びFDET2に基づいて、ICリセット生成回路33Cが、2つの発振器の発振周波数が一致するか否かを判定する。
ステップS33で、半導体集積回路30Cに外部から印加する電源電圧VDDの電圧を上昇させる。上昇後において半導体集積回路30Cに印加される電源電圧VDDは例えば1.8Vである。ステップS34で、電圧センサ31Bが電源電圧VDDを判定する。電圧センサ31Bは、電源電圧VDDが1.7Vから1.9Vの範囲にあるとき、電圧検出結果VDET2をアサート状態にし、電源電圧VDDがそれ以外の範囲にあるとき、電圧検出結果VDET2をネゲート状態にする。電源電圧VDDが1.7Vから1.9Vの範囲にないとき、電源電圧VDDが1.7Vから1.9Vの範囲になるまでステップS34を繰り返す。
電源電圧VDDが1.7Vから1.9Vの範囲になると、ステップS35に進み、周波数センサ32A及び32Bが、それぞれ発振器20及び10の発振周波数を判定する。周波数センサ32A及び32Bの出力する周波数判定結果FDET1及びFDET2に基づいて、ICリセット生成回路33Cが、2つの発振器の発振周波数が一致するか否かを判定する。
ステップS36で、ICリセット生成回路33Cは、2つの電圧範囲の一方において2つの発振周波数が一致し、且つ、2つの電圧範囲の他方において2つの発振周波数が互いに異なる、という条件が満たされているか否かを判定する。この条件が満たされていない場合、ステップS37で、ICリセット生成回路33Cはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。上記条件が満たされている場合、ステップS38に進む。
ステップS38で、ICリセット生成回路33Cはリセット信号をネゲートすることにより、リセット状態を解除する。即ち、2つの電圧範囲の一方において2つの発振周波数が一致し、且つ、2つの電圧範囲の他方において2つの発振周波数が互いに異なる場合、リセット状態が解除される。
図21は、半導体集積回路の構成の更に別の一例を示す図である。図21に示す半導体集積回路30Dは、発振器20、ICリセット生成回路33D、内部回路(ロジックユニット)34、昇圧回路82、電圧センサ83、及び周波数センサ84を含む。
発振器20は、図4に示される回路構成を有し、例えば図5に示される発振周波数の電圧依存性を有してよい。周波数センサ84は、発振器20の発振周波数の値を判定して得られる周波数判定結果FDETを出力する。ICリセット生成回路33Dは、電源電圧VDCが所定の電圧値である場合における周波数判定結果FDETに応じて、内部回路34の動作の可否を制御する。
より具体的には、周波数センサ84は、電圧センサ83の電圧検出結果VDETを受け取り、電圧検出結果VDETがアサート状態であるときに、発振器20の発振周波数と所定の閾値との大小関係を判定してよい。これにより、周波数センサ84は、電源電圧VDCが所定の電圧値である場合における周波数判定結果FDETを出力する。
電圧センサ31は、電源電圧VDCを受け取り、電源電圧VDCが所定の電圧値である場合に電圧検出結果VDETをアサート状態にし、電源電圧VDCが所定の電圧値以外の場合に電圧検出結果VDETをネゲート状態にしてよい。ここで所定の電圧値とは、特定の電圧値(例えば1.8V)であってよいし、或いはある程度の変動範囲(例えば±0.2V)を許容した特定の電圧値(例えば1.8V)であってよい。
上記の所定の電圧値は、少なくとも2つの異なる電圧値であってよい。即ち電圧センサ31は、例えば、第1の電圧値の近傍の範囲(例えば0.9V〜1.1Vの範囲)又は第2の電圧値の近傍の範囲(例えば1.8V〜2.2Vの範囲)に電源電圧VDCが存在する場合にのみ、電圧検出結果VDETをアサート状態に設定してよい。第1の電圧値の近傍の範囲及び第2の電圧値の近傍の範囲の何れの範囲の電源電圧VDCを検出するかは、ICリセット生成回路33Dからの制御信号MD1により制御されてよい。また周波数センサ84は、ICリセット生成回路33Dからの制御信号MD1に基づいて、第1の電圧値の近傍の範囲と第2の電圧値の近傍の範囲とで、それぞれ異なる閾値を用いた周波数判定動作を行ってよい。
昇圧回路81は、外部からの入力電圧VDDに基づいて電源電圧VDCを生成する電圧生成回路として機能する。昇圧回路81は、電源電圧VDCを時間的に変化させることにより、少なくとも2つの異なる電圧値を、電源電圧VDCの所定の電圧値として生成してよい。
ICリセット生成回路33Dは、電圧検出結果VDETがアサート状態における周波数判定結果FDETの値に応じて、内部回路34の動作の可否を制御する。この周波数判定結果FDETは、少なくとも2つの異なる判定結果であってよい。ICリセット生成回路33Dは、電源電圧VDCが上記の少なくとも2つの異なる電圧値である場合のそれぞれにおける少なくとも2つの異なる判定結果に応じて、内部回路34の動作の可否を制御してよい。例えば、電源電圧VDCが0.9V〜1.1Vの範囲にある場合の第1の周波数判定結果と、電源電圧VDCが1.8V〜2.2Vの範囲にある場合の第2の周波数判定結果とに基づいて、ICリセット生成回路33Dが内部回路34の動作の可否を制御してよい。
図22は、半導体集積回路30Dの電源投入時の動作シーケンスの一例を示す図である。ステップS40で、半導体集積回路30Dの電源がオンされる。このとき半導体集積回路30Dに印加される電源電圧VDDは例えば1.0Vである。またこのとき、ICリセット生成回路33Dが出力する制御信号MD1はLOWである。
ステップS41で、昇圧回路82が電源電圧VDDに基づいて電源電圧VDCを生成する。この場合、昇圧回路82は、昇圧動作を実行することなく、1.0Vの入力電圧VDDをそのまま1.0Vの電源電圧VDCとして出力する。
ステップS42で、電圧センサ83が電源電圧VDCを判定する。制御信号MD1がLOWである場合、電圧センサ83は、電源電圧VDCが0.9Vから1.1Vの範囲にあるとき、電圧検出結果VDETをアサート状態にし、電源電圧VDCがそれ以外の範囲にあるとき、電圧検出結果VDETをネゲート状態にする。電源電圧VDCが0.9Vから1.1Vの範囲にないとき、電源電圧VDCが0.9Vから1.1Vの範囲になるまでステップS42を繰り返す。
電源電圧VDCが0.9Vから1.1Vの範囲になると、ステップS43に進み、周波数センサ84が、発振器20の発振周波数を判定する。制御信号MD1がLOWである場合、周波数センサ84は、発振器20の発振周波数が5.0MHz以上であるとき、周波数判定結果FDETをアサート状態にし、発振器20の発振周波数が5.0MHzより低いとき、周波数判定結果FDETをネゲート状態にする。
周波数判定結果FDETがネゲート状態の時、ステップS44に進み、ICリセット生成回路33Dはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDETがアサート状態の時、ステップS45に進む。
ステップS45で、ICリセット生成回路33Dが、制御信号MD1をLOWからHIGHに変更する。これにより電源電圧VDCの電圧値を変更すると共に、電圧センサ83の電圧検出範囲及び周波数センサ84の周波数判定レベルを変更する。
ステップS46で、昇圧回路82が電源電圧VDDを2倍に昇圧することにより、電源電圧VDCを生成する。昇圧後において電源電圧VDCは例えば2.0Vである。ステップS47で、電圧センサ83が電源電圧VDCを判定する。制御信号MD1がHIGHである場合、電圧センサ83は、電源電圧VDCが1.8Vから2.2Vの範囲にあるとき、電圧検出結果VDETをアサート状態にし、電源電圧VDCがそれ以外の範囲にあるとき、電圧検出結果VDETをネゲート状態にする。電源電圧VDCが1.8Vから2.2Vの範囲にないとき、電源電圧VDCが1.8Vから2.2Vの範囲になるまでステップS47を繰り返す。
電源電圧VDCが1.8Vから2.2Vの範囲になると、ステップS48に進み、周波数センサ84が、発振器20の発振周波数を判定する。制御信号MD1がHIGHである場合、周波数センサ84は、発振器20の発振周波数が4.5MHz以下であるとき、周波数判定結果FDETをアサート状態にし、発振器20の発振周波数が4.5MHzより高いとき、周波数判定結果FDETをネゲート状態にする。
周波数判定結果FDETがネゲート状態の時、ステップS49に進み、ICリセット生成回路33Dはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果FDETがアサート状態の時、ステップS50に進む。
ステップS50で、ICリセット生成回路33Dはリセット信号をネゲートすることにより、リセット状態を解除する。即ち、電源電圧VDCが0.9Vから1.1Vの範囲において周波数判定結果FDETがアサート状態であり、且つ、電源電圧VDCが1.8Vから2.2Vの範囲において周波数判定結果FDETがアサート状態である時、リセット状態が解除される。
図23は、昇圧回路82の構成及び動作の一例を示す図である。昇圧回路82は、図18(a)及び(b)に示す昇圧回路81と同様に、スイッチ回路S1乃至S3及び容量素子C1及びC2を含む。昇圧回路82においても、昇圧回路81と同様に、スイッチ回路S1乃至S3は、例えば図3に示される発振器10と同様の構成の発振器により生成したクロック信号により制御されてよい。但し、昇圧回路82の場合、昇圧回路81と異なり、ICリセット生成回路33Dからの制御信号MD1によっても、スイッチ回路S1乃至S3の動作が制御される。
図23(a)には、制御信号MD1がLOWの場合のスイッチ回路S1乃至S3の動作が示される。制御信号MD1がLOWの場合、スイッチ回路S1及びS3は両方共に導通となり、スイッチ回路S2は電源電位VDD側に接続される。これにより、入力される電圧VDDがそのまま電源電圧VDCとして出力される。
図23(b)及び(c)には、制御信号MD1がHIGHの場合のスイッチ回路S1乃至S3の動作が示される。制御信号MD1がHIGHの場合には、クロック信号に同期してスイッチ回路S1乃至S3の接続状態が切替えられる。図23(b)及び(c)に示される昇圧回路82の昇圧動作は、図18(a)及び(b)に示される昇圧回路81と同様であり、その説明は省略する。
図24は、電圧センサの回路構成の一例を示す図である。図24において、図9と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図24に示す電圧センサは、図9に示す電圧センサと比較して、抵抗素子91及びPMOSトランジスタ92が設けられている点が異なる。制御信号MD1がLOWの場合には、PMOSトランジスタ92が導通して、図9に示す電圧センサと同一の電圧値を検出する回路となる。制御信号MD1がHIGHの場合には、PMOSトランジスタ92が非導通となり、その結果、抵抗素子46及び47に対して抵抗素子91が直列に追加される。これにより、コンパレータ回路43の反転入力に印加される電圧値(分圧回路41の生成する電圧値)が変化し、図9に示す電圧センサとは異なる電圧値を検出する回路となる。同様の原理に基づいて、電圧センサ83においても、制御信号MD1に応じて分圧回路の生成する電圧を変化させることにより、検出対象の電圧範囲を変化させることができる。
図25は、周波数センサの回路構成の一例を示す図である。図25において、図10と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図25に示す周波数センサは、図10に示す周波数センサに比較して、抵抗素子93及びPMOSトランジスタ94が設けられている点が異なる。制御信号MD1がLOWの場合には、PMOSトランジスタ94が導通して、図10に示す周波数センサと同一の周波数を検出する回路となる。制御信号MD1がHIGHの場合には、PMOSトランジスタ94が非導通となり、その結果、抵抗素子59及び60に対して抵抗素子93が直列に追加される。これにより、コンパレータ回路54の反転入力に印加される電圧値(分圧回路52の生成する電圧値)が変化し、図10に示す周波数センサとは異なる周波数を検出する回路となる。このようにして、周波数センサ84においては、制御信号MD1に応じて分圧回路の生成する電圧を変化させることにより、検出対象の周波数を変化させることができる。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。