JP5319907B2 - ソケット基板上にスイッチ素子を有するテスト装置 - Google Patents

ソケット基板上にスイッチ素子を有するテスト装置 Download PDF

Info

Publication number
JP5319907B2
JP5319907B2 JP2007278983A JP2007278983A JP5319907B2 JP 5319907 B2 JP5319907 B2 JP 5319907B2 JP 2007278983 A JP2007278983 A JP 2007278983A JP 2007278983 A JP2007278983 A JP 2007278983A JP 5319907 B2 JP5319907 B2 JP 5319907B2
Authority
JP
Japan
Prior art keywords
test
integrated circuit
socket
substrate
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007278983A
Other languages
English (en)
Other versions
JP2009085934A (ja
Inventor
鄭文杰
Original Assignee
京元電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京元電子股▲ふん▼有限公司 filed Critical 京元電子股▲ふん▼有限公司
Publication of JP2009085934A publication Critical patent/JP2009085934A/ja
Application granted granted Critical
Publication of JP5319907B2 publication Critical patent/JP5319907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、被試験集積回路素子のテスト装置およびそのテスト方法に関し、特に複数のテストソケットを有するソケット基板(Socket Board)が配置され、かつソケット基板に少なくとも1つのスイッチ素子が設置されたテスト装置に関する。
半導体テスト工程は、例えば半導体チップ、ウェハ、受動素子または集積回路(IC)に対し機能テストを行い、集積回路の機能の完全性を確実にするものであり、かつテストの結果に基づき集積回路の分類を実施することができる。しかし、被試験集積回路素子の不具合状態のためにテスト回路が破損しないことを確実にするため、オープン/ショートテスト(open/short circuit test)などの基本電気特性のテストを先に行う必要があり、被試験集積回路素子の基本電気特性が正常であることを確認した後に、ハンドラのロボットの補助により、被試験集積回路素子を機能測定部に搬送しテストを行うか、またはシステム機能のテストを行う。
図1は、現行の集積回路のテスト装置の測定部における配置概略図である。図1のように、基本電気特性のテストは測定部30で行うため、ハンドラ(handler)のロボットを使用して、被試験集積回路素子を供給部のトレイ(tray)から、先に測定部30の基本電気特性テストのソケット31に搬送してテストを実施した後、ハンドラのロボットで基本電気特性テストの集積回路素子を機能測定部のソケット32に搬送し、機能の電気特性テストを実施することができ、最後にテストの結果に基づき、集積回路素子を回収部のトレイに搬送する。集積回路のテスト装置の機能テストの流れの概略は、先ず、テストプログラムをテスター(Tester)にロードし、テストが必要な機能項目について、テストヘッド(Test Head)から電子信号を発し、テスターインターフェース(Load Board)からソケット基板(Socket Board)に伝達し、ソケット基板内に配置された各テストソケット(Socket)を介し、ソケット内の各被試験集積回路素子に伝達し、基本電気特性、機能電気特性またはバーンインテスト(Burn-in test)結果などの被試験集積回路素子のテスト結果をハンドラ(Handler)に伝達し、テストで得られた結果に基づき、ハンドラのロボットが等級分け(Bin)を行うというものである。
しかし、各ロットの被試験集積回路素子のテストピン(Test pin)の機能は異なり、テスターインターフェースのテスト回路のレイアウトに合わせ、前後のロットでピン規格が同じであるがピンの電気特性が異なる被試験集積回路素子をテストする場合、被試験集積回路素子のピンの電気特性に合わせ適したソケット基板に交換する必要がある。特に、前後のロットで同じピン規格を有する被試験集積回路素子をテスターに送って連続してテストを実施する場合、例えば、IC1とIC2のパッケージタイプが同じであるがその製品タイプ(ピンの電気特性)が異なる場合、仮にIC1の第3ピン(pin3)がsin wave入力であり、IC2の第5ピンがsin wave入力であるとすると、前のロットの被試験集積回路素子で基本電気特性テストまたは機能テストを処理するテストピンが伝達する信号(例えば、インダクタンス、抵抗などの電気信号の伝達に用いる)と、後のロットの被試験集積回路素子の同じ位置でテストピンが伝達する信号(例えば温度循環テスト信号の伝達に用いる)とが、電気特性機能の属性の上で同じでない場合、テスト中にテスターを停止し、後のロットの被試験素子テスト用に別のソケット基板に交換する必要がある。これは面倒なだけでなく、作業のスケジュールの遅滞またはテスターの稼動コストの浪費といった欠点を有する。
異なるロットのピン規格が同じであるがピンの電気特性が異なる被試験集積回路素子を連続してテストする場合に、テスターを停止し、かつ異なるテストソケット基板に交換する必要があり、作業スケジュールの遅滞またはテスターの稼動コストの浪費などをもたらしている従来技術の欠点に鑑み、本発明の主な課題は、テスターを停止する必要がなく、かつピン規格が同じであるがピンの電気特性が異なる前後のロットの被試験集積回路素子に合わせ、適したテスト回路に切り替えることができる集積回路素子のソケット基板を提供することである。
本発明のもう1つの目的は、テスターを停止する必要がなく、かつピン規格が同じであるがピンの電気特性が異なる前後のロットの被試験集積回路素子に合わせ、適したテスト回路に切り替えることができる集積回路素子のテスト装置を提供することである。
本発明のさらにもう1つの目的は、テスターを停止する必要がなく、かつピン規格が同じであるがピンの電気特性が異なる前後のロットの被試験集積回路素子に合わせ、適したテスト回路に切り替えることができる集積回路素子のテスト方法を提供することである。
上述した目的に基づき、本発明は、基板本体を含み、かつ前記基板本体に複数のテストソケットが配置され、前記テストソケット上の複数の導電素子を介し、同じピン規格を有する複数の被試験集積回路素子上の複数の金属端点をソケット基板の底部に電気的に接続する集積回路素子をテストするソケット基板であって、前記ソケット基板の底部に、複数セットのテスト回路と、少なくとも1つのスイッチ素子とが配置され、前記スイッチ素子は、前記複数セットのテスト回路の間を切り替えることができ、前記スイッチ素子が、前記複数セットのテスト回路を切り替えることにより、異なるロットの同じピン規格を有するが各ピンの電気特性が異なる、複数の被試験集積回路素子のテストを、前記ソケット基板を変えずに行うことができることを特徴とする、
集積回路素子をテストするソケット基板を主に提供する。
詳細に述べると、本発明は、内部に積層レイアウト配線を有する基板本体を含み、前記基板本体に複数のマトリクス配列された電気特性テストソケットが形成され、各電気特性テストソケット内にプローブ群が配置されており、前記プローブの一端は、前記積層レイアウト配線に接触し、電子信号を基板本体底部に伝達するために用いられ、プローブの他端は、多数の導電素子を有する少なくとも1つの被試験集積回路素子に電気的に接続する集積回路素子のテスト装置において、前記基板本体底部に、複数セットの異なるロットの同じピン規格を有するがピンの電気特性が異なる被試験集積回路素子にそれぞれ対応するテスト回路と、前記複数セットのテスト回路の制御に用い、相互に切り替える少なくとも1つのスイッチ素子とをそれぞれ形成し、異なるロットの同じピン規格を有するがピンの電気特性が異なる被試験集積回路素子について、前記スイッチ素子切り替え回路を介し、同じ基板本体上でテストを完了することができることを特徴とする集積回路素子のテスト装置を提供する。
また、本発明は、集積回路素子のテスト方法も提供し、前記テスト方法は以下のステップを含む。
先ず、内部に積層レイアウト配線を有する基板本体を準備する。前記基板本体には複数のマトリクス配列された電気特性テストソケットが形成され、各電気特性テストソケット内にはプローブ群が配置され、前記プローブの一端は前記積層レイアウト配線に接触し電子信号を基板本体底部に伝達するために用いられ、プローブの他端は多数の導電素子を有する少なくとも1つの被試験集積回路素子に電気的に接続する。
複数セットの前後ロットの同じピン規格を有するがピンの電気特性が異なる被試験集積回路素子にそれぞれ対応するテスト回路を形成する。
少なくとも1つのスイッチ素子を前記基板本体底部に配置し、前記スイッチ素子は、前記複数セットのテスト回路を相互に切り替えるために用いられ、異なるロットの同じピン規格を有するがピンの電気特性が異なる被試験集積回路素子について、前記スイッチ素子を異なるテスト回路に切り替えることにより、同じ基板本体でテストを完了する。
すなわち、本願の第1発明は、基板本体を含み、かつ前記基板本体に複数のテストソケットが配置され、前記テストソケット上の複数の導電素子を介し、少なくとも1つの被試験集積回路素子上の複数の金属端点を前記ソケット基板の底部に電気的に接続する集積回路素子をテストするソケット基板であって、前記ソケット基板の底部に、複数セットのテスト回路と、少なくとも1つのスイッチ素子とが配置され、前記スイッチ素子は、前記複数セットのテスト回路の間を切り替えることができることを特徴とする、集積回路素子をテストするソケット基板を提供することを要旨とする。
本発明によれば、切り替え装置を有するソケット基板を提供することにより、切り替え装置の変換作用を介し、IC1をテストする際に、切り替え装置が先ず切り替えを実施し、IC1の第3ピンをテスターに電気的に接続できるようにし、sin wave信号を提供することができる。IC2をテストする際にも、先ず切り替えを実施し、IC2の第5ピンをテスターに電気的に接続できるようにし、sin waveを入力できるようにする。そのため、製品タイプが異なるICをテストする際に、対応するソケット基板を交換する必要がない。
本発明で検討する方向は、テスターを停止する必要がなく、かつ異なるロットのピン規格が同じであるがピンの電気特性が異なる被試験集積回路素子に合わせ、適した回路に切り替えることができる集積回路素子のテスト装置、集積回路素子のテスターおよびそのテスト方法である。
本発明を徹底的に理解することができるようにするため、以下の説明において、詳細なステップおよびその構成を提供する。本発明の実施により、基本電気特性およびシステム機能テストのテスト装置の当業者が習熟した特殊な詳細を限定するものではないことは明らかである。また、本発明を不必要に限定することを避けるため、公知の集積回路テスト装置のレイアウトまたはテストステップなども細部において記載していない。
本発明の比較的優れた実施例を以下に詳細に説明するが、これらの詳細な説明以外に、本発明はその他の実施例においても広範に実施することができ、かつ本発明の範囲はこれによって限定されず、その範囲は特許請求の範囲を基準とする。
図2は、本発明の集積回路のテスト装置に配置されたソケット基板10(Socket Board)の概略図である。
図2のように、ソケット基板10は、基板本体11により形成されており、前記基板本体11内部には積層レイアウト配線が配置されていると同時に、各積層レイアウト配線間は相互に電気的に導通している。
基板本体11上には複数のマトリクス配列されたテストソケット12(Socket)が配置されているため、テストソケット12上の複数の導電素子(例えばプローブ群)により、複数の被試験集積回路素子16を基板本体11の底部101に電気的に接続することができる。
基板本体11の底部101に、第1回路182と、第2回路184と、前記第1回路182および前記第2回路184を相互に切り替えるために用いられる少なくとも1つのスイッチ素子18とがそれぞれ配置され、異なるロットの同じピン規格を有するがピンの電気特性が異なる被試験集積回路素子16について、スイッチ素子18の切り替えにより、同じソケット基板10上でテストを完了することができることを特徴とする。
詳細に述べると、図2のように、本発明の実施例は、集積回路素子をテストするテスト装置を提供する。
被試験集積回路素子16のタイプは、DIP、SOP、BGA、FBGA、QFP、MCPおよびopen top socketなどを含む。ここで強調すべきことは、基板本体11内部と相互に電気的に導通した積層レイアウト配線を有し、かつ積層レイアウト配線は各テストソケット12内にプローブ群120が配置された一端と接触するため、プローブ群120の他端が被試験集積回路素子16と電気的に接続するとき、被試験集積回路素子16をソケット基板10の底部101に電気的に接続することができることである。
本発明の具体的な実施例において、ソケット基板10の底部101には、第1回路182と、第2回路184と、前記第1回路182および前記第2回路184の間を切り替える少なくとも1つのスイッチ素子18とがそれぞれ形成されているため、複数の被試験集積回路素子16とソケット基板10上の複数のソケット12とを電気的に接続した後、同じピン規格を有するがピンの電気特性が異なる被試験集積回路素子16について、同じソケット基板10上でテストを完了することができる。また、本実施例におけるスイッチ素子18は、多重化装置、継電装置または半導体素子(例:ダイオード)とすることができる。
ここで説明すべきことは、本実施例における集積回路のテスト装置は、少なくともテスターと、ハンドラと、ロボット(robot)と、測定部内のソケット基板10とを含む。なお、集積回路のテスト装置の生産性を向上させるため、本実施例におけるハンドラに複数のロボットを配置して被試験集積回路素子16のテストを実施することもできる。
次に、図3は、本発明のソケット基板を有する集積回路のテスト装置のテスト方法の流れの概略図である。
先ず、ステップ310のように、ソケット基板10を提供する。ソケット基板10は、積層レイアウト配線が配置された基板本体11を含み、ソケット基板10には複数のマトリクス配列されたテストソケット12が配置され、各テストソケット12内にはプローブ群120が配置されている。
ソケット基板10の底部101には、第1回路182と、第2回路184と、前記第1回路182および前記第2回路184の間を切り替える少なくとも1つのスイッチ素子18とが配置されている。
ステップ320では、複数の被試験集積回路素子16をソケット基板10におけるテストソケット12に挿入して、テストソケット12におけるプローブ群120の一端を被試験集積回路素子16に接続し、他端は基板本体11における積層レイアウト配線と接触させ、被試験集積回路素子16をソケット基板10の底部101のスイッチ素子18に電気的に接続できるようにし、このときにスイッチ素子18を切り替え、前記第1回路182と導通させる(ステップ330参照)。
次に、ステップ340では、被試験集積回路素子16のテストを行い、テスト完了後にハンドラで分類を行う。ステップ350では、同ロットの被試験集積回路素子16のテストがすべて終わった後、次のロットのピン規格が同じであるがピンの電気特性が異なる被試験集積回路素子16に交換し、テスターを停止せずにソケット基板を交換して、前記スイッチ素子18を切り替え、第2回路184と導通させてテストを実施し、テスト完了後に、ハンドラで分類を行うことができる(ステップ370参照)。
前記実施例における説明に基づき、本発明には多くの修正および差異がある可能性があることは明らかである。そのため、その従属請求項の範囲内で理解する必要があり、前記の詳細な説明以外に、本発明は、その他の実施例においてさらに広範に実施することができる。前記のものは、本発明の比較的優れた実施例でしかなく、本発明の特許請求の範囲を限定するために用いられたものではない。
本発明で開示した趣旨から逸脱せずに完了したその他の同等の変更または修飾は、いずれも特許請求の範囲内に含まれるものとする。
従来の基本電気特性テストとシステム機能の機能ブロック概略図である。 本発明の集積回路素子のテスト装置の断面図である。 図2の実施例のテスト方法のフローチャートである。
符号の説明
310:ソケット基板を提供する。
320:半導体素子をソケット基板上のソケットに電気的に接続する。
330:スイッチ素子を切り替え、第1回路と導通させる。
340:被試験集積回路素子のテストを行い、テスト完了後にハンドラで分類を行う。
350:次のロットのピン規格が同じであるがピンの電気特性が異なる被試験集積回路素子をテストソケットに入れる。
360:スイッチ素子を切り替え、第2回路と導通させる。
370:被試験集積回路素子のテストを行い、テスト完了後にハンドラで分類を行う。

Claims (1)

  1. 基板本体を含み、かつ前記基板本体に複数のテストソケットが配置され、前記テストソケット上の複数の導電素子を介し、同じピン規格を有する複数の被試験集積回路素子上の複数の金属端点をソケット基板の底部に電気的に接続する集積回路素子をテストするソケット基板であって、
    前記ソケット基板の底部に、複数セットのテスト回路と、少なくとも1つのスイッチ素子とが配置され、
    前記スイッチ素子は、前記複数セットのテスト回路の間を切り替えることができ
    前記スイッチ素子が、前記複数セットのテスト回路を切り替えることにより、異なるロットの同じピン規格を有するが各ピンの電気特性が異なる、複数の被試験集積回路素子のテストを、前記ソケット基板を変えずに行うことができることを特徴とする、
    集積回路素子をテストするソケット基板。
JP2007278983A 2007-09-27 2007-10-26 ソケット基板上にスイッチ素子を有するテスト装置 Active JP5319907B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096135872 2007-09-27
TW96135872A TWI339270B (en) 2007-09-27 2007-09-27 Socket boards with switch components on a testing apparatus

Publications (2)

Publication Number Publication Date
JP2009085934A JP2009085934A (ja) 2009-04-23
JP5319907B2 true JP5319907B2 (ja) 2013-10-16

Family

ID=40659522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278983A Active JP5319907B2 (ja) 2007-09-27 2007-10-26 ソケット基板上にスイッチ素子を有するテスト装置

Country Status (2)

Country Link
JP (1) JP5319907B2 (ja)
TW (1) TWI339270B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407125B (zh) * 2011-02-18 2013-09-01 Chroma Ate Inc 一種電子元件測試系統及其切換裝置
CN104991097B (zh) * 2015-06-29 2018-05-29 上海华力微电子有限公司 一种探针卡

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244115A (ja) * 1994-03-04 1995-09-19 Fujitsu Ltd 半導体チップの試験装置
JPH09145788A (ja) * 1995-11-28 1997-06-06 Advantest Corp Icテストシステム
JPH11161511A (ja) * 1997-11-25 1999-06-18 Suzuka Fuji Xerox Co Ltd 電気的特性測定装置
JP2001349925A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体集積回路の検査装置および検査方法
JP3667645B2 (ja) * 2001-02-05 2005-07-06 旺宏電子股▲ふん▼有限公司 汎用型バーンインボード
JP2003028919A (ja) * 2001-07-13 2003-01-29 Canon Inc 寿命試験用治具及び寿命試験方法
WO2007007658A1 (ja) * 2005-07-07 2007-01-18 Advantest Corporation 試験装置

Also Published As

Publication number Publication date
TW200914856A (en) 2009-04-01
JP2009085934A (ja) 2009-04-23
TWI339270B (en) 2011-03-21

Similar Documents

Publication Publication Date Title
US7046027B2 (en) Interface apparatus for semiconductor device tester
TWI518332B (zh) 晶圓級探針卡總成
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
JP2014062925A (ja) 信号測定装置
US7915720B2 (en) Semiconductor integrated circuit device and test method thereof
CN101452030B (zh) 插座基板上具有开关元件的测试装置
US7768283B1 (en) Universal socketless test fixture
JP5319907B2 (ja) ソケット基板上にスイッチ素子を有するテスト装置
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
WO2008001651A1 (fr) Procédé d'inspection de carte et dispositif d'inspection de carte
US6507205B1 (en) Load board with matrix card for interfacing to test device
CN115267496A (zh) 一种芯片测试装置及测试方法
JP2007322127A (ja) 基板検査方法及び基板検査装置
US7498180B2 (en) Method for manufacturing semiconductor device
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
CN217085118U (zh) 新型老化板
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
TWI755342B (zh) 用於檢測記憶體控制器的檢測裝置
JP4137082B2 (ja) 半導体装置の試験装置
CN1979204A (zh) 应用于高压矩阵检测的检测装置、检测电路板及检测***
JPH0354842A (ja) 集積回路素子のテスト方法
TW504580B (en) Apparatus for examining switch matrix
JPH10104301A (ja) パッケージ基板の検査方法
JP2018036221A (ja) デバイス搬送用のicトレーを使用する信頼性試験ボード

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121004

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130712

R150 Certificate of patent or registration of utility model

Ref document number: 5319907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250