JP5311609B2 - シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置 - Google Patents

シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP5311609B2
JP5311609B2 JP2007281345A JP2007281345A JP5311609B2 JP 5311609 B2 JP5311609 B2 JP 5311609B2 JP 2007281345 A JP2007281345 A JP 2007281345A JP 2007281345 A JP2007281345 A JP 2007281345A JP 5311609 B2 JP5311609 B2 JP 5311609B2
Authority
JP
Japan
Prior art keywords
electrode
thermal expansion
silicon
hole
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007281345A
Other languages
English (en)
Other versions
JP2009111120A (ja
JP2009111120A5 (ja
Inventor
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007281345A priority Critical patent/JP5311609B2/ja
Priority to KR1020080103373A priority patent/KR20090045012A/ko
Priority to US12/259,564 priority patent/US7851359B2/en
Priority to EP08167981A priority patent/EP2056343A3/en
Publication of JP2009111120A publication Critical patent/JP2009111120A/ja
Publication of JP2009111120A5 publication Critical patent/JP2009111120A5/ja
Application granted granted Critical
Publication of JP5311609B2 publication Critical patent/JP5311609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明はシリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置に関する。
配線パターンが形成されたガラスエポキシ材料からなる配線基板に半導体素子をはんだ付けなどにより搭載して半導体装置を製造する場合には、配線基板や半導体素子をはんだ溶融点まで加熱する必要がある。このとき、ガラスエポキシ材料からなる配線基板とシリコンからなる半導体素子との熱膨張率が相違するため、はんだ付け処理が完了した後に配線基板と半導体素子が冷却すると、配線基板と半導体素子との接合部にひび割れが発生し、半導体素子が破損することがある。
このような配線基板と半導体素子の熱膨張率の相違に起因する不具合を解消するため、配線基板と半導体素子との間に半導体素子と同じ材料からなるシリコン板を介在させて、シリコン板を配線基板と半導体素子との間で互いの熱膨張率の相違により発生する応力を緩和させつつ、互いを電気的に接続するいわゆるシリコンインターポーザが知られている。
このようなシリコンインターポーザを用いた半導体装置としては、例えば特許文献１に開示されているものがある。特許文献１には、シリコン基板（シリコンインターポーザ）に貫通電極を形成する方法に関する記載がなされている。具体的には、シリコン基板に貫通電極を形成した後、シリコン基板の一方の面側より第１の金属層を形成すると共に保護テープを貼り付け、第１の金属層を給電層としてシリコン基板の他方の面側から電解めっきにより貫通電極内を充てんした後、貫通電極周辺部以外の第１の金属層を除去することで、貫通電極を形成するものである。
特開２００６−３５１９６８号公報
しかしながら、シリコンインターポーザを用いた半導体装置であっても、貫通電極に充てんされている銅と、配線層を保護するための絶縁膜である酸化シリコンとが直接接触している部位については、銅の熱膨張係数（１８．３ｐｐｍ／ｄｅｇ・℃）と、酸化シリコンの熱膨張係数（０．４ｐｐｍ／ｄｅｇ・℃）とが大きく相違するために、これらの接合部においてひび割れが発生するという問題がある。
そこで本願発明は、貫通電極の熱膨張係数を貫通電極に接合する絶縁膜の熱膨張係数に近似させることにより、繰り返し熱負荷が作用しても貫通電極と貫通電極に接触する絶縁膜との間にクラックが発生することのないシリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置を提供することを目的としている。
本発明は、配線基板と半導体素子との間に介在させて前記配線基板と前記半導体素子とをシリコンウエハに設けた貫通電極を介して電気的に接続するためのシリコンインターポーザであって、前記シリコンウエハは、めっきシード層を介して形成された配線パターンと絶縁膜とが積層されてなる配線層が形成された第１面と、当該第１面とは反対側の第２面を有し、前記第１面から前記第２面にかけて、前記シリコンウエハを貫通する貫通孔が形成され、前記貫通孔の内壁面と前記シリコンウエハの第１面および第２面に、酸化シリコン皮膜が形成され、前記貫通電極の一端と前記シリコンウエハの第１面に形成された前記酸化シリコン皮膜の表面とは面一であり、かつ、前記貫通電極の他端と前記シリコンウエハの第２面に形成された前記酸化シリコン皮膜の表面とが面一であり、前記貫通電極は、前記貫通孔を充てんするようにめっきにより形成された導電体と、当該導電体の熱膨張係数よりも低い熱膨張係数の材料からなる低熱膨張充てん材とからなり、前記低熱膨張充てん材は、前記貫通孔の高さ方向の全体にわたって充てんされていて、前記貫通孔と前記低熱膨張充てん材との間隙部分が前記導電体によって充てんされていることを特徴とするシリコンインターポーザである。
また、前記低熱膨張充てん材は、シリカ、アルミナ、シリコンのうちのいずれかにすることもできる。
また、前記貫通孔には、前記低熱膨張充てん材が一粒収容され、前記貫通孔と前記低熱膨張充てん材との間隙部分が前記導電体によって充てんされた構成にすることもできる。
さらには、前記貫通孔には、前記貫通孔の高さ寸法と同程度の高さ寸法に形成された針状の低熱膨張充てん材が収容され、前記貫通孔と前記針状の低熱膨張充てん材との間隙部分が前記導電体によって充てんされた構成を採用することもできる。
また、上記いずれかのシリコンインターポーザと、配線基板が電気的に接続されていることを特徴とする半導体装置用パッケージの発明もある。
さらには、上記いずれかのシリコンインターポーザを介在して、半導体素子と配線基板とが電気的に接続されていることを特徴とする半導体装置もある。
また、配線基板と半導体素子との間に介在させて前記配線基板と前記半導体素子とを貫通電極を介して電気的に接続するためのシリコンインターポーザの製造方法であって、シリコンウエハに貫通孔を形成する工程と、前記貫通孔の内壁面を含む前記シリコンウエハの表面全体に酸化シリコン皮膜を形成する工程と、前記貫通孔を覆って前記シリコンウエハの一方の表面にめっき用給電層を形成する工程と、前記貫通電極における導電体の熱膨張係数よりも低熱膨張係数である低熱膨張充てん材を前記貫通孔の高さ方向の全体にわたって供給する工程と、前記貫通孔と前記低熱膨張充てん材との間隙部分に導電体をめっき法により充てんして前記貫通電極を形成する工程と、前記シリコンウエハの他方の面において、前記貫通電極および前記酸化シリコン皮膜の表面高さを面一にする工程と、前記めっき用給電層を除去する工程と、前記シリコンウエハの前記半導体素子を搭載する側の面の全面にめっきシード層を形成する工程と、前記めっきシード層にレジストを塗布し、前記レジストを露光および現像してレジストパターンを形成する工程と、前記貫通電極の一端および前記シリコンウエハの前記半導体素子を搭載する側の面上に、前記めっきシード層および前記レジストパターンを用いてめっき法により導体層を形成する工程と、前記レジストパターンを除去する工程と、前記めっきシード層のうち前記レジストパターンに被覆されていた部分を除去することにより配線パターンを形成する工程と、前記配線パターンを絶縁膜により被覆する工程と、前記絶縁膜の一部を除去し、前記配線パターンの一部を接続パッドとして外部に露出する工程と、を含むことを特徴とするシリコンインターポーザの製造方法の発明もある。
また、他のシリコンインターポーザの製造方法としては、シリコンウエハに貫通孔を形成する工程と、前記貫通孔の内壁面を含む前記シリコンウエハの表面全体に酸化シリコン皮膜を形成する工程と、前記貫通孔を覆って前記シリコンウエハの一方の表面にめっき用給電層を形成する工程と、前記貫通電極における導電体の熱膨張係数よりも低熱膨張係数である低熱膨張充てん材を含むめっき液を用いて、前記貫通孔を前記導電体と前記低熱膨張充てん材とにより充てんして貫通電極を形成する工程と、前記シリコンウエハの他方の面において、前記貫通電極および前記酸化シリコン皮膜の表面高さを面一にする工程と、前記めっき用給電層を除去する工程と、前記シリコンウエハの前記半導体素子を搭載する側の面の全面にめっきシード層を形成する工程と、前記めっきシード層にレジストを塗布し、前記レジストを露光および現像してレジストパターンを形成する工程と、前記貫通電極の一端および前記シリコンウエハの前記半導体素子を搭載する側の面上に、前記めっきシード層および前記レジストパターンを用いてめっき法により導体層を形成する工程と、前記レジストパターンを除去する工程と、前記めっきシード層のうち前記レジストパターンに被覆されていた部分を除去することにより配線パターンを形成する工程と、前記配線パターンを絶縁膜により被覆する工程と、前記絶縁膜の一部を除去し、前記配線パターンの一部を接続パッドとして外部に露出する工程と、を含むことを特徴とするシリコンインターポーザの製造方法もある。
また、前記貫通電極の形成工程中は、前記めっき液が攪拌されていることが好ましい。
本発明にかかるシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置と、シリコンインターポーザの製造方法によれば、貫通電極全体としての熱膨張係数が貫通電極に接合する酸化シリコン皮膜および絶縁膜の熱膨張係数に近似させることができるため、繰り返し熱負荷が作用しても貫通電極と貫通電極に接触する酸化シリコン皮膜および絶縁膜との間にクラックが発生することのないシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置を提供することができる。
また、貫通孔には導電体以外の充てん材が充てんされているため、貫通電極の導電体を電解めっきにより充てんする際のめっき時間を大幅に短縮することができるといった効果も得られ、効率的にシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置を製造することができる。
（第１実施形態）
以下、本発明にかかるシリコンインターポーザの実施形態について、図面に基づいて説明する。図１〜図５は、本実施形態におけるシリコンインターポーザの各製造段階における貫通電極付近の状態を示す断面図である。
まず、図１（ａ）に示すように、シリコンウエハ１０を切り出した後、グラインダ等により３００μｍの板厚寸法となるまで研削加工をする。図１（ｂ）に示すような薄シリコンウエハ１１に加工した後、貫通孔１２を形成する部位を開口させたマスクにより薄シリコンウエハ１１の表面を覆いエッチングすることにより、図１（ｃ）に示すような貫通孔１２が形成される。本実施形態における貫通孔１２の径寸法は６０μｍとなるように形成した。貫通孔１２は後に導電体を充てんすることによりシリコンインターポーザ１０の貫通電極１７となる。
この後、薄シリコンウエハ１１を熱酸化処理し、図１（ｄ）に示すように薄シリコンウエハ１１の外表面に酸化シリコン皮膜１３を形成する。本実施形態においては、薄シリコンウエハ１１を１０００℃の酸素炉内に６時間にわたって熱酸化処理した。このようにして形成された酸化シリコン皮膜１３の膜厚寸法は１．５μｍ程度である。
薄シリコンウエハ１１に酸化シリコン皮膜１３が形成された後、図２（ａ）に示すように薄シリコンウエハ１１の一方の面に銅膜等の金属膜１４を貼り付ける。金属膜１４は、電解めっきをする際の給電層として用い、貫通孔１２に充てんされる低熱膨張充てん材であるシリカ粒１５および導電体である銅１６とを支持することが可能な膜厚寸法に形成されていればよい。
次に、図２（ｂ）に示すように貫通孔１２内に、シリカ粒１５を充てんさせる。図２（ｂ）に示すように、貫通孔１２には貫通孔１２の高さ方向の全域にわたってシリカ粒１５を充てんすることが好ましい。
貫通孔１２に所定容量のシリカ粒１５を充てんした後、貫通孔１２に貫通電極１７の導電体となる銅１６を充てんさせる。本実施形態においては電解銅めっき法により貫通孔１２に銅１６を充てんする。貫通孔１２に予め充てんされているシリカ粒の比重は２であるのに対し、電解銅めっきに用いられるめっき液の比重は１．２程度である。したがって、電解銅めっきを行う際に、既に貫通孔１２に充てんしてあるシリカ粒１５が貫通孔１２から浮き出して貫通孔１２から排出してしまうことはない。
また、電解銅めっき法を用いて貫通孔１２に銅１６を充てんしているので、予め貫通孔１２にシリカ粒１５が充てんされていても、シリカ粒１５，１５どうしの間隙部分に銅１６を密な状態で充てんすることができるため貫通電極１７の導通に関して何ら問題はない。このようにして貫通電極１７が完成する。本発明による貫通電極１７の形成に必要なめっき時間は、貫通電極１７を銅１６のみで形成していた従来技術におけるめっき時間に対して半分程度の時間に短縮することができるという点においても好都合である。
図２（ｃ）に示すように、貫通電極１７にはシリカ粒１５と銅１６が略均等間隔をなして充てんされた状態になる。このようにして貫通電極１７が形成された後、図２（ｄ）に示すように、給電層として用いていた金属膜１４を薄シリコンウエハ１１の下側表面から剥離する。貫通電極１７の上側における電解銅めっきの表面が平坦になっていない場合には、必要に応じて貫通電極１７の表面に平坦化処理を行う。
貫通電極１７を構成するシリカ粒１５と銅１６の特性について説明する。
貫通電極１７の導通をとるための銅１６の熱膨張係数は、先にも説明したように、（１８．３ｐｐｍ／ｄｅｇ・℃）となっており、貫通電極１７と接合する部分における絶縁被膜および絶縁膜である酸化シリコンの熱膨張係数（０．４ｐｐｍ／ｄｅｇ・℃）に比べて大幅に大きい。そこで、貫通電極１７の導電体である銅１６に対して低熱膨張係数である低熱膨張充てん材として、シリカ粒１５を貫通孔１２に充てんすることで貫通電極１７全体としての熱膨張係数を低下させている。
本実施形態においては、貫通電極１７としての熱膨張係数が（１０．０ｐｐｍ／ｄｅｇ・℃未満）の熱膨張係数となるようにした。貫通電極１７全体としての目標熱膨張係数が決定すれば、貫通孔１２に充てんすべきシリカ粒１５と銅１６の容積比を計算により算出することができる。貫通孔１２に充てんすべきシリカ粒１５の容量が算出されれば、シリカ粒１５の粒径寸法を決定することができる。
次いで、図３（ａ）に示すように薄シリコンウエハ１１の半導体素子搭載面（図中におけるシリコンウエハ１１の上面側）にチタンやクロームからなるめっきシード層１８をスパッタ等により形成する。本実施形態においては、チタンスパッタ膜を１００ｎｍ加工し、チタンスパッタ膜の上に銅スパッタ膜を３００ｎｍ積層させることによりめっきシード層１８を形成した。図面内においてはチタンスパッタ膜と銅スパッタ膜を一体にした状態で示している。
このようにして形成しためっきシード層１８の上に、図３（ｂ）に示すようにソルダーレジスト１９を被覆し、ソルダーレジスト１９を露光および現像して図３（ｃ）に示すようなレジストパターン２０を形成する。レジストパターン２０を形成した後、電解銅めっきを施して、図３（ｄ）に示すような導体層２１を形成する。本実施形態における導体層２１の層厚は３μｍに形成した。導体層２１を形成した後、図４（ａ）に示すように、エッチングでレジストパターン２０を除去する。次いでレジストパターン２０により被覆されていためっきシード層１８を選択的に除去して図４（ｂ）に示すように導体層２１を独立した配線パターン２２に形成する。
次に、図４（ｃ）に示すように、配線パターン２２の表面を酸化シリコン膜からなる絶縁膜２３により被覆する。本実施形態においては、２００℃程度の低温ＣＶＤ法を用いて酸化シリコン膜を成膜した。絶縁膜２３を形成した後、図４（ｄ）に示すように絶縁膜２３の上面を研磨加工によって平坦化処理する。本実施形態においては、配線パターン２２の上側の絶縁膜２３の膜厚が１μｍとなるようにした。
次に、図５（ａ）に示すように、絶縁膜２３を部分的にエッチングにより除去し、配線パターン２２の一部を接続パッド３２として外部に露出させることでシリコンインターポーザ３０が形成される。本実施形態における絶縁膜２３のエッチングは、ＲＩＥ（Reactive Ion Etching）を適用した。
また、図５（ｂ）に示すように、シリコンインターポーザ３０の上面側（半導体素子が搭載される側）を必要に応じて、多層配線２４にすることができる。絶縁膜２３として酸化シリコン膜を用い、上述した方法と同様の方法によりめっきシード層を形成し、ソルダーレジストを被覆して露光および現像し、レジストパターンを形成した後、電解めっきにより導体層を形成することによって、上層の配線パターンを形成することができる。
絶縁膜２３に酸化シリコンを用いることにより、層間の絶縁膜２３を平坦にすることができると共に、微細配線の形成による高密度化が可能であるため好都合である。
図６は、本実施形態におけるシリコンインターポーザの貫通電極付近の構成を示す断面図である。図６に示すように、本実施形態におけるシリコンインターポーザ３０は、薄シリコンウエハ１１の板厚方向に貫通する貫通孔１２が形成され、貫通孔１２の内壁面を含む薄シリコンウエハ１１の表面全体に酸化シリコン皮膜１３が形成されている。貫通孔１２には、シリコン粒１５と銅１６が充てんされ貫通電極１７を形成している。
貫通電極１７には、貫通電極１７の導通を取るための銅１６と銅１６よりも低熱膨張係数を有する低熱膨張充てん材であるシリカ粒１５が充てんされているので、貫通電極１７全体としての熱膨張率は、銅１６単体で貫通電極を形成した場合に比べて格段に熱膨張率を低くすることができる。すなわち、貫通電極１７が加熱・冷却しても、貫通電極１７の熱膨張量および熱収縮量は、貫通電極１７が接合する酸化シリコン皮膜１３および絶縁膜２３の熱膨張量および熱収縮量に近似し、熱膨張量および熱収縮量に起因する応力集中をなくすことができる。換言すれば、貫通電極１７と酸化シリコン皮膜１３および絶縁膜２３との接合部分におけるクラックの発生を防ぐことができるため、貫通電極１７の電気的接続の信頼性を向上させることができる。
貫通電極１７において、半導体素子６０が搭載される側（図中の上面側）のシリコンウエハ１１上には、酸化シリコン皮膜１３の上にめっきシード層１８が形成され、セミアディティブ法によって配線パターン２２と絶縁膜２３とを複数層に設け、多層配線２４が形成されている。多層配線２４の上側表面には、配線パターン２２の一部をエッチングにより外部に露出させて、シリコンインターポーザ３０の接続パッド３２が形成されている。
このような形態を有するシリコンインターポーザ３０は、後述するように、半導体素子６０を接合する際にはんだ溶融温度まで加熱した後、室温まで冷却することにより貫通電極１７に均等に充てんされているシリカ粒１５の熱膨張係数が銅１６の熱膨張係数に対して小さいので、貫通電極１７全体としての熱膨張率が酸化シリコン皮膜１３および絶縁膜２３の熱膨張率に近似することになる。すなわち、貫通電極１７と酸化シリコン皮膜１３および絶縁膜２３の接合部周辺における熱膨張係数の相違に起因する熱応力の集中が大幅に軽減されるので、クラックの発生を防ぐことができる。以上のような貫通電極１７における電気的接続の信頼性の向上に伴い、シリコンインターポーザ３０における電気的接続に関する信頼性も向上するため有効である。
以上のようにして形成したシリコンインターポーザ３０は貫通電極１７の下面（金属膜１４が貼り付けられていた面）に接続パッド４２および外部接続端子４４が形成され、接続パッド４２にはんだ４５が塗布されたビルドアップ基板等の配線基板４０に電気的に接続することで図７に示すような半導体装置用パッケージ５０を得ることができる。
さらに、図７に示すような半導体装置用パッケージ５０の上面の多層配線２４の表面に形成されている接続パッド３２にはんだ３５を塗布し、接続パッド３２に金バンプ等の電極６２が形成された半導体素子６０を搭載し、半導体素子６０と半導体装置用パッケージ５０とを電気的に接続することにより図８に示すような半導体装置７０を得ることができる。
さらにまた、外部接続端子４４を介して半導体装置７０を図示しないマザーボード等に搭載し、両者を電気的に接続することもできる。
このようにして形成された半導体装置用パッケージ５０および半導体装置７０は、半導体素子６０とシリコンインターポーザ３０との熱膨張量（熱収縮量）をマッチングさせることが可能であり、シリコンインターポーザ３０の接続パッド３２と半導体素子６０の電極６２とを接合するために、はんだ溶融温度まで加熱した後に常温に冷却しても、熱膨張量および熱収縮量は極わずかであるので半導体素子６０が損傷してしまうおそれがない。このことに加え、シリコンインターポーザ３０に形成されている貫通電極１７には貫通電極１７全体としての熱膨張係数を貫通電極１７と接合する酸化シリコン皮膜１３および絶縁膜２３の熱膨張係数に近似させるためのシリカ粒１５が充てんされているので、貫通電極１７週辺におけるクラックの発生を確実に防止できる。
よって、非常に信頼性の高い半導体装置用パッケージ５０および半導体装置７０とすることができる。
（第２実施形態）
図９は、第２実施形態におけるシリコンインターポーザの貫通電極付近の状態を示す断面図である。
本実施形態においては、貫通孔１２に複数個の微細粒からなるシリカ粒１５，１５，・・・を充てんするのではなく、貫通孔１２内に収容可能な径寸法に形成された大粒径のシリカ粒１５を１個のみ収容した点が特徴である。本実施形態における構成を採用することにより、シリカ粒１５の製造が容易になると共に、貫通孔１２へのシリカ粒１５の収容作業も容易に行うことができるため好都合である。
（第３実施形態）
図１０は、第３実施形態におけるシリコンインターポーザの貫通電極付近の状態を示す断面図である。
本実施形態においては、貫通孔１２内に収容可能な寸法に形成された針状体シリカ１５Ａを収容した点が特徴である。本実施形態における針状体シリカ１５Ａの高さ寸法は貫通孔１２の高さ寸法と同程度の寸法に形成されていることが好ましい。また、図１０においては貫通孔１２に複数本の針状体シリカ１５Ａを収容した状態を示しているが、貫通孔１２に収容する針状体シリカ１５Ａは単数本であってもかまわないのはもちろんである。
第２実施形態および第３実施形態におけるシリコンインターポーザ３０と、これを用いた半導体装置用パッケージ５０および半導体装置７０の製造方法については第１実施形態と同様であるため、これらの製造方法についての説明は省略している。
（第４実施形態）
図１１は、第４実施形態におけるシリコンインターポーザの貫通電極付近の状態を示す断面図である。
先の実施形態においては、貫通孔１２の高さ方向の全体にわたってシリカ粒１５を充てんした後に、電解銅めっき法によりシリカ粒１５の間隙部分に銅１６を充てん（析出）し、２つの工程により貫通電極１７を形成する方法について説明しているが、本実施形態においては、貫通電極１７の導電体である銅１６と銅１６の熱膨張率よりも低熱膨張率の低熱膨張充てん材であるシリカ粒１５とを１つの工程で貫通孔１２に均等に充てんする点が特徴的である。
本実施形態におけるシリコンインターポーザ３０の製造方法においては、薄シリコンウエハ１１に貫通孔１２を形成し、薄シリコンウエハ１１の外表面に酸化シリコン皮膜１３を形成し、電解めっき法における給電層となる金属板１４を薄シリコンウエハ１１の下面に張り付けるまでの工程は、第１実施形態におけるシリコンインターポーザ３０の製造方法と共通であるので、ここでの詳細な説明は省略している。図１１（ａ）に示すように、貫通孔１２を有し、表面に酸化シリコン皮膜１３が形成され、下面に金属板１４が貼り付けした後、電解めっき法により貫通電極１７の導電体である銅１６と銅１６の熱膨張係数よりも低熱膨張係数である充てん材としてのシリカ粒１５を貫通孔１２に析出（充てん）することが可能なシリカ粒１５を混合させた銅めっき液を用いて電解めっき法によりめっき処理を行う。
本実施形態においては、銅めっき液の比重（約１．２）よりも高比重であるシリカ粒１５（比重約２）がめっき液中で沈殿しないように、図示しないめっき浴内に攪拌装置を配設し、めっき液を攪拌させながら電解めっきを行っている。このようにして貫通孔１２に銅１６とシリカ粒１５とを均等な状態で充てんして貫通電極１７を一工程で形成することができる（図１１（ｂ））。
本実施形態においては電解めっきを行う際に、めっき浴内に攪拌装置を配設する必要があるものの、貫通孔１２にシリカ粒１５を充てんする手間を省略することができるため、貫通電極１７の形成にかかる手間を大幅に軽減することができ、好都合である。
貫通電極１７が形成された後、図１１（ｃ）に示すように、給電層として用いていた金属板１４を取り外し、貫通電極１７の上面が平坦でない場合には研磨処理等により平坦化処理を行う。この後の工程は、第１実施形態の図３〜図５に基づいて説明している方法（セミアディティブ法）と同様であるから、以降の製造工程の説明は省略する。
本実施形態によって得られたシリコンインターポーザ３０と、これを用いてなる半導体装置用パッケージ５０および半導体装置７０は、第１実施形態において説明したシリコンインターポーザ３０と、これを用いてなる半導体装置用パッケージ５０および半導体装置７０（図６〜図８参照）の構成と同一構成とすることができるので、これらの特性もまた、第１実施形態におけるシリコンインターポーザ３０と、これを用いてなる半導体装置用パッケージ５０および半導体装置７０と同様である。
以上に、本実施形態におけるシリコンインターポーザ３０とこれを用いたパッケージ用基板５０および半導体装置７０について説明したが、本発明は、以上に説明した実施形態に限定されるものではなく、他の実施形態であっても本願発明の技術的範囲に属することがあるのはもちろんである。
例えば、本実施形態においては、貫通孔１２に貫通電極１７の導通をとる導電体とこの導電体よりも低熱膨張係数を有する充てん材を充てんする際に、貫通孔１２に充てんする銅１６よりも低熱膨張係数を有するシリカ粒１５，針状体シリカ１５Ａを予め充てんした後に電解めっき法を用いて貫通電極１７を形成する形態（第１実施形態〜第３実施形態）と、銅１６とシリカ粒１５とを混合しためっき液を用い、めっき液を攪拌しながら電解めっき法によって銅１６とシリカ粒１５とを貫通孔１２に充てんさせる形態（第４実施形態）について説明しているが、これらの貫通電極１７の形成方法以外にも、貫通電極１７の導通を取るための導電体と、この導電体よりも低熱膨張率の充てん材とを含む導電ペーストを貫通孔１２に印刷法により充てんすることで貫通電極を形成する方法を採用することもできる。このように貫通孔１２の上部開口端側に印刷法を用いることにより、貫通電極１７を平坦化処理する工程を省略することができるため好都合である。
また、以上の実施形態においては、貫通電極１７の構成として導電体である銅１６と銅１６よりも低熱膨張率である低熱膨張充てん材として、単一寸法に形成されたシリカ粒１５や針状体シリカ１５Ａを採用した形態について説明しているが、貫通電極１７の構成は以上に示した構成に限定されるものではなく、他の材料構成によってもよいのはもちろんである。例えば、寸法の異なるシリカ粒１５および針状体シリカ１５Ａを用いたり、これらを混合させて用いることもできる。要は貫通電極１７に要求される導電性を十分備え、しかも、貫通電極１７全体としての熱膨張係数を酸化シリコン（絶縁被膜および絶縁膜）の熱膨張係数に近似させることができればよいのである。
すなわち、貫通電極１７の導通に用いる導電体としては銅１６が好ましいが、他の導電体であってもよい。また、貫通電極１７全体としての熱膨張係数を酸化シリコンの熱膨張係数に近似させることができれば、シリカ粒１５や針状体シリカ１５Ａに替えて、アルミナ粒および柱状アルミナや、シリコン粒や柱状シリコン等他の充てん材を採用することができるのはもちろんであり、その充てん材における導電性は不問である。
第１実施形態におけるシリコンインターポーザの各製造段階における貫通電極付近の状態を示す断面図である。 第１実施形態におけるシリコンインターポーザの各製造段階における貫通電極付近の状態を示す断面図である。 第１実施形態におけるシリコンインターポーザの各製造段階における貫通電極付近の状態を示す断面図である。 第１実施形態におけるシリコンインターポーザの各製造段階における貫通電極付近の状態を示す断面図である。 第１実施形態におけるシリコンインターポーザの各製造段階における貫通電極付近の状態を示す断面図である。 第１実施形態におけるシリコンインターポーザの貫通電極付近の状態を示す断面図である。 第１実施形態における半導体装置用パッケージの貫通電極付近の状態を示す断面図である。 第１実施形態における半導体装置の貫通電極付近の状態を示す断面図である。 第２実施形態においてシリコンインターポーザの貫通電極付近の状態を示す断面図である。 第３実施形態におけるシリコンインターポーザの貫通電極付近の状態を示す断面図である。 第４実施形態におけるシリコンインターポーザの貫通電極付近の状態を示す断面図である。
符号の説明
１０ シリコンウエハ
１１ 薄シリコンウエハ
１２ 貫通孔
１３ 酸化シリコン皮膜
１４ 金属膜
１５ シリカ粒
１５Ａ 針状体シリカ
１６ 銅
１７ 貫通電極
１８ めっきシード層
１９ ソルダーレジスト
２０ レジストパターン
２１ 導体層
２２ 配線パターン
２３ 絶縁膜
２４ 多層配線
３０ シリコンインターポーザ
３２ 接続パッド
３４ 外部接続端子
３５ はんだ
４０ 配線基板
４２ 接続パッド
４４ 外部接続端子
４５ はんだ
５０ 半導体装置用パッケージ
６０ 半導体素子
６２ 電極
７０ 半導体装置

Claims (9)

  1. 配線基板と半導体素子との間に介在させて前記配線基板と前記半導体素子とをシリコンウエハに設けた貫通電極を介して電気的に接続するためのシリコンインターポーザであって、
    前記シリコンウエハは、めっきシード層を介して形成された配線パターンと絶縁膜とが積層されてなる配線層が形成された第１面と、当該第１面とは反対側の第２面を有し、
    前記第１面から前記第２面にかけて、前記シリコンウエハを貫通する貫通孔が形成され、
    前記貫通孔の内壁面と前記シリコンウエハの第１面および第２面に、酸化シリコン皮膜が形成され、
    前記貫通電極の一端と前記シリコンウエハの第１面に形成された前記酸化シリコン皮膜の表面とは面一であり、かつ、前記貫通電極の他端と前記シリコンウエハの第２面に形成された前記酸化シリコン皮膜の表面とが面一であり、
    前記貫通電極は、前記貫通孔を充てんするようにめっきにより形成された導電体と、当該導電体の熱膨張係数よりも低い熱膨張係数の材料からなる低熱膨張充てん材とからなり、前記低熱膨張充てん材は、前記貫通孔の高さ方向の全体にわたって充てんされていて、前記貫通孔と前記低熱膨張充てん材との間隙部分が前記導電体によって充てんされていることを特徴とするシリコンインターポーザ。
  2. 前記低熱膨張充てん材は、シリカ、アルミナ、シリコンのうちのいずれかであることを特徴とする請求項１記載のシリコンインターポーザ。
  3. 前記貫通孔には、前記低熱膨張充てん材が一粒収容され、前記貫通孔と前記低熱膨張充てん材との間隙部分が前記導電体によって充てんされていることを特徴とする請求項１または２記載のシリコンインターポーザ。
  4. 前記貫通孔には、前記貫通孔の高さ寸法と同程度の高さ寸法に形成された針状の低熱膨張充てん材が収容され、前記貫通孔と前記針状の低熱膨張充てん材との間隙部分が前記導電体によって充てんされていることを特徴とする請求項１または２記載のシリコンインターポーザ。
  5. 請求項１〜４のうちのいずれか一項に記載のシリコンインターポーザと、配線基板が電気的に接続されていることを特徴とする半導体装置用パッケージ。
  6. 請求項１〜４のうちのいずれか一項に記載のシリコンインターポーザを介在して、半導体素子と配線基板とが電気的に接続されていることを特徴とする半導体装置。
  7. 配線基板と半導体素子との間に介在させて前記配線基板と前記半導体素子とを貫通電極を介して電気的に接続するためのシリコンインターポーザの製造方法であって、
    シリコンウエハに貫通孔を形成する工程と、
    前記貫通孔の内壁面を含む前記シリコンウエハの表面全体に酸化シリコン皮膜を形成する工程と、
    前記貫通孔を覆って前記シリコンウエハの一方の表面にめっき用給電層を形成する工程と、
    前記貫通電極における導電体の熱膨張係数よりも低熱膨張係数である低熱膨張充てん材を前記貫通孔の高さ方向の全体にわたって供給する工程と、
    前記貫通孔と前記低熱膨張充てん材との間隙部分に導電体をめっき法により充てんして前記貫通電極を形成する工程と、
    前記シリコンウエハの他方の面において、前記貫通電極および前記酸化シリコン皮膜の表面高さを面一にする工程と、
    前記めっき用給電層を除去する工程と、
    前記シリコンウエハの前記半導体素子を搭載する側の面の全面にめっきシード層を形成する工程と、
    前記めっきシード層にレジストを塗布し、前記レジストを露光および現像してレジストパターンを形成する工程と、
    前記貫通電極の一端および前記シリコンウエハの前記半導体素子を搭載する側の面上に、前記めっきシード層および前記レジストパターンを用いてめっき法により導体層を形成する工程と、
    前記レジストパターンを除去する工程と、
    前記めっきシード層のうち前記レジストパターンに被覆されていた部分を除去することにより配線パターンを形成する工程と、
    前記配線パターンを絶縁膜により被覆する工程と、
    前記絶縁膜の一部を除去し、前記配線パターンの一部を接続パッドとして外部に露出する工程と、を含むことを特徴とするシリコンインターポーザの製造方法。
  8. 配線基板と半導体素子との間に介在させて前記配線基板と前記半導体素子とを貫通電極を介して電気的に接続するためのシリコンインターポーザの製造方法であって、
    シリコンウエハに貫通孔を形成する工程と、
    前記貫通孔の内壁面を含む前記シリコンウエハの表面全体に酸化シリコン皮膜を形成する工程と、
    前記貫通孔を覆って前記シリコンウエハの一方の表面にめっき用給電層を形成する工程と、
    前記貫通電極における導電体の熱膨張係数よりも低熱膨張係数である低熱膨張充てん材を含むめっき液を用いて、前記貫通孔を前記導電体と前記低熱膨張充てん材とにより充てんして貫通電極を形成する工程と、
    前記シリコンウエハの他方の面において、前記貫通電極および前記酸化シリコン皮膜の表面高さを面一にする工程と、
    前記めっき用給電層を除去する工程と、
    前記シリコンウエハの前記半導体素子を搭載する側の面の全面にめっきシード層を形成する工程と、
    前記めっきシード層にレジストを塗布し、前記レジストを露光および現像してレジストパターンを形成する工程と、
    前記貫通電極の一端および前記シリコンウエハの前記半導体素子を搭載する側の面上に、前記めっきシード層および前記レジストパターンを用いてめっき法により導体層を形成する工程と、
    前記レジストパターンを除去する工程と、
    前記めっきシード層のうち前記レジストパターンに被覆されていた部分を除去することにより配線パターンを形成する工程と、
    前記配線パターンを絶縁膜により被覆する工程と、
    前記絶縁膜の一部を除去し、前記配線パターンの一部を接続パッドとして外部に露出する工程と、を含むことを特徴とするシリコンインターポーザの製造方法。
  9. 前記貫通電極の形成工程中は、前記めっき液が攪拌されていることを特徴とする請求項８記載のシリコンインターポーザの製造方法。
JP2007281345A 2007-10-30 2007-10-30 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置 Active JP5311609B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007281345A JP5311609B2 (ja) 2007-10-30 2007-10-30 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置
KR1020080103373A KR20090045012A (ko) 2007-10-30 2008-10-22 실리콘 인터포저 제조 방법, 실리콘 인터포저 및 실리콘 인터포저를 구비하는 반도체 장치 패키지 및 반도체 장치
US12/259,564 US7851359B2 (en) 2007-10-30 2008-10-28 Silicon interposer producing method, silicon interposer and semiconductor device package and semiconductor device incorporating silicon interposer
EP08167981A EP2056343A3 (en) 2007-10-30 2008-10-30 Silicon interposer producing method, silicon interposer and seminconductor device package and semiconductor device incorporating silicon interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007281345A JP5311609B2 (ja) 2007-10-30 2007-10-30 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置

Publications (3)

Publication Number Publication Date
JP2009111120A JP2009111120A (ja) 2009-05-21
JP2009111120A5 JP2009111120A5 (ja) 2010-09-16
JP5311609B2 true JP5311609B2 (ja) 2013-10-09

Family

ID=40377454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007281345A Active JP5311609B2 (ja) 2007-10-30 2007-10-30 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置

Country Status (4)

Country Link
US (1) US7851359B2 (ja)
EP (1) EP2056343A3 (ja)
JP (1) JP5311609B2 (ja)
KR (1) KR20090045012A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
JP5532744B2 (ja) 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
KR101060862B1 (ko) 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20110089531A1 (en) * 2009-10-16 2011-04-21 Teledyne Scientific & Imaging, Llc Interposer Based Monolithic Microwave Integrate Circuit (iMMIC)
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8723049B2 (en) * 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
CN106783787A (zh) * 2017-01-24 2017-05-31 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266181A (en) * 1991-11-27 1993-11-30 C. Uyemura & Co., Ltd. Controlled composite deposition method
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
JPH0790413A (ja) * 1993-09-22 1995-04-04 Sumitomo Special Metals Co Ltd 複合材料
US6193910B1 (en) * 1997-11-11 2001-02-27 Ngk Spark Plug Co., Ltd. Paste for through-hole filling and printed wiring board using the same
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
JP4698296B2 (ja) 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法

Also Published As

Publication number Publication date
EP2056343A2 (en) 2009-05-06
KR20090045012A (ko) 2009-05-07
JP2009111120A (ja) 2009-05-21
US20090121345A1 (en) 2009-05-14
EP2056343A3 (en) 2011-09-21
US7851359B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
JP5311609B2 (ja) シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置
JP5248084B2 (ja) シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP5808586B2 (ja) インターポーザの製造方法
JP4361826B2 (ja) 半導体装置
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
US8319115B2 (en) Wiring board and manufacturing method thereof
US20040164414A1 (en) Semiconductor device package and method of making the same
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2010272562A (ja) 電子部品の実装構造
JP2002164467A (ja) 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP5272922B2 (ja) 半導体装置及びその製造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
US9281269B2 (en) Integrated circuit package and method of manufacture
US10129980B2 (en) Circuit board and electronic component device
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
JP4407702B2 (ja) 表裏導通基板の製造方法および表裏導電基板
JP3589928B2 (ja) 半導体装置
JP5058929B2 (ja) 配線基板およびその製造方法
JP2007158078A (ja) 半導体装置とその製造方法
JPH02106956A (ja) 半導体装置及びその製造方法
JP2003163240A (ja) 半導体装置およびその製造方法
JP2004228598A (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5311609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150