JP4698296B2 - 貫通電極を有する半導体装置の製造方法 - Google Patents

貫通電極を有する半導体装置の製造方法 Download PDF

Info

Publication number
JP4698296B2
JP4698296B2 JP2005178534A JP2005178534A JP4698296B2 JP 4698296 B2 JP4698296 B2 JP 4698296B2 JP 2005178534 A JP2005178534 A JP 2005178534A JP 2005178534 A JP2005178534 A JP 2005178534A JP 4698296 B2 JP4698296 B2 JP 4698296B2
Authority
JP
Japan
Prior art keywords
hole
substrate
insulating film
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005178534A
Other languages
English (en)
Other versions
JP2006351968A (ja
JP2006351968A5 (ja
Inventor
昌宏 春原
光敏 東
晶紀 白石
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005178534A priority Critical patent/JP4698296B2/ja
Priority to US11/424,385 priority patent/US7524753B2/en
Priority to TW095121568A priority patent/TW200707643A/zh
Priority to KR1020060054365A priority patent/KR20060132490A/ko
Priority to CNA200610086505XA priority patent/CN1881535A/zh
Priority to EP06012546A priority patent/EP1734576A1/en
Publication of JP2006351968A publication Critical patent/JP2006351968A/ja
Publication of JP2006351968A5 publication Critical patent/JP2006351968A5/ja
Application granted granted Critical
Publication of JP4698296B2 publication Critical patent/JP4698296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、貫通電極を有する半導体装置の製造方法に関する。本発明は、例えば、集光レンズより取り込まれた光を受光するＣＣＤ（電荷結合素子）デバイス、ＣＭＯＳデバイス、メモリーデバイス等のデバイス類、カメラモジュール、メモリー多段モジュール等のモジュール部品において、シリコン基板に貫通電極を形成する、３次元実装方法として応用することができる。
近年、情報通信技術の急速な進歩発展によりデータ通信速度の向上やデータ通信量の拡大が実現し、携帯電話やノートパソコンなどのモバイル系の電子機器には、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像素子を有する撮像装置が組み込まれているものが普及しつつある。これらは、文字データのほかに撮像装置により撮像した画像データをリアルタイムで送信できるようになっている。
図５に従来技術のカメラモジュール（撮像装置）の断面構造を示す。上図は、ワイヤーボンドで撮像素子と基板を接続したタイプである。一端の開口部に集光レンズ１１を有するハウジング１２が接着剤１３によりプリント基板１４上に設置され、ハウジング１２の内部には、シリコン基板１６上面に受光部１５を形成した撮像素子１（ＣＣＤまたはＣＭＯＳイメージセンサ）が接着剤１７によりプリント基板１４上に実装される。シリコン基板１６上面の受光部１５の周辺領域には、電極パッド１８が形成されており、これらの電極パッド１８とプリント基板１４上の端子パッド２０との間がボンディングワイヤ１９により電気的に接続されている。なお、２１はハウジング１２の外側のプリント基板１４上にはんだ付したチップキャパシタ等の受動素子である。
ハウジング１２の一端に設けられた集光レンズ１１によって取り込まれた光が撮像素子１の受光部１５により受光され、カメラ等の光学デバイスとして撮像機能を発揮するのであるが、図５の上図に示すように、シリコン基板１６上面の周辺領域に設けた電極パッド１８とプリント基板１４上の端子パッド２０との間をボンディングワイヤ１９により接続する形式の装置では、サイズが大きくなるという問題があった。
図５の下図では、撮像素子１のシリコン基板１６上面の周辺に電極パッドを配置する代わりに、シリコン基板１６に貫通電極２２を形成した構造とすることにより、サイズを小さくすることができる。即ち、シリコン基板１６の周囲領域に上下に貫通する貫通電極２２を形成すると共に、貫通電極２２の上端を受光部１５に電気的に接続し、貫通電極２２の下端をバンプ２３より端子パッド２０に電気的に接続する。このように、上面に受光部１５を形成した撮像素子１をフリップチップ接続によりプリント基板１４上に実装して、受光部１５とプリント基板１４との間の電気的な接続を行うことにより、ボンディングワイヤ１９を収容するための空間部を省略することができ、これに伴ってハウジング１２の大きさも小型化でき、カメラモジュールを全体として図５の上図に示すサイズから下図に示すサイズへと破線２５で示すように、小型化することができる。
図６は貫通電極２２を形成した、図５下図の部分詳細図であり、２４はプリント基板１４の配線部、２５はＩＲカットフィルタ部、２６は透明絶縁層を示す。
ＣＤＤを用いたカメラモジュールの従来例として、特許文献１では、モジュール部品の部品点数を減らし、小型化軽量化が図れ、製造コストを削減可能とするために、筒状のハウジングと、ハウジングの一方側の開口部に装着され、該開口部より取り込まれた光を集光させる集光レンズと、ハウジングの他方側の開口部に装着され、集光レンズに取り込まれた光を受光するセンサー素子が搭載された回路基板が嵌め込まれ、回路基板とハウジングとの界面が接着されている撮像装置が提案されている。しかしながら、特許文献１に開示されている撮像装置では、センサー素子と回路基板との間の接続は、ボンディングワイヤを用いて行っており、ワイヤを収容する空間部が必要なことから、小型化には限界があった。
また基板に貫通電極を形成した従来例として、特許文献２では、シリコン基板の貫通孔を形成した後、この貫通孔をめっきによりプラギングして金属を埋め込む場合に、プラグ金属内に生じた微細ボイドを除去することにより、プラグ金属の緻密性、密着性を向上するために、電解めっきによりシリコン基板の貫通孔内を金属で充填して、更にシリコン基板の両面を平滑化した後に、シリコン基板に高圧アニール処理を施すことを特徴とする貫通孔プラギングの方法が提案されている。
特開２００３−１６９２３５号公報 特開２００４−２２９９０号公報
前述のように、図５の上図或いは特許文献１に示されるような撮像素子と回路基板との間をワイヤボンディングにより接続する形式の装置では、ボンディングワイヤを収容する空間部が必要なことから、小型化には限界があった。
そこで、本発明の課題は、ＣＣＤ（電荷結合素子）デバイス、ＣＭＯＳデバイス、メモリーデバイス等のデバイス類、カメラモジュール、メモリー多段モジュール等のモジュール部品を製造する場合において、シリコン基板に貫通電極を形成する方法を改善し簡素化ことにより、安価で小型化、高密度化、高速化を達成することのできる貫通電極を有する配線基板の製造方法を提案することである。
上記の課題を達成するために、本発明によれば、一方の面に、デバイス層及び該デバイス層に電気的に接続する電極パッドが形成された半導体基板を準備し、該電極パッド、該電極パッドの下方に形成された第１の絶縁膜、及び基板自体を貫通する貫通孔を形成する工程と、該基板の一方の面に前記貫通孔を塞がないように第１の金属層を形成すると共に、該第１の金属層上から前記貫通孔を塞ぐように該基板の一方の面の全面に絶縁保護膜を張り付ける工程と、該第１金属層を給電層として、前記基板の他方の面より第２の金属で電解めっきを施すことにより、前記貫通孔内を該第２の金属で充填して貫通電極を形成する工程と、前記絶縁保護膜を剥離する工程と、前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、を含むことを特徴とする貫通電極を有する半導体装置の製造方法が提供される。
前記基板は半導体基板であり、該半導体基板の前記一方の面にデバイス層及び電極パッドが形成されており、前記貫通孔は該電極パッド、該電極パッドの下方に設けられた第１の絶縁膜及び前記基板を貫通して形成されることを特徴とする。
前記半導体基板に貫通孔が形成される前に、前記電極パッドにエッチングにより前記第１の絶縁膜が露出する第１の開口部が形成され、該第１の開口部から露出する前記第１の絶縁膜にエッチングを施すことにより前記半導体基板が露出する第１の開口部より小さな領域の第２の開口部が形成され、該第２の開口部から露出する前記半導体基板にエッチングを施すことにより第２の開口部より小さな断面領域の前記貫通孔が形成されることを特徴とする。
前記基板に貫通孔が形成された後、該基板の一方の面に第１の金属層が形成される前に、前記貫通孔の内壁を含む配線基板の全面に第２の絶縁膜が形成されることを特徴とする。
前記基板の一方の面に前記貫通孔の周辺部を除いてレジストが形成され、その後、前記貫通孔の内壁を含む配線基板の全面に前記第２の絶縁膜が形成され、更にその後、前記レジスト及び該レジスト上の前記第２の絶縁膜が剥離され、その後前記第１の金属層が形成される。或いは、前記貫通孔の内壁を含む基板の全面に前記第２の絶縁膜が形成され、その後、前記基板の一方の面の前記貫通孔の周辺部にレジストが形成され、該レジストに覆われていない前記絶縁膜をエッチングにより剥離した後、前記レジストが除去され、その後前記第１の金属層が形成されることを特徴とする。
前記第１の金属層は、クロム及び銅のスパッタリングにより形成したものであり、第２の金属は、銅めっきであることを特徴とする。
また、本発明によると、シリコン基板の一方の面の酸化膜上に、デバイス素子を形成する共に、該デバイス素子と電気的に接続する電極パッドを該デバイス素子の周囲に形成する工程と、前記電極パッド、酸化膜及びシリコン基板を貫通する貫通孔を形成する工程と、前記貫通孔の内壁面、前記酸化膜及び電極パッドの開口部を含む全面を絶縁膜で覆う工程と、前記電極パッドの上面の少なくとも一部の領域について前記絶縁層を除去する工程と、少なくとも前記貫通孔の開口部周辺を覆うと共に、一部が前記電極パッドに電気的に導通するように、前記シリコン基板の一方の面側より第１の金属層を形成する工程と、前記第１の金属層の上から絶縁テープを貼付する工程と、前記第１金属層を給電層として、前記シリコン基板の他方の面より第２の金属で電解めっきを施して、貫通孔内を第２の金属で充填する工程と、前記絶縁テープを剥離する工程と、前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、からなることを特徴とする貫通電極を有する半導体装置の製造方法が提供される。
前記デバイス層及び前記電極パッドは、両者とも、前記半導体基板上の前記第１の絶縁膜上に形成されることを特徴とする。或いは、前記デバイス層は前記半導体基板上に直接形成され、一方前記電極パッドは前記半導体基板の前記第１の絶縁膜上に形成されることを特徴とする。
以下、図１〜図４を参照して本発明の実施形態を詳細に説明する。図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）は本発明の貫通電極を有する半導体装置の製造方法を工程順に示したものである。
図１（ａ）は、シリコン（Ｓｉ）基板（半導体基板）３１の上面を覆う絶縁層である酸化膜（ＳｉＯ２）３２上にＣＣＤやＣＭＯＳの画像センサ又はメモリー等のデバイス層３３を形成し、酸化膜３２上のデバイス層３３の周囲に一部がデバイス層３３に重なるようにアルミニウムパッド３４を形成し、更に、その上に全面にわたって絶縁層（パッシベーション膜）３５を形成し、アルミニウムパッド３４上のパッシベーション膜３５のみをアルミニウムパッド３４の面積よりわずかに狭い範囲で除去し、アルミニウムパッド３４が露出するようにした半導体ウェハ（配線基板）を示す。なお、ＧａＡｓ等のシリコン以外の半導体を、基板３１として用いても良い。
ここで、一例として、シリコン（Ｓｉ）基板３１は厚さｔが例えば５０〜５００μｍ、アルミニウムパッド３４は１辺の長さａが例えば約１００μｍの正方形状とし、それよりやや狭い正方形の領域がパッシベーション膜３５から露出するようにするのが好適である。
図１（ｂ）は、パッシベーション膜３５から露出しているアルミニウムパッド３４をエッチングにより除去した状態を示す。この場合のエッチングの方法としては、例えば、図示しないレジストを全面に塗布し、このレジストを露光・現像することによりパターニングする。そして、酸化膜３２には影響を与えないドライ系（ＣＩ系ガス）又はウエット系（リン酸＋酢酸＋塩酸）のエッチャント、或いはスタンフォードエッチャントを用いて半導体ウェハの上面よりエッチングを行う。そして、エッチングの終了後に、レジストを剥離する。このようなエッチングにより、除去されたアルミニウムの部分の開口部３４ａは、例えば一辺の長さｂが約８０μｍの正方形状であり、この開口部３４ａには下層の酸化膜３２が露出する。
図１（ｃ）は、アルミニウムパッド３４の開口部３４ａから露出している酸化膜３２をエッチングにより除去した状態を示している。この場合のエッチングの方法としては、例えば、図示しないレジストを全面に塗布し、このレジストを露光・現像することによりパターニングする。そして、シリコン基板３１には影響を与えないドライ系（ＣＨＦ３又はＣＦ４）又はウエット系（フッ酸）のエッチャントを用いて半導体ウェハの上面よりエッチングを行う。そして、エッチングの終了後に、レジストを剥離する。このようなエッチングにより、除去された酸化膜３２の形状は、例えば一辺の長さｃは約６０μｍの正方形状であり、正方形状に除去された酸化膜３２の開口部３２ａにはシリコン基板３１の上面が露出する。
図１（ｄ）は、酸化膜３２の正方形状の開口部３２ａから露出しているシリコン基板３１の部分にエッチングにより孔開け加工して貫通孔３６を形成した状態を示す。この場合のエッチングの方法としては、例えば、図示しないレジストを全面に塗布し、このレジストを露光・現像することによりパターニングする。そして、ドライ系（ＳＦ６ガス）エッチャントを用いてエッチングを行う。そして、エッチングの終了後に、図示しないレジストを剥離する。
エッチングによりシリコン基板３１に孔開け加工を施す場合は、アルミニウムパッド３４のある半導体ウェハの上面側から行っても良いが、シリコン基板３１の裏面から行うことも可能である。この場合は、シリコン基板３１の裏面側に図示しないレジストを塗布し、このレジストを露光・現像することによりパターニングして、シリコン基板３１の裏面側からエッチャントを適用する。このように、シリコン基板３１の裏面側からエッチングをする場合は、デバイス層３３に対してプラズマエッチングの影響を受け難くする点で有利である。
このようなエッチングにより、酸化膜３２の開口部３２ａに対応する位置にて、シリコン基板３１の上面から下面まで貫通するに貫通孔３６が形成される。この貫通孔３６は、例えば内径ｄが約４０μｍである。
図２（ａ）は、絶縁層（パッシベーション膜）３５及びアルミニウムパッド３４上にレジストを形成しパターニングしてレジストパターン３７を形成した状態を示す。このレジスト層３７は、絶縁層（パッシベーション膜）３５、アルミニウムパッド３４を含む半導体ウェハの全面にレジストが塗布され、露光・現像によりパターニングされて、貫通孔３６及び貫通孔３６周りのシリコン基板３１の上面、酸化膜３２の露出面、アルミニウムパッド３４の内側部分の領域、を含む貫通孔周辺部分のレジストが除去されて、パッシベーション膜３５の全面及びこれに隣接するアルミニウムパッド３４の一部を蔽うレジストパターン３７が形成されたものである。
図２（ｂ）は、シリコン基板３１の下面及び貫通孔３６の内壁面を含む半導体ウェハの全面に薄い絶縁膜３８を形成した状態を示す。このような絶縁膜３８は、半導体ウェハの上下面から、例えば２５０℃以下の低温化学蒸着（ＣＶＤ）を施すことにより形成することができる。もっとも、半導体ウェハの上面からＣＶＤを施した後、上下を反転させて更にＣＶＤを施して半導体ウェハの全面に絶縁膜３８を形成するようにしても良い。ＣＶＤに用いる絶縁膜３８の材料としては、ＳｉＯｘ、ＳｉＮｘ、ＳｉＮＯｘ等を用いることができる。この絶縁膜３８の厚みは例えば約０．２〜０．５μｍ程度である。これにより、貫通孔３６の内壁を含む半導体ウェハの全面に絶縁膜３８が形成されることとなる。
図２（ｃ）は、図２（ａ）の工程で形成したレジストパターン３７を除去した状態を示す。レジストパターン３７を除去するには、いわゆるリフトオフ法を用いるのが有利である。このリフトオフ法によれば、レジストパターン３７が剥離されるのと同時に、レジストパターン３７の上面にあった絶縁膜３８も同時に剥離される。その結果、アルミニウムパッド３４が部分的に露出されると共に、デバイス層３３を覆っているパッシベーション膜３５が露出される。貫通孔３６内面側及び半導体ウェハの裏面側は、絶縁膜３８に覆われたままとなっている。
なお、図２（ａ）〜図（ｃ）の工程は、例えば、次のような工程に置き換えることも出来る。即ち、図２（ａ）においては、先に、レジストパターン３７をパッシベーション膜３５とアルミニウムパッド３４上に形成したが、このレジスト層３７を形成するのに先立って、図２（ｂ）の工程における絶縁膜３８を、貫通孔３６の内壁面を含む半導体ウェハの上下面の全面に形成する。その後、この絶縁膜３８上にレジスト（図示せず）を塗布しパターニングする。ついで、パターニングしたレジストを用いて、絶縁膜３８をエッチングし、パッシベーション膜３５上の絶縁膜３８及び貫通孔３６側の端部以外のアルミニウムパッド３４上の絶縁膜を剥離する。そして、用いたレジストを除去する。このような工程により、リフトオフ法以外の手法でも、図２（ｃ）に示したものと同様の半導体ウェハを形成することができる。
図２（ｄ）は、半導体ウェハの上面からスパッタリングにより、金属膜３９を形成した状態を示す。金属膜３９としては、クローム（Ｃｒ）を例えば５０ｎｍの厚さで、この上から銅（Ｃｕ）を例えば５００ｎｍの厚さで形成する。金属膜３９は半導体ウェハの上面からスパッタリングにより形成されるので、半導体ウェハの上面は全面が電気的に導通する金属膜３９で覆われることとなる。一方、貫通孔３６の部分は、半導体ウェハ上部の内壁のみ金属膜３９が付着するものの、貫通孔３６内壁の大部分の領域、並びにウェハの下面には金属膜３９が付着することはない。
図３（ａ）は、ウェハの上面に保護膜４０を貼り付けた状態を示す。この保護膜４０は、絶縁樹脂製の材料、例えばＵＶ剥離テープ等を用い、熱プレスにより適当な温度（例えば１５０℃）と、適当な圧力（例えば１ＭＰａ）をかけることによりウェハ上面の全域にわたって貼り付けられる。
図３（ｂ）は、ウェハの上面の全面にわたって形成されている金属膜３９の端部から矢印４１で示すように電解めっき用の給電をすることにより、ウェハの裏面から電解銅めっき４２を施し貫通電極４２を形成した状態を示す。このように、金属膜３９はウェハの上面の全域に形成されているので、貫通孔３６の上部の金属膜３９を一方の極として、銅（Ｃｕ）の電解めっきを施し、貫通孔３６の内部を銅によって完全に充填し貫通電極４２を形成することができる。一方で、ウェハの上面は保護膜４０により保護されているので、電解めっきによって、銅がウェハの上面、例えばパッシベーション膜３５上に存在する金属膜３９等に付着することはない。
図３（ｃ）は、ウェハの上面に貼り付けられていた保護膜４０を紫外線照射により剥離した状態を示す。これは、電解めっきの給電層として用いていた金属膜３９を次の工程で部分的に除去しなければならないためである。
図３（ｄ）は、貫通孔３６の周辺部以外の金属膜３９を除去した状態を示す。このように金属膜３９を部分的に除去するには、銅（Ｃｕ）及びクローム（Ｃｒ）のエッチングによる。このエッチングの方法としては、周知のように、図示しないレジストをパッケージの上面の全域に塗布し、このレジストを露光・現像することによりパターニングする。そして、ドライ系又はウエット系のエッチャント、或いはスタンフォードエッチャントを用いてエッチングを行う。そして、エッチングの終了後に、レジストを剥離する。これにより、パッケージの上面における金属膜３９による全面導通は遮断され、貫通孔３６内の貫通電極部４２及びその上下面の端子部のみが導通部として残ることとなる。なお、この場合において、配線パターンの形状となるように金属膜をエッチングし、パッシベーション膜３５上に配線を形成してもよい。
この後、所定部分で半導体ウェハをダイシングし、半導体装置を得る。
以上のように、図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）の各工程を経て、本発明の貫通電極を有する半導体装置（配線基板）を製造することができる。
図４は、以上の工程により製造した半導体装置（配線基板）を用いて、半導体装置の裏面に再配線を有する半導体装置を形成する場合を示す。このような半導体装置は、例えば次のような工程により製造することができる。
図３（ｄ）の状態の半導体ウェハの裏面を研磨し、貫通孔３６の下部から突出した貫通電極４２を平坦化する。ついで、ウェハの裏面に銅（Ｃｕ）／クローム（Ｃｒ）をスパッタリングにより形成し、レジスト（図示せず）を塗布し露光・現像によるパターニングにより再配線部５０を形成し、次いでレジスト５１を塗布し、外部接続端子を形成する部分のみ露出するようにレジスト５１をパターニングし、再配線部５０上の外部接続端子の形成部に、ニッケル（Ｎｉ）／Ａｕ（金）めっき５３を施し、この上から外部接続端子となるはんだパンプ５２を形成する。この後、所定部分で、半導体ウェハをダイシングする。このようにして、図４に示す裏面に再配線を有する半導体装置が得られる。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。なお、実際の半導体装置の製造工程においては、半導体ウェハに貫通電極を形成後、ウェハをダイシングにより切断して、個々の半導体装置を製造している。
また、上述の実施形態では、デバイス層３３及び電極（アルミニウム）パッド３４が両者ともシリコン基板３１上の第１の絶縁膜（酸化膜３２）上に形成される場合について説明した。しかし、トランジスタ等、デバイスによっては、シリコン基板３１上に直接デバイス層３３が形成される場合もある。なお、この場合は、電極パッド３４の下方には、第１の絶縁膜（酸化膜３２）が形成される。
以上説明したように、本発明によれば、ＣＣＤ（電荷結合素子）デバイス、ＣＭＯＳデバイス、メモリーデバイス等のデバイス類、カメラモジュール、メモリー多段モジュール等のモジュール部品において、簡単な方法でもってシリコン基板に貫通電極を形成することができ、安価で小型化、高密度化、高速化を達成することができる
本発明の実施形態による配線基板の製造方法を工程順に示す。 図１に続く本発明の実施形態による配線基板の製造方法を工程順に示す。 図２に続く本発明の実施形態による配線基板の製造方法を工程順に示す。 本発明により製造した配線基板を用いた半導体装置を示す。 従来技術により製造した貫通電極を有するカメラモジュールを示す。 図５における下図の部分詳細図である。
符号の説明
３１ シリコン基板
３２ 酸化膜（ＳｉＯ2膜）
３３ デバイス層
３４ アルミニウムパッド
３５ パッシベーション膜
３６ 貫通孔
３７ レジスト層
３８ 絶縁膜
３９ 金属（Ｃｒ／Ｃｕ）膜
４０ 保護膜
４２ 銅めっき（貫通電極）

Claims (9)

  1. 一方の面に、デバイス層及び該デバイス層に電気的に接続する電極パッドが形成された半導体基板を準備し、該電極パッド、該電極パッドの下方に形成された第１の絶縁膜、及び基板自体を貫通する貫通孔を形成する工程と、
    該基板の一方の面に前記貫通孔を塞がないように第１の金属層を形成すると共に、該第１の金属層上から前記貫通孔を塞ぐように該基板の一方の面の全面に絶縁保護膜を張り付ける工程と、
    該第１金属層を給電層として、前記基板の他方の面より第２の金属で電解めっきを施すことにより、前記貫通孔内を該第２の金属で充填して貫通電極を形成する工程と、
    前記絶縁保護膜を剥離する工程と、
    前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、
    を含むことを特徴とする貫通電極を有する半導体装置の製造方法。
  2. 前記基板自体に貫通孔が形成される前に、前記電極パッドにエッチングにより前記第１の絶縁膜が露出する第１の開口部が形成され、該第１の開口部から露出する前記第１の絶縁膜にエッチングを施すことにより前記半導体基板が露出する第１の開口部より小さな領域の第２の開口部が形成され、該第２の開口部から露出する前記半導体基板にエッチングを施すことにより第２の開口部より小さな断面領域の前記基板自体に貫通孔が形成されることを特徴とする請求項１に記載の貫通電極を有する半導体装置の製造方法。
  3. 前記貫通孔が形成された後、該基板の一方の面に第１の金属層が形成される前に、前記貫通孔の内壁を含む基板の全面に第２の絶縁膜が形成されることを特徴とする請求項１に記載の貫通電極を有する半導体装置の製造方法。
  4. 前記基板の一方の面に前記貫通孔の周辺部を除いてレジストが形成され、その後、前記貫通孔の内壁を含む配線基板の全面に前記第２の絶縁膜が形成され、更にその後、前記レジスト及び該レジスト上の前記第２の絶縁膜が剥離され、その後前記第１の金属層が形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記貫通孔の内壁を含む基板の全面に前記第２の絶縁膜が形成され、その後、前記基板の一方の面の前記貫通孔の周辺部にレジストが形成され、該レジストに覆われていない前記第２の絶縁膜をエッチングにより剥離した後、前記レジストが除去され、その後前記第１の金属層が形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記第１の金属層は、クロム及び銅のスパッタリングにより形成したものであり、第２の金属は、銅めっきであることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 半導体基板の一方の面に、デバイス層を形成する共に、該デバイス層と電気的に接続する電極パッドを該デバイス層の周囲に形成する工程と、
    前記電極パッド、該電極パッドの下方に設けられた第１の絶縁膜及び半導体基板を貫通する貫通孔を形成する工程と、
    前記貫通孔の内壁面、前記第１の絶縁膜及び電極パッドの開口部を含む全面を第２の絶縁膜で覆う工程と、
    前記電極パッドの上面の少なくとも一部の領域について前記第２の絶縁膜を除去する工程と、
    少なくとも前記貫通孔の開口部周辺を覆うと共に、一部が前記電極パッドに電気的に導通するように、前記半導体基板の一方の面側より第１の金属層を形成する工程と、
    前記第１の金属層の上から前記貫通孔を塞ぐように絶縁テープを前記基板の一方の面の全面に貼付する工程と、
    前記第１の金属層を給電層として、前記半導体基板の他方の面より第２の金属で電解めっきを施して、貫通孔内を第２の金属で充填し、貫通電極を形成する工程と、
    前記絶縁テープを剥離する工程と、
    前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、
    を含むことを特徴とする貫通電極を有する半導体装置の製造方法。
  8. 前記デバイス層及び前記電極パッドは、両者とも、前記半導体基板上の前記第１の絶縁膜上に形成されることを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記デバイス層は前記半導体基板上に直接形成され、一方前記電極パッドは前記半導体基板の前記第１の絶縁膜上に形成されることを特徴とする請求項７に記載の半導体装置の製造方法。
JP2005178534A 2005-06-17 2005-06-17 貫通電極を有する半導体装置の製造方法 Active JP4698296B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005178534A JP4698296B2 (ja) 2005-06-17 2005-06-17 貫通電極を有する半導体装置の製造方法
US11/424,385 US7524753B2 (en) 2005-06-17 2006-06-15 Semiconductor device having through electrode and method of manufacturing the same
KR1020060054365A KR20060132490A (ko) 2005-06-17 2006-06-16 관통 전극을 갖는 반도체 장치 및 그 제조 방법
CNA200610086505XA CN1881535A (zh) 2005-06-17 2006-06-16 具有穿透电极的半导体器件及其制造方法
TW095121568A TW200707643A (en) 2005-06-17 2006-06-16 Semiconductor device having through electrode and method of manufacturing the same
EP06012546A EP1734576A1 (en) 2005-06-17 2006-06-19 Semiconductor device having through electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005178534A JP4698296B2 (ja) 2005-06-17 2005-06-17 貫通電極を有する半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006351968A JP2006351968A (ja) 2006-12-28
JP2006351968A5 JP2006351968A5 (ja) 2008-03-27
JP4698296B2 true JP4698296B2 (ja) 2011-06-08

Family

ID=36940439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005178534A Active JP4698296B2 (ja) 2005-06-17 2005-06-17 貫通電極を有する半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7524753B2 (ja)
EP (1) EP1734576A1 (ja)
JP (1) JP4698296B2 (ja)
KR (1) KR20060132490A (ja)
CN (1) CN1881535A (ja)
TW (1) TW200707643A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
JP4552770B2 (ja) * 2005-06-21 2010-09-29 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
DE102006060205B3 (de) * 2006-12-18 2008-04-17 Forschungszentrum Jülich GmbH Verfahren zur Herstellung von Durchkontaktierungen und Leiterbahnen
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5248084B2 (ja) 2007-10-26 2013-07-31 新光電気工業株式会社 シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP5311609B2 (ja) 2007-10-30 2013-10-09 新光電気工業株式会社 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8455357B2 (en) * 2008-10-10 2013-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of plating through wafer vias in a wafer for 3D packaging
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8399354B2 (en) 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
DE102009005458B4 (de) * 2009-01-21 2010-09-30 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8754507B2 (en) * 2011-01-18 2014-06-17 Hong Kong Applied Science and Technology Research Institute Company Limited Forming through-silicon-vias for multi-wafer integrated circuits
JP6033130B2 (ja) * 2013-03-13 2016-11-30 新光電気工業株式会社 プローブガイド板及びその製造方法
KR102222485B1 (ko) * 2014-09-18 2021-03-04 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
KR102039887B1 (ko) * 2017-12-13 2019-12-05 엘비세미콘 주식회사 양면 도금 공정을 이용한 반도체 패키지의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295344A (ja) * 1998-04-10 1999-10-29 Toppan Printing Co Ltd 半導体検査治具および半導体検査治具の製造方法
JP2000260934A (ja) * 1999-03-05 2000-09-22 Seiko Epson Corp 半導体装置の製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004146742A (ja) * 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933712A (en) * 1997-03-19 1999-08-03 The Regents Of The University Of California Attachment method for stacked integrated circuit (IC) chips
US6114098A (en) * 1998-09-17 2000-09-05 International Business Machines Corporation Method of filling an aperture in a substrate
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6495912B1 (en) * 2001-09-17 2002-12-17 Megic Corporation Structure of ceramic package with integrated passive devices
JP4017382B2 (ja) 2001-11-30 2007-12-05 新光電気工業株式会社 撮像装置
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
JP3904484B2 (ja) 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
DE10244077B4 (de) 2002-09-06 2007-03-15 INSTITUT FüR MIKROTECHNIK MAINZ GMBH Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP3891292B2 (ja) * 2003-05-19 2007-03-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295344A (ja) * 1998-04-10 1999-10-29 Toppan Printing Co Ltd 半導体検査治具および半導体検査治具の製造方法
JP2000260934A (ja) * 1999-03-05 2000-09-22 Seiko Epson Corp 半導体装置の製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004146742A (ja) * 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20060132490A (ko) 2006-12-21
EP1734576A1 (en) 2006-12-20
US7524753B2 (en) 2009-04-28
TW200707643A (en) 2007-02-16
CN1881535A (zh) 2006-12-20
JP2006351968A (ja) 2006-12-28
US20060286789A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP4698296B2 (ja) 貫通電極を有する半導体装置の製造方法
US8309398B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
US9252084B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5258567B2 (ja) 半導体装置及びその製造方法
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
JP4660259B2 (ja) 半導体装置の製造方法
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
TW200913209A (en) Semiconductor device having backside redistribution layers and method for fabricating the same
US20070207608A1 (en) Semiconductor device and manufacturing process thereof
TW201104847A (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4828261B2 (ja) 半導体装置及びその製造方法
US7888157B2 (en) Image sensor chip package method
CN101950729B (zh) 电子元件的晶圆级封装及其制造方法
JP3561683B2 (ja) 回路装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
KR20060003614A (ko) 이미지 센서 패키지 및 그 제조방법
KR101077186B1 (ko) 인터포저를 이용한 반도체 패키지 제조방법
JP2007042750A (ja) 半導体装置および半導体装置の製造方法
KR100715858B1 (ko) 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)
JP2005175509A (ja) 回路装置
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2004006820A (ja) 半導体装置及びその製造方法
JP2005045051A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

R150 Certificate of patent or registration of utility model

Ref document number: 4698296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150