JP5289794B2 - 積層型電子部品およびその製造方法 - Google Patents

積層型電子部品およびその製造方法 Download PDF

Info

Publication number
JP5289794B2
JP5289794B2 JP2008036807A JP2008036807A JP5289794B2 JP 5289794 B2 JP5289794 B2 JP 5289794B2 JP 2008036807 A JP2008036807 A JP 2008036807A JP 2008036807 A JP2008036807 A JP 2008036807A JP 5289794 B2 JP5289794 B2 JP 5289794B2
Authority
JP
Japan
Prior art keywords
plating
electrode
internal electrodes
electrodes
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008036807A
Other languages
English (en)
Other versions
JP2008283170A (ja
Inventor
章博 元木
健一 川崎
誠 小川
茂之 黒田
俊介 竹内
秀之 樫尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008036807A priority Critical patent/JP5289794B2/ja
Publication of JP2008283170A publication Critical patent/JP2008283170A/ja
Application granted granted Critical
Publication of JP5289794B2 publication Critical patent/JP5289794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、積層型電子部品およびその製造方法に関するものであり、特に、外部電極が積層体の外表面上に、直接、めっきを施すことにより形成された、積層型電子部品およびその製造方法に関するものである。
図9に示すように、積層セラミックコンデンサに代表される積層型電子部品101は、一般に、積層された複数の絶縁体層102と、絶縁体層102間の界面に沿って形成された複数の層状の内部電極103および104とを含む、積層体105を備えている。積層体105の一方および他方端面106および107には、それぞれ、複数の内部電極103および複数の内部電極104の各端部が露出していて、これら内部電極103の各端部および内部電極104の各端部を、それぞれ、互いに電気的に接続するように、外部電極108および109が形成されている。
外部電極108および109の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを積層体105の端面106および107上に塗布し、次いで焼き付けることにより、ペースト電極層110がまず形成される。次に、ペースト電極層110上に、たとえばNiを主成分とする第1のめっき層111が形成され、さらにその上に、たとえばSnを主成分とする第2のめっき層112が形成される。すなわち、外部電極108および109の各々は、ペースト電極層110、第1のめっき層111および第2のめっき層112の3層構造より構成される。
外部電極108および109に対しては、積層型電子部品101が半田を用いて基板に実装される際に、半田との濡れ性が良好であることが求められる。同時に、外部電極108に対しては、互いに電気的に絶縁された状態にある複数の内部電極103を互いに電気的に接続し、かつ、外部電極109に対しては、互いに電気的に絶縁された状態にある複数の内部電極104を互いに電気的に接続する役割が求められる。半田濡れ性の確保の役割は、上述した第2のめっき層112が果たしており、内部電極103および104相互の電気的接続の役割は、ペースト電極層110が果たしている。第1のめっき層111は、はんだ接合時のはんだ食われを防止する役割を果たしている。
しかし、ペースト電極層110は、その厚みが数十μm〜数百μmと大きい。したがって、この積層型電子部品101の寸法を一定の規格値に収めるためには、このペースト電極層110の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、めっき層111および112はその厚みが数μm程度であるため、仮に第1のめっき層111および第2のめっき層112のみで外部電極108および109を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
たとえば、特開昭63−169014号公報(特許文献1)には、積層体の、内部電極が露出した端面の全面に対し、端面に露出した内部電極が短絡されるように、無電解めっきによって外部電極を形成する方法が開示されている。
しかしながら、特許文献1に記載の方法では、無電解めっきを用いて外部電極を形成するため、外部電極を形成すべき面の触媒性が問題になる。そのため、特許文献1に記載される実施例では、内部電極の材料として、パラジウムまたは白金等の高触媒性の貴金属を用いている。したがって、非常に高コストである。
他方、内部電極の材料として、上述のような高触媒性の貴金属を用いない場合には、通常、めっき工程の前に、パラジウム等の触媒を付与することになるが、このような触媒付与工程は非常に煩雑である。仮に触媒付与を行なわないならば、めっき膜の緻密性が低く、外部電極の信頼性が低くなる。
また、積層型電子部品のはんだ付けによる実装時の接合信頼性を高めるためには、外部電極は、直方体状の積層体において内部電極が露出しない主面および側面の各々における、端面に隣接する端縁部にまで延びるように形成されていることが好ましい。しかしながら、このような主面および側面の各々の端縁部にまで延びるように外部電極を形成するには、端面における最外の内部電極露出部からめっき成長させる必要があるが、この場合、めっき成長させるべき距離が長くなるため、所望のめっき成長を達成することが困難である。
他方、特開2004−146401号公報(特許文献2)には、導電性ペーストを積層体の端面の少なくとも内部電極の積層方向に沿った稜部に、内部電極の引出し部と接触するよう塗布し、この導電性ペーストを焼き付けまたは熱硬化させて導電膜を形成し、さらに、積層体の端面に電解めっきを施し、上記稜部の導電膜と接続されるように電解めっき膜を形成する方法が開示されている。
上記特許文献2に記載の方法によれば、外部電極の端面における厚みを薄くすることができる。また、電解めっきによるので、めっきが均質に成長しやすい。また、上述した導電性ペーストによる導電膜は、直方体状の積層体において内部電極が露出しない主面および側面の各々における、端面に隣接する端縁部にまで延びるように外部電極を形成することを容易にする。
しかしながら、特許文献2に記載されている外部電極の形成方法では、露出した内部電極と電解めっき膜とを直接接続することはできるものの、電解めっきを行なう前に、露出した内部電極の引出し部を予め電気的に導通させておくために、導電性ペーストによる導電部を形成する必要がある。この導電性ペーストを特定の箇所に塗布する工程は煩雑である。また、導電性ペーストの厚みが厚いため、その分、体積が増え、結果として、実効体積率が下がるという問題もある。
また、導電性ペーストによる導電膜の表面にはガラスや有機成分が浮くことがあり、この上にめっきを施すと、めっき不着部分が生じやすい。
特開昭63−169014号公報 特開2004−146401号公報
この発明は、上記のような問題点に鑑みなされたものであって、その目的とするところは、積層型電子部品の外部電極を実質的にめっきのみで形成することにより、実効体積率に優れたものとしながら、はんだ付けによる実装時の接合信頼性が高められた、積層型電子部品を製造する方法を提供しようとすることである。
この発明の他の目的は、上述した製造方法によって製造され得る積層型電子部品を提供しようとすることである。
この発明は、まず、積層型電子部品の製造方法に向けられる。この発明に係る積層型電子部品の製造方法は、上述した技術的課題を解決するため、次のような工程を備えることを特徴としている。
この発明に係る積層型電子部品の製造方法は、相対向する第1および第2の主面と第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する直方体状をなし、積層された複数の絶縁体層と、絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の内部電極の各端部が互いに絶縁された状態で第1および第2の端面のいずれかに露出している、積層体を用意する工程をまず備えている。
この発明に係る積層型電子部品の製造方法は、また、第1および第2の端面の各々から露出した複数の内部電極の各端部にめっき析出物を析出させるように、上記積層体の第1および第2の端面に対して、直接めっきを施すとともに、複数の内部電極の各端部に析出しためっき析出物が互いに接続されるようにめっき成長させることによって、積層体の第1および第2の端面上に外部電極を形成する工程と、次いで、積層体の第1および第2の主面ならびに第1および第2の側面の各々における、第1および第2の端面に隣接する各端縁部に、金属粉末とガラスフリットとを含む導電性ペーストを塗布し、焼き付けることにより、外部電極と導通する端縁厚膜電極を形成する工程とを備えている。
この発明に係る積層型電子部品の製造方法は、さらに、上述した端縁厚膜電極および外部電極の上に、めっきを施すことによって、めっき膜を形成する工程を備えることが好ましい。
この発明に係る積層型電子部品の製造方法において、外部電極を形成するために実施されるめっきは、電解めっきであっても、無電解めっきであってもよい。
外部電極を形成する工程において実施されるめっきが電解めっきである場合、積層体を用意する工程において用意される積層体は、内部電極が露出する端面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が10μm以下であり、かつ端面に対する内部電極の引っ込み長さが1μm以下であることが好ましい。より好ましくは、積層体を用意する工程において用意される積層体は、内部電極が露出する端面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が20μm以下であり、かつ端面に対する内部電極の突出長さが0.1μm以上である。
他方、外部電極を形成する工程において実施されるめっきが無電解めっきである場合、積層体を用意する工程において用意される積層体は、内部電極が露出する端面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が20μm以下であり、かつ端面に対する内部電極の引っ込み長さが1μm以下であることが好ましい。より好ましくは、積層体を用意する工程において用意される積層体は、内部電極が露出する端面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が50μm以下であり、かつ端面に対する内部電極の突出長さが0.1μm以上である。
この発明は、また、上述した製造方法によって製造され得る積層型電子部品にも向けられる。
この発明に係る積層型電子部品は、相対向する第1および第2の主面と第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する直方体状をなし、積層された複数の絶縁体層と、絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の内部電極の各端部が互いに絶縁された状態で第1および第2の端面のいずれかに露出している、積層体と、上記積層体の第1および第2の端面の各々から露出した複数の内部電極の各端部を互いに接続するように第1および第2の端面上に形成された、実質的にめっき析出物からなる外部電極と、積層体の第1および第2の主面ならびに第1および第2の側面の各々における、第1および第2の端面に隣接する各端縁部に外部電極と導通するように形成された、金属粉末とガラスフリットとを含む端縁厚膜電極とを備え、端縁厚膜電極は、第1および第2の端面上には形成されていないことを特徴としている。
この発明に係る積層型電子部品において、上述した端縁厚膜電極および外部電極の上に、めっき膜がさらに形成されることが好ましい。
この発明によれば、ペースト電極層などを必要とせずとも、積層型電子部品の外部電極を実質的にめっき析出物のみで形成可能であるため、実効体積率に優れた積層型電子部品を得ることができる。
また、この発明によれば、積層体の主面および側面の各々における、端面に隣接する各端縁部に外部電極と導通するように端縁厚膜電極が確実に形成されるので、はんだ付けによる実装時の接合信頼性を高めることができる。また、このような端縁厚膜電極が形成されない場合に比べて、めっきによって形成された外部電極の周囲から積層体内部への水分等の浸入が抑制されるため、積層型電子部品の信頼性を向上させることができる。
さらに、この発明によれば、端縁厚膜電極の焼付け時に熱処理が加わるため、この熱処理により、積層体の第1および第2の端面上に形成されためっき析出物からなる外部電極と内部電極との間で相互拡散が生じる。これにより、外部電極の、積層体の第1および第2の端面に対する密着性が高くなる。このことも、積層体内部への水分等の浸入をより抑制するように働き、積層型電子部品の信頼性を向上させるように貢献する。
なお、端縁厚膜電極は、めっきによる電極に比べて厚いが、積層体の主面および側面の各々における、端面に隣接する各端縁部にのみ形成されるに過ぎないので、実効体積率の低下は最小限に抑えることができる。
また、この発明に係る積層型電子部品の製造方法によれば、積層体の端面上に外部電極を先に形成し、その後、端縁厚膜電極を形成するようにしている。したがって、これとは逆の工程順で実施された場合には、外部電極形成工程において端縁厚膜電極上にめっき膜が不所望にも形成されてしまい、その分、端縁厚膜電極の厚みが増し、実効体積率の低下をもたらすが、この発明によれば、このような不都合を招かないようにすることができる。
上述した端縁厚膜電極および外部電極の上にめっき膜が形成されると、端縁厚膜電極および外部電極のはんだ濡れ性が不十分な場合であっても、その上に形成されるめっき膜をはんだ濡れ性の良好な材料で構成することにより、はんだ付けによる実装時の接合信頼性を確実に高めることができる。
この発明において、外部電極を形成するために電解めっき法が適用されると、積層体への浸食性の低い電解めっき液、たとえばワット浴が使用可能であり、耐湿性に優れる積層型電子部品を得ることができる。
この発明において、上述のように、電解めっき法が適用される場合、内部電極が露出する端面において、端面に対する内部電極の引っ込み長さが1μm以下であるというように、電解めっき前の状態において、内部電極の端部が端面に十分に露出していると、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が10μm以下であれば、均質でより緻密な外部電極を効率的に電解めっきにより形成することができる。
さらに、端面に対する内部電極の突出長さが0.1μm以上であるというように、内部電極の端部が端面から突出していると、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が20μm以下であれば、より広くても、上述したような均質でより緻密な外部電極を効率的に電解めっきにより形成することができる。
この発明において、外部電極を形成するために無電解めっき法が適用される場合、内部電極が露出する端面において、端面に対する内部電極の引っ込み長さが1μm以下であるというように、無電解めっき前の状態において、内部電極の端部が端面に十分に露出していると、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が20μm以下であれば、たとえば触媒の付与工程などを実施しなくても、外部電極の少なくとも内部電極と直接接続される部分を、緻密で均質性の高い無電解めっき析出物によって簡便に形成することができる。その結果、高い信頼性を確保した積層型電子部品を得ることができる。また、内部電極の主成分にPd、Ptなどの触媒活性の高い金属を用いなくても、緻密性の高い無電解めっき膜が得られるため、内部電極に安価なNi、Cu、Agなどの金属材料を用いることができ、低コストな積層型電子部品を得ることができる。さらに、内部電極の厚さが1μm未満でも緻密な無電解めっき膜を形成することができるため、小型で低コストな積層型電子部品を得ることができる。
さらに、端面に対する内部電極の突出長さが0.1μm以上であるというように、内部電極の端部が端面から突出していると、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が50μm以下であれば、より広くても、たとえば触媒の付与工程などを実施しなくても、外部電極の少なくとも内部電極と直接接続される部分を、緻密で均質性の高い無電解めっき析出物によって簡便に形成することができる。
図1ないし図5を参照して、この発明の第1の実施形態による積層型電子部品1およびその製造方法について説明する。図示した積層型電子部品1は、積層セラミックコンデンサを構成している。
まず、図1に示すように、積層型電子部品1は、部品本体となる積層体2を備えている。積層体2は、相対向する第1および第2の主面3および4とこれら第1および第2の主面3および4間を連結する第1および第2の端面5および6ならびに第1および第2の側面(図1では図示されない。)とを有する直方体状をなしている。
積層体2は、上記主面3および4とたとえば平行に延びながら積層された複数の絶縁体層7と、絶縁体層7間の界面に沿って形成された複数の内部電極8および9とを備えている。積層型電子部品1が、前述のように、積層セラミックコンデンサを構成するとき、絶縁体層7は、誘電体セラミックから構成される。積層体5の第1および第2の端面5および6には、それぞれ、上述した複数の内部電極8および複数の内部電極9の各端部が互いに絶縁された状態で露出している。
積層型電子部品1は、積層体2の第1および第2の端面5および6上にそれぞれ形成される第1および第2の外部電極10および11を備えている。第1の外部電極10は、第1の端面5に露出した複数の内部電極8の各端部を互いに電気的に接続し、第2の外部電極11は、第2の端面6に露出した複数の内部電極9の各端部を互いに電気的に接続している。外部電極10および11の各々は、実質的にめっき析出物から構成される。
外部電極10および11は、互いに電気的に絶縁された状態にある各々複数の内部電極8および9を互いに電気的に接続するとともに、はんだ接合時のはんだ食われを防止する役割を果たすことが求められるため、NiまたはCu等を主成分とすることが好ましい。
外部電極10および11は、通電処理を行なう電解めっきにより形成されたものであっても、通電処理を行なわない無電解めっきで形成されたものであってもよい。なお、無電解Niめっきの場合、リン酸系やホウ素系の還元剤を用いた場合、めっき析出物中にリンやホウ素が混入しているが、電解Niめっきの場合は、リンやホウ素は実質的に混入していない。
積層型電子部品1は、さらに、積層体2の第1および第2の主面3および4ならびに第1および第2の側面の各々における、第1および第2の端面5および6に隣接する各端縁部に第1および第2の外部電極10および11とそれぞれ導通するように形成された、第1および第2の端縁厚膜電極14および15を備えている。これら端縁厚膜電極14および15は、後述する製造方法の説明から明らかになるように、金属粉末とガラスフリットとを含む焼結体から構成される。図1から明らかなように、端縁厚膜電極14および15は、第1および第2の端面5および6上には形成されていない。
次に、図1に示した積層型電子部品1の製造方法について、外部電極10および11ならびに端縁厚膜電極14および15の形成方法を中心に説明する。外部電極10および11を形成した後に、端縁厚膜電極14および15を形成するので、まず、外部電極10および11の形成方法について、図2ないし図5を参照しながら説明する。
図2は、図1に示した積層体2の、内部電極8が露出する第1の端面5付近を拡大して示す図である。図2には、外部電極10を形成する前の状態が示されている。多数存在する内部電極8のうち、図示した領域に位置する2つの内部電極を抽出して、それぞれに参照符号「8a」および「8b」を付している。図2は、内部電極8が露出する端面5の近傍を任意に抽出して示したものであり、内部電極8の特定のものを示すものではない。そして、内部電極8aおよび8bに代表される複数の内部電極8は、この時点では互いに電気的に絶縁された状態にある。
なお、第2の端面6およびそこに露出する内部電極9については、上述した第1の端面5および内部電極8の場合と実質的に同様であるので、図示および説明を省略する。
図2において、絶縁体層7の厚み方向に測定した、隣り合う内部電極8aおよび8b間の間隔を「s」と規定する。さらに、積層体2の、内部電極8が露出する端面5に対する内部電極8aおよび8bの各々の引っ込み長さを「d」と規定する。なお、上記の引っ込み長さ「d」は、露出した内部電極面の長手方向(図2の紙面に垂直な方向)についてある程度のばらつきを持っているため、ここで言う「d」は長手方向のばらつきを加味した平均値である。
外部電極10を形成するために電解めっきが適用される場合、外部電極10を形成する前の積層体2にあっては、隣り合う内部電極8aおよび8b間の間隔「s」が10μm以下であり、かつ、内部電極8aおよび8bの各々の引っ込み長さ「d」が1μm以下であることが好ましい。
積層セラミックコンデンサを構成する積層型電子部品1において、代表的な例として、絶縁体層7がチタン酸バリウム系誘電体材料からなり、かつ内部電極8および9の主成分がNiやCu等の卑金属からなるものがある。このとき、焼成後の積層体2においては、内部電極8および9が、積層体2の端面5および6より内側に比較的大きく引っ込んでいることが多い。このような場合、引っ込み長さ「d」を1μm以下にするには、サンドブラスト処理やバレル研磨等の研磨処理を適用して、絶縁体層7を削るようにすればよい。
仮に、焼成後の積層体2にて内部電極8および9の引っ込み長さ「d」が既に1μm以下であっても、内部電極8および9の表面の酸化膜を除去し、また、内部電極8および9の表面を荒らすために、上記のような研磨処理を施す方が望ましい。なぜなら、後述する電解めっき工程において、電解めっき析出物を析出しやすくすることができるからである。
次に、図2の状態において、電解めっきを行ない、図3に示すように、めっき析出物16aおよび16bを析出させる。この実施形態のように、積層型電子部品1がチップ状である場合、外部電極10および11の形成のための電解めっきを施すにあたっては、図示しないが、給電端子を備える容器中に、外部電極10および11を形成する前の積層体2および導電性メディアを投入し、金属イオンを含むめっき液に浸漬させた状態で、上記容器を回転、揺動または振動させながら通電するようにすることが好ましい。
上記のような電解めっき法の場合、導電性メディアを通じて、積層体2のうち導電性を有する部分、すなわち、内部電極8aおよび8bの露出した部分のみに、電子を受け取った金属イオンが析出することになる。図3には、上記露出部分に析出しためっき析出物16aおよび16bの様子が示されている。この状態における内部電極8aおよび8bは、まだ互いに電気的に絶縁された状態のままである。
さらに通電を続けると、金属イオンの析出が進み、析出しためっき析出物16aおよび16bがさらに成長する。このときの様子を図4に示す。析出しためっき析出物16aおよび16bが大きくなるほど、導電性メディアとの衝突確率が高まり、金属イオンの析出速度が速まってくる。
そして、さらに通電を続けると、金属イオンの析出が進み、各々成長しためっき析出物16aとめっき析出物16bとが互いに接触し、一体化する。この状態が進むと、露出した複数の内部電極8を互いに電気的に接続する外部電極10となる。このときの様子を図5に示す。
以上のように、図2ないし図5を参照して説明した外部電極10および11の形成方法は、いわば電解めっき法による析出力の高さ、展性の高さなどを利用したものである。そのため、析出しためっき析出物16aおよび16bは、その成長とともに端面5および6と平行な方向へ広がりやすく、そのため、析出物16aと析出物16bとは、互いに接触したとき、一体化されやすい。電解めっき法による析出力および展性は、めっき浴中の金属イオンの種類、濃度、通電の電流密度、添加剤などの諸条件の調整によって、より高めることも可能である。
前述したように、上述の電解めっき工程を実施する前の積層体2においては、隣り合う内部電極8aおよび8b間の間隔「s」が10μm以下とされ、かつ、内部電極8aおよび8bの引っ込み長さ「d」が1μm以下とされる。
上記間隔「s」が小さいほど、図3に示した工程から図4に示した工程において析出しためっき析出物16aおよび16bが互いに接触するまでに必要とするめっき成長の長さが短くて済むため、外部電極10を形成しやすい。間隔「s」が10μmを超えると、析出しためっき析出物16aおよび16bが成長しても、これらが互いに接触する確率が急峻に低くなるため、望ましくない。
また、上記引っ込み長さ「d」が1μm以下であると、前述の導電性メディアを用いた電解めっきを行なう際、導電性メディアが内部電極8aおよび8bの露出部分に接触する確率が急峻に高くなるため、金属イオンが析出しやすくなり、めっき析出物16aおよび16bの均質性が大きく向上する。
前述のように、電解めっきを実施するにあたって、容器を回転、揺動または振動させながら通電することが行なわれるが、これら容器の回転、揺動および振動の中でも、特に容器を回転させる方法が望ましい。そして、容器の回転数が10r.p.m.以上であると、析出しためっき析出物16aおよび16bが端面5と平行な方向に成長しやすいため、外部電極10が能率的に形成されやすく、好ましい。
外部電極10および11の材質は、以下の理由により、Niを主成分とするものであることが望ましい。通常、積層型セラミック電子部品では、そのセラミック成分の溶出抑制の必要性から、強酸性または強アルカリ性のめっき浴を用いることができず、弱酸性ないし中性ないし弱アルカリ性のめっき浴が用いられる。この場合、めっき析出金属はイオンの状態にて不安定なことが多く、この不都合を回避するため、錯化剤を用いて錯体を形成させることが多い。しかしながら、この実施形態のように、積層体2の端面5および6に直接めっきにより外部電極10および11を形成するような場合には、この錯化剤が絶縁体層7と内部電極8および9との界面に沿って浸入し、セラミック成分または内部電極材料を溶解してしまう懸念がある。そのため、錯化剤を含まないイオン浴が望ましい。そこで、弱酸性にて錯化剤を含まないイオン浴を作製しやすいめっき浴として、たとえば、pHが2.5〜6.0のNiめっき用ワット浴があり、これを用いて、Niめっきを施すことが望ましい。
また、外部電極10および11が電解Niめっきによって形成される場合、電解Niめっきを行なうためのNiめっき浴には、Niイオンに加え、光沢剤が含まれることが好ましい。この光沢剤は、その種類によって作用が様々であるが、外部電極10および11の形成を促進するものであり、より薄い膜厚にて十分な被覆率を有する外部電極10および11を形成することができる。
この光沢剤は、(1)横方向へのめっき析出力を高める、(2)皮膜の展性を高める、(3)皮膜を平滑化し凹部への被覆性を高める、などの作用がある。いずれの作用が生じても、めっき析出物が横方向へ成長し、外部電極10が形成されやすくなる。また、副次的には、(4)ミクロな凹部を皮膜で埋め、密着力を高める、(5)皮膜応力を低減し、皮膜剥がれを防止する、などの作用効果も奏する。
光沢剤は、構成元素に硫黄を含むものが望ましく、とりわけ、スルホ基を有するものが好ましい。
あるいは、外部電極10および11の材質は、Cuを主成分とするものであることも望ましい。Cuは弱酸性下では錯化剤を用いないイオン浴を作製しにくいが、Niと比較してめっき析出力に富み、つきまわり性が良いため、被覆力が高く、連続な膜を形成しやすい。このCuの作用は、Cuを主成分とする外部電極10および11の形成後に熱処理を行なうことによりさらに顕著になる。
以上、外部電極10および11が電解めっきによって形成される場合について説明したが、これら外部電極10および11は無電解めっきによって形成されてもよい。
外部電極10および11を無電解めっきにより形成する場合、まず、図2の状態における積層体2を、還元剤、および還元剤の酸化還元電位よりも電気化学的に貴な析出電位を有する金属イオンを含むめっき液で満たされた容器中に投入する。そして、上記容器を回転、揺動、傾斜または振動させて、積層体2をめっき液中で撹拌すると、露出した内部電極8aおよび8bと還元剤との相互作用により生じた電子が内部電極8aおよび8bに供給される。そして、液体中の金属イオンが、その供給された電子を受け取り、内部電極8aおよび8bの露出面に金属として析出する。図3には、上記露出面に析出しためっき析出物16aおよび16bの様子が示されている。この状態における内部電極8aおよび8bは、まだ互いに電気的に絶縁された状態のままである。
さらに無電解めっき工程を続けると、金属イオンの析出が進み、析出しためっき析出物16aおよび16bがさらに成長する。このときの様子を図4に示す。析出しためっき析出物16aおよび16bが大きくなるほど、金属イオンの析出速度が速まってくる。
そして、さらに無電解めっき工程を続けると、金属イオンの析出が進み、各々成長しためっき析出物16aとめっき析出物16bとが互いに接触し、一体化する。この状態が進むと、露出した複数の内部電極8を互いに電気的に接続する外部電極10となる。このときの様子を図5に示す。
上述した無電解めっき工程において、電解めっきの場合と同様、めっき液で満たされた容器内に積層体2とともにメディアを投入した状態で、撹拌を実施するようにしてもよい。この場合、メディアは、通電機能を果たす必要はないが、積層体2の撹拌作用を高め、たとえば図4に示しためっき析出物16aおよび16bを衝突により潰して端面5に沿って広げるように変形させることを有利に助長する。
図2〜図5の経過図に示した現象は、めっき析出物16aおよび16bの成長力の高さに起因するものである。めっき析出物16aおよび16bは、その成長とともに、端面5と平行な方向へ広がりやすく、そして、めっき析出物16aおよび16bが互いに接触したときに一体化しやすくなる。
上述した現象が生じやすいようにするため、外部電極10を形成する前の積層体2にあっては、隣り合う内部電極8aおよび8b間の間隔「s」が20μm以下であり、かつ、内部電極8aおよび8bの各々の引っ込み長さ「d」が1μm以下であることが好ましい。
間隔「s」が20μm以下であると、図3ないし図4における析出しためっき析出物16aおよび16bが互いに接触するまでに必要とするめっき成長の長さが短くて済み、互いに接触する確率が高くなるため、外部電極10が形成されやすく、また、外部電極10の緻密性が向上する。
また、引っ込み長さ「d」が1μm以下であると、内部電極8aおよび8bの露出部分に金属イオンが析出しやすくなり、そのため、めっき析出物16aおよび16bが成長しやすくなるため、外部電極10が形成されやすくなり、また、外部電極10の緻密性が向上する。
引っ込み長さ「d」を上述のような1μm以下にするには、前述した電解めっきの場合と同様、サンドブラスト処理やバレル研磨等の研磨処理を適用して、絶縁体層7を削るようにすればよい。
また、無電解めっきの場合も、仮に、焼成後の積層体2にて内部電極8および9の引っ込み長さ「d」が既に1μm以下であっても、内部電極8および9の表面の酸化膜を除去し、また、内部電極8および9の表面を荒らすために、上記のような研磨処理を施す方が望ましい。なぜなら、無電解めっき工程において、めっき析出物16aおよび16bの内部電極8および9に対する密着度を向上させることができるからである。
また、上述した研磨処理は、より緻密性の高いめっき膜が形成されることを確実にするようにも作用する。この場合、内部電極8および9の厚みは特に厚い必要はなく、1μm未満でも十分である。0.2μm程度までなら薄くすることが可能であり、コストおよび小型化の点で有利となる。
内部電極8および9の主成分はPdやPtのような無電解めっき時において触媒活性の高い金属である必要はない。Ni、Cu、Ag等の金属であっても問題ない。内部電極8および9の主成分がNiの場合は、無電解めっき時において、次亜リン酸ナトリウムなどのリン酸系の還元剤を用いることが適しており、CuまたはAgの場合は、無電解めっき時において、ホルムアルデヒドなどのアルデヒド系還元剤を用いることが適している。
また、内部電極8および9の主成分がNi、CuまたはAgであるとき、Ni、CuおよびAgは他の金属成分と合金を形成していても構わない。
図6は、この発明の第2の実施形態を説明するための図2に相当する図である。図6において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第2の実施形態では、簡単に言えば、内部電極8aおよび8bが端面5から突出していることを特徴としている。外部電極10および11が電解めっきによって形成される場合、より具体的には、端面5に対する内部電極8aおよび8bの各々の突出長さ「p」が0.1μm以上であることを特徴としている。そして、この実施形態の場合には、積層体2の端面5において、絶縁体層7の厚み方向に測定した、隣り合う内部電極8aおよび8b間の間隔「s」は、10μm以下と短くする必要はなく、20μm以下であれば十分である。
なお、上記の突出長さ「p」は、露出した内部電極面の長手方向(図6の紙面に垂直な方向)についてある程度のばらつきを持っているため、ここで言う「p」は長手方向のばらつきを加味した平均値である。
上述のように、内部電極間間隔「s」および突出長さ「p」を選ぶことにより、外部電極形成のための電解めっきを実施するとき、導電性メディアの内部電極8aおよび8bへの接触確率を、前述の第1の実施形態の場合に比べても、より向上させることができる。
なお、他方の端面6およびそこに露出する内部電極9(図1参照)についても、上述した端面5および内部電極8の場合と実質的に同様であるので、図示および説明を省略する。
内部電極8aおよび8bを端面5から突出させるためには、研磨の強さを強くしたり、また、研磨剤に金属を混ぜて研磨剤の硬度を上げたりするなどの方法を採用すればよい。特に、絶縁体層7がセラミックからなる場合は、セラミックの方が内部電極8aおよび8bより削れやすいため、サンドブラストやバレル研磨の工夫によって、内部電極8aおよび8bを突出させた状態を容易に得ることができる。また、レーザー研磨を用いると、セラミックを選択的かつ効果的に削ることができるので、内部電極8aおよび8bを突出させた状態をより容易に得ることができる。
前述した突出長さ「p」が0.1μm以上であり、かつ間隔「s」が20μm以下であるという好ましい条件は、電解めっきの場合に当てはまる。これに対して、無電解めっきの場合には、突出長さ「p」が0.1μm以上であり、間隔「s」は50μm以下であるという条件を満足することが好ましい。
上述のように、突出長さ「p」を0.1μm以上とすることにより、無電解めっきの析出力が向上し、さらにめっき成長力も大きく向上する。そのため、第1の実施形態と比較しても、より緻密なめっき膜を形成することができ、また、内部電極間間隔「s」を広げることができ、積層型電子部品の設計の自由度を高めることができる。
図7は、この発明の第3の実施形態を説明するための図6に相当する図である。図7において、図6に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図7に示した実施形態においても、簡単に言えば、内部電極8aおよび8bが端面5から突出していることを特徴としている。より具体的には、電解めっきが適用される場合には、積層体2の端面5において、絶縁体層7の厚み方向に測定した、隣り合う内部電極8aおよび8b間の間隔「s」が20μm以下であり、かつ端面5に対する内部電極8aおよび8bの各々の突出長さ「p」が0.1μm以上であるという条件を満たすようにされ、他方、無電解めっきが適用される場合には、間隔「s」が50μm以下であり、かつ突出長さ「p」が0.1μm以上であるという条件を満たすようにされる。
図7を参照して説明する実施形態は、図6に示した工程の後に、必要に応じて実施されるものである。すなわち、内部電極8aおよび8bの端部が、端面5から十分に突出している場合、さらに研磨を続けると、図7に示すように、内部電極8aおよび8bの突出した端部が押圧されて、端面5と平行な方向へ広がっていく。その結果、端面5に対する内部電極8aおよび8bの各々の突出長さ「p」が、不所望にも、図6に示した状態の場合に比べて短くなるものの、隣り合う内部電極8aおよび8b間の間隔「s」は、有利にも、図6に示した状態の場合に比べて短くなる。
上述のような場合、電解めっきまたは無電解めっき時において、析出した電解めっき析出物を成長させるべき距離を実質的に短くすることができる。したがって、めっき析出物の均質性が上がり、また、めっき効率も大きく向上する。また、この実施形態によれば、隣り合う内部電極8aおよび8b間に位置する絶縁体層7の厚みが比較的厚くても、隣り合う内部電極8aおよび8b間の間隔「s」を短くすることができる。
以上のように、外部電極10および11を形成した後、これら外部電極10および11にそれぞれ導通されるように、端縁厚膜電極14および15が形成される。
端縁厚膜電極14および15は、金属粉末とガラスフリットとを含む導電性ペーストを用意し、この導電性ペーストを、積層体2の第1および第2の主面3および4ならびに第1および第2の側面の各々における、第1および第2の端面5および6に隣接する各端縁部に塗布し、焼き付けることにより形成される。
端縁厚膜電極14および15によれば、積層型電子部品1を配線基板上にはんだ付けにより実装する際、配線基板上の導電ランドとの接合信頼性を高めることができる。また、端縁厚膜電極14および15が形成されると、このような端縁厚膜電極が形成されない場合に比べて、めっきによって形成された外部電極10および11の周囲から積層体2内部への水分等の浸入が抑制されるため、積層型電子部品1の信頼性を向上させることができる。
また、端縁厚膜電極14および15は、めっきによって形成される電極に比べて厚いが、積層体1の主面3および4ならびに側面の各々における、端面5および6に隣接する各端縁部にのみ形成されるに過ぎないので、積層型電子部品1の実効体積率の低下は最小限に抑えることができる。
また、端縁厚膜電極14および15を形成するための焼付け時には、熱処理が加わるため、この熱処理により、めっき析出物からなる外部電極10および11と内部電極8および9との各間で相互拡散が生じる。これにより、外部電極10および11の、積層体2の第1および第2の端面5および6に対する密着性を高くすることができる。このことも、積層体2内部への水分等の浸入をより抑制するように働き、積層型電子部品1の信頼性を向上させるように貢献する。
したがって、上記の利点を実現するためにも、端縁厚膜電極14および15は、外部電極10および11を形成した後に形成されることが好ましいと言える。また、この熱処理による外部電極10および11と内部電極8および9との相互拡散の効果は、熱処理温度が800℃以上であるとき、顕著に現れる。さらに、上記相互拡散の効果は、内部電極8および9がNiを主成分とし、かつ外部電極10および11がCuを主成分とするとき、顕著に現れる。
なお、外部電極10および11をめっきにより形成した段階で、主面3および4ならびに側面の各々の一部にも回り込んで、めっき膜が多少析出することもあり得るが、十分な厚みがなく、また均質性に欠けるので、端縁厚膜電極14および15を形成しないと、はんだによる実装時に不具合が生じることがある。
図8は、この発明の第4の実施形態を説明するための図1に相当する図である。図8において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図8に示した積層型電子部品1aでは、外部電極10および11ならびに端縁厚膜電極14および15を形成した後、これらの上に、めっきを施すことによって、それぞれ、めっき膜17および18をさらに形成することを特徴としている。
仮に、外部電極10および11ならびに端縁厚膜電極14および15のはんだ濡れ性が不十分な場合には、めっき膜17および18において、はんだ濡れ性の良好な材料を用いることにより、はんだ付けによる実装時の接合信頼性を確実に高めることができる。はんだ濡れ性の良好な材料としては、たとえばSn、Auなどが挙げられる。
なお、めっき膜17および18は、1層構造である場合に限らず、たとえば、Niめっき層を下地として、その上にSnめっき層を形成するなど、2層構造であっても、さらには3層以上の構造であってもよい。
前述したように、端縁厚膜電極14および15を形成するための焼付け時の熱処理により、外部電極10および11と内部電極8および9との各間で相互拡散が生じ、これにより、外部電極10および11の、積層体2の第1および第2の端面5および6に対する密着性が向上し、積層体2内部への水分等の浸入をより抑制できる、という作用効果は、上記第4の実施形態におけるめっき膜17および18を形成する際にも、有効に働く。
すなわち、めっき膜17および18は、端縁厚膜電極14および15の形成の後に形成されるので、めっき膜17および18の形成のためのめっき液が積層体2内部に浸入することも、効果的に抑制することができる。特に、めっき膜17および18の形成のために、浸食性の強いSnめっき液が用いられる場合には、この作用効果は、より大きな意義を持つことになる。
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、この発明が適用される積層型電子部品としては、積層チップコンデンサが代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用可能である。
したがって、積層型電子部品に備える絶縁体層は、電気的に絶縁する機能を有していればよく、その材質は特に問われるものではない。すなわち、絶縁体層は、誘電体セラミックからなるものに限らず、その他、圧電体セラミック、半導体セラミック、磁性体セラミック、樹脂などからなるものであってもよい。
以下、この発明の好ましい範囲を決定するため、またはこの発明による効果を確認するために実施した実験例について説明する。
[実験例1]
実験例1では、外部電極の形成のために電解めっきを適用した。
まず、被めっき物として、長さ3.1mm、幅1.55mmおよび厚み1.55mmの積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体材料からなり、内部電極がNiを主成分とするものを用意した。そして、隣り合う内部電極間の間隔「s」(図2または図6参照)については、最も大きい箇所で測定して、表1に示すように、10μmのものと13μmのものとの2種類を用意した。なお、内部電極の平均厚みは1.0μmであった。
これら2種類の積層体を、アルミナ系研磨粉を用いてサンドブラスト処理を行ない、内部電極が露出する積層体の端面に対する内部電極の引っ込み長さ「d」(図2参照)または突出長さ「p」(図6参照)を調節し、表1に示すように、引っ込み長さ「d」については、最も大きい箇所で測定して、2μmのものと1μmのものとの2種類のものを作製し、突出長さ「p」については、最も短い箇所で測定して、1μmのものを作製した。なお、引っ込み長さ「d」を有する試料については、強度0.25MPaのサンドブラストを実施し、その時間を変えることにより、引っ込み長さ「d」を制御した。突出長さ「p」を有する試料については、強度0.50MPaのサンドブラストを実施し、その時間を変えることにより、突出長さ「p」を制御した。
サンドブラスト終了後は、積層体より研磨粉を洗浄除去し、乾燥を行なった。
次に、上記積層体を、容積300ccの回転バレル中に投入し、それに加えて、直径0.6mmの金属メディアを投入した。そして、回転バレルを、pHを4.2に調整した浴温60℃のNiめっき用ワット浴に浸漬させ、回転数60r.p.m.にて回転させながら、電流密度0.04A/dm2にて300分間通電した。このようにして、内部電極の露出する積層体の両端面に、厚み4.0μmのNiめっきによる外部電極を形成した。
次に、表1に示す試料7および8についてのみ、次のようにして、端縁厚膜電極を形成した。まず、Cu粉末と、ZnO−B−SiO系ガラスを主成分とするガラスフリットとを混合した後、有機ビヒクルを適量加え、得られた混合物を三本ロールで混合、分散させることによって、導電性ペーストを得た。次いで、この導電性ペーストを、試料7および8の各々に係る積層体の主面および側面の各々における、端面に隣接する各端縁部に塗布し、窒素雰囲気中において、800℃の温度で5時間保持する条件の下で焼き付けることにより、外部電極と導通する端縁厚膜電極を形成した。
次に、試料1〜6、7および8の積層体を再び回転バレルに投入し、この回転バレルを、pHを5.0に調整した浴温33℃のSnめっき浴(ディップソール社製Sn−235)に浸漬させ、回転数12r.p.m.にて回転させながら、電流密度0.1A/dm2にて60分間通電した。このようにして、試料1〜6については、外部電極上に、試料7および8については、さらに端縁厚膜電極上に、厚み4.0μmのSnめっき膜を形成した。
このようにして得られた各試料に係る積層セラミックコンデンサ100個について、外部電極を顕微鏡にて観察し、めっき不着の面積割合を測定した。また、めっき不着率が0%の試料に関しては、めっき不着率が0%になるまでに要する時間を計測した。これらの平均値の結果が表1に示されている。
また、各試料に係る積層セラミックコンデンサについて、圧力1気圧、温度125℃および湿度95%RHの環境下にて、6.3Vの電圧を72時間印加する、といったかなり厳しい条件によるPCBT(Pressure Cooker Bias Test)を実施し、試料数100個にて、不良個数を計数した。この結果が表1に示されている。
Figure 0005289794
まず、端縁厚膜電極を形成しなかった試料1〜6の間で比較すると、試料1および2では、内部電極の端部が積層体の端面に対して引っ込みすぎていたため、めっき不着率が高い結果となった。これに対し、試料3では、引っ込み長さ「d」が1μmであったため、めっき不着率を0%にすることができた。ただし、試料4のように、引っ込み長さ「d」が1μmであるが、隣り合う内部電極間間隔「s」が10μmを超える場合には、めっき不着が生じた。
また、試料5および6では、内部電極の端部が露出面に対して突出していたため、試料3と比較して、外部電極形成の所要時間を短く、めっき効率が高かった。また、試料6のように、内部電極間間隔「s」が13μmと大きくても、めっき不着率を0%とすることができた。
次に、端縁厚膜電極の有無の点でのみ異なる試料3と試料7との間、および試料5と試料8との間でそれぞれ比較すると、PCBTについて差異が生じている。すなわち、端縁厚膜電極が形成されなかった試料3および5では、非常に厳しい条件によるPCBTを実施したとき、わずかながら不良が発生したが、端縁厚膜電極が形成された試料7および8では、同じPCBTを実施しても、全く不良が発生しなかった。
[実験例2]
実験例2では、外部電極の形成のために主として無電解めっきを適用した。
以下の表2には、この実験例2において採用された4種類の無電解めっき条件「A]〜「D」が示されている。
Figure 0005289794
まず、被めっき物として、長さ1.5mm、幅0.75mmおよび厚み0.75mmの積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体材料からなり、内部電極間の間隔「s」(図2または図6参照)、内部電極の厚み、および内部電極の主成分が、それぞれ、表3の「間隔s」、「内部電極厚み」、および「内部電極金属種」に示すとおりのものを用意した。この時点において、内部電極が露出する積層体の端面に対する内部電極の引っ込み長さ「d」(図2参照)は、最も大きい箇所で10μmであった。
次に、上記積層体に対し、アルミナ系研磨粉を用いてサンドブラスト処理を行ない、内部電極が露出する積層体の端面に対する内部電極の引っ込み長さ「d」または突出長さ「p」(図6参照)を調節し、表3に示すように、引っ込み長さ「d」については、最も大きい箇所で測定して、2μmのものと1μmのものと0.1μmのものとの3種類を作製し、突出長さ「p」については、最も短い箇所で測定して、1μmのものを作製した。なお、引っ込み長さ「d」を有する試料については、強度0.25MPaのサンドブラストを実施し、その時間を変えることにより、引っ込み長さ「d」を制御した。突出長さ「p」を有する試料については、強度0.50MPaのサンドブラストを実施し、その時間を変えることにより、突出長さ「p」を制御した。
サンドブラスト終了後は、積層体より研磨粉を洗浄除去し、乾燥を行なった。
次に、上記積層体2000個を、容積300ccの回転バレル中に投入し、表3の「めっき条件」に示すように、表2に示した条件「A」〜「D」のいずれかにて、内部電極の露出する積層体の両端面全面に、厚み5μmの無電解Niめっき膜または無電解Cuめっき膜からなる外部電極を形成した。
次に、表3に示す試料22〜24についてのみ、実験例1の場合と同様にして、端縁厚膜電極を形成した。
次いで、外部電極として無電解Cuめっき膜を形成した試料19、20、21および24に係る積層体について、これらを回転バレルに投入し、この回転バレルを、pHを4.2に調整した浴温60℃のNiめっき用ワット浴に浸漬させ、回転数10r.p.m.にて回転させながら、給電端子を通じて電流密度0.2A/dmにて通電を開始した。通電開始後60分後には、厚み5μmの電解Niめっき膜が形成された。
さらに、すべての試料について、無電解または電解Niめっき膜が形成された積層体を回転バレルに投入し、この回転バレルを、pHを5.0に調整した浴温33℃のSnめっき浴(ディップソール社製Sn−235)に浸漬させ、回転数12r.p.m.にて回転させながら、給電端子を通じて電流密度0.07A/dmにて50分間通電した。このようにして、厚み5μmのSnめっき膜を形成した。
このようにして得られた各試料に係る積層セラミックコンデンサ100個について、実験例1の場合と同様の方法により、外部電極のめっき不着の面積割合を測定した。また、めっき不着率が0%の試料に関しては、めっき不着率が0%になるまでに要する時間を計測した。これらの平均値の結果が表3に示されている。
また、各試料に係る積層セラミックコンデンサについて、実験例1の場合と同様の方法により、PCBTを実施し、試料数100個にて、不良個数を計数した。この結果が表3に示されている。
Figure 0005289794
表3を参照して、まず、内部電極厚みが1μmの試料11〜17間で比較すると、試料11および12では、内部電極が露出する積層体の端面に対する内部電極の引っ込み長さ「d」が大きかったため、めっき不着率が高い結果となった。これに対し、試料13および14では、引っ込み長さ「d」が1μmと小さかったため、めっき不着率を0%にすることができた。ただし、試料15のように、引っ込み長さ「d」が1μmであるが、内部電極間の間隔sが20μmを超える場合には、めっき不着が生じた。
また、試料16および17では、内部電極の端部が露出面に対して突出していたため、試料13および14と比較して、めっきによる外部電極形成の所要時間を短くすることができ、めっき効率が高かった。また、試料17のように、内部電極間の間隔sが50μmと大きくても、めっき不着率を0%とすることができた。
次に、試料18〜21では、上記試料11〜17と比較して、積層体における内部電極間の間隔sを20μmに固定し、内部電極の厚みを0.6μmというようにより薄く固定し、引っ込み長さ「d」を0.1μmというようにより短く固定しながら、内部電極の主成分を表3の「内部電極金属種」に示すように変化させ、かつめっき条件が「B」、「C」または「D」である点で異なっている。
試料18〜21のいずれにおいても、めっき不着率は0%であった。このことから、内部電極の主成分やめっきによって形成される外部電極の主成分金属を変化させても、緻密性の高い無電解めっき膜を形成することができ、高信頼性の積層セラミックコンデンサを得られることがわかった。
次に、端縁厚膜電極の有無の点でのみ異なる試料16と試料23との間、および試料21と試料24との間でそれぞれ比較すると、PCBTについて差異が生じている。すなわち、端縁厚膜電極が形成されなかった試料16および21では、非常に厳しい条件によるPCBTを実施したとき、わずかながら不良が発生したが、端縁厚膜電極が形成された試料23および24では、同じPCBTを実施しても、全く不良が発生しなかった。また、同じく端縁厚膜電極を有する試料22についても、PCBTによる不良は発生しなかった。
なお、試料14および16〜24についての結果は、事前のサンドブラストにより、内部電極の主成分が触媒能の低いNiなどの卑金属であっても、無電解めっきにより、緻密性の高い外部電極が得られることをも示している。
この発明の第1の実施形態による積層型電子部品1の断面図である。 図1に示した積層体2の、内部電極8aおよび8bが露出する部分を拡大して示す断面図である。 図2に示した内部電極8aおよび8bの露出部分にめっき析出物16aおよび16bが析出した状態を示す断面図である。 図3において析出しためっき析出物16aおよび16bが成長していく状態を示す断面図である。 図4において成長しためっき析出物16aおよび16bが一体化して外部電極10が形成されつつある状態を示す断面図である。 この発明の第2の実施形態を説明するためのもので、図2に相当する断面図である。 この発明の第3の実施形態を説明するためのもので、図6に相当する断面図である。 この発明の第4の実施形態を説明するためのもので、図1に相当する図である。 従来の積層型電子部品101の断面図である。
符号の説明
1,1a 積層型電子部品
2 積層体
3,4 主面
5,6 端面
7 絶縁体層
8,9,8a,8b 内部電極
10,11 外部電極
14,15 端縁厚膜電極
16a,16b めっき析出物
17,18 めっき膜

Claims (8)

  1. 相対向する第1および第2の主面と前記第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する直方体状をなし、積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の前記内部電極の各端部が互いに絶縁された状態で前記第1および第2の端面のいずれかに露出している、積層体を用意する工程と、
    前記第1および第2の端面の各々から露出した複数の前記内部電極の各端部にめっき析出物を析出させるように、前記積層体の前記第1および第2の端面に対して、直接めっきを施すとともに、複数の前記内部電極の各端部に析出した前記めっき析出物が互いに接続されるようにめっき成長させることによって、前記積層体の前記第1および第2の端面上に外部電極を形成する工程と、次いで、
    前記積層体の前記第1および第2の主面ならびに前記第1および第2の側面の各々における、前記第1および第2の端面に隣接する各端縁部に、金属粉末とガラスフリットとを含む導電性ペーストを塗布し、焼き付けることにより、前記外部電極と導通する端縁厚膜電極を形成する工程と
    を備える、積層型電子部品の製造方法。
  2. さらに、前記端縁厚膜電極および前記外部電極の上に、めっきを施すことによって、めっき膜を形成する工程を備える、請求項1に記載の積層型電子部品の製造方法。
  3. 前記外部電極を形成する工程において実施されるめっきは電解めっきであり、前記積層体を用意する工程において用意される前記積層体は、前記内部電極が露出する前記端面において、前記絶縁体層の厚み方向に測定した、隣り合う前記内部電極間の間隔が10μm以下であり、かつ前記端面に対する前記内部電極の引っ込み長さが1μm以下である、請求項1または2に記載の積層型電子部品の製造方法。
  4. 前記外部電極を形成する工程において実施されるめっきは電解めっきであり、前記積層体を用意する工程において用意される前記積層体は、前記内部電極が露出する前記端面において、前記絶縁体層の厚み方向に測定した、隣り合う前記内部電極間の間隔が20μm以下であり、かつ前記端面に対する前記内部電極の突出長さが0.1μm以上である、請求項1または2に記載の積層型電子部品の製造方法。
  5. 前記外部電極を形成する工程において実施されるめっきは無電解めっきであり、前記積層体を用意する工程において用意される前記積層体は、前記内部電極が露出する前記端面において、前記絶縁体層の厚み方向に測定した、隣り合う前記内部電極間の間隔が20μm以下であり、かつ前記端面に対する前記内部電極の引っ込み長さが1μm以下である、請求項1または2に記載の積層型電子部品の製造方法。
  6. 前記外部電極を形成する工程において実施されるめっきは無電解めっきであり、前記積層体を用意する工程において用意される前記積層体は、前記内部電極が露出する前記端面において、前記絶縁体層の厚み方向に測定した、隣り合う前記内部電極間の間隔が50μm以下であり、かつ前記端面に対する前記内部電極の突出長さが0.1μm以上である、請求項1または2に記載の積層型電子部品の製造方法。
  7. 相対向する第1および第2の主面と前記第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する直方体状をなし、積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、複数の前記内部電極の各端部が互いに絶縁された状態で前記第1および第2の端面のいずれかに露出している、積層体と、
    前記積層体の前記第1および第2の端面の各々から露出した複数の前記内部電極の各端部を互いに接続するように前記第1および第2の端面上に形成された、実質的にめっき析出物からなる外部電極と、
    前記積層体の前記第1および第2の主面ならびに前記第1および第2の側面の各々における、前記第1および第2の端面に隣接する各端縁部に前記外部電極と導通するように形成された、金属粉末とガラスフリットとを含む端縁厚膜電極と
    を備え
    前記端縁厚膜電極は、前記第1および第2の端面上には形成されていない
    積層型電子部品。
  8. 前記端縁厚膜電極および前記外部電極の上に形成されためっき膜をさらに備える、請求項7に記載の積層型電子部品。
JP2008036807A 2007-03-28 2008-02-19 積層型電子部品およびその製造方法 Active JP5289794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008036807A JP5289794B2 (ja) 2007-03-28 2008-02-19 積層型電子部品およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007083422 2007-03-28
JP2007083422 2007-03-28
JP2007101319 2007-04-09
JP2007101319 2007-04-09
JP2008036807A JP5289794B2 (ja) 2007-03-28 2008-02-19 積層型電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008283170A JP2008283170A (ja) 2008-11-20
JP5289794B2 true JP5289794B2 (ja) 2013-09-11

Family

ID=39793919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008036807A Active JP5289794B2 (ja) 2007-03-28 2008-02-19 積層型電子部品およびその製造方法

Country Status (3)

Country Link
US (2) US7933113B2 (ja)
JP (1) JP5289794B2 (ja)
CN (1) CN101276687B (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2009283598A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5347350B2 (ja) * 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP5287211B2 (ja) * 2008-12-17 2013-09-11 株式会社村田製作所 セラミック電子部品の製造方法および製造装置
CN102265359B (zh) * 2008-12-25 2013-03-27 株式会社村田制作所 陶瓷体的制造方法
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ
JP5482062B2 (ja) 2009-09-29 2014-04-23 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
KR101060824B1 (ko) * 2009-12-22 2011-08-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5471686B2 (ja) 2010-03-24 2014-04-16 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP5521695B2 (ja) * 2010-03-29 2014-06-18 株式会社村田製作所 電子部品
JP2012043841A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
KR101500965B1 (ko) 2011-07-06 2015-03-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품의 적층방향 판정방법, 적층형 전자부품의 적층방향 판정장치, 연속 적층형 전자부품의 제조방법, 및 연속 적층형 전자부품의 제조장치
KR20130037485A (ko) * 2011-10-06 2013-04-16 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
KR101503967B1 (ko) * 2011-12-08 2015-03-19 삼성전기주식회사 적층형 인덕터 및 그 제조방법
KR101376828B1 (ko) 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
KR101434108B1 (ko) 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP6119513B2 (ja) * 2013-08-28 2017-04-26 株式会社村田製作所 電子部品
KR101983154B1 (ko) * 2013-11-05 2019-05-28 삼성전기주식회사 적층 세라믹 커패시터
KR101474168B1 (ko) 2013-11-15 2014-12-17 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
JP5796643B2 (ja) * 2014-01-28 2015-10-21 株式会社村田製作所 積層型セラミック電子部品
KR101641574B1 (ko) * 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101821918B1 (ko) 2014-03-27 2018-01-24 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
JP6020503B2 (ja) * 2014-03-31 2016-11-02 株式会社村田製作所 積層セラミック電子部品
JP6020502B2 (ja) * 2014-03-31 2016-11-02 株式会社村田製作所 積層セラミック電子部品
KR101637695B1 (ko) 2014-10-16 2016-07-07 현대자동차주식회사 진동식 오일 세퍼레이터 및 이를 적용한 블로바이가스 재순환 시스템
JP6378122B2 (ja) 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판
JP5915798B2 (ja) * 2015-05-13 2016-05-11 株式会社村田製作所 積層型セラミック電子部品
JP6409765B2 (ja) * 2015-12-28 2018-10-24 株式会社村田製作所 表面実装インダクタ
CN105575645B (zh) * 2016-02-04 2018-08-24 深圳顺络电子股份有限公司 一种叠层电子元件及其制造方法
JP6421138B2 (ja) 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ
KR102632352B1 (ko) * 2016-09-08 2024-02-02 삼성전기주식회사 커패시터 부품
KR102653205B1 (ko) 2016-11-23 2024-04-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process
JP6838381B2 (ja) * 2016-12-14 2021-03-03 Tdk株式会社 積層電子部品
JP6669123B2 (ja) * 2017-04-19 2020-03-18 株式会社村田製作所 インダクタ
JP6708162B2 (ja) * 2017-04-25 2020-06-10 株式会社村田製作所 インダクタ
JP6720914B2 (ja) * 2017-04-25 2020-07-08 株式会社村田製作所 インダクタ
JP6769386B2 (ja) * 2017-04-25 2020-10-14 株式会社村田製作所 インダクタ
US10770230B2 (en) * 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
JP6933090B2 (ja) * 2017-10-30 2021-09-08 Tdk株式会社 電子部品
KR102137783B1 (ko) * 2018-09-18 2020-07-24 삼성전기주식회사 세라믹 전자 부품
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR102211744B1 (ko) * 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP2020161785A (ja) * 2019-03-27 2020-10-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7273373B2 (ja) * 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品
KR20220092166A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
JP7409334B2 (ja) * 2021-02-17 2024-01-09 株式会社村田製作所 積層型コイル部品
JP2022133844A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
JP2022133831A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
KR20230046529A (ko) * 2021-09-30 2023-04-06 삼성전기주식회사 커패시터 부품

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687540A (en) * 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
KR940010559B1 (ko) * 1991-09-11 1994-10-24 한국과학기술연구원 적층 세라믹 캐패시터의 제조방법
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP3330836B2 (ja) 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
KR100465140B1 (ko) * 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
JP3528749B2 (ja) * 2000-03-17 2004-05-24 株式会社村田製作所 積層セラミックコンデンサ
JP2002270457A (ja) * 2001-03-07 2002-09-20 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2003022929A (ja) 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4134675B2 (ja) * 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
CN1799112A (zh) 2003-04-08 2006-07-05 阿维科斯公司 电镀端头
JP2005243944A (ja) * 2004-02-26 2005-09-08 Kyocera Corp セラミック電子部品
JP2007036003A (ja) * 2005-07-28 2007-02-08 Kyocera Corp 積層コンデンサ
WO2007049456A1 (ja) * 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007097180A1 (ja) * 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP4561754B2 (ja) 2007-01-30 2010-10-13 Tdk株式会社 積層コンデンサ
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
US20080239617A1 (en) 2008-10-02
JP2008283170A (ja) 2008-11-20
US8631549B2 (en) 2014-01-21
US20110162180A1 (en) 2011-07-07
US7933113B2 (en) 2011-04-26
CN101276687A (zh) 2008-10-01
CN101276687B (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
JP5289794B2 (ja) 積層型電子部品およびその製造方法
JP5397504B2 (ja) 積層型電子部品およびその製造方法
JP5397446B2 (ja) 積層型電子部品およびその製造方法
JP5116661B2 (ja) 積層型電子部品の製造方法
JP5056485B2 (ja) 積層型電子部品およびその製造方法
JP5188390B2 (ja) 積層型電子部品およびその製造方法
JP5459487B2 (ja) 積層型電子部品およびその製造方法
JP5181807B2 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP5493328B2 (ja) 積層型電子部品の製造方法
JP2009295602A (ja) 積層型電子部品、および積層型電子部品の製造方法。
US8456796B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
US8520361B2 (en) Laminated electronic component
JP2010034225A (ja) 積層セラミック電子部品およびその製造方法
JP5783242B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5289794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150