JP5217677B2

JP5217677B2 - 積層セラミック電子部品およびその製造方法

Info

Publication number: JP5217677B2
Application number: JP2008161569A
Authority: JP
Inventors: 拓巳谷口; 宏之松本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2008-06-20
Filing date: 2008-06-20
Publication date: 2013-06-19
Anticipated expiration: 2028-06-20
Also published as: US8213152B2; US20120234463A1; US20090316330A1; US9190212B2; JP2010003891A

Description

この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、外部端子電極が、内部電極の露出端だけでなく、ダミー導体の露出端にも接続され、それによって、外部端子電極の固着力の向上が図られた積層セラミック電子部品およびその製造方法に関するものである。

近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の電子機器は小型化が進んでおり、これら電子機器には、小型化かつ高性能化が可能な積層セラミック電子部品が多数用いられている。

通常、積層セラミック電子部品は、複数の積層されたセラミック層を有するセラミック素体と、セラミック素体の内部に形成された内部電極と、セラミック素体の外表面上に形成された外部端子電極とを備える。そして、積層セラミック電子部品は、実装基板の導電ランド上に配置され、はんだなどの導電性接合材を介して基板上に実装される。

現在、積層セラミック電子部品には、さらなる小型化の要求がある。積層セラミック電子部品を小型化すると、内部電極同士が対向する有効面積が小さくなるため、一般的に特性は低下する傾向にある。また、多端子型の積層セラミック電子部品においては、複数のストライプ状の外部端子電極を狭ピッチで形成する必要があるが、従来の厚膜ペーストの焼付けによる方法ではペースト塗布精度に限界があり、高精度に外部端子電極を形成することは困難である。

これを受けて、外部端子電極を直接めっきにより形成する方法が提案されている。この方法によれば、薄くフラットな外部端子電極を形成することができるため、その分、内部電極の有効面積を広げることができる。また、内部電極の露出端にめっきが析出するため、狭ピッチであっても高精度に外部端子電極を形成することができる。

そして、このように外部端子電極を直接めっきにより形成する場合に、電気的特性の発現に実質的に寄与しないダミー導体を用いることが、たとえば特許文献１において提案されている。これにより、内部電極の露出端だけでなくダミー導体の露出端にもめっき金属を析出させることが可能となり、より確実にめっきを成長させることができるとされている。

上記のようにダミー導体を有するセラミック積層電子部品を作製する際には、セラミックグリーンシート上に内部電極パターンおよびダミー導体パターンを印刷して、セラミックグリーンシートを積層・逐次圧着し、得られたマザーブロックをプレスすることが行なわれる。

セラミックグリーンシートの積層・逐次圧着工程は、図１４に示すように、プレスヘッド９によって、セラミックグリーンシート１０をプレス台１１上に搬送し、プレス台１１上で、セラミックグリーンシート１０を積層し、かつ圧着することを繰り返すことによって実施される。ここで、得ようとするマザーブロックを構成する複数のセラミックグリーンシート１０については、下から順に積層・圧着が繰り返されるが、初期に積層されたセラミックグリーンシート１０や内部電極パターンおよびダミー導体パターンのような導体パターンには何度も圧着の負荷が加えられる。そして、特に上記導体パターンの密度の高い部分においては圧力が集中するため、得られたマザーブロックにおいて、上方主面側に比べて、初期に積層されたセラミックグリーンシート１０が位置する側である下方主面側の導体パターンの方が大きく伸びてしまうという現象が起こる。

この問題は、特に、直接めっきにより外部端子電極を形成する際に問題となる。すなわち、下方主面側の導体パターンが伸びることにより、内部電極やダミー導体の露出端の幅が、セラミック素体の上方主面側と下方主面側とで差が生じる。そして、このような露出状態を反映して、図１５に示すように、外部端子電極１２が台形形状になってしまうという問題がある。図１５には、セラミック素体１３において、ストライプ状の外部端子電極１２が複数列をなして形成されている側面１４が示されている。

上述のように、外部端子電極１２が台形形状となる場合、上下方向の方向性に起因して、たとえば、ツームストーン不良やセルフアライメント不良などが生じたり、台形形状の下辺同士が接近することによりはんだブリッジが起こりやすくなったりするという問題を招く。
特開２００４−３２７９８３号公報

そこで、この発明の目的は、上述した問題を解決し得る、積層セラミック電子部品およびその製造方法を提供しようとすることである。

この発明に係る積層セラミック電子部品は、
（１）複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、第１の主面および第２の主面間を接続する複数の側面とを有する、セラミック素体と、
（２）セラミック素体の内部に形成され、第１の有効部と、第１の有効部から少なくとも１つの側面まで引き出された第１の引出し部と、第１の引出し部の終端に位置して側面上に露出する第１の電極露出端とを有する、第１の内部電極と、
（３）セラミック素体の内部に形成され、特定のセラミック層を介して第１の有効部と対向する第２の有効部と、第２の有効部から少なくとも１つの側面まで引き出された第２の引出し部と、第２の引出し部の終端に位置して側面上に露出する第２の電極露出端とを有する、第２の内部電極と、
（４）セラミック素体の内部において、第１の内部電極および第２の内部電極のいずれも形成されないようにして第１の主面側に配置された第１の外層部に形成され、少なくとも１つの側面上に露出する第１のダミー露出端を有する、第１のダミー導体と、
（５）第１の外層部の内部に形成され、少なくとも１つの側面上に露出する第２のダミー露出端を有し、第１のダミー導体とは電気的に絶縁された、第２のダミー導体と、
（６）セラミック素体の内部において、第１の内部電極および第２の内部電極のいずれも形成されないようにして第２の主面側に配置された第２の外層部に形成され、少なくとも１つの側面上に露出する第３のダミー露出端を有する、第３のダミー導体と、
（７）第２の外層部の内部に形成され、少なくとも１つの側面上に露出する第４のダミー露出端を有し、第３のダミー導体とは電気的に絶縁された、第４のダミー導体と、
（８）セラミック素体の少なくとも１つの側面上に形成された、第１の外部端子電極と、
（９）セラミック素体の少なくとも１つの側面上に形成され、第１の外部端子電極とは電気的に絶縁された、第２の外部端子電極と
を備えている。

第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ側面上に位置する部分を有している。
第１の電極露出端、第１のダミー露出端および第３のダミー露出端は、少なくとも１つの側面上において、セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第１の露出端分布領域を形成している。他方、第２の電極露出端、第２のダミー露出端および第４のダミー露出端は、少なくとも１つの側面上において、セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第２の露出端分布領域を形成している。

前述の第１の外部端子電極は、第１の露出端分布領域を被覆するようにして直接めっきにより形成された、第１の下地めっき膜を含み、前述の第２の外部端子電極は、第２の露出端分布領域を被覆するようにして直接めっきにより形成された、第２の下地めっき膜を含む。

そして、前述した技術的課題を解決するため、この発明では、第１のダミー露出端の幅は、第３のダミー露出端の幅と実質的に同じであり、第２のダミー露出端の幅は、第４のダミー露出端の幅と実質的に同じであり、第１のダミー露出端の厚みに比べて、第３のダミー露出端の厚みが薄く、第２のダミー露出端の厚みに比べて、第４のダミー露出端の厚みが薄いことを特徴としている。

なお、上記ダミー導体は、通常、電気的特性の発現には実質的に寄与するものではないが、予期せずして、電気的特性に影響を及ぼす場合もあり得る。

この発明において、複数の側面が、互いに対向する第１の側面および第２の側面を含むとき、好ましい実施態様では、第１の露出端分布領域は第１の側面上に配置され、第２の露出端分布領域は第２の側面上に配置される。

また、複数の側面が、互いに対向する第１の側面および第２の側面と、互いに対向する第３の側面および第４の側面とを含むとき、他の好ましい実施態様では、第１の露出端分布領域は、第１の側面上、第３の側面上および第４の側面上に配置され、第２の露出端分布領域は、第２の側面上、第３の側面上および第４の側面上に配置される。

また、少なくとも１つの側面上において、当該側面の幅方向に沿って第１の露出端分布領域が複数列配置され、少なくとも１つの側面上において、当該側面の幅方向に沿って第２の露出端分布領域が複数列配置されてもよい。

この発明は、また、上述したようなこの発明に係る積層セラミック電子部品、すなわち、上述したセラミック素体と、第１の内部電極と、第２の内部電極と、第１のダミー導体と、第２のダミー導体と、第３のダミー導体と、第４のダミー導体と、第１の外部端子電極と、第２の外部端子電極とを備え、第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ側面上に位置する部分を有している、積層セラミック電子部品を製造する方法にも向けられる。

この発明に係る積層セラミック電子部品の製造方法は、
（１）第１の内部電極パターンおよび／または第２の内部電極パターンが印刷された第１のセラミックグリーンシートと、第１のダミー導体パターンおよび／または第２のダミー導体パターンが印刷された第２のセラミックグリーンシートと、第３のダミー導体および／または第４のダミー導体パターンが印刷された第３のセラミックグリーンシートとをそれぞれ準備する工程と、
（２）所定枚数の第３のセラミックグリーンシート、所定枚数の第１のセラミックグリーンシートおよび所定枚数の第２のセラミックグリーンシートを、下からこの順に、かつ、逐次圧力を加えながら積層して未焼成のセラミック積層体を得る工程と、
（３）未焼成のセラミック積層体を焼成する工程と、
（４）焼成後のセラミック積層体に直接めっき処理を施し、第１の外部端子電極および第２の外部端子電極を形成する工程と
を備えている。

そして、前述した準備する工程において、第３のダミー導体パターンの幅は第１のダミー導体パターンの幅よりも短くされ、第４のダミー導体パターンの幅は第２のダミー導体パターンの幅よりも短くされることを特徴としている。

この発明によれば、積層セラミック電子部品を製造するにあたって、第３および第４のダミー導体パターンの各幅を、それぞれ、第１および第２のダミー導体パターンの各幅より短くしているので、積層・逐次圧着時に、第３および第４のダミー導体パターンが位置する第２の外層部に繰り返し圧力が加わり、第３および第４のダミー導体パターンの寸法が伸びても、得られた積層セラミック電子部品において、第３および第４のダミー導体の各々の第３および第４のダミー露出端の各幅を、第１および第２のダミー導体の各々の第１および第２のダミー露出端の各幅と実質的に同じとすることができる。

したがって、外部端子電極の下地めっき膜を、露出端分布領域を被覆するようにして直接めっきにより形成する際、エッジ部分がストレートな下地めっき膜を形成することが可能となり、応じて、外部端子電極のエッジ部分もストレートなものとすることができ、実装時の不具合の発生を抑制することができる。すなわち、図１４および図１５を参照して説明したような問題が生じにくくなる。

図１ないし図６は、この発明の第１の実施形態による積層セラミック電子部品２１を説明するためのものである。ここで、図１は、積層セラミック電子部品２１の外観を示す斜視図である。図２は、図１の線Ａ−Ａに沿う断面図である。図３は、図１に示した積層セラミック電子部品２１に備えるセラミック素体２２の内部構造を示す平面図であり、典型的な断面上での形態をいくつか示している。

図１ないし図３に示すように、積層セラミック電子部品２１に備えるセラミック素体２２は、複数のセラミック層２３が積層されてなるもので、互いに対向する第１の主面２４および第２の主面２５と、それらの間を接続する第１ないし第４の側面２６〜２９とを有している。第１の側面２６と第２の側面２７とは互いに対向し、第３の側面２８と第４の側面２９とは互いに対向している。なお、図３において、（ａ）〜（ｆ）の順序は、複数のセラミック層２３の積層順序を示すものでもある。

図１によく示されるように、積層セラミック電子部品２１はアレイ状であり、第１の側面２６上には複数の第１の外部端子電極３０が形成され、第２の側面上２７には複数の第２の外部端子電極３１が形成されている。ここで、第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ側面上に位置する部分を有している、という条件を満たしている。第１の外部端子電極３０および第２の外部端子電極３１は、互いに電気的に絶縁されている。詳細には図示しないが、第１の外部端子電極３０は第１の下地めっき膜を有し、第２の外部端子電極３１は第２の下地めっき膜を有している。

セラミック素体２２の内部には、図２および図３に示すように、第１および第２の内部電極３２および３３と、第１ないし第４のダミー導体３４〜３７が配置されている。第１の内部電極３２、第１のダミー導体３４および第３のダミー導体３６は、第１の側面２６まで引き出され、第１の外部端子電極３０と電気的に接続されている。第２の内部電極３３、第２のダミー導体３５および第４のダミー導体３７は、第２の側面２７まで引き出され、第２の外部端子電極３１と電気的に接続されている。

なお、セラミック素体２２は、第１および第２の内部電極３２および３３が形成された内層部３８と、第１および第２の内部電極３２および３３のいずれもが形成されていない第１および第２の外層部３９および４０とからなる。第１の外層部３９は第１の主面２４側に配置され、第２の外層部４０は第２の主面２５側に配置される。前述の第１および第２のダミー電極３４〜３７は、第１の外層部３９に形成され、第３および第４のダミー電極３６および３７は、第２の外層部４０に形成される。

図３（ｃ）および同（ｄ）に示すように、第１の内部電極３２は、第１の有効部４１と、第１の有効部４１から第１の側面２６にまで引き出された第１の引出し部４２とを有する。第２の内部電極３３は、第２の有効部４３と、第２の有効部４３から第２の側面２７にまで引き出された第２の引出し部４４とを有する。第１の引出し部４２の幅は第１の有効部４１の幅よりも狭く、第２の引出し部４４の幅は第２の有効部４３の幅よりも狭く構成されている。

第１の有効部４１と第２の有効部４３とがセラミック層２３を挟んで対向する部分において、所定の電気的特性が発現される。

第１の引出し部４２の終端には、第１の側面２６上に露出する第１の電極露出端４５が位置し、第２の引出し部４４の終端には、第２の側面２７上に露出する第２の電極露出端４６が位置しており、これら第１および第２の電極露出端４５および４６が、それぞれ、第１および第２の外部端子電極３０および３１の各々との接続部分となっている。

この実施形態のように、各々複数の第１および第２の内部電極３２および３３が同一平面上に形成される場合、第１および第２の内部電極３２および３３は、同一平面上において交互に配置されることが好ましい。これにより、第１および第２の引出し部４２および４４の一方が、特定の面内において、第１および第２の側面２６および２７の一方に偏って配置されることがなくなり、隣り合うセラミック層２３同士の接合部分のバランスが取れるため、積層セラミック電子部品２１の信頼性を向上させることができる。

第１および第２のダミー導体３４〜３７は互いに電気的に絶縁され、第３および第４のダミー導体３６および３７は互いに電気的に絶縁されている。この実施形態において、第１および第２のダミー導体３４〜３７が同一面上に、第３および第４のダミー導体３６および３７が同一面上にそれぞれ形成されているが、必ずしも同一面上に形成されている必要はない。

セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部４２、第１のダミー導体３４および第３のダミー導体３６が重なるように配置され、第２の引出し部４４、第２のダミー導体３５および第４のダミー導体３７が重なるように配置されている。

第１のダミー導体３４は、その終端に位置して第１の側面２６上に露出する第１のダミー露出端４７を有している。第１のダミー露出端４７は第１の外部端子電極３０との接続部分となる。第２のダミー導体３５は、その終端に位置して第２の側面２７上に露出する第２のダミー露出端４８を有している。第２のダミー露出端４８は第２の外部端子電極３１との接続部分となる。第３のダミー導体３６は、その終端に位置して第１の側面２６上に露出する第３のダミー露出端４９を有している。第３のダミー露出端４９は第１の外部端子電極３０との接続部分となる。第４のダミー導体３７は、その終端に位置して第２の側面２７上に露出する第４のダミー露出端５０を有している。第４のダミー露出端５０は第２の外部端子電極３１との接続部分となる。

図４は、外部端子電極３０および３１を形成する前の段階にあるセラミック素体２２の第１の側面２６を示す図である。図４において、第１の電極露出端４５、第１のダミー露出端４７および第３のダミー露出端４９が図示されているが、図面上、これらを互いに区別するため、第１の電極露出端４５については白抜きの長方形で示し、第１のダミー露出端４７については黒塗りの比較的高さ寸法の大きい長方形で示し、第３のダミー露出端４９については太線により描かれた１本の線分で示している。

前述したように、セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部４２、第１のダミー導体３４および第３のダミー導体３６が重なるように配置されているため、図４に示すように、第１の電極露出端４５と第１のダミー露出端４７と第３のダミー露出端４９とは、第１の側面２６上において、セラミック層２３の積層方向に沿って複数の列状に延びる、第１の露出端分布領域５１を形成している。第１の露出端分布領域５１は第１の外部端子電極３０に含まれる第１の下地めっき膜により被覆される。

第１および第３のダミー露出端４７および４９の各々の幅は互いに実質的に同じであるが、第３のダミー露出端４９の厚みは、第１のダミー露出端４７の厚みよりも薄くなっている。また、第１の電極露出端４５の幅についても第１および第３のダミー露出端４７および４９の各幅と実質的に同じであることが好ましい。ここで、「実質的に同じ」であるというのは、両者の差が平均１０μｍ以下程度のばらつきであれば含まれるものと定義する。

なお、第１の電極露出端４５の厚みは、第１のダミー露出端４７よりも厚くなり得るし、第３のダミー露出端４９よりも薄くなり得るが、この発明は外部端子電極３０および３１の端部が必要以上に広がってしまうことによる生じる実装不良を防止することを主たる目的としており、第１の電極露出端４５の厚みと第１１および第３のダミー露出端４７および４９の各厚みとの関係については特に問う必要はない。

図示しないが、第２の電極露出端４６ならびに第２および第４のダミー露出端４８および５０についても、同様にして、第２の側面２７上において、第２の露出端分布領域を形成し、第２の露出端分布領域は第２の外部端子電極３１に含まれる第２の下地めっき膜により被覆される。また、同様に、第２および第４のダミー露出端４８および５０の各々の幅は互いに実質的に同じであるが、第４のダミー露出端５０の厚みは、第２のダミー露出端４８の厚みよりも薄くなっている。また、第２の電極露出端４６の幅についても、第２および第４のダミー露出端４８および５０の各幅と実質的に同じであることが好ましい。

第１の外層部３９、第２の外層部４０それぞれにおけるセラミック層２３の積層枚数は、１〜５０枚であることが好ましく、１つの露出端分布領域について、第１の外層部３９および第２の外層部４０に配置されるダミー導体３４〜３７の枚数はそれぞれ１〜３０枚であることが好ましい。

セラミック層２３を構成する材料しては、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。そのほか、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックなどを用いることもできる。

セラミック層２３を構成する材料として、誘電体セラミックを用いた場合は、積層セラミック電子部品２１はコンデンサとして機能し、圧電体セラミックを用いた場合は、圧電部品として機能し、半導体セラミックを用いた場合は、サーミスタとして機能する。セラミック層２３の焼成後の厚みは、０．１〜１０μｍであることが好ましい。

内部電極３２および３３やダミー導体３４〜３７に含まれる導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄもしくはＡｕ、またはこれらいずれか１種を含む合金などを用いることができる。内部電極３２および３３に含まれる導電材料とダミー導体３４〜３７に含まれる導電材料とは互いに同じ金属からなることが好ましい。内部電極３２および３３やダミー導体３４〜３７の各々の焼成後の厚みは、０.１〜２.０μｍであることが好ましい。特に第３および第４のダミー導体３６および３７の焼成後の厚みは、１.０μｍ以下であることが好ましい。

外部端子電極３０および３１は、露出端分布領域５１を被覆する下地めっき膜だけでなく、下地めっき膜上に形成された上層めっき膜をさらに有していてもよい。これら下地めっき膜や上層めっき膜は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。

たとえば、内部電極３２および３３ならびにダミー導体３４〜３７においてＮｉを用いた場合、下地めっき膜としては、Ｎｉとの接合性の良いＣｕを用いることが好ましい。また、上層めっき膜を複数層から構成する場合、下地側の第１層を構成する金属としては、はんだバリア性能を有するＮｉを用いることが好ましく、外表面側の第２層を構成する金属としては、はんだ濡れ性の良いＳｎやＡｕを用いることが好ましい。

下地めっき膜や上層めっき膜の１層あたりの厚みは、１〜１５μｍであることが好ましい。

次に、上述した積層セラミック電子部品２１の製造方法の一例について説明する。

まず、セラミック層２３となるべきセラミックグリーンシート、内部電極３２および３３のための導電性ペースト、ならびにダミー導体３４〜３７のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、第１および第２の内部電極３２および３３の各々となるべき第１および第２の内部電極パターンならびに第１ないし第４のダミー導体３４〜３７の各々となるべき第１ないし第４のダミー導体パターンが印刷されるが、以下の説明において、第１および第２の内部電極パターンが印刷されたものを第１のセラミックグリーンシートとし、第１および第２のダミー導体パターンが印刷されたものを第２のセラミックグリーンシートとし、第３および第４のダミー導体パターンが印刷されたものを第３のセラミックグリーンシートとし、内部電極パターンおよびダミー導体パターンのいずれもが形成されていないものを第４のセラミックグリーンシートとする。

なお、第１のセラミックグリーンシート上には、第１および第２の内部電極パターンの双方が形成される場合と、それぞれ一方ずつが形成される場合とがあり得る。また、第２のセラミックグリーンシート上には、第１および第２のダミー導体パターンの双方が形成される場合と、それぞれ一方ずつが形成される場合とがあり得る。また、第３のセラミックグリーンシート上には、第３および第４のダミー導体パターンの双方が形成される場合と、それぞれ一方ずつが形成される場合とがあり得る。

図５は、第２のセラミックグリーンシート５３上に印刷された第１および第２のダミー導体パターン５５および５６を示す平面図であり、図６は、第３のセラミックグリーンシート５４上に印刷された第３および第４のダミー導体パターン５７および５８を示す平面図である。

図５および図６において、第２および第３のセラミックグリーンシート５３および５４はマザーの状態にあり、１点鎖線はカットライン５９および６０を示している。後述するカット工程において、これらカットライン５９および６０に沿うカットが実施される。

また、図６において、破線で示した矩形の枠は、図５に示した第１および第２のダミー導体パターン５５および５６の大きさの目安を与えるものである。図６からわかるように、第３および第４のダミー導体パターン５７および５８は、第１および第２のダミー導体パターン５５および５６に比べて一回り面積が小さくなっている。なお、第３および第４のダミー導体パターン５７および５８は、第１および第２のダミー導体パターン５５および５６に比べて、必ずしも面積が小さくなっていなくてもよく、少なくとも幅が短くなっていればよい。

第１ないし第４のダミー導体パターン５５〜５８の各々の露出端となるべき部分の幅を、それぞれ、Ｗ_１、Ｗ_２、Ｗ_３およびＷ_４としたとき、Ｗ_１／Ｗ_３およびＷ_２／Ｗ_４の値は、ともに、１.０３〜１.１６であることが好ましい。上記値が、この範囲を超える場合、最終的に第１および第２のダミー露出端４７および４８の幅が大きくなりすぎ、外部端子電極３０および３１が逆台形状になることがある。また、第１ないし第４のダミー導体パターン５５〜５８の面積を、それぞれ、Ｓ_１、Ｓ_２、Ｓ_３およびＳ_４としたとき、Ｓ_１／Ｓ_３およびＳ_２／Ｓ_４の値は、ともに、１.０５〜１.３５であることが好ましい。

なお、この実施形態では、図５に示すように、第１のダミー導体パターン５５と第２のダミー導体パターン５６とが一連のパターンとして一体的に印刷され、カット工程において、カットライン６０に沿ってカットされることによって、上記一連のパターンが分割されて、第１のダミー導体パターン５５と第２のダミー導体パターン５６とに分離される。したがって、上記幅Ｗ_１は必然的に上記幅Ｗ_２と等しくなる。

同様に、図６に示すように、第３のダミー導体パターン５７と第４のダミー導体パターン５８とが一連のパターンとして一体的に印刷され、カット工程において、カットライン６０に沿ってカットされることによって、上記一連のパターンが分割されて、第３のダミー導体パターン５７と第４のダミー導体パターン５８とに分離される。したがって、上記幅Ｗ_３は必然的に上記幅Ｗ_４と等しくなる。

次に、プレス台上に、各セラミックグリーンシートが積層され、逐次圧着が行なわれる。積み順としては、所定枚数の第４のセラミックグリーンシート、所定枚数の第３のセラミックグリーンシート、所定枚数の第１のセラミックグリーンシート、所定枚数の第２のセラミックグリーンシート、所定枚数の第４のセラミックグリーンシート、という順が採用される。この結果、生の状態のマザー積層体が得られる。このとき、逐次圧着後のマザー積層体において、第１および第２のダミー導体パターン５５および５６と第３および第４のダミー導体パターン５７および５８とが実質同じ面積となるように、圧着条件を調整する。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。逐次圧着時の圧力は、１０〜５００ｋＮであることが好ましい。

次に、生のマザー積層体は所定のサイズにカットされ、それによって、セラミック素体２２の生の状態のものが切り出される。

次に、生のセラミック素体２２が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や用いられた導電性ペーストに含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。

次に、必要に応じて、バレル研磨等による研磨処理を施し、内部電極３２および３３の電極露出端４５および４６ならびにダミー導体３４〜３７のダミー露出端４７〜５０の面出しを行なう。同時に、セラミック素体２２の稜部や角部に丸みが形成される。

次に、めっき処理を施し、第１の露出端分布領域５１および第２の露出端分布領域を被覆するようにして外部端子電極３０および３１に含まれる下地めっき膜を形成する。このとき、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、電解めっきを採用することが好ましい。また、めっきを実施するにあたっては、バレルめっきを用いることが好ましい。

次に、必要に応じて、下地めっき膜上に１層以上の上層めっき膜を形成する。

図７は、この発明の第２の実施形態を説明するための図２に対応する図である。図７において、図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第２の実施形態による積層セラミック電子部品２１ａは、さらに内層部３８に、第５および第６のダミー導体６３および６４が形成されていることを特徴としている。第５のダミー導体６３は、第２の内部電極３３と同一面上に形成され、第１の側面２６に引き出されて第１の外部端子電極３０と電気的に接続されている。第６のダミー導体６４は、第１の内部電極３２と同一面上に形成され、第２の側面２７に引き出されて第２の外部端子電極３１と電気的に接続されている。

図８は、この発明の第３の実施形態を説明するための図３に対応する図であるが、図８では、外部端子電極をも図示している。図８において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態による積層セラミック電子部品２１ｂは、多端子型低ＥＳＬ積層セラミックコンデンサとして使用され得るものである。この積層セラミック電子部品２１ｂは、図１に示した積層セラミック電子部品２１と同様の外観を有している。

図８には、セラミック素体２２の内層部の構成が示されている。セラミック素体２２の内部であって、内層部には、互いの間に所定のセラミック層２３を介在させた状態で、第１および第２の内部電極６７および６８が複数組積層方向に交互に形成されている。

図８（ａ）に示すように、第１の内部電極６７は、第１の有効部６９と第１の有効部６９から第１および第２の側面２６および２７の各々にまで引き出される複数の第１の引出し部７０とを有していて、第１の引出し部７０の各終端に、第１または第２の側面２６または２７に露出する第１の電極露出端７１を位置させている。

図８（ｂ）に示すように、第２の内部電極６８は、第１の有効部６９と対向する第２の有効部７２と第２の有効部７２から第１および第２の側面２６および２７の各々にまで引き出される複数の第２の引出し部７３とを有していて、第２の引出し部７３の各終端に、第１または第２の側面２６または２７に露出する第２の電極露出端７４を位置させている。

なお、図８では図示しないが、第１ないし第４のダミー導体が図３（ｂ）および同（ｅ）に示すようなパターンをもってセラミック素体２２の第１および第２の外層部にそれぞれ形成される。この場合、第１および第２のダミー導体が、第１および第２の側面２６および２７の各々に沿って交互に配置され、また、第３および第４のダミー導体についても、第１および第２の側面２６および２７の各々に沿って交互に配置されることになる。

その結果、セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部７０と第１および第３のダミー導体とが重なるように配置され、第２の引出し部７３と第２および第４のダミー導体とが重なるように配置されている。

したがって、第１の電極露出端７１ならびに第１および第３のダミー露出端は、第１および第２の側面２６および２７の各々上において、セラミック層２３の積層方向に沿って複数の列状に延びる、第１の露出端分布領域を形成し、また、第２の電極露出端７４ならびに第２および第４のダミー露出端は、第１および第２の側面２６および２７の各々上において、セラミック層２３の積層方向に沿って複数の列状に延びる、第２の露出端分布領域を形成する。

これら第１の露出端分布領域と第２の露出端分布領域とは、第１および第２の側面２６および２７の各々上において、交互に配列される。第１の露出端分布領域は第１の外部端子電極７５の第１の下地めっき膜により被覆される。これによって、第１の電極露出端７１ならびに第１および第３のダミー露出端は、第１の外部端子電極７５と電気的に接続される。他方、第２の露出端分布領域は第２の外部端子電極７６の第２の下地めっき膜により被覆される。これによって、第２の電極露出端７４ならびに第２および第４のダミー露出端は、第２の外部端子電極７６と電気的に接続される。

上述のことからわかるように、積層セラミック電子部品２１ｂでは、第１の外部端子電極７５と第２の外部端子電極７６とは、第１および第２の側面２６および２７の各々上において、交互に配置される。また、この実施形態でも、第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ側面上に位置する部分を有している、という条件を満たしている。

図９ないし図１２は、この発明の第４の実施形態による積層セラミック電子部品２１ｃを説明するためのものである。ここで、図９は、図１に対応し、積層セラミック電子部品２１ｃの外観を示す斜視図であり、図１０は、図２に対応し、図９の線Ｂ−Ｂに沿う断面図であり、図１１は、図３に対応し、図９に示した積層セラミック電子部品２１ｃに備えるセラミック素体２２の内部構造を示す平面図であり、典型的な断面上での形態をいくつか示している。図９ないし図１１において、図１ないし図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態による積層セラミック電子部品２１ｃは、より長い幅方向寸法を有する第１および第２の側面２６および２７上に、それぞれ、第１および第２の外部端子電極８１および８２が各々１つずつ形成されたものである。より正確には、第１の外部端子電極８１は、第１の側面２６から隣接する第３および第４の側面２８および２９の各一部にまで延びるように形成され、第２の外部端子電極８２は、第２の側面２７から隣接する第３および第４の側面２８および２９の各一部にまで延びるように形成されている。

図１０に示すように、第１の主面２４および第２の主面２５には、第１の補助導体７９および第２の補助導体８０が形成されており、これによって、それぞれ、第１および第２の外部端子電極８１および８２の第１の下地めっき膜および第２の下地めっき膜のめっき成長が補助される。第１および第２の補助導体７９および８０は、第３および第４の側面２８および２９にも形成され得る。

この積層セラミック電子部品２１は、一般的な積層セラミックコンデンサと比較して、いわゆるＬＷ逆転型と称されるものである。このような構造の積層セラミック電子部品２１ｃは、低ＥＳＬ積層セラミックコンデンサとして使用され得るものである。

図１０に示すように、セラミック素体２２の内部であって、内層部３８には、互いの間に所定のセラミック層２３を介在させた状態で、第１および第２の内部電極８３および８４が複数組積層方向に交互に形成されている。

図１１（ｂ）に示すように、第１の内部電極８３は、Ｔ字状の平面形状を有し、第１の有効部８５と第１の有効部８５から第１の側面２６ならびに第３および第４の側面２８および２９の各一部にまで引き出される第１の引出し部８６とを有していて、第１の引出し部８６の終端に、第１の側面２６ならびに第３および第４の側面２８および２９の各一部に露出する第１の電極露出端８７を位置させている。

図１１（ｃ）に示すように、第２の内部電極８４は、Ｔ字状の平面形状を有し、第１の有効部８５と対向する第２の有効部８８と第２の有効部８８から第２の側面２７ならびに第３および第４の側面２８および２９の各一部にまで引き出される第２の引出し部８９とを有していて、第２の引出し部８９の終端に、第２の側面２７ならびに第３および第４の側面２８および２９の各一部に露出する第２の電極露出端９０を位置させている。

また、図１０に示すように、セラミック素体２２の内部であって、第１の外層部３９には、各々複数の第１および第２のダミー導体９１および９２が形成されている。

図１１（ａ）に示すように、第１のダミー導体９１は、その終端に位置して第１の側面２６ならびに第３および第４の側面２８および２９の各一部上に露出する第１のダミー露出端９３を有している。第２のダミー導体９２は、その終端に位置して第２の側面２７ならびに第３および第４の側面２８および２９の各一部上に露出する第２のダミー露出端９４を有している。

また、図１０に示すように、セラミック素体２２の内部であって、第２の外層部４０には、各々複数の第３および第４のダミー導体９５および９６が形成されている。

図１１（ｄ）に示すように、第３のダミー導体９５は、その終端に位置して第１の側面２６ならびに第３および第４の側面２８および２９の各一部上に露出する第３のダミー露出端９７を有している。第４のダミー導体９６は、その終端に位置して第２の側面２７ならびに第３および第４の側面２８および２９の各一部上に露出する第４のダミー露出端９８を有している。

セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部８６と第１および第３のダミー導体９１および９５とが重なるように配置され、第２の引出し部８９と第２および第４のダミー導体９２および９６とが重なるように配置されている。

したがって、第１の電極露出端８７ならびに第１および第３のダミー露出端９３および９７は、第１の側面２６ならびに第３および第４の側面２８および２９の各一部上において、セラミック層２３の積層方向に沿って列状に延びる、第１の露出端分布領域を形成し、また、第２の電極露出端９０ならびに第２および第４のダミー露出端９４および９８は、第２の側面２７ならびに第３および第４の側面２８および２９の各一部上において、セラミック層２３の積層方向に沿って列状に延びる、第２の露出端分布領域を形成する。

第１の外部端子電極８１の第１の下地めっき膜は、第１の露出端分布領域を被覆するように形成され、これによって、第１の電極露出端８７ならびに第１および第３のダミー露出端９３および９７は、第１の外部端子電極８１と電気的に接続される。他方、第２の外部端子電極８２の第２の下地めっき膜は、第２の露出端分布領域を被覆するように形成され、これによって、第２の電極露出端９０ならびに第２および第４のダミー露出端９４および９８は、第２の外部端子電極８２と電気的に接続される。この実施形態でも、第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ側面上に位置する部分を有している、という条件を満たしている。

この第４の実施形態においては、ダミー露出端９３、９４、９７および９８の各々の幅を議論する場合、ダミー露出端９３、９４、９７および９８の各々の、第１または第２の側面２６または２７に沿う幅は、互いに同じであるため、第３または第４の側面２８または２９に沿う幅を問題にすればよい。図１１（ａ）に示す、第１および第２のダミー露出端９３および９４の、第３または第４の側面２８または２９に沿う幅Ｅ_１およびＥ_２は、それぞれ、図１１（ｄ）に示す、第３および第４のダミー露出端９７および９８の、第３または第４の側面２８または２９に沿う幅Ｅ_３およびＥ_４と実質的に同じである。

図１２において、（ａ）は、上述した第１および第２のダミー導体９１および９２とそれぞれなるべき第１および第２のダミー導体パターン９９および１００が印刷されたセラミックグリーンシート１０３を示す平面図であり、（ｂ）は、第３および第４のダミー導体９５および９６とそれぞれなるべき第３および第４のダミー導体パターン１０１および１０２が印刷されたセラミックグリーンシート１０４を示す平面図である。

図１１を参照して説明したように、第１および第２のダミー露出端９３および９４の幅Ｅ_１およびＥ_２を、それぞれ、第３および第４のダミー露出端９７および９８の幅Ｅ_３およびＥ_４と実質的に同じとするため、以下のような対策が講じられる。

積層・逐次圧着工程において、図１２（ｂ）に示したセラミックグリーンシート１０４は比較的初期の段階で積層され、他方、図１２（ａ）に示したセラミックグリーンシート１０３は、比較的後の段階で積層される。そのため、前者のセラミックグリーンシート１０４上に形成される第３および第４のダミー導体パターン１０１および１０２のそれぞれの幅Ｗ_３およびＷ_４は、後者のセラミックグリーンシート１０３上に形成される第１および第２のダミー導体パターン９９および１００のそれぞれの幅Ｗ_１およびＷ_２より短くされる。

図１３は、この発明の第５の実施形態を説明するための図３に対応する図であるが、図１３では、外部端子電極をも図示している。図１３において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第５の実施形態による積層セラミック電子部品２１ｄでは、第３の側面２８から第１および第２の側面２６および２７の各一部にまでＵ字状に延びるように、第１の外部端子電極１０５が形成され、他方、第４の側面２９から第１および第２の側面２６および２７の各一部にまでＵ字状に延びるように、第２の外部端子電極１０６が形成されている。したがって、この実施形態でも、第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ側面上に位置する部分を有している、という条件を満たしている。

図１３（ｂ）および（ｃ）に示すように、セラミック素体２２の内部であって、内層部には、互いの間に所定のセラミック層２３を介在させた状態で、第１および第２の内部電極１０７および１０８が複数組積層方向に交互に形成されている。

第１の内部電極１０７は、図１３（ｂ）に示すように、第１の有効部１０９と第１の有効部１０９から第３の側面２８ならびに第１および第２の側面２６および２７の各一部にまで引き出される第１の引出し部１１０とを有していて、第１の引出し部１１０の終端に、第３の側面２８ならびに第１および第２の側面２６および２７の各一部に露出する第１の電極露出端１１１を位置させている。このようにして、第１の内部電極１０７は全体としてＴ字状の平面形状を有していて、第１の引出し部１１０および第１の電極露出端１１１はＵ字状に延びている。

第２の内部電極１０８は、図１３（ｃ）に示すように、第２の有効部１１２と第２の有効部１１２から第４の側面２９ならびに第１および第２の側面２６および２７の各一部にまで引き出される第２の引出し部１１３とを有していて、第２の引出し部１１３の終端に、第４の側面２９ならびに第１および第２の側面２６および２７の各一部に露出する第２の電極露出端１１４を位置させている。このようにして、第２の内部電極１０８についても、全体としてＴ字状の平面形状を有していて、第２の引出し部１１３および第２の電極露出端１１４はＵ字状に延びている。

図１３（ａ）に示すように、セラミック素体２２の内部であって、第１の外層部には、第１および第２のダミー導体１１５および１１６が形成されている。第１および第２のダミー導体１１５および１１６は、ともに、全体としてＵ字状に延びる形状を有している。

第１のダミー導体１１５は、その終端に位置して第３の側面２８ならびに第１および第２の側面２６および２７の各一部上に露出する第１のダミー露出端１１７を有している。第２のダミー導体１１６は、その終端に位置して第４の側面２９ならびに第１および第２の側面２６および２７の各一部上に露出する第２のダミー露出端１１８を有している。

図１３（ｄ）に示すように、セラミック素体２２の内部であって、第２の外層部には、第３および第４のダミー導体１１９および１２０が形成されている。第３および第４のダミー導体１１９および１２０は、ともに、全体としてＵ字状に延びる形状を有している。

第３のダミー導体１１９は、その終端に位置して第３の側面２８ならびに第１および第２の側面２６および２７の各一部上に露出する第３のダミー露出端１２１を有している。第４のダミー導体１２０は、その終端に位置して第４の側面２９ならびに第１および第２の側面２６および２７の各一部上に露出する第４のダミー露出端１２２を有している。

セラミック層２３の積層方向に沿ってセラミック素体２２を投影した際に、第１の引出し部１１０と第１および第３のダミー導体１１５および１１９とが重なるように配置され、第２の引出し部１１３と第２および第４のダミー導体１１６および１２０とが重なるように配置されている。

したがって、第１の電極露出端１１１ならびに第１および第３のダミー露出端１１７および１２１は、第３の側面２８ならびに第１および第２の側面２６および２７の各一部上において、セラミック層２３の積層方向に沿って列状に延びる、第１の露出端分布領域を形成し、また、第２の電極露出端１１４ならびに第２のおよび第４のダミー露出端１１８および１２２は、第４の側面２９ならびに第１および第２の側面２６および２７の各一部上において、セラミック層２３の積層方向に沿って列状に延びる、第２の露出端分布領域を形成する。

第１の外部端子電極１０５の第１の下地めっき膜は、第１の露出端分布領域を被覆するように形成され、これによって、第１の電極露出端１１ならびに第１および第３のダミー露出端１１７および１２１は、第１の外部端子電極１０５と電気的に接続される。他方、第２の外部端子電極１０６の第２の下地めっき膜は、第２の露出端分布領域を被覆するように形成され、これによって、第２の電極露出端１１４ならびに第２および第４のダミー露出端１１８および１２２は、第２の外部端子電極１０６と電気的に接続される。

この積層セラミック電子部品２１ｄは、内部電極１０７および１０８が実装基板に対して垂直となるように、すなわち、第３または第４の側面２８または２９を実装側の面として実装基板に実装される。

この第５の実施形態においては、ダミー露出端１１７、１１８、１２１および１２２の各々の幅を議論する場合、ダミー露出端１１７、１１８、１２１および１２２の各々の、第３または第４の側面２８または２９に沿う幅は、互いに同じであるため、第１または第２の側面２６または２７に沿う幅を問題にすればよい。図１５（ａ）に示す、第１および第２のダミー露出端１１７および１１８の、第１または第２の側面２６または２７に沿う幅Ｆ_１およびＦ_２は、それぞれ、図１５（ｄ）に示す、第３および第４のダミー露出端１２１および１２２の、第１または第２の側面２６または２７に沿う幅Ｆ_３およびＦ_４と実質的に同じである。

次に、この発明による効果を確認するために実施した実験例について説明する。

第４の実施形態の設計に基づいて、積層セラミック電子部品としての積層セラミックコンデンサを作製した。なお、この実験例では、図１０に示した補助導体７９および８０に相当するものは形成しなかった。

まず、ＢａＴｉＯ_３系のセラミック粉末を含むセラミックスラリーを成形、乾燥し、セラミックグリーンシートを作製した。次に、スクリーン印刷によりセラミックグリーンシート上にＮｉペーストを印刷し、所定の内部電極パターンおよび所定のダミー導体パターンを形成した。

次に、セラミックグリーンシートを、逐次、１００ｋＮの圧力で圧着しながら積層し、静水圧プレスし、マザーブロックを作製した。次に、マザーブロックから生チップを切り出し、生チップを最高温度１２００℃、２時間の条件で焼成した。

次に、得られたチップについて、下記条件で電解バレルめっきを行ない、電極露出端およびダミー露出端が露出する側面にＣｕめっき膜を形成した。Ｃｕめっき工程では、水平回転バレルを適用し、バレル回転数を２０ｒｐｍとした。また、Ｃｕめっきは、ストライクめっきと厚付けめっきとの２回に分けて行ない、Ｃｕめっき膜の膜厚を、ストライクめっきと厚付けめっきとの合計で約８μｍとした。

ストライクＣｕめっきの条件は、以下の表１のとおりとした。

厚付けＣｕめっきの条件は、以下の表２のとおりとした。

以上のようにして、サイズ２.０ｍｍ×１.０５ｍｍ×０.８５ｍｍ、セラミック層厚み１.６μｍ、内部電極厚み１.０μｍ、および内層部のセラミック層積層枚数２５０枚であるセラミック素体を有する、試料となる積層セラミックコンデンサを作製した。

上記の試料となる積層セラミックコンデンサを作製するにあたって、ダミー導体パターン印刷時に、図１２を参照して説明したセラミックグリーンシートとして、セラミックグリーンシートの面積に対するダミー導体パターンの合計面積が６５％のものと６０％のものを２種類準備し、表３に示すように、２種類の試料ＡおよびＢを作製した。

試料ＡおよびＢを各２０個ずつ用意し、それぞれについて、外部端子電極の第１の主面側の折返し部の長さと第２の主面側の折返し部の長さを顕微鏡によって測定し、上下の折返し部の長さの差を求めた。その結果が表３に示されている。

試料Ａについては、上下における折返電極寸法差は平均５μｍであったが、試料Ｂについては、平均２０μｍであった。この結果から、第２の外層部でのダミー導体の面積を第１の外層部でのダミー導体の面積より小さくした、すなわち、第２の外層部でのダミー露出端の幅を第１の外層部でのダミー露出端の幅より短くした、試料Ａの方が上下の折返し部寸法差が小さくなっていることがわかる。

この発明の第１の実施形態による積層セラミック電子部品２１の外観を示す斜視図である。図１の線Ａ−Ａに沿う断面図である。図１に示した積層セラミック電子部品２１に備えるセラミック素体２２の内部構造を示す平面図である。図１に示した積層セラミック電子部品２１における、外部端子電極３０および３１を形成する前の段階にあるセラミック素体２２の第１の側面２６を示す図である。図１に示した積層セラミック電子部品２１の製造方法を説明するためのもので、第１の外層部３９に位置する第２のセラミックグリーンシート５３上に印刷された第１および第２のダミー導体パターン５５および５６を示す平面図である。図１に示した積層セラミック電子部品２１の製造方法を説明するためのもので、第２の外層部４０に位置する第３のセラミックグリーンシート５４上に印刷された第３および第４のダミー導体パターン５７および５８を示す平面図である。この発明の第２の実施形態を説明するための図２に対応する図である。この発明の第３の実施形態を説明するための図３に対応する図である。この発明の第４の実施形態を説明するための図１に対応する図である。この発明の第４の実施形態を説明するための図２に対応する図である。この発明の第４の実施形態を説明するための図３に対応する図である。図９に示した積層セラミック電子部品２１ｃの製造方法を説明するためのもので、（ａ）は、第１の外層部３９に位置するセラミックグリーンシート１０３上に印刷された第１および第２のダミー導体パターン９９および１００を示す平面図であり、（ｂ）は、第２の外層部４０に位置するセラミックグリーンシート１０４上に印刷された第３および第４のダミー導体パターン１０１および１０２を示す平面図である。この発明の第５の実施形態を説明するための図３に対応する図である。この発明が解決しようとする課題を説明するためのもので、セラミックグリーンシート１０の積層・逐次圧着工程を図解する断面図である。この発明が解決しようとする課題を説明するためのもので、セラミック素体１３の側面１４において複数列をなしてストライプ状に形成されるべき外部端子電極１２が不所望にも台形形状になった状態を示す図である。

符号の説明

２１，２１ａ，２１ｂ，２１ｃ，２１ｄ積層セラミック電子部品
２２セラミック素体
２３セラミック層
２４，２５主面
２６〜２９側面
３０，３１，７５，７６，８１，８２，１０５，１０６外部端子電極
３２，３３，６７，６８，８３，８４，１０７，１０８内部電極
３４〜３７，６３，６４，９１，９２，９５，９６，１１５，１１６，１１９，１２０ダミー電極
４１，４３，６９，７２，８５，８８，１０９，１１２有効部
４２，４４，７０，７３，８６，８９，１１０，１１３引出し部
４５，４６，７１，７４，８７，９０，１１１，１１４電極露出端
４７〜５０，９３，９４，９７，９８，１１７，１１８，１２１，１２２ダミー露出端
５１第１の露出端分布領域
５５〜５８，９９〜１０２ダミー導体パターン

Claims

複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、前記第１の主面および前記第２の主面間を接続する複数の側面とを有する、セラミック素体と、
前記セラミック素体の内部に形成され、第１の有効部と、前記第１の有効部から少なくとも１つの前記側面まで引き出された第１の引出し部と、前記第１の引出し部の終端に位置して前記側面上に露出する第１の電極露出端とを有する、第１の内部電極と、
前記セラミック素体の内部に形成され、特定の前記セラミック層を介して前記第１の有効部と対向する第２の有効部と、前記第２の有効部から少なくとも１つの前記側面まで引き出された第２の引出し部と、前記第２の引出し部の終端に位置して前記側面上に露出する第２の電極露出端とを有する、第２の内部電極と、
前記セラミック素体の内部において、前記第１の内部電極および前記第２の内部電極のいずれも形成されないようにして前記第１の主面側に配置された第１の外層部に形成され、少なくとも１つの前記側面上に露出する第１のダミー露出端を有する、第１のダミー導体と、
前記第１の外層部の内部に形成され、少なくとも１つの前記側面上に露出する第２のダミー露出端を有し、第１のダミー導体とは電気的に絶縁された、第２のダミー導体と、
前記セラミック素体の内部において、前記第１の内部電極および前記第２の内部電極のいずれも形成されないようにして前記第２の主面側に配置された第２の外層部に形成され、少なくとも１つの前記側面上に露出する第３のダミー露出端を有する、第３のダミー導体と、
前記第２の外層部の内部に形成され、少なくとも１つの前記側面上に露出する第４のダミー露出端を有し、第３のダミー導体とは電気的に絶縁された、第４のダミー導体と、
前記セラミック素体の少なくとも１つの前記側面上に形成された、第１の外部端子電極と、
前記セラミック素体の少なくとも１つの前記側面上に形成され、前記第１の外部端子電極とは電気的に絶縁された、第２の外部端子電極と
を備え、
前記第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ前記側面上に位置する部分を有していて、
前記第１の電極露出端、前記第１のダミー露出端および前記第３のダミー露出端は、少なくとも１つの前記側面上において、前記セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第１の露出端分布領域を形成し、
前記第２の電極露出端、前記第２のダミー露出端および前記第４のダミー露出端は、少なくとも１つの前記側面上において、前記セラミック層の積層方向に沿って少なくとも１つの列状に延びる、第２の露出端分布領域を形成し、
前記第１の外部端子電極は、前記第１の露出端分布領域を被覆するようにして直接めっきにより形成された、第１の下地めっき膜を含み、
前記第２の外部端子電極は、前記第２の露出端分布領域を被覆するようにして直接めっきにより形成された、第２の下地めっき膜を含み、
前記第１のダミー露出端の幅は、前記第３のダミー露出端の幅と実質的に同じであり、
前記第２のダミー露出端の幅は、前記第４のダミー露出端の幅と実質的に同じであり、
前記第１のダミー露出端の厚みに比べて、前記第３のダミー露出端の厚みが薄く、
前記第２のダミー露出端の厚みに比べて、前記第４のダミー露出端の厚みが薄い、
積層セラミック電子部品。
前記複数の側面は、互いに対向する第１の側面および第２の側面を含み、
前記第１の露出端分布領域は前記第１の側面上に配置され、前記第２の露出端分布領域は前記第２の側面上に配置される、請求項１に記載の積層セラミック電子部品。
前記複数の側面は、互いに対向する第１の側面および第２の側面と、互いに対向する第３の側面および第４の側面とを含み、
前記第１の露出端分布領域は、前記第１の側面上、前記第３の側面上および前記第４の側面上に配置され、
前記第２の露出端分布領域は、前記第２の側面上、前記第３の側面上および前記第４の側面上に配置される、
請求項１に記載の積層セラミック電子部品。
少なくとも１つの前記側面上において、当該側面の幅方向に沿って前記第１の露出端分布領域が複数列配置され、
少なくとも１つの前記側面上において、当該側面の幅方向に沿って前記第２の露出端分布領域が複数列配置される、
請求項１に記載の積層セラミック電子部品。
複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、前記第１の主面および前記第２の主面間を接続する複数の側面とを有する、セラミック素体と、
前記セラミック素体の内部に形成され、第１の有効部と、前記第１の有効部から少なくとも１つの前記側面まで引き出された第１の引出し部と、前記第１の引出し部の終端に位置して前記側面上に露出する第１の電極露出端とを有する、第１の内部電極と、
前記セラミック素体の内部に形成され、特定の前記セラミック層を介して前記第１の有効部と対向する第２の有効部と、前記第２の有効部から少なくとも１つの前記側面まで引き出された第２の引出し部と、前記第２の引出し部の終端に位置して前記側面上に露出する第２の電極露出端とを有する、第２の内部電極と、
前記セラミック素体の内部において、前記第１の内部電極および前記第２の内部電極のいずれも形成されないようにして前記第１の主面側に配置された第１の外層部に形成され、少なくとも１つの前記側面上に露出する第１のダミー露出端を有する、第１のダミー導体と、
前記第１の外層部の内部に形成され、少なくとも１つの前記側面上に露出する第２のダミー露出端を有し、第１のダミー導体とは電気的に絶縁された、第２のダミー導体と、
前記セラミック素体の内部において、前記第１の内部電極および前記第２の内部電極のいずれも形成されないようにして前記第２の主面側に配置された第２の外層部に形成され、少なくとも１つの前記側面上に露出する第３のダミー露出端を有する、第３のダミー導体と、
前記第２の外層部の内部に形成され、少なくとも１つの前記側面上に露出する第４のダミー露出端を有し、第３のダミー導体とは電気的に絶縁された、第４のダミー導体と、
前記セラミック素体の少なくとも１つの前記側面上に形成された、第１の外部端子電極と、
前記セラミック素体の少なくとも１つの前記側面上に形成された、第２の外部端子電極と
を備え、
前記第１および第２の外部端子電極から選ばれる少なくとも２つの外部端子電極は、同じ前記側面上に位置する部分を有している、
積層セラミック電子部品を製造する方法であって、
第１の内部電極パターンおよび／または第２の内部電極パターンが印刷された第１のセラミックグリーンシートと、第１のダミー導体パターンおよび／または第２のダミー導体パターンが印刷された第２のセラミックグリーンシートと、第３のダミー導体および／または第４のダミー導体パターンが印刷された第３のセラミックグリーンシートとをそれぞれ準備する工程と、
所定枚数の前記第３のセラミックグリーンシート、所定枚数の前記第１のセラミックグリーンシートおよび所定枚数の前記第２のセラミックグリーンシートを、下からこの順に、かつ、逐次圧力を加えながら積層して未焼成のセラミック積層体を得る工程と、
前記未焼成のセラミック積層体を焼成する工程と、
焼成後の前記セラミック積層体に直接めっき処理を施し、第１の外部端子電極および第２の外部端子電極を形成する工程と
を備え、
前記準備する工程において、前記第３のダミー導体パターンの幅は前記第１のダミー導体パターンの幅よりも短くされ、前記第４のダミー導体パターンの幅は前記第２のダミー導体パターンの幅よりも短くされる、
積層セラミック電子部品の製造方法。