JP5289671B2 - 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法 - Google Patents

炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5289671B2
JP5289671B2 JP2005264197A JP2005264197A JP5289671B2 JP 5289671 B2 JP5289671 B2 JP 5289671B2 JP 2005264197 A JP2005264197 A JP 2005264197A JP 2005264197 A JP2005264197 A JP 2005264197A JP 5289671 B2 JP5289671 B2 JP 5289671B2
Authority
JP
Japan
Prior art keywords
insulating film
transistor
gate electrode
nanotube channel
gate electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005264197A
Other languages
English (en)
Other versions
JP2006086528A (ja
Inventor
玩 濬 朴
炳 昊 鄭
恩 珠 ▲はい▼
ハンス，コシナ
マーディ，フォーファス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006086528A publication Critical patent/JP2006086528A/ja
Application granted granted Critical
Publication of JP5289671B2 publication Critical patent/JP5289671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭素ナノチューブを含む半導体素子及びその製造方法に係り、さらに詳細には、炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法に関する。
炭素ナノチューブは、人の髪の毛より１０万倍ほど細いが、鋼鉄よりも強く、半導体及び金属のような導体の特性を共に備えて、シリコンを凌駕する次世代半導体素材として注目されている。また、その移動度が常温でシリコンより７０倍以上速くて優秀であり、ノイズがひどいシリコン素材の短所を克服できる素材として注目されている。
炭素ナノチューブのかかる特性によって、炭素ナノチューブは、半導体素子、平板ディスプレイ、バッテリ、超強力ファイバ、生体センサー、ＴＶブラウン管などに応用されており、ナノサイズの物質を切り離すナノニッパにも活用されている。
炭素ナノチューブが応用された半導体素子としては、炭素ナノチューブトランジスタが代表的である。炭素ナノチューブトランジスタでは、チャンネルは、炭素ナノチューブからなる。
従来の技術による炭素ナノチューブトランジスタ（以下、従来のトランジスタという）で、ソース及びドレイン電極は、チャンネルである炭素ナノチューブとショットキー接合を形成する。
このような従来のトランジスタは、チャンネルとして炭素ナノチューブを採用することによって、前述した炭素ナノチューブが有する利点を有するトランジスタを具現できるが、次のような問題点も有している。
図１は、従来のトランジスタに対する電圧−電流特性を示す図面である。
図１で、第１及び第２グラフＧ１，Ｇ２は、ドレイン電圧がそれぞれ１.５Ｖ及び０.９Ｖである時のシミュレーション結果を示すものであり、参照記号□（白四角）及び●（黒丸）は、それぞれ前記ドレイン電圧での実験結果を表すものである。
第１及び第２グラフＧ１，Ｇ２と参照記号□及び●で示されたグラフとを比較すれば、シミュレーション結果と実験結果とが一致することが分かる。
図１に示したグラフの変化形態から、従来のトランジスタのドレインに印加される電圧による電圧−電流特性は、図１に示したグラフ変化形態とあまり異ならないということが分かる。
図２は、これについての例を示す図面であって、第１グラフＧ１１は、ドレイン電圧が０.３Ｖであるときの電圧−電流特性を、第２グラフＧ２２は、ドレイン電圧が０.６Ｖであるときの電圧−電流特性を示す。
図１及び図２に示した電圧−電流特性グラフの共通点は、ドレイン電流が最小であるゲート電圧が存在し、前記ゲート電圧の両側でドレイン電流が増加するということである。
ドレイン電流が最小であるゲート電圧の左側のドレイン電流は、正孔によるものであり、右側のドレイン電流は、電子によるものである。
正常な状態で動作するトランジスタの場合、測定範囲のドレイン電流は、多数キャリアによるものであり、少数キャリアによるものは、前記測定範囲より遥かに低いものであって無視できる。そのため、正常な状態のトランジスタの場合、ドレイン電流が最小であるゲート電圧を超えたゲート電圧で、ドレイン電流は、再び増加せず、最小状態を維持する。
しかし、図１及び図２に示した従来のトランジスタの場合、ドレイン電流が最小であるゲート電圧を超えたゲート電圧で、ドレイン電流は、再び増加することが分かる。
このような結果は、従来のトランジスタの場合、測定範囲の正孔及び電子によるドレイン電流が何れも存在するということを意味する。極性が反対であるキャリアに起因したドレイン電流が測定範囲内に存在するというのは、ゲートに印加される電圧が何れか一つのキャリアによるドレイン電流が最小となるゲート電圧を超えつつ、測定されてはならないキャリアによる電流、すなわち、少数キャリアによる電流が無視できない大きい値として測定されることを意味する。
このように、従来のトランジスタは、チャンネルに電子及び正孔が何れも多数キャリアとして流入されるところ、従来のトランジスタで漏れ電流が増加し、これにより、素子の特性が低下しうる。
本発明が解決しようとする技術的課題は、前述した従来の技術の問題点を改善するためのものであって、チャンネルに少数キャリアが流入されることを抑制できる、炭素ナノチューブチャンネルを備える半導体装置のトランジスタを提供することである。
本発明が解決しようとする他の技術的課題は、前記トランジスタの製造方法を提供することである。
前記課題を達成するために、本発明は、基板と、前記基板上に備えられた第１絶縁膜と、前記第１絶縁膜上に離隔されて形成された第１及び第２金属層と、前記第１金属層と第２金属層との間の前記第１絶縁膜上に備えられ、両側がそれぞれ前記第１及び第２金属層に接触されたナノチューブチャンネルと、前記第１及び第２金属層と前記ナノチューブチャンネルとを覆う第２絶縁膜と、前記第２絶縁膜を介して前記ナノチューブチャンネル上に備えられており、電気的に絶縁された第１及び第２ゲート電極と、を備え、前記第１及び第２ゲート電極は、それぞれに独立的に電圧が印加されるとき、前記ナノチューブチャンネルの全域で電気的にポテンシャルを均一にするために、前記第１及び第２金属層のうち隣接した金属層と重畳することを特徴とする半導体装置のトランジスタを提供する。
前記第２絶縁膜は、前記第１絶縁膜より誘電率が高い高誘電膜でありうる。
前記第１及び第２ゲート電極は、前記第２絶縁膜上で所定距離だけ離隔されている。
前記第２絶縁膜上に前記第１ゲート電極を覆う第３絶縁膜が存在し、前記第３絶縁膜上に前記第２ゲート電極が備えられている。このとき、前記第２ゲート電極は、前記第１ゲート電極と一部が重畳されるように備えられうる。
前記第２絶縁膜上に前記第１及び第２ゲート電極と絶縁された第３ゲート電極がさらに備えられうる。
前記他の課題を達成するために、本発明は、基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にナノチューブチャンネルを形成する工程と、前記第１絶縁膜上に前記ナノチューブチャンネルの一側と接触される第１金属層と、前記第１金属層に対向する前記ナノチューブチャンネルの他側と接触される第２金属層とを形成する工程と、前記第１及び第２金属層と前記ナノチューブチャンネル上に第２絶縁膜を形成する工程と、前記第２絶縁膜の前記ナノチューブチャンネルと接触された領域上に絶縁された第１及び第２ゲート電極を形成する工程と、を含み、前記第１及び第２ゲート電極は、それぞれに独立的に電圧が印加されるとき、前記ナノチューブチャンネルの全域で電気的にポテンシャルを均一にするために、前記第１及び第２金属層のうち隣接した金属層と重畳するように形成することを特徴とする半導体装置のトランジスタの製造方法を提供する。
前記第１及び第２ゲート電極を形成する工程で、前記第１及び第２ゲート電極は、所定距離だけ分離させて形成できる。
前記絶縁された第１及び第２ゲート電極を形成する工程は、前記第２絶縁膜上に前記第１ゲート電極を形成する工程と、前記第２絶縁膜上に前記第１ゲート電極を覆う第３絶縁膜を形成する工程と、前記第３絶縁膜上に一部が前記第１ゲート電極と重畳されるように前記第２ゲート電極を形成する工程と、をさらに含みうる。
前記第２絶縁膜の前記ナノチューブチャンネルと接触された領域上に、前記第１及び第２ゲート電極と絶縁される第３ゲート電極をさらに形成できる。
本発明の炭素ナノチューブトランジスタは、絶縁された少なくとも二つのゲート電極を備え、基板とチャンネルとの間の絶縁膜及びチャンネルとゲート電極との間の絶縁膜の誘電率を異ならせて、チャンネルの全域で電気的ポテンシャルを均一にできる。また、それぞれのゲート電極に独立した電圧を印加することによって、炭素ナノチューブチャンネルとソース及びドレインとの間のショットキー障壁の透過率を調節できる。したがって、本発明のトランジスタを利用すれば、炭素ナノチューブチャンネルに少数キャリアが流入されることを抑制できて、多数キャリアと少数キャリアとが何れもチャンネルに流入されることによって、漏れ電流が発生することを防止できる。したがって、前記漏れ電流の発生によるトランジスタの特性低下も防止しうる。
以下、本発明の実施例による炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張して示した。
まず、本発明の実施例によるトランジスタについて説明する。
（第１実施例）
図３を参照すれば、本発明の第１実施例による炭素ナノチューブトランジスタ（以下、第１トランジスタ）は、基板４０を備え、基板４０上に第１絶縁膜４２を備える。第１絶縁膜４２は、下記の第２絶縁膜５０に比べて誘電率の低い物質で構成されることが望ましい。第１絶縁膜４２は、酸化珪素膜（ＳｉＯ２）でありうる。
前記第１トランジスタはまた、第１絶縁膜４２上に形成された第１及び第２金属層４６，４８と炭素ナノチューブチャンネル４４とを備える。第１及び第２金属層４６，４８は、それぞれソース及びドレインである。炭素ナノチューブチャンネル４４は、第１金属層４６と第２金属層４８との間の第１絶縁膜４２上に存在し、第１及び第２金属層４６，４８と接触されている。
前記第１トランジスタはまた、第２絶縁膜５０と第１及び第２ゲート電極５２，５４とを備える。第２絶縁膜５０は、ゲート絶縁膜であって、第１絶縁膜４２より誘電率が高い絶縁膜であることが望ましい。例えば、第２絶縁膜５０は、酸化ジルコニウム膜（ＺｒＯ３）でありうる。第２絶縁膜５０は、第１及び第２金属層４６，４８と炭素ナノチューブチャンネル４４上に形成されている。第１及び第２ゲート電極５２，５４は、炭素ナノチューブチャンネル４４の上側に備えられており、互いに所定距離だけ離隔されている。
このような第１トランジスタで第１及び第２ゲート電極５２，５４に電圧が印加される場合、第１及び第２ゲート電極５２，５４が、たとえ所定距離だけ離隔されているとしても、第２絶縁膜５０が高誘電率を有する物質であるので、第１及び第２ゲート電極５２，５４による電気的ポテンシャルが第１及び第２ゲート電極５２，５４と第２絶縁膜５０との境界に侵入する現象が現れる。このような現象によって、第１ゲート電極５２と第２ゲート電極５４との間の第２絶縁膜５０にも、第１及び第２ゲート電極５２，５４による電気的ポテンシャルの影響が及ぶ。これにより、第１及び第２ゲート電極５２，５４による電気的ポテンシャルは、炭素ナノチューブチャンネル４４の何れか一つの領域に集中せず、チャンネル４４全体に均一に広がる。
このような状態で、第１及び第２ゲート電極５２，５４に印加される電圧を異ならせて、第１及び第２ゲート電極５２，５４と炭素ナノチューブチャンネル４４との間のショットキー障壁の透過係数を調節することによって、ドレインである第２金属層４８から炭素ナノチューブチャンネル４４に流入される少数キャリア（Ｎチャンネルトランジスタの場合、正孔）の量を抑制できる。
（第２実施例）
前記第１トランジスタと異なる部分についてのみ説明し、同じ部材については、第１トランジスタに使用した参照番号をそのまま使用する。
図４を参照すれば、本発明の第２実施例によるトランジスタ（以下、第２トランジスタ）は、第１絶縁膜４２上に第１及び第２金属層４６，４８と炭素ナノチューブチャンネル４４とを備える。第１絶縁膜４２は、シリコン酸化膜または窒化膜でありうる。第１及び第２金属層４６，４８とチャンネル４４とは、第２絶縁膜７０で覆われている。第２絶縁膜７０は、第１絶縁膜４２より誘電率が高い誘電膜、例えば、ジルコニウム酸化膜であり、それより誘電率が低いあるいは同じ誘電膜、例えば、シリコン酸化膜であってもよい。
第２絶縁膜７０の所定領域上に第１ゲート電極７２が存在する。第１ゲート電極７２は、炭素ナノチューブチャンネル４４の一部を覆っている。第１ゲート電極７２の構成は、第１実施例の第１ゲート電極５２と同じでありうる。第２絶縁膜７０上に第１ゲート電極７２を覆う第３絶縁膜７４が存在する。第３絶縁膜７４は、所定の誘電率を有する誘電膜であって、第２絶縁膜７４と同じ誘電膜であることが望ましいが、他の誘電膜でもよい。第２金属層４８と第１ゲート電極７２との間の第２絶縁膜７０は、第３絶縁膜７４で覆われている。
第３絶縁膜７４上に第２ゲート電極７６が存在する。第２ゲート電極７６は、第１ゲート電極７２と共に二重ゲート電極を構成する。第２ゲート電極７６は、第１ゲート電極７２と第２金属層４８との間に備えられることが望ましい。また、第２ゲート電極７６の一部は、第１ゲート電極７２上に拡張されて、第１及び第２ゲート電極７２，７６は、一部が重畳されている。これにより、炭素ナノチューブチャンネル４４の上面は、何れも第１及び第２ゲート電極７２，７６で覆われている形態となる。すなわち、チャンネル４４の上面全体がゲート電極に対向したことになる。したがって、第１実施例のように、第２絶縁膜７０が第１絶縁膜４２より誘電率が高い誘電膜ではなくても、炭素ナノチューブチャンネル４４は、均一な電気的ポテンシャルに置かれる。
このような状態で、第１及び第２ゲート電極７２，７６にそれぞれ印加される電圧を独立的に制御することによって、ドレインである第２金属層４８からチャンネル４４に少数キャリアが流入されることを抑制できる。
次いで、第１及び第２トランジスタに対する電圧−電流特性について説明する。
本発明者は、前記第１または第２トランジスタをＮチャンネルトランジスタで形成し、これを対象として電圧−電流特性を測定し、測定結果は、図５に示した。
図５で、第１及び第２グラフＧ３１，Ｇ３２は、それぞれ第２ゲート電極５４または７６に印加される電圧（Ｖｇ２）（以下、第２ゲート電圧という）がドレイン電圧（Ｖｄ）と同じであるとき（以下、第１ケースという）、例えば、ドレイン電圧（Ｖｄ）がそれぞれ０.３Ｖ及び０.６Ｖであるときの電圧−電流特性を表すものである。そして、第３及び第４グラフＧ３３，Ｇ３４は、第２ゲート電圧（Ｖｇ２）とドレイン電圧（Ｖｄ）とが異なるとき（以下、第２ケースという）の電圧−電流特性を表すものであって、第３グラフＧ３３は、第２ゲート電圧（Ｖｇ２）とドレイン電圧（Ｖｄ）とがそれぞれ０.８Ｖ及び０.３Ｖであるとき、第４グラフＧ３４は、第２ゲート電圧（Ｖｇ２）とドレイン電圧（Ｖｄ）とがそれぞれ０.８Ｖ及び０.６Ｖである時の電圧−電流特性を表すものである。
前記第１ケースの場合、第１及び第２グラフＧ３１，Ｇ３２に示したように、第１ゲート電極５２または７２に印加される電圧（以下、第１ゲート電圧）が０より大きくなるにつれてドレイン電流が増加し、０より小さくなるにつれてドレイン電流が減少する。しかし、前記第１ゲート電圧が０より小さい場合、前記第１ゲート電圧が一定値以下に小さくなりつつ、ドレイン電流は、それ以上減少せず、一定値を有することが分かる。
一方、前記第２ケースの場合、第３及び第４グラフＧ３３，Ｇ３４に示したように、前記第１ゲート電圧が０より小さくなるにつれて、ドレイン電流が小さくなり、前記第１ゲート電圧が一定値以下に小さくなるにつれて、ドレイン電流は、それ以上減少せず、一定の値を有することが分かる。
このように、いかなる場合でも前記第１ゲート電圧が減少する過程でドレイン電流が増加する現象は現れない。このような結果は、ドレインから炭素ナノチューブチャンネルに少数キャリアである正孔の流入が抑制されていることを意味し、これにより、漏れ電流の可能性は非常に低くなっていることがわかる。
前述したＮチャンネルトランジスタの結果から、本発明の前記第１及び第２トランジスタがＰチャンネルトランジスタである場合、反対の結果が得られることが分かる。
すなわち、第１及び第２トランジスタがＰチャンネルトランジスタである場合、第２ゲート電極５４，７６とドレインとに所定の負電圧を印加した状態で、前記第１ゲート電圧を０より低めることによって、ドレイン電流は次第に増加する。一方、前記第１ゲート電圧が０より高まると、ドレイン電流は低くなり、前記第１ゲート電圧が一定値以上になると、ドレイン電流は一定になる。このような結果は、ドレインから炭素ナノチューブチャンネルに少数キャリアである電子の流入が抑制されていることを示唆する。
次いで、前述した第１及び第２トランジスタの製造方法を説明する。
まず、第１トランジスタの製造方法を図６ないし図９を参照して説明する。
図６を参照すれば、基板４０上に第１絶縁膜４２を形成する。第１絶縁膜４２は、シリコン酸化膜で形成できるが、他の低誘電率を有する誘電膜で形成できる。第１絶縁膜４２の所定領域上に炭素ナノチューブチャンネル４４を形成する。
次いで、図７に示したように、第１絶縁膜４２上に第１及び第２金属層４６，４８を形成する。第１金属層４６は、炭素ナノチューブチャンネル４４の一側と接触されるように形成し、第２金属層４８は、チャンネル４４の他側と接触されるように形成する。第１金属層４６は、ソースとして、第２金属層４８は、ドレインとして使われる。
次いで、第１及び第２金属層４６，４８を形成した後、図８に示したように、第１及び第２金属層４６，４８と炭素ナノチューブチャンネル４４上に第２絶縁膜５０を形成する。第２絶縁膜５０は、第１絶縁膜４２より誘電率が高い、高誘電率を有する誘電膜で形成することが望ましい。例えば、第２絶縁膜５０は、ジルコニウム酸化膜（ＺｒＯ３）で形成できる。このような第２絶縁膜５０上に写真エッチング工程を利用して、第１及び第２ゲート電極５２，５４を形成する。このとき、第１及び第２ゲート電極５２，５４は、何れもチャンネル４４上に位置するように形成し、所定距離だけ離隔して形成できる。第１及び第２ゲート電極５２，５４を、このように分離された形態に形成しても、第２絶縁膜５０が高誘電率を有する誘電膜であるので、第１ゲート電極５２と第２ゲート電極５４との間に露出されたチャンネル４４に印加される電気的ポテンシャルは、第１及び第２ゲート電極５２，５４の下側に印加される電気的ポテンシャルと同一になる。
次いで、前記第２トランジスタについての製造方法を、図１０ないし図１２を参照して説明する。
図１０を参照すれば、第１トランジスタの製造方法によって、第１絶縁膜４２上に第１及び第２金属層４６，４８と炭素ナノチューブチャンネル４４とを形成した後、第１及び第２金属層４６，４８と炭素ナノチューブチャンネル４４とを覆う第２絶縁膜７０を形成する。第２絶縁膜７０は、シリコン酸化膜で形成できる。また、第２絶縁膜７０は、第１絶縁膜４２より誘電率が高い誘電膜で形成してもよく、第１絶縁膜４２と同じ物質で形成してもよく、窒化膜で形成してもよい。このような第２絶縁膜７０上に第１ゲート電極７２を形成する。第１ゲート電極７２は、伝導性物質を第２絶縁膜７０の全面に蒸着した後、表面を平坦化し、写真エッチング工程を利用してパターニングすることによって形成できる。したがって、図面には、第１ゲート電極７２の上面に段差が存在するように示されているが、第１ゲート電極７２の上面は、段差のない平坦な面であってもよい。第１ゲート電極７２は、チャンネル４４の上側でチャンネル４４の一部領域を覆うように形成することが望ましい。
次いで、図１１に示したように、第２絶縁膜７０上に第１ゲート電極７２を覆う第３絶縁膜７４を形成する。第３絶縁膜７４は、第２絶縁膜７０と同じ物質膜で形成することが望ましいが、異なる物質膜で形成してもよい。
次いで、図１２に示したように、第３絶縁膜７４の所定領域上に第２ゲート電極７６を形成する。第２ゲート電極７６は、第１ゲート電極７２と同じ方法で形成できる。第２ゲート電極７６は、第１ゲート電極７２と第２金属層４８との間のチャンネル４４を覆うように形成することが望ましい。また、第２ゲート電極７６は、第１ゲート電極７２と一部重畳されるように形成することが望ましい。
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施例の例示として解釈されねばならない。例えば、当業者ならば、前記第２トランジスタの製造方法で第１及び第２ゲート電極７２，７６の形成順序を変えることができる。すなわち、第２ゲート電極７６を第２絶縁膜７０上に形成してもよく、第１ゲート電極７２を第３絶縁膜７４上に形成してもよい。また、２つ以上のゲート電極を備えてもよい。たとえば、図１３に示したように、第２絶縁膜５０のナノチューブチャンネル４４と接触された領域上に、第１及び第２ゲート電極５２、７２と絶縁された第３ゲート電極５７がさらに備えられてもよい。
そのため、本発明の範囲は、説明された実施例によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
本発明は、各種の半導体メモリ素子のスイッチング素子として使用可能であり、半導体トランジスタが使われる全ての半導体製品及び電子製品に使用されうる。
従来の炭素ナノチューブトランジスタの電圧−電流特性に対するシミュレーション及び実験結果を示すグラフである。 図１の結果から予測される従来の炭素ナノチューブトランジスタの電圧−電流特性を示すグラフである。 炭素ナノチューブチャンネルを含む本発明の第１実施例による半導体装置のトランジスタ断面図である。 炭素ナノチューブを含む本発明の第２実施例による半導体装置のトランジスタ断面図である。 図３または図４のトランジスタの電圧−電流特性を示すグラフである。 本発明の第１実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第１実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第１実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第１実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第２実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第２実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第２実施例によるトランジスタの製造方法を工程別に示す断面図である。 本発明の第１実施例による半導体装置のトランジスタに第３ゲート電極がさらに具備される場合を示した断面図である。
符号の説明
４０…基板、
４２…第１絶縁膜、
４４…炭素ナノチューブチャンネル、
４６…第１金属層、
４８…第２金属層、
５０…第２絶縁膜、
５２、７２…第１ゲート電極、
５４、７６…第２ゲート電極、
５７…第３ゲート電極、
７４…第３絶縁膜。

Claims (11)

  1. 基板と、
    前記基板上に備えられた第１絶縁膜と、
    前記第１絶縁膜上に離隔されて形成された第１及び第２金属層と、
    前記第１金属層と第２金属層との間の前記第１絶縁膜上に備えられ、両側がそれぞれ前記第１及び第２金属層に接触されたナノチューブチャンネルと、
    前記第１及び第２金属層と前記ナノチューブチャンネルとを覆う第２絶縁膜と、
    前記第２絶縁膜を介して前記ナノチューブチャンネル上に備えられており、電気的に絶縁された第１及び第２ゲート電極と、を備え、
    前記第１及び第２ゲート電極は、それぞれに独立的に電圧が印加されるとき、前記ナノチューブチャンネルの全域で電気的にポテンシャルを均一にするために、前記第１及び第２金属層のうち隣接した金属層と重畳することを特徴とする半導体装置のトランジスタ。
  2. 前記第２絶縁膜は、前記第１絶縁膜より誘電率が高い高誘電膜であることを特徴とする請求項１に記載の半導体装置のトランジスタ。
  3. 前記第１及び第２ゲート電極は、前記第２絶縁膜上で所定距離だけ離隔されたことを特徴とする請求項１に記載の半導体装置のトランジスタ。
  4. 前記第２絶縁膜上に前記第１ゲート電極を覆う第３絶縁膜が存在することを特徴とする請求項１に記載の半導体装置のトランジスタ。
  5. 前記第３絶縁膜上に前記第２ゲート電極が備えられており、前記第１及び第２ゲート電極は、一部が重畳されたことを特徴とする請求項４に記載の半導体装置のトランジスタ。
  6. 前記第２絶縁膜上に前記第１及び第２ゲート電極と絶縁された第３ゲート電極がさらに備えられたことを特徴とする請求項１に記載の半導体装置のトランジスタ。
  7. 基板上に第１絶縁膜を形成する工程と、
    前記第１絶縁膜上にナノチューブチャンネルを形成する工程と、
    前記第１絶縁膜上に前記ナノチューブチャンネルの一側と接触される第１金属層と、前記第１金属層に対向する前記ナノチューブチャンネルの他側と接触される第２金属層とを形成する工程と、
    前記第１及び第２金属層と前記ナノチューブチャンネル上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜の前記ナノチューブチャンネルと接触された領域上に絶縁された第１及び第２ゲート電極を形成する工程と、を含み、
    前記第１及び第２ゲート電極は、それぞれに独立的に電圧が印加されるとき、前記ナノチューブチャンネルの全域で電気的にポテンシャルを均一にするために、前記第１及び第２金属層のうち隣接した金属層と重畳するように形成することを特徴とする半導体装置のトランジスタの製造方法。
  8. 前記第２絶縁膜は、前記第１絶縁膜より誘電率が高い誘電膜から形成することを特徴とする請求項７に記載の半導体装置のトランジスタの製造方法。
  9. 前記第１及び第２ゲート電極の形成工程で、前記第１及び第２ゲート電極を所定距離だけ分離させて形成することを特徴とする請求項７に記載の半導体装置のトランジスタの製造方法。
  10. 前記絶縁された第１及び第２ゲート電極を形成する工程は、
    前記第２絶縁膜上に前記第１ゲート電極を形成する工程と、
    前記第２絶縁膜上に前記第１ゲート電極を覆う第３絶縁膜を形成する工程と、
    前記第３絶縁膜上に一部が前記第１ゲート電極と重畳されるように前記第２ゲート電極を形成する工程と、をさらに含むことを特徴とする請求項７に記載の半導体装置のトランジスタの製造方法。
  11. 前記第２絶縁膜の前記ナノチューブチャンネルと接触された領域上に前記第１及び第２ゲート電極と絶縁される第３ゲート電極をさらに形成することを特徴とする請求項７に記載の半導体装置のトランジスタの製造方法。
JP2005264197A 2004-09-13 2005-09-12 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法 Expired - Fee Related JP5289671B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0073082 2004-09-13
KR1020040073082A KR101025846B1 (ko) 2004-09-13 2004-09-13 탄소나노튜브 채널을 포함하는 반도체 장치의 트랜지스터

Publications (2)

Publication Number Publication Date
JP2006086528A JP2006086528A (ja) 2006-03-30
JP5289671B2 true JP5289671B2 (ja) 2013-09-11

Family

ID=36164725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005264197A Expired - Fee Related JP5289671B2 (ja) 2004-09-13 2005-09-12 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US20080121996A1 (ja)
EP (1) EP1655791A1 (ja)
JP (1) JP5289671B2 (ja)
KR (1) KR101025846B1 (ja)
CN (1) CN1767212A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687841B2 (en) * 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
US20080149970A1 (en) * 2006-12-21 2008-06-26 Thomas Shawn G Multi-gated carbon nanotube field effect transistor
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
JPWO2008136270A1 (ja) 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
KR100990579B1 (ko) 2007-11-07 2010-10-29 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN101582446B (zh) * 2008-05-14 2011-02-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN101587839B (zh) * 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
KR101659816B1 (ko) * 2010-02-25 2016-09-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9076873B2 (en) 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
US8471249B2 (en) * 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
JP2012244088A (ja) * 2011-05-24 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR101579307B1 (ko) * 2012-07-24 2016-01-04 나노칩스(주) 금속 게이트를 포함하는 나노채널의 제조방법
KR101331021B1 (ko) 2013-02-28 2013-11-19 주식회사 엔디디 바이오 센서
KR101297274B1 (ko) * 2013-02-28 2013-08-20 주식회사 엔디디 바이오 센서 및 그 제조 방법
US8962408B2 (en) 2013-06-04 2015-02-24 International Business Machines Corporation Replacement gate self-aligned carbon nanostructure transistor
EP2858116A1 (en) * 2013-10-01 2015-04-08 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Ambipolar transistor device and method of operating the device
KR102445433B1 (ko) * 2015-12-31 2022-09-21 엘지디스플레이 주식회사 초고 해상도 유기발광 다이오드 표시장치
US20190319134A1 (en) * 2016-12-24 2019-10-17 Shenzhen Royole Technologies Co., Ltd. Thin film transistor array substrate, low temperature poly-silicon thin film transistor, and method for manufacturing low temperature poly-silicon thin film transistor
CN106783888B (zh) * 2017-01-03 2020-06-30 京东方科技集团股份有限公司 显示屏及其控制方法、显示装置
CN107706307B (zh) * 2017-10-13 2020-05-19 深圳市华星光电半导体显示技术有限公司 碳纳米管薄膜晶体管及其制作方法
CN109003892B (zh) * 2018-07-24 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管
GB201819570D0 (en) * 2018-11-30 2019-01-16 Univ Surrey Multiple-gate transistor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729657A1 (de) 1977-06-30 1979-01-11 Siemens Ag Feldeffekttransistor mit extrem kurzer kanallaenge
JPH0582754A (ja) * 1991-09-18 1993-04-02 Sony Corp ２層ゲート構造の半導体装置およびスタテイツクｒａｍ
JPH0982969A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
JP3410957B2 (ja) * 1998-03-19 2003-05-26 株式会社東芝 半導体装置及びその製造方法
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
WO2002003482A1 (de) * 2000-07-04 2002-01-10 Infineon Technologies Ag Feldeffekttransistor
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US20040004325A1 (en) 2002-02-25 2004-01-08 Maurseth Julianne E. Method and apparatus for organizational development and education
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6830981B2 (en) * 2002-07-02 2004-12-14 Industrial Technology Research Institute Vertical nanotube transistor and process for fabricating the same
US7064034B2 (en) * 2002-07-02 2006-06-20 Sandisk Corporation Technique for fabricating logic elements using multiple gate layers
TWI220269B (en) * 2002-07-31 2004-08-11 Ind Tech Res Inst Method for fabricating n-type carbon nanotube device
JP3804594B2 (ja) * 2002-08-02 2006-08-02 日本電気株式会社 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7115916B2 (en) * 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
AU2003250225A1 (en) * 2003-04-22 2004-11-19 Commissariat A L'energie Atomique A process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it.
TWI222742B (en) * 2003-05-05 2004-10-21 Ind Tech Res Inst Fabrication and structure of carbon nanotube-gate transistor
JP4036454B2 (ja) * 2003-05-30 2008-01-23 独立行政法人理化学研究所 薄膜トランジスタ。
JP4228204B2 (ja) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US7180107B2 (en) * 2004-05-25 2007-02-20 International Business Machines Corporation Method of fabricating a tunneling nanotube field effect transistor
US20060063318A1 (en) * 2004-09-10 2006-03-23 Suman Datta Reducing ambipolar conduction in carbon nanotube transistors
US20060180859A1 (en) * 2005-02-16 2006-08-17 Marko Radosavljevic Metal gate carbon nanotube transistor

Also Published As

Publication number Publication date
JP2006086528A (ja) 2006-03-30
KR101025846B1 (ko) 2011-03-30
CN1767212A (zh) 2006-05-03
EP1655791A1 (en) 2006-05-10
KR20060024193A (ko) 2006-03-16
US20080121996A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP5289671B2 (ja) 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法
US8785912B2 (en) Graphene electronic device including a plurality of graphene channel layers
KR20120065048A (ko) 트랜지스터 및 이를 포함하는 전자장치
JPS60160170A (ja) 薄膜トランジスタ
US7193275B2 (en) Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same
JP2006526273A (ja) チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法
WO2018014385A1 (zh) 薄膜晶体管及其制作方法
US6825507B2 (en) Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate
KR102103428B1 (ko) 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치
JP2722890B2 (ja) 薄膜トランジスタおよびその製造方法
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
WO2022068259A1 (zh) 一种阻变式存储器及其制造方法
JP3402905B2 (ja) 半導体素子
KR20130098739A (ko) 박막 트랜지스터를 이용한 인버터 소자 및 그 제조방법
JPH10163501A (ja) 絶縁ゲイト型トランジスタ
CN108054209B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
US9865745B2 (en) Thin-film transistor and method for forming the same
US20060216895A1 (en) Power semiconductor device having buried gate bus and process for fabricating the same
CN110047848B (zh) 一种阵列基板及其制备方法
KR102039630B1 (ko) 터널링 전계효과 트랜지스터 및 그 제조방법
KR20100016902A (ko) 상온에서 동작하는 단전자 트랜지스터 및 그 제조방법
TWI575755B (zh) 薄膜電晶體及其製程方法
JPH05218418A (ja) 薄膜トランジスタ
TW202109889A (zh) 積體電路
JPH09116144A (ja) 絶縁ゲート型静電誘導トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5289671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees