JP5282086B2 - 薄膜トランジスタの製造方法、薄膜トランジスタ - Google Patents

薄膜トランジスタの製造方法、薄膜トランジスタ Download PDF

Info

Publication number
JP5282086B2
JP5282086B2 JP2010509146A JP2010509146A JP5282086B2 JP 5282086 B2 JP5282086 B2 JP 5282086B2 JP 2010509146 A JP2010509146 A JP 2010509146A JP 2010509146 A JP2010509146 A JP 2010509146A JP 5282086 B2 JP5282086 B2 JP 5282086B2
Authority
JP
Japan
Prior art keywords
layer
gas
film transistor
thin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010509146A
Other languages
English (en)
Other versions
JPWO2009131035A1 (ja
Inventor
悟 高澤
暁 石橋
忠 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2010509146A priority Critical patent/JP5282086B2/ja
Publication of JPWO2009131035A1 publication Critical patent/JPWO2009131035A1/ja
Application granted granted Critical
Publication of JP5282086B2 publication Critical patent/JP5282086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は銅合金から成る電極膜を有するトランジスタと、そのトランジスタの製造方法に関する。
従来より、ＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）等の電子回路の内部には、ＴＦＴのソース領域やドレイン領域に、金属の配線膜が接続されている。
近年では、ＴＦＴや配線膜が益々微細化されており、そのため、低抵抗の配線膜を得るために、銅を主成分とする配線膜が用いられている。
しかしながら、銅を主成分とする配線膜は実験ではシリコンとの密着性が高くても、銅配線膜を用いてＴＦＴを製造すると、剥離が発生する場合があり、その原因の究明と対策が求められている。
特開２００１−７３１３１号公報 特開平１１−５４４５８号公報
本発明の発明者等は、銅配線膜とシリコン層との密着性が悪化する原因は、ＴＦＴの製造工程に於いて、シリコン層のダメージを回復するための、シリコン層を水素プラズマに曝すＴＦＴの特性の改善処理にあることを突き止めた。
純銅はシリコンとの密着性が悪いため、ソース電極膜やドレイン電極膜を形成するための金属配線膜は、マグネシウムと酸素が添加され、シリコンと密着性が高い銅合金から成る密着層と、純銅で構成され、密着層よりも低抵抗の金属低抵抗層の二層構造にされている。
このような金属配線膜が水素プラズマに曝されると、密着層中の銅化合物が還元され、シリコンと密着層の界面に純Ｃｕが析出し、それが密着性を悪化させていると考えられる。
本発明の発明者等は、銅配線膜とシリコンの界面に純銅を析出させない添加物を調査研究した結果、Ａｌの酸化物を見出し、本発明を創作するに到った。
即ち、本発明は、処理対象物上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に半導体層を形成する工程と、前記半導体層上にシリコンを含むオーミックコンタクト層を形成する工程と、前記オーミックコンタクト層上に金属配線膜を形成する工程と、前記オーミックコンタクト層と前記金属配線膜をパターニングして、第一、第二オーミックコンタクト層と、ソース電極とドレイン電極とを形成する工程とを有する逆スタガー型の薄膜トランジスタの製造方法であって、前記金属配線膜を形成する工程は、真空雰囲気中で、Ａｌと銅とを含有する銅合金ターゲットを、スパッタリングガスと酸化性ガスを含むガスを導入してスパッタリングし、前記オーミックコンタクト層上に、銅とＡｌと酸素とを含有する密着層を形成する工程と、前記密着層を形成した後、前記密着層よりも銅の含有率が高く、前記密着層よりも低抵抗の金属低抵抗層を前記密着層上に形成する工程と、を含む薄膜トランジスタの製造方法である。
本発明は薄膜トランジスタの製造方法であって、Ａｌを、前記銅合金ターゲットに５原子％以上３０原子％以下の割合で含有させる薄膜トランジスタの製造方法である。
本発明は薄膜トランジスタの製造方法であって、前記酸化性ガスにはＯ2ガスを用い、前記Ｏ2ガスは前記スパッタリングガス１００体積部に対し、０．１体積部以上１５体積部以下の範囲で含有させる薄膜トランジスタの製造方法である。
本発明は薄膜トランジスタの製造方法であって、前記酸化性ガスにはＣＯ2ガスを用い、前記ＣＯ2ガスは前記スパッタリングガス１００体積部に対し、０．２体積部以上３０体積部以下の範囲で含有させる薄膜トランジスタの製造方法である。
本発明は薄膜トランジスタの製造方法であって、前記酸化性ガスには、Ｈ2Ｏガスを用い、前記Ｈ2Ｏガスは前記スパッタリングガス１００体積部に対し、０．１体積部以上１５体積部以下の範囲で含有させる薄膜トランジスタの製造方法である。
本発明は、処理対象物上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上に形成され、シリコンを含み、分離されている第一、第二オーミックコンタクト層と、前記第一、第二オーミックコンタクト層上にそれぞれ形成されたソース電極とドレイン電極と、を有する逆スタガー型の薄膜トランジスタであって、前記ソース電極と前記ドレイン電極は、前記第一、第二オーミックコンタクト層との接触面に、Ａｌと、酸素とを含有する銅合金を含む密着層を有し、前記密着層よりも銅の含有率が高く、前記密着層よりも低抵抗の金属低抵抗層が、前記密着層上に配置された薄膜トランジスタである。
本発明は薄膜トランジスタであって、前記第一、第二オーミックコンタクト層は、ｎ型半導体層である薄膜トランジスタである。
本発明は薄膜トランジスタであって、前記密着層に含有される金属中、Ａｌは５原子％以上３０原子％以下の割合で含有された薄膜トランジスタである。
なお、本発明では、ポリシリコン、アモルファスシリコン等のシリコンを主成分とする半導体をシリコン層と呼んでいる。
水素プラズマに曝されても電極膜が剥離しないので歩留まりが向上する。
：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 ：本発明のトランジスタ製造方法を説明するための図 金属配線膜を説明するための図 本発明のトランジスタを製造する成膜装置を説明するための図
５……トランジスタ
１０……処理対象物
１２……ゲート電極
１６……シリコン層
１８……ｎ型シリコン層
２０ａ、２０ｂ……金属配線膜
２７……ソース電極膜
２８……ドレイン電極膜
３１……ソース領域
３２……ドレイン領域
５１……密着層
５２……金属低抵抗層
１１１……銅合金ターゲット
１１２……純銅ターゲット
図１(ａ)の符号１０は、本発明のトランジスタ製造方法が用いられる処理対象物を示している。
処理対象物１０を説明すると、該処理対象物１０は、ガラス等から成る透明基板１１を有しており、透明基板１１上には、ゲート電極１２と画素電極１３が離間して配置されている。
透明基板１１上には、ゲート電極１２と画素電極１３を覆って、ゲート絶縁層１４と、シリコン層１６と、ｎ型シリコン層１８とが、透明基板１１側からこの順序で配置されている。ｎ型シリコン層１８は、不純物添加により、シリコン層１６よりも抵抗値が低くされたシリコン層である。ここではｎ型シリコン層１８とシリコン層１６は、アモルファスシリコンで構成されているが、単結晶や多結晶であってもよい。ゲート絶縁層１４は、窒化シリコン薄膜等の絶縁膜であり、酸窒化シリコン膜や他の絶縁膜でもよい。
図３の符号１００は、その処理対象物１０の表面に金属配線膜を形成する成膜装置を示している。
成膜装置１００は、搬出入室１０２と、第一の成膜室１０３ａと、第二の成膜室１０３ｂとを有している。搬出入室１０２と第一の成膜室１０３ａの間と、第一の成膜室１０３ａと第二の成膜室１０３ｂの間は、ゲートバルブ１０９ａ、１０９ｂを介してそれぞれ接続されている。
搬出入室１０２と、第一、第二の成膜室１０３ａ、１０３ｂには、真空排気系１１３、１１４ａ、１１４ｂがそれぞれ接続されており、ゲートバルブ１０９ａ、１０９ｂを閉じ、第一、第二の成膜室１０３ａ、１０３ｂの内部を真空排気しておく。
次いで、搬出入室１０２と大気の間の扉を開け、搬出入室１０２の内部に処理対象物１０を搬入し、扉を閉じ、搬出入室１０２の内部を真空排気した後、ゲートバルブ１０９ａを開け、処理対象物１０を第一の成膜室１０３ａの内部に移動させ、基板ホルダ１０８に保持させる。
第一、第二の成膜室１０３ａ、１０３ｂの内部の底壁側には、銅合金ターゲット１１１と、純銅ターゲット１１２がそれぞれ配置されており、処理対象物１０は、ｎ型シリコン層１８が各ターゲット１１１、１１２と対面できるように、基板ホルダ１０８に保持される。
第一、第二の成膜室１０３ａ、１０３ｂにはガス導入系１０５ａ、１０５ｂがそれぞれ接続されており、第一の成膜室１０３ａの内部を真空排気しながらガス導入系１０５ａからスパッタリングガスと酸化性ガスを導入し、銅合金ターゲット１１１をスパッタリングすると、銅合金ターゲット１１１の構成材料から成るスパッタリング粒子がｎ型シリコン層１８の表面に到達し、ｎ型シリコン層１８と接触した密着層が形成される。
銅合金ターゲット１１１は、Ａｌ(アルミニウム)と銅とを含有している。銅合金ターゲット１１１には、必要に応じて銅とＡｌ以外の金属（例えばＴｉ、Ｃｉ、Ｚｒ、Ｍｇ、Ｎｉ、Ｍｎのうちいずれか１種以上）を添加金属として添加することもできる。
銅の原子数と、Ａｌの原子数と、他の添加金属の原子数の合計を１００とした場合に、銅合金ターゲット１１１中にＡｌは５以上３０以下含まれる。即ち、銅合金ターゲット１１１中に、Ａｌは５原子％以上３０原子％以下の割合で含有されている。
酸化性ガスはＡｌを酸化させ、Ａｌの酸化物を生成するガスであり、銅合金ターゲット１１１がスパッタリングされると、処理対象物１０の表面には、銅を主成分とし、Ａｌの酸化物が含有された密着層が形成される。
次に、処理対象物１０が保持された基板ホルダ１０８を第二の成膜室１０３ｂに移動させ、ガス導入系１０５ｂからスパッタリングガスを導入し、純銅ターゲット１１２をスパッタリングすると、処理対象物１０の表面に、純銅ターゲット１１２の構成材料である銅原子から成るスパッタリング粒子が到達し、密着層の表面に純銅から成る金属低抵抗層が形成される。第二の成膜室１０３ｂでは、酸化性ガスは導入しない。
図１(ｂ)の符号２０ａは、密着層と金属低抵抗層とで構成される金属配線膜を示しており、図２の符号５１、５２は、それぞれ密着層と金属低抵抗層を示している。
金属配線膜２０ａのゲート電極１２上に位置する部分の表面にレジスト膜を配置し、金属配線膜２０ａと、ｎ型シリコン層１８と、シリコン層１６とから成る積層膜をエッチングし、積層膜のレジスト膜で覆われていない部分を除去する。
図１(ｃ)は、積層膜のエッチング後、レジスト膜を除去した状態であり、符号２０ｂはレジスト膜で覆われて残った金属配線膜を示している。
次に、図１(ｄ)に示すように、金属配線膜２０ｂ上にパターニングしたレジスト膜２２を配置し、レジスト膜２２の開口２４の底面に、金属配線膜２０ｂの表面が露出させた状態で、リン酸・硝酸・酢酸の混合液、硫酸・硝酸・酢酸の混合液、又は塩化第二鉄の溶液等のエッチング液に浸漬すると、金属配線膜２０ｂの露出部分がエッチングされ、金属配線膜２０ｂがパターニングされる。
金属低抵抗層５２は銅を主成分とするので、密着層５１中のＡｌの割合が大きくなりすぎると、パターニング後に、金属低抵抗層５２と密着層５１の幅が大きく異なってしまう。従って、密着層５１中のＡｌの割合は、密着層５１と金属低抵抗層５２を同時にエッチングできる最大の添加量が上限となる。
このパターニングによって、金属配線膜２０ｂのゲート電極１２上の部分に底面にｎ型シリコン層１８が露出する開口２４が形成され、金属配線膜２０ｂは開口２４によって分離され、図１(ｅ)に示すように、ソース電極膜２７とドレイン電極膜２８が形成され、本発明のトランジスタ５が得られる。
次いでエッチング装置内に搬入して開口２４底面に露出するｎ型シリコン層１８をエッチングガスのプラズマに曝してエッチングし、ｎ型シリコン層１８に形成した開口２４の底面にシリコン層１６を露出させる。
ｎ型シリコン層１８に形成された開口２４はゲート電極１２の上方に位置しており、開口２５によって、ｎ型シリコン層１８は、ソース領域３１とドレイン領域３２に分離される（図１(ｆ)）。
開口２５の底面には、シリコン層１６の表面が露出しており、シリコン層１６がｎ型シリコン層１８をエッチングする際のエッチングガスプラズマに曝されると、シリコン層１６表面から水素原子が失われ、ダングリングボンドが形成されてしまう。
このダングリングボンドはリーク電流などのＴＦＴの特性不良の原因となる。ダングリングボンドを水素で再修飾するために、図１(ｇ)に示すように、ソース電極膜２７とドレイン電極膜２８とを露出させた状態で、水素を導入して水素プラズマを発生させ、開口２５の底部に露出するシリコン層１６を水素ガスプラズマに曝すと、シリコン層１６表面のシリコン原子は水素と結合し、ダングリングボンドは消滅する。
本発明の金属配線膜２０ａ(２０ｂ)では、ソース電極膜２７やドレイン電極膜２８が、銅を主成分とし、５原子％以上３０原子％以下の割合でＡｌが含有された密着層５１を有している。ここで、密着層５１中のＡｌの割合とは、密着層５１に含まれるＡｌの原子数から、密着層５１に含まれる金属成分（銅、Ａｌ、及び他の添加金属）の合計原子数を除した値に１００を乗じた値である。密着層５１中のＡｌの割合は、銅合金ターゲット１１１中のＡｌの割合と等しくなる。
その密着層５１がトランジスタのシリコンや二酸化シリコンと密着しており、ソース電極膜２７とドレイン電極膜２８が水素プラズマに曝されても、ｎ型シリコン層１８(ソース領域３１やドレイン領域３２)との界面に銅は析出せず、ソース電極膜２７やドレイン電極膜２８等の金属配線膜２０ａ(２０ｂ)で構成されている電極膜は剥離しない。
水素プラズマの処理を行なった後、 図１(ｈ)に示すように、パッシベーション膜３４を形成し、パッシベーション膜３４にコンタクトホール３７を形成した後、同図(ｉ)に示すように、ソース電極膜２７又はドレイン電極膜２８と画素電極１３等の間を接続する透明電極膜３６を形成すると、液晶表示パネルが得られる。
なお、シリコン層（ポリシリコン層、アモルファスシリコン層を含む）のエッチングに使用可能なガスは、Ｃｌ2、ＨＢｒ、Ｃｌ2、ＨＣｌ、ＣＢｒＦ3、ＳｉＣｌ4、ＢＣｌ3、ＣＨＦ3、ＰＣｌ3、ＨＩ、Ｉ2等がある。これらのハロゲンガスは１種類を単独でエッチングガスに用いてもよいし、２種類以上を混合してエッチングガスに用いてもよい。更に、エッチングガスに、Ｏ2、Ｎ2、ＳＦ6、Ｎ2、Ａｒ、ＮＨ3等ハロゲンガス以外の添加ガスを添加してもよい。
窒化ケイ素（ＳｉＮ）や、酸化ケイ素（ＳｉＯ2）ＧａＡｓ、ＳｎＯ2、Ｃｒ、Ｔｉ、ＴｉＮ、Ｗ、Ａｌ等の他のエッチング対象物をエッチングする際にも、上記ハロゲンガスを用いることが可能である。
ポリシリコンのエッチングガスとしては、例えばＣｌ2、Ｃｌ2＋ＨＢｒ、Ｃｌ2＋Ｏ2、ＣＦ4＋Ｏ2、ＳＦ6、Ｃｌ2＋Ｎ2、Ｃｌ2＋ＨＣｌ、ＨＢｒ＋Ｃｌ2＋ＳＦ6等がある。
Ｓｉのエッチングガスとしては、例えばＳＦ6、Ｃ4Ｆ8、ＣＢｒＦ3、ＣＦ4＋Ｏ2、Ｃｌ2、ＳｉＣｌ4＋Ｃｌ2、ＳＦ6＋Ｎ2＋Ａｒ、ＢＣｌ2＋Ｃｌ2＋Ａｒ、ＣＦ4、ＮＦ3、ＳｉＦ4、ＢＦ3、ＸｅＦ2、ＣｌＦ3、ＳｉＣｌ4、ＰＣｌ3、ＢＣｌ3、ＨＣｌ、ＨＢｒ、Ｂｒ2、ＨＩ、Ｉ2等がある。
アモルファスシリコンのエッチングガスとしては、例えばＣＦ4＋Ｏ2、Ｃｌ2＋ＳＦ6等がある。
スパッタリングガスはＡｒに限定されず、Ａｒ以外にもＮｅ、Ｘｅ等を用いることもできる。
また、本発明により形成された密着層５１は、ＴＦＴのソース電極、ドレイン電極だけでなく、ＴＦＴのゲート電極、半導体素子や配線板等の他の電子部品のバリア膜や電極（配線膜）に用いることができる。
スパッタリングガスにアルゴンガスを用い、酸化性ガスに酸素ガスを用いて銅合金ターゲット１１１をスパッタリングし、ガラス基板上に密着層を５０ｎｍ形成した後、アルゴンガスを用いて純銅ターゲット１１２をスパッタリングし、密着層上に金属低抵抗層を３００ｎｍ形成し、二層構造の金属配線膜を得た。基板温度は１００℃、スパッタリングガスはＡｒガス、スパッタリング圧力は０．４Ｐａであった。
形成した金属配線膜の表面を露出させ、水素プラズマに暴露した後、その表面に窒化シリコン膜を形成した。
水素ガスプラズマ処理は、水素ガス流量５００sccm、圧力２００Ｐａ、基板温度２５０℃、パワー３００Ｗ、時間６０秒である。
シリコン窒化膜は、基板を配置したＣＶＤ装置内に、ＳｉＨ4：２０ｓｃｃｍ、ＮＨ3ガス３００ｓｃｃｍ、Ｎ2ガス５００ｓｃｃｍの割合で各ガスを導入し、圧力１２０Ｐａ、基板温度２５０℃、パワー３００Ｗで形成した。
水素プラズマに暴露する前の金属配線膜の密着性(as depo. 密着性)と、水素プラズマに暴露した後、その表面に窒化シリコン膜を形成した後の密着性(Ｈ2プラズマ処理後密着性)を粘着テープを接着した後、剥離するテープテストによって測定し、ガラス基板表面が露出したものを「×」とし、それ以外を「○」として評価した。
銅合金ターゲット１１１中のＡｌの含有割合と酸化性ガスの導入割合を異ならせ、実験した。評価結果は「密着性」として、銅合金ターゲット１１１中のＡｌの含有割合と、酸化性ガスの導入割合と共に、下記表１〜３に示す。
また、上記と同じ金属配線膜をシリコンウェハ表面に形成した後、真空雰囲気中でアニール処理をし、金属配線膜をエッチング除去した後、その表面をＳＥＭで観察し、シリコン中への銅の拡散の有無を観察した。
上記各実験では、スパッタリングガスはアルゴンガス、酸化性ガスは酸素ガス、スパッタリング雰囲気中のスパッタリングガス分圧は０．４Ｐａである。
また、酸素ガスに替え、ＣＯ2ガスとＨ2Ｏガスを酸化性ガスに用いてＡｌを含有するターゲットをスパッタリングした。スパッタリングガスにはＡｒガスを用い、密着性とバリア性を評価した。
観察結果を下記表１(酸化性ガスが酸素ガスの場合)と、表２(酸化性ガスがＣＯ2の場合)と、表３（酸化性ガスがＨ2Ｏガスの場合）中に「バリア性」として示す。拡散が観察されたものを「×」、観察されなかったものを「○」と記載した。
Figure 0005282086
Figure 0005282086
Figure 0005282086
以上の結果により、Ａｌは銅合金ターゲット１１１中に５原子％以上含有されていると、密着性(Ｈ2プラズマ処理前及び後の密着性)とバリア性が良好であることが分かる。
また、酸化性ガスはアルゴンガス１００体積部の導入量に対し、０．１体積部以上３０体積部以下の範囲で導入すればよいことがわかる。
次に、酸化性ガスとして酸素ガスを用いて得られた金属配線膜をエッチング液に浸漬し、金属低抵抗層５２と密着層５１の両方が同じエッチング液でエッチングできるかどうかを観察した。エッチング液には、燐硝酢酸(Ｈ3ＰＯ4：ＨＮＯ3：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ)＝１６：１：２：１を用い、エッチング液の液温は４０℃にした。
エッチングの観察結果を下記表４に示す。エッチング後に密着層と金属低抵抗層の幅が同等となったものを「○」、エッチング後に密着層と金属低抵抗層の幅が異なったものを「×」とした。観察結果と、銅合金ターゲット１１１中のＡｌの含有割合とを下記表４に記載した。
Figure 0005282086
表４から、密着層と金属低抵抗層の幅が大きく異なってしまうので、銅合金ターゲット１１１中のＡｌの添加量は３０原子％以下が望ましいことが分かる。
なお、密着層５１はシリコンやシリコン酸化物との密着性の他、金属低抵抗層５２との密着性が高い方が望ましいので、本発明の密着層５１は金属低抵抗層５２の成分である銅を５０％以上含有する。

Claims (8)

  1. 処理対象物上にゲート電極を形成する工程と、
    前記ゲート電極上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に半導体層を形成する工程と、
    前記半導体層上にシリコンを含むオーミックコンタクト層を形成する工程と、
    前記オーミックコンタクト層上に金属配線膜を形成する工程と、
    前記オーミックコンタクト層と前記金属配線膜をパターニングして、第一、第二オーミックコンタクト層と、ソース電極とドレイン電極とを形成する工程とを有する逆スタガー型の薄膜トランジスタの製造方法であって、
    前記金属配線膜を形成する工程は、真空雰囲気中で、Ａｌと銅とを含有する銅合金ターゲットを、スパッタリングガスと酸化性ガスを含むガスを導入してスパッタリングし、前記オーミックコンタクト層上に、銅とＡｌと酸素とを含有する密着層を形成する工程と、前記密着層を形成した後、前記密着層よりも銅の含有率が高く、前記密着層よりも低抵抗の金属低抵抗層を前記密着層上に形成する工程と、を含む薄膜トランジスタの製造方法。
  2. Ａｌを、前記銅合金ターゲットに５原子％以上３０原子％以下の割合で含有させる請求項１記載の薄膜トランジスタの製造方法。
  3. 前記酸化性ガスにはＯ2ガスを用い、前記Ｏ2ガスは前記スパッタリングガス１００体積部に対し、０．１体積部以上１５体積部以下の範囲で含有させる請求項１又は請求項２のいずれか１項記載の薄膜トランジスタの製造方法。
  4. 前記酸化性ガスにはＣＯ2ガスを用い、前記ＣＯ2ガスは前記スパッタリングガス１００体積部に対し、０．２体積部以上３０体積部以下の範囲で含有させる請求項１又は請求項２のいずれか１項記載の薄膜トランジスタの製造方法。
  5. 前記酸化性ガスには、Ｈ2Ｏガスを用い、前記Ｈ2Ｏガスは前記スパッタリングガス１００体積部に対し、０．１体積部以上１５体積部以下の範囲で含有させる請求項１又は請求項２のいずれか１項記載の薄膜トランジスタの製造方法。
  6. 処理対象物上に形成されたゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート絶縁層上に形成された半導体層と、
    前記半導体層上に形成され、シリコンを含み、分離されている第一、第二オーミックコンタクト層と、
    前記第一、第二オーミックコンタクト層上にそれぞれ形成されたソース電極とドレイン電極と、を有する逆スタガー型の薄膜トランジスタであって、
    前記ソース電極と前記ドレイン電極は、前記第一、第二オーミックコンタクト層との接触面に、Ａｌと、酸素とを含有する銅合金を含む密着層を有し、
    前記密着層よりも銅の含有率が高く、前記密着層よりも低抵抗の金属低抵抗層が、前記密着層上に配置された薄膜トランジスタ。
  7. 前記第一、第二オーミックコンタクト層は、ｎ型半導体層である請求項６に記載の薄膜トランジスタ。
  8. 前記密着層に含有される金属中、Ａｌは５原子％以上３０原子％以下の割合で含有された請求項６又は請求項７のいずれか１項記載の薄膜トランジスタ。

JP2010509146A 2008-04-25 2009-04-14 薄膜トランジスタの製造方法、薄膜トランジスタ Active JP5282086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010509146A JP5282086B2 (ja) 2008-04-25 2009-04-14 薄膜トランジスタの製造方法、薄膜トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008115996 2008-04-25
JP2008115996 2008-04-25
PCT/JP2009/057492 WO2009131035A1 (ja) 2008-04-25 2009-04-14 薄膜トランジスタの製造方法、薄膜トランジスタ
JP2010509146A JP5282086B2 (ja) 2008-04-25 2009-04-14 薄膜トランジスタの製造方法、薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2009131035A1 JPWO2009131035A1 (ja) 2011-08-18
JP5282086B2 true JP5282086B2 (ja) 2013-09-04

Family

ID=41216772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010509146A Active JP5282086B2 (ja) 2008-04-25 2009-04-14 薄膜トランジスタの製造方法、薄膜トランジスタ

Country Status (6)

Country Link
US (1) US8299529B2 (ja)
JP (1) JP5282086B2 (ja)
KR (1) KR101098207B1 (ja)
CN (1) CN101971349B (ja)
TW (1) TWI427800B (ja)
WO (1) WO2009131035A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5247448B2 (ja) * 2006-08-10 2013-07-24 株式会社アルバック 導電膜形成方法、薄膜トランジスタの製造方法
JP5747908B2 (ja) * 2010-03-04 2015-07-15 日本ゼオン株式会社 半導体素子基板の製造方法
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5735811B2 (ja) * 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜
EP2941105B1 (en) * 2013-05-13 2022-02-16 ULVAC, Inc. Mounting device and method of manufacturing the same
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR102025103B1 (ko) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105449001B (zh) * 2015-12-28 2019-01-22 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH04302436A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜半導体素子及びその製造方法
JPH06252146A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4360716B2 (ja) 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
JP5247448B2 (ja) * 2006-08-10 2013-07-24 株式会社アルバック 導電膜形成方法、薄膜トランジスタの製造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH04302436A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜半導体素子及びその製造方法
JPH06252146A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
TW200950100A (en) 2009-12-01
CN101971349B (zh) 2013-03-27
TWI427800B (zh) 2014-02-21
CN101971349A (zh) 2011-02-09
US8299529B2 (en) 2012-10-30
US20110068338A1 (en) 2011-03-24
KR101098207B1 (ko) 2011-12-23
KR20100110392A (ko) 2010-10-12
WO2009131035A1 (ja) 2009-10-29
JPWO2009131035A1 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5282086B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ
JP5285710B2 (ja) 薄膜トランジスタの製造方法
JP5282085B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
CN103222061A (zh) 布线构造
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2010212465A (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2013042608A1 (ja) 半導体装置およびその製造方法
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
Yu et al. The properties of Cu metallization based on CuMgAl alloy buffer layer
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130408

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5282086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250