JP5270192B2 - マスクおよびこのマスクを用いた基板の製造方法 - Google Patents
マスクおよびこのマスクを用いた基板の製造方法 Download PDFInfo
- Publication number
- JP5270192B2 JP5270192B2 JP2008049040A JP2008049040A JP5270192B2 JP 5270192 B2 JP5270192 B2 JP 5270192B2 JP 2008049040 A JP2008049040 A JP 2008049040A JP 2008049040 A JP2008049040 A JP 2008049040A JP 5270192 B2 JP5270192 B2 JP 5270192B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- region
- substrate
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
(1)基板の裏面を支持テーブルにより吸着支持すること(吸着支持する工程)。
(2)基板に設けられた電極パターンに含まれる複数の電極のそれぞれに導電性ボールを搭載するためのマスクと、基板と、を直接的または間接的に位置合わせすること(位置合わせする工程)。
(3)マスクの表面に複数の導電性ボールを供給し、マスクパターンに含まれる複数の孔に導電性ボールを充填すること(充填する工程)。
A 歪みは発生しない
B 歪みは殆ど発生しない
C 取り付け方により歪みが発生
D 歪みが発生
E 大きな歪みが発生
21a 支持面、 22 ガイド部材
22a ガイド部材の上面、 90、190、290、390 マスク
91 マスクパターン、 92 マスクの孔
90a マスクの上面(表面)、 90b マスクの下面(裏面)
101 第1の領域、 102 第2の領域
103 第3の領域、 110、310 基板(プリント配線板、半導体ウエハ)
110b 基板の下面(裏面)
111 電極パターン、 112 電極
113 基板の縁
B 導電性ボール、 E1 第1の領域と第2の領域との境界
d1 第1の領域の厚さ、 d2 第2の領域の厚さ
d3 第3の領域の厚さ
G3 第3の領域の裏面とガイド部材の上面との間の隙間
Claims (10)
- 基板に設けられた電極パターンに含まれる複数の電極のそれぞれに導電性ボールを搭載するためのマスクであって、
複数の孔を含むマスクパターンであって、前記複数の孔は前記複数の電極と対応するように設けられている、マスクパターンと、
前記マスクパターンを囲い、第1の厚さを備えた第1の領域と、
前記第1の領域を囲う第2の領域であって、当該マスクの裏面が凹むことにより前記第1の領域よりも薄くなった第2の領域とを有し、
当該マスクのマスクパターンと前記基板の電極パターンとが対応するように当該マスクと前記基板とを位置合わせさせたときに、前記第1の領域と前記第2の領域との境界が前記基板の縁よりも内側に位置し、前記第2の領域が前記基板の縁よりも外側に広がり、さらに、
前記第2の領域を囲う第3の領域であって、当該マスクの裏面が突き出ることにより前記第2の領域よりも厚くなった第3の領域を有する、マスク。 - 請求項1において、前記第3の領域の裏面の少なくとも一部は、前記基板の裏面を吸着支持するための支持面を備えた支持テーブルの一部と接触するための接触部分であり、
前記支持テーブルは、前記支持面を囲み、前記支持面に対し突出したガイド部材であって、前記基板を囲むように配置されたガイド部材を含み、
前記接触部分は、前記ガイド部材の上面と接する、マスク。 - 請求項1または2において、前記第3の領域の厚さと、前記第1の領域の厚さは等しい、マスク。
- 請求項1または2において、前記第3の領域の少なくとも一部は、前記第1の領域よりも厚い、マスク。
- 請求項1ないし4のいずれかにおいて、前記基板は、プリント配線板を含み、前記第1の領域は、方形である、マスク。
- 請求項1ないし4のいずれかにおいて、前記基板は、半導体ウエハを含み、前記第1の領域は、円形である、マスク。
- 基板の製造方法であって、
前記基板の裏面を支持テーブルにより吸着支持する工程と、
前記基板に設けられた電極パターンに含まれる複数の電極のそれぞれに導電性ボールを搭載するためのマスクと、前記基板と、を直接的または間接的に位置合わせする工程とを有し、
前記マスクは、前記複数の電極と対応するように設けられた複数の孔を含むマスクパターンと、前記マスクパターンを囲い、第1の厚さを備えた第1の領域と、前記第1の領域を囲い、当該マスクの裏面が凹むことにより前記第1の領域よりも薄くなった第2の領域と、前記第2の領域を囲い、当該マスクの裏面が突き出ることにより前記第2の領域よりも厚くなった第3の領域とを備え、前記支持テーブルは、前記基板の裏面を吸着支持するための支持面と、前記支持面を囲み、前記支持面に対し突出し、前記基板を囲むように配置されたガイド部材とを備えており、
前記位置合わせする工程において、前記マスクのマスクパターンと前記基板の電極パターンとが対応するとともに、前記第1の領域と前記第2の領域との境界が前記基板の縁よりも内側に位置し、前記第2の領域が前記基板の縁よりも外側に広がり、前記位置合わせする工程は、前記第3の領域の裏面の少なくとも一部と前記ガイド部材の上面との間に隙間を設けることを含む、さらに、
当該製造方法は、
前記マスクの表面に複数の導電性ボールを供給し、前記マスクパターンに含まれる複数の孔に導電性ボールを充填する工程を有する、製造方法。 - 基板の製造方法であって、
前記基板の裏面を支持テーブルにより吸着支持する工程と、
前記基板に設けられた電極パターンに含まれる複数の電極のそれぞれに導電性ボールを搭載するためのマスクと前記基板とを直接的または間接的に位置合わせする工程とを有し、
前記マスクは、前記複数の電極と対応するように設けられた複数の孔を含むマスクパターンと、前記マスクパターンを囲い、第1の厚さを備えた第1の領域と、前記第1の領域を囲い、当該マスクの裏面が凹むことにより前記第1の領域よりも薄くなった第2の領域と、前記第2の領域を囲い、当該マスクの裏面が突き出ることにより前記第2の領域よりも厚くなった第3の領域とを、さらに備え、
前記支持テーブルは、前記基板の裏面を吸着支持するための支持面と、前記支持面を囲み、前記支持面に対し突出し、前記基板を囲むように配置されたガイド部材とを備えており、
前記位置合わせする工程において、前記マスクのマスクパターンと前記基板の電極パターンとが対応するとともに、前記第1の領域と前記第2の領域との境界が前記基板の縁よりも内側に位置し、前記第2の領域が前記基板の縁よりも外側に広がり、前記位置合わせする工程は、前記第3の領域の裏面の少なくとも一部が前記ガイド部材の上面と接することを含み、さらに、
当該製造方法は、
前記マスクの表面に複数の導電性ボールを供給し、前記マスクパターンに含まれる複数の孔に導電性ボールを充填する工程を有する、製造方法。 - 基板に導電性ボールを搭載するための装置であって、
前記基板の裏面を支持した状態で移送可能な支持テーブルと、
請求項1ないし6のいずれかに記載のマスクと、
前記マスクと前記支持テーブルに支持された前記基板とを位置合わせして前記基板に導電性ボールを搭載するボール充填装置とを有する、ボール搭載装置。 - 請求項9において、前記ボール充填装置に移送される前に、前記支持テーブルに支持された前記基板にフラックスを塗布するフラックス塗布装置をさらに有する、ボール搭載装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008049040A JP5270192B2 (ja) | 2007-04-16 | 2008-02-29 | マスクおよびこのマスクを用いた基板の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007106652 | 2007-04-16 | ||
JP2007106652 | 2007-04-16 | ||
JP2007209828 | 2007-08-10 | ||
JP2007209828 | 2007-08-10 | ||
JP2008049040A JP5270192B2 (ja) | 2007-04-16 | 2008-02-29 | マスクおよびこのマスクを用いた基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065110A JP2009065110A (ja) | 2009-03-26 |
JP5270192B2 true JP5270192B2 (ja) | 2013-08-21 |
Family
ID=40153942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008049040A Expired - Fee Related JP5270192B2 (ja) | 2007-04-16 | 2008-02-29 | マスクおよびこのマスクを用いた基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5270192B2 (ja) |
KR (1) | KR101522349B1 (ja) |
TW (1) | TWI432118B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101107179B1 (ko) | 2009-09-25 | 2012-01-25 | 삼성모바일디스플레이주식회사 | 마스크 정렬 장치 및 마스크 정렬 방법 |
JP5173079B2 (ja) * | 2010-02-23 | 2013-03-27 | シャープ株式会社 | 表示装置 |
JP2011181676A (ja) * | 2010-03-01 | 2011-09-15 | Bonmaaku:Kk | ボール搭載マスク及びその製造方法 |
JP5479959B2 (ja) * | 2010-03-15 | 2014-04-23 | 日本特殊陶業株式会社 | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク |
KR20180130989A (ko) * | 2017-05-31 | 2018-12-10 | 주식회사 티지오테크 | 프레임 일체형 마스크 |
JP7064749B2 (ja) * | 2018-02-22 | 2022-05-11 | アスリートFa株式会社 | ボール搭載装置 |
KR20190127018A (ko) * | 2018-05-03 | 2019-11-13 | 주식회사 티지오테크 | 모판 및 마스크의 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04163553A (ja) * | 1990-10-29 | 1992-06-09 | Matsushita Electric Ind Co Ltd | スクリーン印刷用メタルマスクの製造方法 |
JPH11345816A (ja) * | 1998-05-29 | 1999-12-14 | Furukawa Electric Co Ltd:The | はんだバンプ形成方法および装置 |
JP4130526B2 (ja) * | 2000-11-10 | 2008-08-06 | 株式会社日立製作所 | バンプ形成方法およびその装置 |
JP4427793B2 (ja) * | 2004-08-12 | 2010-03-10 | 日立金属株式会社 | 導電性ボールの搭載装置 |
JP4664146B2 (ja) * | 2005-04-20 | 2011-04-06 | 九州日立マクセル株式会社 | 導電性ボール配列用マスク及びその製造方法 |
JP4848162B2 (ja) * | 2005-09-26 | 2011-12-28 | アスリートFa株式会社 | 導電性ボールを搭載する装置および方法 |
JP4930776B2 (ja) * | 2007-01-30 | 2012-05-16 | 澁谷工業株式会社 | ボール配列マスク |
-
2008
- 2008-02-29 JP JP2008049040A patent/JP5270192B2/ja not_active Expired - Fee Related
- 2008-04-15 KR KR1020080034625A patent/KR101522349B1/ko not_active IP Right Cessation
- 2008-04-15 TW TW097113605A patent/TWI432118B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101522349B1 (ko) | 2015-05-21 |
TWI432118B (zh) | 2014-03-21 |
JP2009065110A (ja) | 2009-03-26 |
KR20080093378A (ko) | 2008-10-21 |
TW200845856A (en) | 2008-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5270192B2 (ja) | マスクおよびこのマスクを用いた基板の製造方法 | |
JP5183250B2 (ja) | マスクおよびこのマスクを用いたプリント配線板の製造方法 | |
KR102311487B1 (ko) | 반도체 패키지의 제조 방법 | |
JP6800745B2 (ja) | 半導体パッケージの製造方法 | |
JP4848162B2 (ja) | 導電性ボールを搭載する装置および方法 | |
JP6955918B2 (ja) | 基板の加工方法 | |
EP1545170A1 (en) | Wiring circuit board | |
EP1971194A2 (en) | Wiring substrate and manufacturing method thereof | |
JP5298273B2 (ja) | ステージおよびこれを用いたボール搭載装置 | |
JP6971093B2 (ja) | マルチブレード、加工方法 | |
US20040135233A1 (en) | Wafer integrated rigid support ring | |
US7644856B2 (en) | Solder ball mounting method and solder ball mounting apparatus | |
US20090236727A1 (en) | Wiring substrate and method of manufacturing the same, and semiconductor device and method of manufacturing the same | |
KR102089097B1 (ko) | 반도체 패키지 배치 장치, 제조 장치, 반도체 패키지의 배치 방법 및 전자 부품의 제조 방법 | |
JP4860597B2 (ja) | ステージおよびこれを用いた基板搬送方法 | |
JP6741264B2 (ja) | ウェハ上のアライメントマークを用いる半導体パッケージの製造方法 | |
JP4995664B2 (ja) | 導電性ボールを充填するための装置およびマスク | |
JP4655269B2 (ja) | 導電性ボールの搭載方法および搭載装置 | |
US20230337369A1 (en) | Stencil mask and stencil printing method | |
JP2010212302A (ja) | マスクを用いた処理装置および方法 | |
JP2017022226A (ja) | 基板加工装置および基板加工方法 | |
KR20170026965A (ko) | 박형의 인쇄회로기판 및 그 제조 방법 | |
CN118151484A (zh) | 掩模与框架的连接体及其制造方法 | |
JP2017112176A (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |