JP5257539B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5257539B2
JP5257539B2 JP2012200723A JP2012200723A JP5257539B2 JP 5257539 B2 JP5257539 B2 JP 5257539B2 JP 2012200723 A JP2012200723 A JP 2012200723A JP 2012200723 A JP2012200723 A JP 2012200723A JP 5257539 B2 JP5257539 B2 JP 5257539B2
Authority
JP
Japan
Prior art keywords
metal
circuit board
manufacturing
conductive
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2012200723A
Other languages
English (en)
Other versions
JP2012238914A (ja
Inventor
誠樹 作山
浩基 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012200723A priority Critical patent/JP5257539B2/ja
Publication of JP2012238914A publication Critical patent/JP2012238914A/ja
Application granted granted Critical
Publication of JP5257539B2 publication Critical patent/JP5257539B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、高密度の導体回路をプリント配線板に形成する回路基板の製造方法に関するものである。
このような導体回路を形成する導電材料としては、化学的に安定しており、電気抵抗が小さいことが要求されているが、従来から用いられている導電材料でこれらの条件を満足する材料がなかった。
このような状況から、化学的に安定しており、電気抵抗が小さい導電材料が要望されている。
電子部品を搭載するプリント配線板に形成する導体回路に対しては高密度に形成することが要求されており、近年、導電材料をスルーホール或いはビアホール内に埋め込んで上下の配線層の接続を行う、インナービアホール(IVH)や、ブラインドビアホール等を高密度に設け、電子部品の高密度な実装が可能なプリント配線板が用いられるようになっている。
このようなプリント配線板に導体回路を形成する方法としては、プリント配線板の全面に導体回路となる金属膜が形成されている材料を、フォトリソグラフィー技術を用いて不要な金属膜をエッチングにより除去して導体回路を形成するサブトラクティブ法が用いられていたが、低コスト化を図るために、銀、銅、カーボン等の導電材料の粒子と、溶剤で溶解したバインダーとを含む導電性ペーストの被膜を、スクリーン印刷によりプリント配線板の表面に形成し、又、インナービアホール(IVH)やブラインドビアホール内に形成し、硬化処理により導体回路を形成する方法が用いられるようになっている。
また、複数の粒子からなり、各粒子が導電性コーティングを有し、このコーティングが溶融して隣接する粒子上に導電性コーティングを形成し、溶融した粒子の網状構造を形成する、導電性材料が特開平08−227613号公報に開示されている。
特開平08−227613号公報 段落0017。
以上説明した従来のスクリーン印刷によって導体回路を形成する方法においては、導電性ペーストに用いている導電材料が銀の場合には、図5に示すように電気抵抗値が5.0×10-5Ω・cmで導電性は優れているが、硫黄と反応して硫化銀になったり、マイグレーションを起こすという問題点があり、導電性ペーストに用いている導電材料が銅の場合には、図5に示すように電気抵抗値が 2.5×10-4Ω・cmで導電性が銀よりも劣るという問題点があり、導電性ペーストに用いている導電材料がカーボンの場合には、硫黄と反応して硫化したり、マイグレーションを起こすことはないが、図5に示すように電気抵抗値が 3.0×10-2Ω・cmで導電性が銅よりも更に劣るという問題点がある。
積層セラミック電子部品の端子電極に用いられる導電性の金属ペーストに関する発明が特開平02-46603号により公開されており、この発明においては、銅粉末の表面に亜鉛をコーティングした複合金属粉末を積層セラミック電子部品の端子電極として用いているので、 500〜600 ℃で焼結すると、亜鉛と銅の間で相互拡散が進み、亜鉛部分が黄銅となり密度の高い焼結体を得ることができ、また、銅粉末を黄銅で囲むことにより、銅端子電極表面が酸化するのを防止している。
この公知例は、二種類の金属元素の間で形成される合金の融点は各元素の融点よりも低温になることを利用した発明である。
一方、二種類の金属元素の間で形成される金属間化合物の融点は、二種類の金属元素の低い方の融点よりも高くなる。
本発明は以上のような状況から、プリント配線板の絶縁基板の耐熱温度よりも高い融点を有し、電子部品のはんだ付け温度に耐えることが可能な金属間化合物からなる導体材料を有する回路基板の製造方法の提供を目的としたものである。
本発明の一観点によれば、基板のビアホール内に、第1の金属からなる複数の粒子と、前記第1の金属の融点より低い融点を有する第2の金属からなる複数の粒子とを含む導電性ペーストを供給し、前記基板を加熱して、前記第1の金属と前記第2の金属との金属間化合物内に前記複数の粒子が分散した導体を形成する回路基板の製造方法であって、前記基板にはんだを使用して電子部品を搭載可能であり、前記金属間化合物の融点が前記はんだの溶融温度よりも高いことを特徴とする回路基板の製造方法が提供される。
基板の耐熱温度よりも高い融点を有する導体回路を低温で形成することができる。
本発明の導電材料の構成を示す模式図 本発明の導電材料において形成された金属間化合物の構成を示す模式図 本発明の他の導電材料の構成を示す模式図 本発明の実施例により形成した導体回路の電気抵抗値を示す図 従来の導体回路の電気抵抗値を示す図
以下の実施形態においては、導電性ペースト中の導電材料の核となる金属とこの核の表面に被膜として形成されている金属が、プリント配線板の絶縁基板の耐熱温度(260℃)以下の低温で溶融し、結合して金属間化合物が形成されるが、この核となる金属と被膜として形成されていた金属との金属間化合物の融点が、この金属間化合物からなる導体回路を形成したこの絶縁基板の耐熱温度よりも高く、熱的に安定しており、電子部品をプリント配線板に搭載する場合のはんだ付け温度(220℃〜 240℃) では再溶融することはない。また金属間化合物の電気抵抗値はプリント配線板の導体回路として用いることが可能な値を有しているので、以下の実施形態の導電材料及び導電性ペーストを用いて形成した導体回路を備えたプリント配線板に電子部品を搭載することが可能となる。
また、複数種の金属の粒子からなる導電材料が、プリント配線板の絶縁基板の耐熱温度(260℃) 以下の温度で溶融し、結合して金属間化合物が形成されるが、この複数種の金属のうちの少なくとも二つの金属の金属間化合物の融点が、この金属間化合物からなる導体回路を形成したこの絶縁基板の耐熱温度よりも高く、熱的に安定しており、電子部品をプリント配線板に搭載する場合のはんだ付け温度(220℃〜 240℃) では再溶融することはない。また金属間化合物の電気抵抗値はプリント配線板の導体回路として用いることが可能な値を有しているので、以下の実施形態の導電材料及び導電性ペーストを用いて形成した導体回路を備えたプリント配線板に電子部品を搭載することが可能となる。
以下図1〜図4により本発明の実施例について詳細に説明する。
図1は本発明の導電材料の構成を示す模式図、図2は本発明の導電材料において形成された金属間化合物の構成を示す模式図、図3は本発明に使用する他の導電材料の構成を示す模式図、図4は本発明の実施例により形成した導体回路の電気抵抗値を示す図である。
本発明の第1の実施例においては、径が約5μm の銅の粒子の表面に、厚さ1μm のインジウムの被膜を無電界めっき法にて形成した導電フィラー 900gと、ビスフェノールA50gと、ジアミノジフェニルメタン5g及びエチレングリコールジグリシジルエーテル45gを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法によりガラス布基材エポキシ樹脂基板(以下、ガラスエポキシ基板と略称する)(耐熱温度 260℃)の表面に印刷した後、180秒間加熱し、銅とインジウムの金属間化合物からなる線幅150μm 、厚さ10μm の導体回路を形成した。この金属間化合物の融点ははんだの溶融温度(220〜240 ℃) よりもずっと高いので、電子部品をプリント配線板に搭載する場合のはんだ付け温度(220℃〜 240℃) では再溶融することはない。
また、この導電性ペーストを 150μm 径のビアに埋め込み、210 ℃で 180秒間加熱した。
この導体回路及びビアを四端子法により測定した値は、図4に示すように5.0 ×10-6Ω・cmであった。
本発明の第2の実施例においては、第1の実施例と同じ銅の粒子の表面に、厚さ1μmの錫の被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法により第1の実施例と同様に導体回路とビアを形成し、同様にこの導体回路及びビアを四端子法により測定した。その測定値は図4に示すように8.0 ×10-6Ω・cmであった。
本発明の第3の実施例においては、第2の実施例とは異なる銀の粒子の表面に、厚さ1μmのインジウムの被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法により第1の実施例と同様に導体回路とビアを形成し、同様にこの導体回路及びビアを四端子法により測定した。その測定値は、図4に示すように5.0 ×10-6Ω・cmであった。
本発明の第4の実施例においては、第3の実施例と同じ銀の粒子の表面に、厚さ1μmの錫の被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法により第1の実施例と同様に導体回路とビアを形成し、同様にこの導体回路及びビアを四端子法により測定した。その測定値は、図4に示すように8.0 ×10-6Ω・cmであった。
本発明の第5の実施例においては、ニッケルの粒子の表面に、厚さ1μm のインジウムの被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法により第1の実施例と同様に導体回路とビアを形成し、同様にこの導体回路及びビアを四端子法により測定した。その測定値は、図4に示すように8.0 ×10-6Ω・cmであった。
本発明の第6の実施例においては、第5の実施例と同じニッケルの粒子の表面に、厚さ1μm の錫の被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法により第1の実施例と同様に導体回路とビアを形成し、同様にこの導体回路及びビアを四端子法により測定した。その測定値は、図4に示すように9.0 ×10-6Ω・cmであった。
本発明の第7の実施例においては、第1或いは第2の実施例と同じ銅の粒子の表面に、厚さ1μm のインジウムの被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストで 150μm 径のビアを形成し、同様にこのビアを四端子法により測定した。その測定値は、図4に示すように5.0 ×10-6Ω・cmであった。
本発明の第8の実施例においては、第3或いは第4の実施例と同じ銀の粒子の表面に、厚さ1μm のインジウムの被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストで 150μm 径のビアを形成し、同様にこのビアを四端子法により測定した。その測定値は、図4に示すように5.0 ×10-6Ω・cmであった。
本発明の第9の実施例においては、第5或いは第6の実施例と同じニッケルの粒子の表面に、厚さ1μm のインジウムの被膜を無電界めっき法にて形成した導電フィラー 900gと、第1の実施例と同じ薬品とを混合して導電性ペーストを作り、この導電性ペーストでビアを形成し、同様にこのビアを四端子法により測定した。その測定値は、図4に示すように8.0 ×10-6Ω・cmであった。
本発明の第10の実施例においては、径が約5μm の銅の粒子の表面に、厚さ1μm の錫の被膜を無電界めっき法にて形成した導電フィラー 450gと、径が約5μm の銀の粒子の表面に、厚さ1μm のインジウムの被膜を無電界めっき法にて形成した導電フィラー 450gと、ビスフェノールA50gと、ジアミノジフェニルメタン5g及びエチレングリコールジグリシジルエーテル45gを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法によりガラスエポキシ基板の表面に印刷した後、210℃で 180秒間加熱し、線幅150μm 、厚さ10μm の導体回路を形成した。
また、この導電性ペーストを 150μm 径のビアに埋め込み、210 ℃で 180秒間加熱した。
この導体回路及びビアを四端子法により測定した値は、図4に示すように8.0 ×10-6Ω・cmであった。
本発明の第11の実施例においては、径が 0.1〜0.5 μm の銅の粒子600 gと、径が 0.1〜0.3 μm の錫の粒子300 gと、ビスフェノールA50gと、ジアミノジフェニルメタン5g及びエチレングリコールジグリシジルエーテル45gを混合して導電性ペーストを作り、この導電性ペーストをスクリーン印刷法によりガラスエポキシ基板の表面に印刷した後、210℃で 180秒間加熱し、線幅 150μm 、厚さ10μm の導体回路を形成した。
また、この導電性ペーストを 150μm 径のビアに埋め込み、210 ℃で 180秒間加熱した。この導体回路及びビアを四端子法により測定した値は、図4に示すように9.0 ×10-6Ω・cmであった。
以上の説明から明らかなように、本発明によれば極めて簡単な構成の導電材料及び導電性ペーストを用いてプリント配線板の絶縁基板上に、この絶縁基板の耐熱温度よりも高い融点を有する導体回路を低温で形成することができる。
1 第1の金属の粒子
2 第2の金属の被膜
3 金属間化合物の被膜
4 第3の金属の粒子
5 第4の金属の被膜

Claims (7)

  1. 基板のビアホール内に、第1の金属からなる複数の粒子と、前記第1の金属の融点より低い融点を有する第2の金属からなる複数の粒子とを含む導電性ペーストを供給し、前記基板を加熱して、前記第1の金属と前記第2の金属との金属間化合物内に前記第1の金属からなる複数の粒子が分散した導体を形成する回路基板の製造方法であって、
    前記基板にはんだを使用して電子部品を搭載可能であり、前記金属間化合物の融点が前記はんだの溶融温度よりも高いことを特徴とする回路基板の製造方法。
  2. 請求項1に記載の回路基板の製造方法において、
    前記第1の金属は、Cu、Ni、Agの少なくとも1つを含み、
    前記第2の金属は、前記第1の金属と前記金属間化合物を形成する金属を含むことを特徴とする回路基板の製造方法。
  3. 請求項2に記載の回路基板の製造方法において、
    前記第1の金属は、Cuであり、
    前記第2の金属は、Snであることを特徴とする回路基板の製造方法。
  4. 請求項2に記載の回路基板の製造方法において、
    前記第1の金属は、Agであり、
    前記第2の金属は、Snであることを特徴とする回路基板の製造方法。
  5. 請求項2に記載の回路基板の製造方法において、
    前記第2の金属は、Inを含むことを特徴とする回路基板の製造方法。
  6. 請求項1乃至5のいずれか1項に記載の回路基板の製造方法において、
    前記導電性ペーストは、スクリーン印刷法により前記ビアホール内に供給されることを特徴とする回路基板の製造方法。
  7. 請求項1乃至6のいずれか1項に記載の回路基板の製造方法において、更に、前記基板の加熱温度よりも高い温度で前記電子部品をはんだ付けすることを特徴とする回路基板の製造方法。
JP2012200723A 2012-09-12 2012-09-12 回路基板の製造方法 Expired - Lifetime JP5257539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012200723A JP5257539B2 (ja) 2012-09-12 2012-09-12 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012200723A JP5257539B2 (ja) 2012-09-12 2012-09-12 回路基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011196862A Division JP5252050B2 (ja) 2011-09-09 2011-09-09 回路基板、及び回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012238914A JP2012238914A (ja) 2012-12-06
JP5257539B2 true JP5257539B2 (ja) 2013-08-07

Family

ID=47461469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012200723A Expired - Lifetime JP5257539B2 (ja) 2012-09-12 2012-09-12 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5257539B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107501A (en) * 1980-12-25 1982-07-05 Sony Corp Conduction material
JPH0813424B2 (ja) * 1991-05-27 1996-02-14 住友軽金属工業株式会社 スポット溶接用電極
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
JPH09122967A (ja) * 1995-10-25 1997-05-13 Tanaka Denshi Kogyo Kk 複合半田材料

Also Published As

Publication number Publication date
JP2012238914A (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
KR101300384B1 (ko) 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치
JP4254757B2 (ja) 導電材料及び導電性ペースト及び基板
US9451693B2 (en) Electrically conductive adhesive (ECA) for multilayer device interconnects
JP5220766B2 (ja) 実装基板
US8895869B2 (en) Mounting structure of electronic component
CN100517546C (zh) 具有双电路架构的表面黏着型保险丝及其制法
JP5018752B2 (ja) 導電材料、及び導電材料の製造方法
JP5252050B2 (ja) 回路基板、及び回路基板の製造方法
JP2009111331A (ja) 印刷回路基板及びその製造方法
JP5257546B2 (ja) 電子機器の製造方法
JP3721660B2 (ja) 導電材料及び導電性ペースト
JP5257539B2 (ja) 回路基板の製造方法
JP5435095B2 (ja) 回路基板、及び回路基板の製造方法
CN101593644A (zh) 一种微型表面贴装式熔断器
JP5130666B2 (ja) 部品内蔵配線板
JP2012104792A (ja) 半導体パッケージ基板の製造方法
JP2012134113A (ja) ヒューズ装置
JP2007300038A (ja) 電子部品実装体とその製造方法
JP2007088207A (ja) 抵抗素子を有するプリント配線板およびその製造方法
Matthews et al. PTH Core-to-Core Interconnect Using Sintered Conductive Pastes
JP2022070565A (ja) 回路基板の製造方法、回路基板、積層基板および支持基板
JP6079329B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014063827A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP2007088208A (ja) 抵抗素子を有するプリント配線板およびその製造方法
JP2004311651A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term