JP5250636B2 - ベースバンド導出ｒｆデジタルプリディストーション - Google Patents

Description

この出願は、２００７年１２月７日に出願された米国仮特許出願番号６１／０１２，４１６の恩恵を主張し、それは、あらゆる目的で、添付物を含めて、ここに引用によって完全に組み込まれる。

本発明は、無線通信システムのためのパワー増幅器に関し、より特定には、そのようなパワー増幅器の出力を線形化するためのプリディストーション方法に関する。

信頼性のある移動または無線通信システムは、幅広く迅速に変化する条件の下での基地局からのクリーンで一貫性のある送信に依存する。従って、そのような無線通信システムの基地局中に見つけられる無線周波数（ＲＦ）パワー増幅器（ＰＡ）は、典型的には最も重要で高価な部品である。それらは広帯域で非常に変動する信号によって駆動されるが、これらの送信機のスペクトルとパワー効率上の厳しい要求からこれが導出される。これらの増幅器の要求の高い仕様に見合うように、数々の線形化技術が実装されてきた。デジタルベースバンドプリディストーションと呼ばれる、そのような線形化技術の一つは、デジタル信号プロセッサを使って成功裡に実装されてきた。しかしながら、デジタルベースバンドプリディストーションは、プリディストーションされた入力のために、送信パス全体が信号帯域幅よりも数倍広いことを要求するという不利点を有する。従って、この広帯域の送信パスは、高速デジタル−アナログ変換器（ＤＡＣ）と広帯域フィルターを要求する。しかも、入力信号の帯域幅がより広くなるにつれて、ベースバンドプリディストーションシステムの帯域幅要求がもっとより広くなる。対照的に、ＲＦエンベロープデジタルプリディストーションの主たる利点は、送信パスが広帯域である必要がないことである。しかしＲＦエンベロープデジタルプリディストーションは、エンベロープ検出器や大きなＲＦ遅延線のような追加の部品を要求し、それは不正確さと損失および増大したコストと複雑性を作り出すという不利点を有する。従って、不必要なコストと複雑さ無しで望ましい精度を提供するプリディスト−ションシステムの必要があった。

本発明は、従来技術で典型的に要求される追加の部品によって引き起こされる広帯域要求と潜在的ディストーションを実質的に除去するプリディストーションシステムの新しいアーキテクチャーからなる。実験結果は、提案されたアーキテクチャーが、従来のベースバンドプリディストーションと比肩する隣接チャネルパワー比（ＡＣＰＲ）の削減を達成することを立証する。提案されたアーキテクチャーは、広い帯域幅（即ち、＞１００ＭＨｚ）を要求する応用に好適である。

図１は、本発明のプリディストーションシステムの実施形態をブロック図の形式で描く。 図２は、本発明のシステムの動作を確立し検証するためのテストベンチをブロック図の形式で描く。 図３は、システムの遅延依存の測定されたスペクトルをグラフの形式で描き、鎖線はプリディストーション無しのパワー増幅器の出力を表し、点線は一つのサンプルが進められたパワー増幅器の出力を表し、星点線は一つのサンプルが遅らされたパワー増幅器の出力を表し、実線は粗い遅延マッチ有りのパワー増幅器の出力を表す。 図４は、多項式計算を用いた、図１に示すルックアップテーブルの代替実施形態を描く。

提案されたシステムの実施形態のブロック図を図１に示す。プリディストーション関数Ｆは、デジタルベースバンド処理とラベル付けされたブロック１００に示すようにベースバンドにおいて導出されるが、ＲＦにおいて出力に印加される。ＶＭと表示されるベクトル変調器１０５が、プリディストーション関数に基づいたプリディストーションされた信号を生成するのに採用される。マグニチュード計算ブロック１１０は、ルックアップデーブルまたは多項式計算のどちらかから各瞬間における適切な補正係数を決定するために入力信号をインデックス化する。デジタルディレイコンポーネントは、メモリ効果を含んだ、プリディストーションされたパスとメイン送信パスの間の遅延差τ_ｄを補償することができる。この二つのパス間の遅延ミスマッチは、遅延カリブレーションを使って補償されるべきである。

より特定には、入力信号は、従来のやり方（従って示されていない）でＩおよびＱ成分１２０と１２５に変換される。ＩおよびＱ成分は、デジタルディレイ１３０に提供され、マグニチュード計算ブロック１１０および適応アルゴリズムブロック１３５にも提供される。

図１に示されるような実施形態では、マグニチュード計算ブロックと適応アルゴリズムブロックの両方がルックアップ１４０に入力を提供し、それはその中にシステムの動作のレンジに適当な補正係数のデータベースを格納している。上記の通り、ＬＵＴ１４０は入力の各値に適当な補正ファクターをＤＡＣ１４５Ａ−Ｂのペアに供給する。ＤＡＣ１４５Ａ−Ｂの出力は、ローパスフィルター１５０Ａ−Ｂのペアでフィルターされ、それらの出力はベクトル変調器１０５に提供される。

少なくともいくつかの実施形態では、ＬＵＴ値は最初カリブレーションルーチンを介して求められ、それによりパワー増幅器によって作り出されたあらゆる非線形ディストーションを補償すべくパワー増幅器からの出力信号が測定されＬＵＴ係数が推定される。そのような実施形態では、ＬＵＴ係数は、ＦＰＧＡまたはＤＳＰのどちらかのメモリ中に格納されることができ、マイクロプロセッサまたはデジタル信号プロセッサに占められることができる。加えて、ＬＵＴ係数は、単なる一例として、パワー増幅器の出力をベースバンド信号プロセッサにフィードバックし、そこでそれが入力信号と比較され、それに応答してルックアップテーブル値が更新されることによって、更新されることができる。図１に示すフィードバックブロックはまた、例えば、パワー増幅器の出力をベースバンドにダウンコンバートすることによって実装されることもできる。ベースバンド信号はそれから入力信号と比較されることができ、結果として得られるエラーはＬＵＴ係数を更新するのに使用される。単なる一つの代替案として、パワー増幅器からの出力信号は、スペクトル的にモニターされることができ、フィードバック信号が、ダウンコンバーター、バンドパスフィルター、およびパワー検出器を使って帯域外ディストーションをモニターする。パワー検出器の出力はそれから、ＬＵＴ値を調節するのに、またはもし多項式アプローチが使われていれば多項式係数を調節するのに、使用されることができる。

図４を参照すると、多項式アプローチを使った発明の実装をより良く理解することができる。図１のようにルックアップテーブルを使う代わりに、マグニチュード計算ブロック１１０の出力は、一連の多項式Ｆ_１ｌ、Ｆ_１Ｒ、Ｆ_２ｌ、Ｆ_２Ｒ、Ｆ_Ｎｌ、Ｆ_ＮＲ（各々は他の処理を行っているＤＳＰまたはＦＰＧＡのどちらかで計算された）に提供され、それから示されるように合計される。合計の結果はそれから、図１のルックアップテーブルの出力でそうであったように、ＤＡＣ１４５Ａ−Ｂに提供される。設計の残りは同じであり、従って図４では繰り返さない。多項式は、
Ｆ_１｛ｚ｝＝α_１１＋α_１２ｚ＋α_１３ｚ^２＋．．．＋α_１Ｎｚ^Ｎ−１
および
Ｆ_２｛ｚ｝＝α_１１＋α_１２ｚ＋α_１３ｚ^２＋．．．＋α_１Ｎｚ^Ｎ−１
と表現されることができる。

上記の通り、多項式係数は、図１との関係で記載されたルックアップテーブルの更新と同じやり方で更新される。本発明は、多項式アプローチを使って実装されていようが図１のルックアップテーブルアプローチを使って実装されていようが、パワー増幅器のメモリ効果を補償することができ、よって従来技術に対して実質的に向上された線形性を提供するということが、当業者によって理解されるであろう。

また図１を参照すると、デジタルディレイ１３０の出力は直角変調器１５５に供給され、その出力はＤＡＣ１６０に供給される。グラフ１６０Ａに示される形を取るＤＡＣ１６０の出力は、ローパスフィルター１６５に提供され、そこでそれは１７５で示されるようにミキサー１７０において信号ｆ_ｌｏで変調され、それからバンドパスフィルター１８０を通される。結果はベクトル変調器１０５に提供され、それはまたＬＰＦ１５０Ａ−Ｂから遅延補償を含んだ補正信号も受け取る。ベクトル変調器出力は、グラフ１０５Ａに示されたエンベロープを形成し、パワー増幅器１８５に提供され、その出力はグラフ１８５Ａで表されている。出力はまた１９０においてサンプリングされ、サンプルは適応アルゴリズムロジック１３５への別の入力としてフィードバックパス１９５に沿ってフィードバックされて、他の物事の中でも、もし適当であればルックアップテーブル中の値が更新されることを確かなものとするようにモニターされることを出力信号に許容する。

いくつかの実施形態では、ＤＡＣ１６０は好ましくは、変換されるべき信号の少なくとも２倍の帯域幅を有する。

遅延ミスマッチ：システムのパフォーマンスに対する遅延ミスマッチ効果を見るために、ＲＦ入力ｘ（ｔ）がトーン間隔（ω_２−ω_１）を持った二つのトーンからなるものと想定する。遅延ミスマッチτ_ｄを持ったプリディストーション関数Ｆは、
F(t-τ_d)=a₁+a₃|X_e(t-τ_d)|²=a₁+1/2a₃+1/2a₃cos[(ω₂-ω₁)t+ω₁τ_d] (1)
ここでＸ_ｅ（ｔ）は入力信号のエンベロープ、ａは多項式の複素係数、τ_ｄは遅延ミスマッチ、と記載することができる。プリディストーション関数は、３次相互変調ディストーション（ＩＭＤ）までを補償するために周波数間隔と同じ帯域幅を要求することを（１）から見ることができる。プリディストーション入力ＲＦ信号Ｘ_ＰＤ（ｔ）はそれから、
X_PD(t)=X(t)F(t-τ_d) (2)
と表現することができる。

（１） を（２）に代入し、使い果たし、それを配列した後、それは単純に、
X_PD(t)=b₁S+b₃S_{U_IMD3}∠-(ω₂-ω₁)τ_d+b₃S_{L_IMD3}∠(ω₂-ω₁)τ_d (3)
ここでｂは複素係数であり、Ｓ、Ｓ_{Ｕ＿ＩＭＤ３}、Ｓ_{Ｌ＿ＩＭＤ３}はそれぞれ２トーンＲＦ入力信号、３次上位ＩＭＤおよび下位ＩＭＤ成分を表記する、と式で表すことができる。（３）から、τ_ｄに依って、上位ＩＭＤ成分の位相は（ω_２−ω_１）τ_ｄで減少し、下位ＩＭＤ部分の位相は同量で増加する。

実験結果：１０ｄＢのピーク−平均パワー比（ＰＡＰＲ）を持った単一キャリア広帯域コード分割多重アクセス（ＷＣＤＭＡ）信号が、プリディストーションシステムの提案された構造のための図２に示されたテストベンチで使われる。テストベンチは、２つの電子信号生成器（Agilent E4433BとE4438C）と、ベクトル変調器（Analog Devices AD8341）と、３００ＷＡＴＴＳのピークエンベロープパワー（ＰＥＰ）と６１ｄＢのゲインを持ったDohertyパワー増幅器と、ベクトル信号分析器（Agilent VSA89641A）と、ＭＡＴＬＡＢとアドバンストデザインシステム（ＡＤＳ）を持ったパーソナルコンピューターからなる。E4438の後部パネル上のベースバンド同相（Ｉ）および直角位相（Ｑ）出力は、AD8341に接続される。第一のソース（E4433B）はマスターと考えられ、その１０ＭＨｚリファレンス出力はスレーブソース(E4438C)によってクロックリファレンス（１０ＭＨｚ入力）として使われる。ＲＦ入力信号ｘ（ｔ）とベースバンド導出信号または関数Ｆは、以下の手順に基づいて同期される。マスターソース中の入力信号ファイルｘ（ｔ）の初めにマーカーが置かれ、このマーカーに出会う度にＥＶＥＮＴ１出力上にパルスが送られる。ＥＶＥＮＴ１出力はスレーブのパターントリガー入力に接続される。遅延差を推定するために、ＲＦ入力信号のためのメインパスとプリディストーション関数のためのベースバンドパスの間の遅延測定に基づいて粗い遅延カリブレーションが行われた。ここで適用されたプリディストーションアルゴリズムは、間接的学習を使ったメモリレスの５次多項式に基づいている。

図３は、本発明のデジタルプリディストーションシステムについての測定結果を示す。システムは、図３の曲線（ａ）と（ｄ）から見られるように１５ｄＢ周辺でディストーションを削減し、遅延依存に対するパフォーマンスは（ｂ）と（ｃ）に表されている。

遅延の効果を調査するように意図的に一つのサンプル（２６ｎｓｅｃ）が進められ一つのサンプルが遅らされていると、システムパフォーマンスはおよそ４ｄＢから１０ｄＢで悪化する。これは、ＲＦエンベロープデジタルプリディストーション同様に提案されたシステムのパフォーマンスにとって遅延ミスマッチが有害であることを実証する。しかしながら、本発明のシステムを使うと、アナログＲＦ遅延線を利用するＲＦエンベロープデジタルプリディストーションとは異なり、デジタルディレイを使って遅延を実質的に完全にマッチさせることができる。

発明の実施形態と様々な代替案を十分に記載したが、当業者は、ここでの教示を与えられれば、発明から逸脱しない数々の代替物および同等物が存在することを認識するであろう。従って、発明は前述した記載によっては限定はされず、添付の請求項によってのみ限定されることが意図されている。

Claims (3)

1. ベースバンド信号を受け取るベースバンド入力と、
   ＲＦパワー増幅器に信号を提供するＲＦ出力と、
   ベースバンド信号からプリディストーション関数を導出し、プリディストーション信号を生成するロジックであって、生成されたプリディストーション信号は、複数の複素係数、少なくとも１つの２トーンＲＦ入力信号、３次上位相互変調ディストーション成分、下位相互変調成分、および遅延ミスマッチ成分に、少なくとも部分的に基づいているものと、
   プリディストーション関数に応答し、ＲＦ出力に接続され、プリディストーション信号をＲＦ出力に印加するベクトル変調器と、
   を含む、ＲＦパワー増幅器と共に用いるための広帯域プリディストーションシステム。
2. ロジックがルックアップテーブルを含む、請求項１の広帯域プリディストーションシステム。
3. ロジックが多項式計算を含む、請求項１の広帯域プリディストーションシステム。

Images