JP5232970B2 - 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ - Google Patents

半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ Download PDF

Info

Publication number
JP5232970B2
JP5232970B2 JP2006110830A JP2006110830A JP5232970B2 JP 5232970 B2 JP5232970 B2 JP 5232970B2 JP 2006110830 A JP2006110830 A JP 2006110830A JP 2006110830 A JP2006110830 A JP 2006110830A JP 5232970 B2 JP5232970 B2 JP 5232970B2
Authority
JP
Japan
Prior art keywords
positive electrode
light emitting
semiconductor light
emitting device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006110830A
Other languages
English (en)
Other versions
JP2007287786A (ja
Inventor
健三 塙
泰典 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006110830A priority Critical patent/JP5232970B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to EP07741609.7A priority patent/EP2012370B1/en
Priority to TW096113109A priority patent/TWI346397B/zh
Priority to CN2007800126686A priority patent/CN101421854B/zh
Priority to KR1020087025050A priority patent/KR100998822B1/ko
Priority to PCT/JP2007/058173 priority patent/WO2007119822A1/ja
Priority to US12/296,806 priority patent/US7935980B2/en
Publication of JP2007287786A publication Critical patent/JP2007287786A/ja
Application granted granted Critical
Publication of JP5232970B2 publication Critical patent/JP5232970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、窒化ガリウム系等の半導体発光素子の製造方法及び半導体発光素子に係り、特に電極部分の接続抵抗を低くすることが可能な技術の改良に関する。
化合物半導体発光素子の一例として、基板上にｎ型の窒化ガリウム系化合物半導体層とｐ型の窒化ガリウム系化合物半導体層とを積層した構造が知られ、中でも近年、短波長光発光素子として窒化ガリウム（ＧａＮ）系化合物半導体発光素子が注目を集めている。この窒化ガリウム系化合物半導体発光素子は、サファイア単結晶をはじめ、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、これらの基板上に、有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）によってｎ型やｐ型の半導体層と発光層を積層して製造される。
この種の窒化ガリウム系化合物半導体発光素子の特徴として、光取出効率を向上させるため、電極直下の発光層で発光した光が電極に遮られないように、正極として透明電極を用い、正極を透過させた光を効率良く取り出すように構成されている。
また、透明電極からなる従来の透光性の正極は、ＮｉやＣｏ等の酸化物と、Ａｕ等のコンタクト金属とを組み合わせた薄膜積層構造とされているが、近年ではＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）等、より導電性の高い透明酸化物導電材料を使用するか、コンタクト金属の膜厚を極力薄くして透光性を高めた層構造のものが正極として採用され、発光層からの光を効率良く外部に取り出す技術が提案されている。
しかし、ＩＴＯなどの透明酸化物導電材料からなる透明電極をｐ型の窒化ガリウム系化合物半導体層上に形成し、この透明電極上に外部電気接続のためのボンディングパッドを形成すると、透明電極とｐ型半導体層との間の良好なオーミックコンタクト、並びに高い接合強度を取ることが難しくなり、接続界面での接触抵抗を十分に低くすることが困難となり、結果的に半導体発光素子としてのＶｆ（標準順電圧）が上昇し、輝度が低下してしまう問題があった。また、ワイヤボンディングの際にボンディングパッドに作用する負荷の関係から、透明電極がｐ型半導体層から剥離する問題も有していた。
そこで、このような問題を解決するために、図４に示す構造の如く、サファイア基板１００上にｎ型半導体層１０１を積層し、半導体層１０１の上に部分的にｐ型半導体層１０３と電極パッド１０４を形成し、ｐ型半導体層１０３の上にＩＴＯ（インジウムスズ酸化物）製の透明電極１０５を形成し、該透明電極１０５の一部にコンタクトホール１０６を形成し、このコンタクトホール１０６を介してボンディングパッド１０７を直接ｐ型半導体層１０３に接続した構造の半導体発光素子１０８が知られている。（特許文献１参照）
このようにボンディングパッド１０７を直接ｐ型半導体層１０３に接続した構造によれば、ボンディングパッド１０７は透明電極１０５に対するよりも強い接合強度でｐ型半導体層１０３に接着するため、ボンディング時にワイヤによってボンディングパッド１０７を引っ張る力が作用してもボンディングパッド１０７が剥離することがない特徴も有している。
特開平７−９４７８２号公報
図４に示す構造の半導体発光素子１０８では、ボンディングパッド１０７をｐ型半導体層１０３にオーミックコンタクトしても良いが、オーミックコンタクトは透明電極１０５が得ているので、ボンディングパッド１０７が特にオーミックコンタクトしている必要はない。このため、ボンディングパッド１０７は透明電極１０５と電気的に接触して、ｐ型半導体層１０３に強固に付着していれば、どのような材料を使用しても良いこととなる。
ところが、透明電極１０５にコンタクトホール１０６を形成するということは、電流の流れが透明電極１０５の全体に広がることを阻害し、輝度低下、Ｖｆ（標準順電圧）上昇の原因となり易い問題がある。
更に図４に示す構造では、特許文献１の実施例において記述されているように、９８％以上程度の歩留まりしか得られない問題があり、この種の半導体発光素子を大量生産する場合のボンディングパッドの剥がれの確率は、ｐｐｍオーダーに低下させることが望ましいと思われる。
更に、図４に示す構造においては、透明電極１０５の一部を貫通する形のコンタクトホール１０６を形成することが必須となり、透明電極１０５にコンタクトホール１０６を形成するためのフォトリソグラフィ工程が別途必要になるので、工程数が増えるとともに、フォトリソグラフィ工程時に行うエッチングの状況によってはコンタクトホール直下のｐ型半導体層表面を損傷させるおそれを有していた。
また、ボンディングパッド１０７をｐ型半導体層１０３に直に接続したとしても、理想的なオーミックコンタクト性を示す接触抵抗となる訳ではなく、更なる接触抵抗の低減、あるいはＶｆの低減が望まれている。
本発明は、上記事情に鑑みてなされたもので、光の取り出し性が良好で明るく、ボンディング時の電極剥がれを無くすることができる半導体発光素子の提供を目的とする。
また、本発明は、ＩＴＯなどの透光性酸化物導電材料の透明電極にコンタクトホールを形成してボンディングパッドをｐ型半導体層に直に接続する構造を採用しなくとも、ｐ型半導体層上に透光性酸化物導電材料の電極を積層してその上にボンディングパッドを積層するという一般的な構造を採用した上で接続する透光性正極のシート抵抗を低減し、半導体発光素子として低いＶｆを実現できる技術の提供を目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
（１）本発明の半導体発光素子の製造方法は、基板上に、ｎ型半導体層、発光層およびｐ型半導体層が積層され、ｐ型半導体層上に透光性正極が積層されるとともに、該透光性正極に正極ボンディングパッドが設けられ、前記ｎ型半導体層上に負極ボンディングパッドが設けられた半導体発光素子を製造する方法であって、前記ｐ型半導体層上に透光性酸化物導電材料の透光性正極を化学量論組成よりも酸素不足した状態で形成した後、酸素含有雰囲気中においてアニール処理し、その後、無酸素雰囲気において再アニール処理することを特徴とする。
（２）化学量論組成よりも酸素が不足した状態が、化学量論組成の酸素濃度に対し、０．０１原子％〜１０原子％の範囲で酸素が不足した状態であることを特徴とする。
（３）本発明の半導体発光素子の製造方法は、前記半導体層を窒化ガリウム系化合物半導体から構成することを特徴とする。
（４）本発明の半導体発光素子の製造方法は、前記アニール処理する以前の成膜したままの状態の前記透光性正極の透過率を８０％〜９０％の範囲とし、前記アニール処理により透過率を向上させ、その後無酸素雰囲気において再アニール処理することを特徴とすることを特徴とする。
（５）本発明の半導体発光素子の製造方法は、前記再アニール処理により前記透光性正極のシート抵抗を低減することを特徴とする。
（６）本発明の半導体発光素子の製造方法は、前記透光性正極を前記ｐ型半導体層の上面のほぼ全面に形成することを特徴とする。
（７）本発明の半導体発光素子の製造方法は、前記アニール処理を２５０℃〜６００℃の温度範囲で行うことを特徴とする。
（８）本発明の半導体発光素子の製造方法は、前記再アニール処理を２ガス雰囲気中において２００℃〜５００℃の温度範囲で行うことを特徴とする。
（９）本発明の半導体発光素子の製造方法は、前記化学量論組成よりも酸素不足の透光性正極に対して前記アニール処理と再アニール処理を施すことにより、前記透光性正極のシート抵抗を２０Ω／□以下とすることを特徴とする。
（１０）本発明の半導体発光素子の製造方法は、前記透光性正極を構成する透光性酸化物導電材料として、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）からなる少なくとも一種類を選択することを特徴とする。
（１１）本発明の半導体発光素子は、先の（１）〜（１０）のいずれか１項に記載の半導体発光素子の製造方法により得られたことを特徴とする。
（１２）本発明のランプは、先の（１１）に記載の半導体発光素子を備えたことを特徴とする。
（１３）本発明の窒化ガリウム系化合物半導体発光素子は、基板上に窒化ガリウム系化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層が積層され、ｐ型半導体層上に透光性正極が積層されるとともに、該透光性正極上に正極ボンディングパッドが設けられ、ｎ型半導体層上に負極ボンディングパッドが設けられた窒化ガリウム系化合物半導体発光素子であって、前記透光性正極が、前記ｐ型半導体層上に形成された化学量論組成よりも酸素不足状態の透光性酸化物導電材料の透光性正極を酸素含有雰囲気中において行う初期アニール処理と無酸素雰囲気中において行う再アニール処理により、２０Ω／□以下のシート抵抗とされてなることを特徴とする窒化ガリウム系化合物半導体発光素子。
（１４）本発明のランプは、先の（１３）に記載の窒化ガリウム系化合物半導体発光素子が備えられたことを特徴とする。
本発明の半導体発光素子の製造方法によれば、ｐ型半導体層上に積層した化学量論組成よりも酸素不足状態の透光性正極を、酸素含有雰囲気中においてアニール処理し、無酸素雰囲気において再アニール処理することにより、透光性正極の高い透光性と低いシート抵抗、低い標準順電圧（Ｖｆ）、並びにｐ型半導体層に対する高い接合強度を得ることができる。従って本発明の製造方法により得られる半導体発光素子によれば、高輝度かつ低いＶｆを示し、透光性正極の接合強度の高い構造を提供できる。
更に本発明の半導体発光素子は、ｐ型半導体層側を発光観測面としてｐ型半導体層に形成する透光性正極を透光性酸化物導電材料とし、ｐ型半導体層の上面のほぼ全面に透光性正極を形成し、透光性正極の一部のみにボンディングパッドを形成することにより、シート抵抗の低い透光性正極からｐ型半導体層のほぼ全面に電流を均一に流すことができ、透光性正極の透明性を利用して発光を十分に外部に取り出すことができる。また、透光性正極とｐ型半導体層の接合強度を高め、ボンディングパッドとｐ型半導体層との接合強度よりも高くすることができるので、ワイヤボンディング時のボンディングパッドの剥離を防止し、大量生産時のボンディングパッド剥がれを極めて少ないレベルに抑え、その結果として信頼性に優れた半導体発光素子の構造を提供できる。
以下に本願発明について最良の実施形態を基に説明するが、本願発明が以下の実施の形態により制限されるものではない。
図１と図２は、本発明に係る窒化ガリウム系化合物半導体発光素子の第１の実施形態を示すものである。
図１と図２に示す、本実施形態の窒化ガリウム系化合物半導体発光素子１は、基板１１上にバッファ層１２を介して窒化ガリウム系化合物半導体からなる、ｎ型半導体層１３、発光層１４およびｐ型半導体層１５がこの順序で積層されたダブルへテロ構造を基本とし、ｐ型半導体層１５の上面のほぼ全面に透光性正極１６が積層されるとともに、該透光性正極１６の一部分の上に正極ボンディングパッド１７が設けられ、ｎ型半導体層１３の一部分の上に負極ボンディングパッド１８が設けられた構造の窒化ガリウム系化合物半導体発光素子である。
前記基板１１は、サファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶およびＺｒＢ２などのホウ化物単結晶の公知の基板材料を含め、半導体発光素子に適用される公知の基板として如何なる基板材料も何ら制限なく用いることができる。これらの中でも、サファイア単結晶およびＳｉＣ単結晶の基板材料を用いることが好ましい。なお、基板１１の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
本実施形態においては、基板１１上に、バッファ層１２を介して、窒化ガリウム系化合物半導体からなるｎ型半導体層１３、発光層１４およびｐ型半導体層１５が積層されている。ただし、使用する基板１１や成膜処理時の半導体層のエピタキシャル層の成長条件によっては、バッファ層１２が不要な場合もある。
窒化ガリウム系化合物半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体のいずれかを何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、ＡｓおよびＢなどの元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
これらの窒化ガリウム系化合物半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。
また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
前記ｎ型半導体層１３は、通常、下地層、ｎコンタクト層およびｎクラッド層から構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。下地層の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
前記下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
前記下地層を成長させる際の成長温度は、８００〜１２００℃が好ましく、１０００〜１２００℃の範囲に調整することがより好ましい。この温度範囲内で成長させれば、結晶性の良い下地層が得られる。また、ＭＯＣＶＤ成長炉内の圧力は１５〜４０ｋＰａに調整することが好ましい。
ｎコンタクト層としては、下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は下地層と同様である。
下地層とｎコンタクト層を構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。膜厚がこれらの範囲であると、半導体の結晶性が良好に維持される。
前記ｎコンタクト層と発光層１４との間には、ｎクラッド層を設けることが好ましい。ｎクラッド層を設けることにより、ｎコンタクト層の最表面に生じた平坦性の悪化を埋めることできる。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ＡｌｃＧａ１−ｃＮ障璧層の成長温度は７００℃以上が好ましく、８００〜１１００℃の温度で成長させると結晶性が良好になるため、より好ましい。また、ＧａＩｎＮ井戸層は６００〜９００℃、好ましくは７００〜９００℃の温度で成長させる。即ち、ＭＱＷ（多重量子井戸構造）の結晶性を良好にするためには、層間で成長温度を変化させることが好ましい。
ｐ型半導体層１５は、通常、ｐクラッド層およびｐコンタクト層から構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層としては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。
また、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
ｐコンタクト層の膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．１〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
透光性正極１６は、少なくともｐ型半導体層１５と接する透光性酸化物導電材料の膜からなる。透光性酸化物導電材料からなる透光性正極１６上の一部には、回路基板またはリードフレーム等との電気接続のための正極ボンディングパッド１７が設けられている。
透光性正極１６は、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）からなる少なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の成膜手段でｐ型半導体層１５上に直接成膜して設けることができる。
前記透光性正極１６は、ｐ型半導体層１５の上面のほぼ全部を覆うように形成して構わないが、ｐ型半導体層１５の上面周辺部のみ若干除外するように形成することもできる。また、透光性正極１６の厚さとして１００〜１０００ｎｍの範囲（０．１〜１μｍの範囲）を選択できる。ｐ型半導体層１５の上面のほぼ全部を覆うように透光性正極１６を形成すると、透光性正極１６を介してｐ型半導体層１５のほぼ全面に均一に電界を印加することが可能となり、ｐ型半導体層１５の上面ほぼ全面での均一な発光特性を得ることができる上で好ましい。
透光性正極１６が１００ｎｍよりも薄くなると、透光性正極１６自体の抵抗が大きくなる傾向があり、好ましくない。逆に、透光性正極１６が１０００ｎｍを超える厚さとなると、透光性正極１６自体が透光性になり難くなり、実用的ではない。透光性電極１６がほぼ透明であってほとんど発光性を妨げることがなく、また抵抗を低くできる実用的な範囲としては、前記の範囲内でも１０ｎｍ〜４００ｎｍの範囲がより好ましい。
本発明では前記透光性正極１６を形成する際、化学量論組成に比べて酸素不足の状態で透光性酸化物導電材料の膜を成膜した後に、アニール処理（熱処理）と再アニール処理を施す。これらの具体的なアニール条件については、後に説明する製造方法において説明する如く特別な条件とする。
この製造方法により、例えばＩＴＯとしてＩｎ２Ｏ３−１０％ＳｎＯ２の組成比の透光性酸化物導電材料を適用する場合、そのシート抵抗を２０Ω／□以下に調整してオーミックコンタクト性を改善し、シート抵抗の低減化を図り、ｐ型半導体層１５との接合強度向上もなし得るが、その際の加熱条件等については後に記載する製造方法の説明の欄において詳細に説明する。
前記正極ボンディングパッド１７は、透光性正極１６の一部上に設けられている。図１と図２に示す例では、図１に示す透光性正極１６上の側面視左端部側、図２に示す透光性正極１６の平面視左端部側のほぼ中央の適切な位置に配されているが、これらの配置関係は一例であり、これらの図に示す位置に限定するものではない。
正極ボンディングパッド１７の材料としては、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、ＴｉおよびＣｕ等を用いた導電材料の単層膜あるいは積層構造等、各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１７の厚さは、１００〜１０００ｎｍ（０．１μｍ〜１μｍ）の範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１７の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。また、正極ボンディングパッド１７の大きさは、一般的なワイヤボンディング装置でボンディングが可能な大きさであれば良く、この実施形態では透光性正極１６の幅の数分の一程度の大きさとされている。
前記負極ボンディングパッド１８は、基板１１上に、ｎ型半導体層１３、発光層１４およびｐ型半導体層１５が順次積層された窒化ガリウム系化合物半導体１の構造において前記ｎ型半導体層１３に接するように形成される。
このため、負極ボンディングパッド１８を形成する際は、発光層１４およびｐ型半導体層１５の一部を除去してｎ型半導体層１３のｎコンタクト層を露出させ、この上に負極ボンディングパッド１８を形成する。
負極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、ＴｉおよびＣｕ等を用いた導電材料の単層膜あるいは積層構造等、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
［窒化ガリウム系化合物半導体発光素子の製造方法］
本発明は、ｐ型半導体層１５上に設ける透光性正極１６の形成方法とそのアニール処理方法に特徴の１つを有するので、以下に窒化ガリウム系化合物半導体発光素子の製造方法に関連付けて説明する。
＜半導体層形成工程＞
まず、基板１１上にバッファ層１２を介して窒化ガリウム系化合物半導体からなるｎ型半導体層１３、発光層１４およびｐ型半導体層１５をこの順序で積層する。このような窒化ガリウム系化合物半導体の積層構造体の形成においては、上述したような、従来より用いられている材質や成長方法を、何ら制限無く用いることができる。
＜透光性正極形成工程＞
ｐ型半導体層１５を形成後、その上面のほぼ全面に透光性酸化物導電材料の透光性正極１６を成膜する。ここで用いる透光性正極１６の構成材料は、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）などの透光性酸化物導電材料のいずれかを含んだ材料からなる。
本発明に係る透光性酸化物導電材料において、化学量論組成よりも酸素が不足した状態が、化学量論組成の酸素濃度を１００原子％とした場合に対し、０．０１原子％〜１０原子％の範囲で酸素が不足した状態であることが好ましい。
また、本発明に係る透光性酸化物導電材料において、選択できるＩＴＯの一例として具体的にＩｎ２Ｏ３−１０％ＳｎＯ２の組成比のものを適用することができる。
Ｉｎ２Ｏ３−１０％ＳｎＯ２の組成比のＩＴＯに適用した場合、Ｉｎ２Ｏ３−Ｘ−１０％ＳｎＯ２−ｙの式で酸素不足分を例示すると、０．００１＜Ｘ＜０．２、０．００１＜ｙ＜０．２の式にて表示できる範囲の不足分であることが望ましい。この不足分で示すされる範囲であると、概ね成膜したままのＩＴＯの透光性正極１６の透過率は８０〜９０％の範囲となる。前述のＩＴＯの成膜はＥＢ（エレクトロンビーム）を用いた蒸着でも良いし、スパッタでも良い。スパッタの場合の成膜条件は、基板温度２５℃〜３００℃、Ａｒガス圧は０.２〜２Ｐａ、ＩＴＯスパッタにおいて時々行われる方法にＯ２添加があるが、ここではＯ２添加は行わない。
これらの透光性酸化物導電材料の透光性正極１６を蒸着あるいはスパッタ等の成膜法により製造する場合、成膜雰囲気中に含まれる酸素を少なくすると、酸素不足の膜を形成することができる。また、一般的にＩＴＯなどの透光性酸化物導電材料の膜においては、成膜時あるいは成膜後において酸素雰囲気中にてアニール処理することで膜中に酸素を供給し、酸素を十分に供給すると透明性がより向上するが、ここでは成膜雰囲気中に酸素を十分に供給することなく化学量論組成よりも酸素が不足した状態の透光性酸化物導電材料膜を形成する。例えばＩＴＯの透光性酸化物導電材料膜であるならば、酸素が不足すると色が黒くなり透過率が低下するが、そのような状態の透光性酸化物導電材料膜、例えば、透過率が９０％以下の透光性酸化物導電材料膜とする。
先の成膜工程において、透過率９５％以上のように予め高い透光性正極を形成すると、換言すると酸素不足を解消した透過率の高い透明酸化物導電材料膜を形成してしまうと、後工程において酸素含有雰囲気でのアニール処理と無酸素雰囲気中での再アニール処理を施しても抵抗値が高いレベルに固定されてしまい、例えばシート抵抗値で５０Ω／□程度よりも抵抗値を低下させることができなくなる。
先の透過率９０％以下の透光性酸化物導電材料膜を成膜したならば、酸素含有雰囲気中において、２０℃／分〜５００℃／分の範囲の昇温速度で加熱開始し、２５０℃〜６００℃の範囲の温度で３０秒〜１０分程度保持後、冷却するアニール処理を施す。また、アニール処理する際の加熱速度は２０℃／分〜５００℃／分の範囲の中でも早い方が良好な再現性を得る上で好ましい。
ここで用いる酸素含有雰囲気とは、０．１％〜５０％程度が好ましい。雰囲気中の酸素含有量が０．１％未満であると透明酸化物導電材料膜から益々酸素が抜けてしまい、透過率がさらに低下する傾向となる。雰囲気中の酸素含有量が５０％を超えるようであると、透過率は向上するが、透明酸化物導電材料膜の電気抵抗の急激な増大を引き起こすことになる。アニール温度が２５０℃未満であると、透明酸化物導電材料膜の酸化が十分に起こらず、透過率が低いままの状態が維持されてしまう。アニール温度が６００℃を超えるとｐ型半導体層１５が酸化されてしまい、発光しなくなるおそれがある。
先の酸素不足状態の透明酸化物導電材料膜に対してアニール処理を施した後、Ｎ２雰囲気（無酸素雰囲気）中において再アニール処理を行う。また、アニール処理から再アニール処理を施す際、アニール処理の加熱終了時に雰囲気を酸素含有雰囲気から無酸素雰囲気（例えばＮ２ガス雰囲気あるいはＮ２ガス）に置換し、再アニール処理に続いても良いし、一端冷却して常温に戻してから無酸素雰囲気に置換してから再アニール処理に移行しても良い。
この２度目のアニール処理は、透過率を下げることなく、電気抵抗値のみを下げる目的で行う。例えば、９９．９％以上で露点−３０℃以下のＮ２ガスの雰囲気で処理することが望ましい。ここでの再アニール条件は２００℃〜５００℃の範囲で１分から２０分の範囲とする。また、再アニール処理する際の加熱速度は２０℃／分〜５００℃／分の範囲の中でも早い方が好ましい。
以上のような２段階のアニール処理を行うことにより、透光性正極１６のシート抵抗の低減を図ることができ、具体的にはｐ型半導体層１３上の透明酸化物導電材料膜を低抵抗でオーミックコンタクト性の良好な透光性正極１６とすることができる。酸化雰囲気と非酸化雰囲気の２回アニールをすることにより、ＩＴＯが緻密化し、機械的強度を上げることができる。これらの条件の組み合わせにより、シート抵抗を２０Ω／□以下にすることができるとともに、標準順電圧（Ｖｆ）を十分に低くすることができる。
次に、透光性正極１６の一部上にボンディングワイヤを接続するためにボンディングパッド１７を形成することで、図１に示す構造の窒化ガリウム系化合物半導体発光素子１を製造することができる。
前記構成の窒化ガリウム系化合物半導体発光素子１であるならば、透光性正極１６の上にボンディングパッド１７を直接積層した構造を採用しても良好なオーミックコンタクト性を確保することができ、透光性正極１６のシート抵抗を低くすることができるので、ボンディングパッド１７を介して透光性正極１６から広い面積でｐ型半導体層１５に電界を確実に印加できるので、ｐ型半導体層１５から広い面積で均一な発光を得ることができる。また、透光性正極１６とｐ型半導体層１５との接合強度について言えば、酸化物の方が窒化物よりも強く結合を作ることができるので、十分な強度とすることが可能であり、酸素含有雰囲気中でのアニール処理と無酸素雰囲気中での再アニール処理の２段階のアニール処理により、透光性正極１６自身の機械的強度も十分高いものが得られる。また、透光性正極１６とボンディングパッド１７との接合強度は、ボンディングパッド１７をＣｒ、Ａｌ、Ｔｉなどの酸化物が安定な金属から形成することにより、ｐ型半導体層１５に対する透光性正極１６の接合強度よりもより高くすることが可能となる。
ここで、一般的な方法により形成した酸素不足のない透過率９５％以上のＩＴＯの透光性正極の場合、ｐ型半導体層１０３との接着強度は低く、シート抵抗も高いので、標準順電圧（Ｖｆ）が上昇してしまう問題を有する。
これは、ＩＴＯ自身が１種のｎ型半導体であり通常のＩＴＯではｐ型半導体層との界面ではｐｎ接合になってしまうので、標準順電圧（Ｖｆ）が上昇してしまうのではないかと考えられる。これに対し本願発明では、透過率の低い５０〜９０％の酸素不足の不完全なＩＴＯを一端形成し、その後でアニール処理と再アニール処理を施すことにより、ｐ型半導体層を構成するｐ型ＧａＮとＩＴＯとの間で何らかの導電性化合物あるいは何らかの導電構造を構成していることが原因と思われる。
本発明の窒化ガリウム系化合物半導体発光素子１は、標準順電圧（Ｖｆ）が低く、また、光取り出し効率に優れていることから、高効率のランプを実現することが可能となる。
以上、説明したような本発明に係る窒化ガリウム系化合物半導体発光素子１は、例えば、当業者周知の手段により、透明カバーを設けてランプを構成することができる。また、本発明の窒化ガリウム系化合物半導体発光素子１と、蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、例えば、図３に示すように、本発明の窒化ガリウム系化合物半導体発光素子１は、従来公知の方法を用いてなんら制限無くＬＥＤランプとして構成することができる。ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。例えば、フェイスアップ型の窒化ガリウム系化合物半導体発光素子を砲弾型に実装する場合、図示例のように、２本のフレーム３１、３２の一方に窒化ガリウム系化合物半導体発光素子１を樹脂などで接着し、正極ボンディングパッド１７及び負極ボンディングパッド１８を金等の材質からなるワイヤー３３、３４用いて、それぞれフレーム３１、３２に接合する。その後、透明樹脂で素子周辺にモールド部３５を形成することにより、砲弾型のランプ３０を作製することができる。
次に、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（窒化ガリウム系化合物半導体発光素子の作製）
サファイアからなる基板１上に、ＡｌＮからなるバッファ層１２を介して、窒化ガリウム系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ８μｍのアンドープＧａＮからなる下地層、厚さ２μｍのＧｅドープｎ型ＧａＮコンタクト層および厚さ０．０２μｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層がこの順序で積層されたｎ型半導体層１３、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１４、および厚さ０．０１μｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層と厚さ０．１８μｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層がこの順序で積層されたｐ型半導体層１５からなり、各層をこの順で積層して形成した。光取出面は半導体側とした。
この構造において、ｎ型ＧａＮコンタクト層のキャリア濃度は１×１０１９ｃｍ−３であり、ＧａＮ障壁層のＳｉドープ量は１×１０１７ｃｍ−３であり、ｐ型ＡｌＧａＮコンタクト層のキャリア濃度は５×１０１８ｃｍ−３であり、ｐ型ＡｌＧａＮクラッド層のＭｇドープ量は５×１０１９ｃｍ−３であった。また、窒化ガリウム系化合物半導体層の積層（図１の符号１２、１３、１４、１５）は、ＭＯＣＶＤ法により製造した。
そして、この窒化ガリウム系化合物半導体層の積層体に、負極を形成する領域のｎ型ＧａＮコンタクト層を反応性イオンエッチング法により露出させた。この際、まず、レジストをｐ型半導体層の全面に一様に塗布した後、公知のリソグラフィー技術を用いて、負極形成領域からレジストを除去した。そして、真空蒸着装置内にセットして、圧力４×１０−４Ｐａ以下でＮｉおよびＴｉをエレクトロンビーム法により膜厚がそれぞれ約５０ｎｍおよび３００ｎｍとなるように積層した。その後リフトオフ技術により、負極形成領域以外の金属膜をレジストとともに除去した。
（透光性正極の形成）
次に、フォトリソグラフィー技術及びリフトオフ技術を用いて、ｐ型ＡｌＧａＮコンタクト層表面のほぼ全面にＩｎ２Ｏ３−Ｘ−１０％ＳｎＯ２−ｙの式で示される組成比のＩＴＯからなる透光性正極（電流拡散層）を形成した。透光性正極の形成においては、まず、窒化ガリウム系化合物半導体層を積層した基板を真空スパッタ装置内に入れ、ｐ型ＡｌＧａＮコンタクト層上に前記組成比のＩＴＯの透光性正極を１μｍ積層した。このＩＴＯの成膜直後の透過率を表１に示す。なお、透過率はＩＴＯの化学量論生成からの酸素不足の量に比例して変化するので、透過率が低いものの方がより酸素が不足しているものとなる。
次に各試料を真空室から取り出した後、以下の表１に示す２０％酸素含有雰囲気（８０％Ｎ２雰囲気）にて表１に示す各処理温度と各処理時間でアニール処理を施し、次いでＮ２雰囲気中において表１に示す各温度と時間で再アニール処理を施して窒化ガリウム系化合物半導体発光素子を得た。
（ボンディングパッドの形成）
次に、正極ボンディングパッド１７および負極ボンディングパッド１８を、以下のような手順で形成した。
まず、通常、リフトオフと呼ばれる周知の手順に則って処理し、さらに、同様の積層方法により、ＩＴＯ膜上の一部にＡｕからなる第１の層、Ｔｉからなる第２の層、Ａｌからなる第３の層、Ｔｉからなる第４の層、Ａｕからなる第５の層を順に積層し、５層構造の正極ボンディングパッド１７を形成した。ここで、Ａｕ／Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなる各層の厚さは、それぞれ、５０／２０／１０／１００／２００ｎｍとした。
次に、負極ボンディングパッド１８を、上述した反応性イオンエッチング法により露出したｎ型ＧａＮコンタクト層上に、以下の手順により形成した。
まず、レジストを、ｎ型ＧａＮコンタクト層の露出した領域全面に一様に塗布した後、公知のリソグラフィー技術を用いて、露出したｎ型ＧａＮコンタクト層上の負極形成部分からレジストを除去した。そして、通常用いられる真空蒸着法により、半導体側から順に、Ｔｉが１００ｎｍ、Ａｕが２００ｎｍの厚さとされた負極ボンディングパッド１８を形成した。その後、レジストを公知の方法により除去した。
このようにして、正極ボンディングパッドおよび負極ボンディングパッドを形成したウエーハを、基板１１裏面を研削・研磨することにより、基板１１の板厚を８０μｍまで薄くして、レーザスクライバを用いて半導体積層側から罫書き線を入れた後、押し割って、３５０μｍ角のチップに切断した。
（駆動電圧（Ｖｆ）及び発光出力（Ｐｏ）の測定）
これらのチップを、プローブ針による通電で電流印加値２０ｍＡにおける標準順電圧（駆動電圧：Ｖｆ）の測定をしたところ表１に示す結果が得られた。
また、これらのチップをＴＯ−１８缶パッケージに実装して、テスターによって発光出力を計測したところ、印加電流２０ｍＡにおける発光出力は表１に示す各値を示した。
更に、それら試料の各発光面の発光分布は透光性正極表面の全面で発光しているのが確認できた。また、同様な製造方法にて得られた窒化ガリウム系化合物半導体発光素子１０万個について正極ボンディングパッドにワイヤボンディングした場合の剥離発生数について調査した。更に、透光性正極のシート抵抗を４端子法で測定した。
それらの結果を表１に示す
Figure 0005232970
表１に示す如く透過率８０〜９０％の酸素不足のＩＴＯを形成した後、２０％酸素雰囲気中において２５０℃〜６００℃の温度範囲で１〜１０分アニール処理し、Ｎ２雰囲気中において２００℃から５００℃の温度範囲で１〜２０分再アニール処理したＩＴＯの透光性正極はシート抵抗が１２〜２０Ω／□の範囲で低いので、窒化ガリウム系化合物半導体発光素子としての出力が１１．９〜１２．７ｍＷと高く、標準順電圧（Ｖｆ）が３．１２Ｖ〜３．２０と低く、１０万個ワイヤボンディングした場合の剥離数も０になるという、ｐｐｍオーダーを想定できる優れた剥離試験結果を得ることができた。なお、表１には記載していないが、２０％酸素８０％Ｎ２雰囲気中にて１分程度以上のアニール処理を施すことで酸素不足を解消したＩＴＯの透光性正極はいずれも波長４５０ｎｍ〜４８０ｎｍの青色波長域において透過率９７％以上となるので、透光性に関しては何ら不足は生じない。
これらに対し、成膜時の透過率を９５％程度に初めから高めたＩＴＯを備えた試料については、初期アニール処置と再アニール処理を施してもシート抵抗が下がっていない。比較例１は透光性正極に穴をあけてボンディングパッドをｐ型半導体層に接続形成した例であるが、２回アニールしても剥離数が多くなった。比較例２はアニールしていない試料であるがシート抵抗が高く剥離数も多い。
また、透過率を８０％と低くしても、酸素含有量が高すぎる雰囲気にてあるいは酸素含有量が少なすぎる雰囲気にて初期アニールした比較例９、１０はシート抵抗が高くなった。
図１は本発明に係る窒化ガリウム系化合物半導体発光素子の一例を示す断面図。 図２は同窒化ガリウム系化合物半導体発光素子の一例の平面図。 図３は本発明に係る窒化ガリウム系化合物半導体発光素子を備えた発光装置の一例を示す構成図。 図４は従来の窒化ガリウム系化合物半導体発光素子の一例を示す断面図である。
符号の説明
１ 窒化ガリウム系化合物半導体発光素子、
１１ 基板、
１２ バッファ層、
１３ ｎ型半導体層、
１４ 発光層、
１５ ｐ型半導体層、
１６ 透光性正極、
１７ 正極ボンディングパッド、
１８ 負極ボンディングパッド、
３０ ランプ、
３１、３２ フレーム、
３３、３４ ボンディングワイヤ、
３５ モールド部、

Claims (14)

  1. 基板上に、ｎ型半導体層、発光層およびｐ型半導体層が積層され、ｐ型半導体層上に透光性正極が積層されるとともに、該透光性正極に正極ボンディングパッドが設けられ、前記ｎ型半導体層上に負極ボンディングパッドが設けられた半導体発光素子を製造する方法であって、
    前記ｐ型半導体層上に透光性酸化物導電材料の透光性正極を化学量論組成よりも酸素不足した状態で形成した後、酸素含有雰囲気中においてアニール処理し、その後、無酸素雰囲気において再アニール処理することを特徴とする半導体発光素子の製造方法。
  2. 化学量論組成よりも酸素が不足した状態が、化学量論組成の酸素濃度に対し、０．０１原子％〜１０原子％の範囲で酸素が不足した状態であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記半導体層を窒化ガリウム系化合物半導体から構成することを特徴とする請求項１または２に記載の半導体発光素子の製造方法。
  4. 前記アニール処理する以前の成膜したままの状態の前記透光性正極の透過率を８０％〜９０％の範囲とし、前記アニール処理により透過率を向上させ、その後無酸素雰囲気において再アニール処理することを特徴とする請求項１〜３のいずれかに記載の半導体発光素子の製造方法。
  5. 前記再アニール処理により前記透光性正極のシート抵抗を低減することを特徴とする請求項１〜４のいずれかに記載の半導体発光素子の製造方法。
  6. 前記透光性正極を前記ｐ型半導体層の上面のほぼ全面に形成することを特徴とする請求項１〜５のいずれかに記載の半導体発光素子の製造方法。
  7. 前記アニール処理を２５０℃〜６００℃の温度範囲で行うことを特徴とする請求項１〜６のいずれかに記載の半導体発光素子の製造方法。
  8. 前記再アニール処理をＮ２ガス雰囲気中において２００℃〜５００℃の温度範囲で行うことを特徴とする請求項１〜７のいずれかに記載の半導体発光素子の製造方法。
  9. 前記化学量論組成よりも酸素不足の透光性正極に対して前記アニール処理と再アニール処理を施すことにより、前記透光性正極のシート抵抗を２０Ω／□以下とすることを特徴とする請求項１〜８のいずれかに記載の半導体発光素子の製造方法。
  10. 前記透光性正極を構成する透光性酸化物導電材料として、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）からなる少なくとも一種類を選択することを特徴とする請求項１〜９のいずれかに記載の半導体発光素子の製造方法。
  11. 請求項１〜１０のいずれか１項に記載の半導体発光素子の製造方法により得られたことを特徴とする半導体発光素子。
  12. 請求項１１に記載の半導体発光素子を備えたことを特徴とするランプ。
  13. 基板上に窒化ガリウム系化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層が積層され、ｐ型半導体層上に透光性正極が積層されるとともに、該透光性正極上に正極ボンディングパッドが設けられ、ｎ型半導体層上に負極ボンディングパッドが設けられた窒化ガリウム系化合物半導体発光素子であって、
    前記透光性正極が、前記ｐ型半導体層上に形成された化学量論組成よりも酸素不足状態の透光性酸化物導電材料の透光性正極を酸素含有雰囲気中において行う初期アニール処理と無酸素雰囲気中において行う再アニール処理により、２０Ω／□以下のシート抵抗とされてなることを特徴とする窒化ガリウム系化合物半導体発光素子。
  14. 請求項１３に記載の窒化ガリウム系化合物半導体発光素子が備えられたことを特徴とするランプ。
JP2006110830A 2006-04-13 2006-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ Active JP5232970B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006110830A JP5232970B2 (ja) 2006-04-13 2006-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
TW096113109A TWI346397B (en) 2006-04-13 2007-04-13 Process for producing semiconductor light emitting element, semiconductor light emitting element, and lamp equipped with the same
CN2007800126686A CN101421854B (zh) 2006-04-13 2007-04-13 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
KR1020087025050A KR100998822B1 (ko) 2006-04-13 2007-04-13 반도체 발광 소자, 이의 제조 방법 및 이를 포함한 램프
EP07741609.7A EP2012370B1 (en) 2006-04-13 2007-04-13 Method for manufacturing semiconductor light emitting element, semiconductor light emitting element and lamp provided with the semiconductor light emitting element
PCT/JP2007/058173 WO2007119822A1 (ja) 2006-04-13 2007-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
US12/296,806 US7935980B2 (en) 2006-04-13 2007-04-13 Method of manufacturing a semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006110830A JP5232970B2 (ja) 2006-04-13 2006-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ

Publications (2)

Publication Number Publication Date
JP2007287786A JP2007287786A (ja) 2007-11-01
JP5232970B2 true JP5232970B2 (ja) 2013-07-10

Family

ID=38609582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110830A Active JP5232970B2 (ja) 2006-04-13 2006-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ

Country Status (7)

Country Link
US (1) US7935980B2 (ja)
EP (1) EP2012370B1 (ja)
JP (1) JP5232970B2 (ja)
KR (1) KR100998822B1 (ja)
CN (1) CN101421854B (ja)
TW (1) TWI346397B (ja)
WO (1) WO2007119822A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083973B2 (ja) * 2008-03-28 2012-11-28 スタンレー電気株式会社 光半導体素子の製造方法
CN101582304A (zh) * 2008-05-13 2009-11-18 日东电工株式会社 透明导电膜及其制造方法
JP5432501B2 (ja) * 2008-05-13 2014-03-05 日東電工株式会社 透明導電フィルム及びその製造方法
JP2010003804A (ja) * 2008-06-19 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
WO2010029720A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
JP4886766B2 (ja) * 2008-12-25 2012-02-29 株式会社東芝 半導体発光素子
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
JP5559814B2 (ja) * 2009-12-08 2014-07-23 パナソニック株式会社 窒化物系半導体発光ダイオードおよびその製造方法
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
WO2011102450A1 (ja) * 2010-02-19 2011-08-25 シャープ株式会社 化合物半導体発光素子の製造方法
JP5327976B2 (ja) * 2010-03-29 2013-10-30 シャープ株式会社 半導体発光素子の製造方法
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
JP5628615B2 (ja) * 2010-09-27 2014-11-19 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP5829014B2 (ja) * 2010-09-30 2015-12-09 シャープ株式会社 化合物半導体発光素子の製造方法
KR101148190B1 (ko) 2011-01-07 2012-05-23 갤럭시아포토닉스 주식회사 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
JP2012146926A (ja) * 2011-01-14 2012-08-02 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5554739B2 (ja) * 2011-03-23 2014-07-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2012212820A (ja) * 2011-03-31 2012-11-01 Ulvac Japan Ltd 透明導電膜の作成方法
JP2012227383A (ja) * 2011-04-20 2012-11-15 Showa Denko Kk 半導体発光素子、電極構造および発光装置
CN102320838A (zh) * 2011-05-10 2012-01-18 孔伟华 柔性透明导电膜用金属氧化物半导体材料及其制备方法
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN103165786A (zh) * 2011-12-12 2013-06-19 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
JP2013138090A (ja) * 2011-12-28 2013-07-11 Ulvac Japan Ltd 発光ダイオードの製造方法
JP5419999B2 (ja) * 2012-01-13 2014-02-19 株式会社東芝 半導体発光素子及びその製造方法
TW201401558A (zh) * 2012-06-28 2014-01-01 Lextar Electronics Corp 發光二極體結構及其製作方法
JP6058980B2 (ja) * 2012-11-20 2017-01-11 スタンレー電気株式会社 半導体発光素子及びその電極の形成方法
JP6595801B2 (ja) 2014-05-30 2019-10-23 エルジー イノテック カンパニー リミテッド 発光素子
JP6532237B2 (ja) * 2015-01-30 2019-06-19 株式会社アルバック 成膜方法及び発光ダイオードの製造方法
KR102506957B1 (ko) * 2016-02-02 2023-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP6336146B2 (ja) * 2017-01-24 2018-06-06 株式会社アルバック インライン式成膜装置、および、成膜方法
CN110010733B (zh) * 2019-03-25 2021-01-15 大连德豪光电科技有限公司 发光二极管芯片的制备方法及发光二极管芯片
CN113161460A (zh) * 2021-03-31 2021-07-23 广西飓芯科技有限责任公司 一种提高ITO透明电极与p型III-V族半导体材料的接触性能的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697572B2 (ja) 1993-09-21 1998-01-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
EP1450415A3 (en) * 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
EP1450412A3 (en) 1996-05-15 2005-03-09 Seiko Epson Corporation Thin film device and method for making
KR20040079506A (ko) * 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP5011628B2 (ja) * 2004-01-20 2012-08-29 日亜化学工業株式会社 半導体発光素子
US20050179046A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation P-type electrodes in gallium nitride-based light-emitting devices
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP2005317823A (ja) * 2004-04-30 2005-11-10 Nitride Semiconductor Co Ltd 窒化ガリウム系発光装置
JP4254681B2 (ja) * 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
JP4730881B2 (ja) 2004-10-14 2011-07-20 株式会社ブリヂストン ゴム被覆ヘッド
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子

Also Published As

Publication number Publication date
US20090173962A1 (en) 2009-07-09
KR20080108542A (ko) 2008-12-15
EP2012370A4 (en) 2014-03-05
KR100998822B1 (ko) 2010-12-06
WO2007119822A1 (ja) 2007-10-25
CN101421854B (zh) 2012-01-18
EP2012370B1 (en) 2017-10-11
JP2007287786A (ja) 2007-11-01
EP2012370A1 (en) 2009-01-07
CN101421854A (zh) 2009-04-29
US7935980B2 (en) 2011-05-03
TWI346397B (en) 2011-08-01
TW200807756A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
JP5232970B2 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP4137936B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
US7972952B2 (en) Compound semiconductor light-emitting device and method for manufacturing the same
TWI359509B (en) Semiconductor light emitting element, process for
TWI416759B (zh) 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
JP4438422B2 (ja) 半導体発光素子
JP2009065196A (ja) 窒化ガリウム系化合物半導体発光素子
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
WO2007069590A1 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007165611A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
TWI260099B (en) Positive electrode structure and gallium nitride-based compound semiconductor light-emitting device
JP4841206B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2006245555A (ja) 透光性電極
JP2006013474A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子
JP2005340797A (ja) 透光性正極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5232970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3