JP5211121B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5211121B2
JP5211121B2 JP2010177403A JP2010177403A JP5211121B2 JP 5211121 B2 JP5211121 B2 JP 5211121B2 JP 2010177403 A JP2010177403 A JP 2010177403A JP 2010177403 A JP2010177403 A JP 2010177403A JP 5211121 B2 JP5211121 B2 JP 5211121B2
Authority
JP
Japan
Prior art keywords
transparent conductive
layer
conductive layer
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010177403A
Other languages
English (en)
Other versions
JP2012038903A (ja
Inventor
俊秀 伊藤
泰輔 佐藤
俊行 岡
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010177403A priority Critical patent/JP5211121B2/ja
Priority to US13/030,453 priority patent/US9412910B2/en
Publication of JP2012038903A publication Critical patent/JP2012038903A/ja
Application granted granted Critical
Publication of JP5211121B2 publication Critical patent/JP5211121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子の製造方法に関する。
GaN系半導体を用いた青色や紫色の発光ダイオードなどの半導体発光素子において、ITO(Indium Tin Oxide)などの透明導電膜を介して発光光を取り出す構成がある。光取り出し効率を向上させるためには、透明導電膜の上下界面における反射を低減することが重要である。オーミックコンタクトなどの良好な電気的特性と、高い光取り出し効率の実現が望まれている。
特開2005−217331号公報
本発明の実施形態は、電気的な特性が良好で光取り出し効率を向上した半導体発光素子の製造方法を提供する。
本発明の別の実施形態によれば、半導体発光素子の製造方法が提供される。前記製造方法においては、発光部の上に設けられた半導体層の上に気相成長法により下層ITO(Indium Tin Oxide)膜を形成し、前記下層ITO膜を、酸素を含む雰囲気中で熱処理し、前記下層ITO膜の上に酸素を含む雰囲気での気相成長法により上層ITO膜を形成する。
図1(a)及び図1(b)は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図2(a)〜図2(c)は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。 図3(a)及び図3(b)は、実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。 図4(a)及び図4(b)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。 図5(a)及び図5(b)は、実施形態に係る半導体発光素子に関する特性を例示するグラフ図である。 図6(a)〜図6(l)は、実施形態に係る半導体発光素子に関する特性を例示するグラフ図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(実施の形態)
図1(a)及び図1(b)は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図1(a)に表したように、本実施形態に係る半導体発光素子110は、第1導電形の第1半導体層10と、第2導電形の第2半導体層20と、発光部30と、第1透明導電層51と、第2透明導電層52と、を備える。
発光部30は、第1半導体層10と第2半導体層20との間に設けられる。
第1透明導電層51は、第2半導体層20の発光部30とは反対の側に設けられる。第1透明導電層51は、発光部30から放出される発光光に対して透過性を有する。第1透明導電層51は、酸素を含む。
第2透明導電層52は、第2半導体層20と第1透明導電層51との間に設けられる。第2透明導電層52は、発光光に対して透過性を有する。第2透明導電層52の発光光に対する屈折率は、第1透明導電層51の発光光に対する屈折率よりも高い。第2透明導電層52は、第1透明導電層51に含まれる酸素の濃度よりも高い濃度で酸素を含む。
第2透明導電層52における酸素空孔の密度は、第1透明導電層51における酸素空孔の密度よりも低い。
本具体例では、第2透明導電層52は、第1透明導電層51と接する。第1透明導電層51及び第2透明導電層52は、透明電極50に含まれる。
発光部30は、例えば、紫外、紫、青及び緑の少なくともいずれかの光を放出する。すなわち、発光部30から放出される発光光の波長(主波長)は、360ナノメートル(nm)以上580nm以下である。
例えば、第1導電形はn形であり、第2導電形はp形である。ただし、実施形態はこれに限らず、第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形である場合として説明する。
ここで、第1半導体層10から第2半導体層20に向かう方向をZ軸方向(第1方向)とする。
第1半導体層10、第2半導体層20、及び、発光部30は、例えば、窒化物半導体を含む。
図1(a)に表したように、半導体発光素子110は、第1半導体層10の発光部30とは反対の側に設けられた基板5と、基板5と第1半導体層10との間に設けられたバッファ層6と、をさらに備えている。基板5には、例えばサファイアからなる基板が用いられる。基板5の主面は、(0001)面、すなわち、C面とされる。基板5の主面は、(0001)面に対して例えば5度以下の角度で傾斜していても良い。バッファ層6には、例えばAlx0Ga1−x0N(0≦x0≦1)層が用いられる。
第1半導体層10は、第1n側層11と、第2n側層12と、を含む。第2n側層12は、第1n側層11と発光部30との間に設けられる。第1n側層11は、n形コンタクト層として機能する。第2n側層12は、n形ガイド層として機能する。第1n側層11には、例えば高濃度でn形の不純物(例えばシリコンなど)が添加されたGaN層などが用いられる。第2n側層22には、例えば第1n側層21よりも低濃度でn形の不純物が添加されたGaN層などが用いられる。
第2半導体層20は、第1p側層21と、第2p側層22と、を含む。第1p側層21は、第2p側層22と発光部30との間に設けられる。第1p側層21は、例えば電子オーバーフロー防止層(抑制層)として機能する。第2p側層22は、p形コンタクト層として機能する。第1p側層21には、例えば、p形の不純物(例えばマグネシウム)が添加されたAlGaN層などが用いられる。第2p側層22には、p形不純物が高濃度で添加されたGaN層などが用いられる。
半導体発光素子110は、第1半導体層10(具体的には、n形コンタクト層である第1n側層11)に電気的に接続された第1電極70と、第2半導体層20(具体的には、p形コンタクト層である第2p側層22)に電気的に接続された第2電極80と、をさらに備える。第2電極80は、第2半導体層20(具体的にはp側コンタクト層である第2p側層22)の上に設けられる透明電極50(具体的には第1透明導電層51)の上に設けられる。
第1電極70には、例えば、Ti膜、Pt膜及びAu膜の積層膜が用いられる。第2電極80には、例えば、Ni膜及びAu膜の積層膜が用いられる。
第1電極70と第2電極80との間に印加される電圧により、第1半導体層10、第2半導体層20及び透明電極50を介して発光部30に電流が供給され、発光部30から光(発光光)が放出される。
積層構造体10sは、第1半導体層10、第2半導体層20及び発光部30を含む。本具体例では、積層構造体10sの第2半導体層20の側の第1主面10aにおいて、第1半導体層10の一部と、発光部30と、第2半導体層20と、の一部が除去され、第1主面10aの側において第1半導体層10が露出している。露出した第1半導体層10に接して第1電極70が設けられ、第2半導体層20に接する透明電極50に接して第2電極80が設けられている。積層構造体10sの第1主面10aとは反対の側の第2主面10bに基板5及びバッファ層6が設けられている。
図1(b)に表したように、本実施形態に係る別の半導体発光素子111は、第2透明導電層52の第1透明導電層51とは反対の側に設けられた絶縁層60をさらに備えている。絶縁層60は、発光光に対して透過性を有する。絶縁層60には、例えばシリコン酸化膜が用いられる。実施形態は、これに限らず、絶縁層60には、発光部30から放出される発光に対して透過性を有する任意の絶縁材料を用いることができる。
絶縁層60は、第1透明導電層51の第2電極80と接する部分を除いて設けられる。これにより、第1透明導電層51と第2電極80との電気的な導通が確保される。絶縁層60は、例えば、第1透明導電層51、第2透明導電層52、第2半導体層20及び発光部30の側面を覆う。さらに、絶縁層60は、第1半導体層10の側面上、及び、第1半導体層10の第1主面10aの側の面上に設けられている。絶縁層60は、積層構造体10sのパッシベーション膜として機能する。絶縁層60は、第1半導体層10の第1電極70と接する部分を除いて設けられる。これにより、第1半導体層10と第1電極70との電気的な導通が確保される。
絶縁層60は必要に応じて設けられ省略しても良い。
発光部30は、単一量子井戸(SQW:Single Quantum Well)構造または多重量子井戸(MQW:Multi Quantum Well)構造を有する。
図2(a)〜図2(c)は、実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
すなわち、これらの図は、発光部30の構成の例を示す模式図である。
図2(a)に表したように、本実施形態に係る半導体発光素子110aにおいては、発光部30は、SQW構造を有している。すなわち、発光部30は、第1障壁層BL1と、p側障壁層BLpと、第1障壁層BL1とp側障壁層BLpとの間に設けられた第1井戸層WL1と、を含む。
なお、本願明細書において、「積層」とは、直接重ねられる場合の他、他の層が挿入されて重ねられる場合も含む。すなわち、後述するように、第1障壁層BL1と第1井戸層WL1との間、及び、第1井戸層WL1とp側障壁層BLpとの間に別の層が設けられても良い。
図2(b)に表したように、本実施形態に係る半導体発光素子110bにおいては、発光部30は、MQW構造を有している。すなわち、発光部30は、Z軸方向に沿って積層された複数の障壁層(第1〜第4障壁層BL1〜BL4、及び、p側障壁層BLp)と、複数の障壁層どうしのそれぞれの間に設けられた井戸層(第1〜第4井戸層WL1〜WL4)と、を含む。本具体例では、井戸層が4層設けられているが、井戸層の数は任意である。
このように、発光部30は、2以上の整数Nにおいて、第(N−1)井戸層WLの第(N−1)障壁層とは反対の側に設けられた第N障壁層と、第N障壁層の第(N−1)井戸層とは反対の側に設けられた第N井戸層と、をさらに含む。
図2(c)に表したように、本実施形態に係る半導体発光素子110cにおいては、発光部30は、障壁層と井戸層との間のそれぞれに設けられた中間層をさらに含む。すなわち、発光部30は、第(N−1)障壁層と第(N−1)井戸層との間に設けられた第1中間層IL1と、第(N−1)井戸層と第N障壁層との間に設けられた第2中間層IL2と、をさらに含む。さらに、第2中間層IL2は、第N井戸層とp側障壁層BLpとの間に設けられる。なお、第1中間層IL1と第2中間層IL2は、必要に応じて設けられ、省略可能である。また、第1中間層IL1を設け、第2中間層IL2を省略しても良い。また、第2中間層IL2を設け、第1中間層IL1を省略しても良い。
障壁層(例えば第1〜第4障壁層BL1〜BL4、第N障壁層)には、例えば、Inx1Aly1Ga1−x1−y1N(0≦x1<1、0≦y1<1、x1+y1≦1)を用いることができる。障壁層には、例えばIn0.02Al0.33Ga0.65Nを用いることができる。障壁層の厚さは、例えば12.5nmとすることができる。
p側障壁層BLpには、例えば、Inx2Aly2Ga1−x2−y2N(0≦x2<1、0≦y2<1、x2+y2≦1)を用いることができる。p側障壁層BLpには、例えばIn0.02Al0.33Ga0.65Nを用いることができる。障壁層の厚さは、例えば12.5nmとすることができる。
井戸層(例えば、第1井戸層WL1〜WL4、第N井戸層)には、例えば、Inx3Aly3Ga1−x3−y3N(0<x3≦1、0≦y3<1、x3+y3≦1)を用いることができる。井戸層には、例えばIn0.15Ga0.85Nを用いることができる。井戸層の厚さは、例えば2.5nmとすることができる。
井戸層に含まれるInの組成比(III族元素中におけるInの原子数の割合)は、障壁層(第1〜第4障壁層BL1〜BL4、第N障壁層、及び、p側障壁層BLp)に含まれるInの組成比(III族元素中におけるInの原子数の割合)よりも高い。これにより、障壁層におけるバンドギャップエネルギーが井戸層におけるバンドギャップエネルギーよりも大きくできる。
第1中間層IL1には、例えば、Inx4Ga1−x4N(0≦x4<1)を用いることができる。第1中間層IL1には、例えばIn0.02Ga0.98Nを用いることができる。第1中間層IL1の厚さは、例えば0.5nmとすることができる。
第2中間層IL2には、例えば、Inx5Ga1−x5N(0≦x5<1)を用いることができる。第2中間層IL2には、例えばIn0.02Ga0.98Nを用いることができる。第2中間層IL2の厚さは、例えば0.5nmとすることができる。
なお、井戸層に含まれるInの組成比(III族元素中におけるInの原子数の割合)は、第1中間層IL1及び第2中間層IL2に含まれるInの組成比(III族元素中におけるInの原子数の割合)よりも高い。これにより、第1中間層IL1及び第2中間層IL2におけるバンドギャップエネルギーが井戸層におけるバンドギャップエネルギーよりも大きくできる。
なお、第1中間層IL1は、障壁層の一部と見なすこともできる。また、第2中間層IL2は、障壁層の一部とみなすこともできる。すなわち、井戸層と積層される障壁層は、組成の異なる複数の層を含んでも良い。
なお、図2(a)に例示したSQW構造において、第1中間層IL1と第2中間層IL2とを設けても良い。この場合には、第1中間層IL1は、第1障壁層BL1と第1井戸層WL1との間に設けられ、第2中間層IL2は、第1井戸層WL1とp側障壁層BLpとの間に設けられる。
上記は、発光部30の構成の例であり、実施形態はこれに限らず、障壁層、p側障壁層BLp、井戸層、第1中間層IL1及び第2中間層IL2に用いられる材料及び厚さは種々の変形が可能である。なお、上記のように、障壁層、p側障壁層BLp、井戸層、第1中間層IL1及び第2中間層IL2は、窒化物半導体を含む。
以下、透明電極50の構成及び特性について半導体発光素子110を例にとって説明する。
図1(a)に表したように、半導体発光素子110においては、第2半導体層20の上に設けられる透明電極50が、第1透明導電層51と、第1透明導電層51と積層された第2透明導電層52と、を含む。なお、第1透明導電層51と第2透明導電層52との間に他の透明導電層が設けられても良い。以下では、第2透明導電層52が、第1透明導電層51と接する場合として説明する。
第1透明導電層51及び第2透明導電層52は、In、Sn、Zn及びTiよりなる群から選ばれた少なくとも1つ(1種)の元素を含む酸化物を含む。第1透明導電層51及び第2透明導電層52には、例えばITOが用いられる。第1透明導電層51及び第2透明導電層52には、例えばIn及びSnOの少なくともいずれかを用いても良い。
第1透明導電層51の屈折率は、例えば1.8以上2.0未満である。第2透明導電層52の屈折率は、例えば2.0以上2.2以下である。
第1透明導電層51の厚さは、例えば50nm以上400nm以下とされる。第2透明導電層52の厚さは、例えば50nm以上400nm以下とされる。
後述するように、第1透明導電層51及び第2透明導電層52は、気相成長法により形成されることができる。例えば、第1透明導電層51及び第2透明導電層52は、スパッタ法により形成される。
第1透明導電層51及び第2透明導電層52は、多結晶状態を有することができる。第1透明導電層51及び第2透明導電層52は、粒径が100nm以上500nm以下の粒子(グレイン)を含むことができる。粒子の粒径は、例えば透過電子顕微鏡像などに基づいて求められ、複数の粒子のうちで粒径が大きいものの粒径が、100nm以上500nm以下とされ、100nm未満の粒径の粒子が存在していても良い。粒子が細長い形状をしている場合には、粒径は、長い方向の長さとされる。
なお、第2半導体層20の屈折率は、例えば、第2半導体層20にGaN層が用いられた場合には、2.43である。すなわち、第2透明導電層52の屈折率は、第2半導体層20の発光光に対する屈折率よりも低く設定される。これにより、発光部30から放出された発光光は第2半導体層20を通過して、第2透明導電層52及び第1透明導電層51に効率良く入射することができる。
上記のように、本実施形態に係る半導体発光素子110においては、発光部30に近い側に高屈折率で高酸素濃度の第2透明導電層52が設けられ、第2電極80の側に低屈折率で低酸素濃度の第1透明導電層51が設けられる。これにより、発光部30から第2透明導電層52及び第1透明導電層51を介して、第2電極80の側に向けて出射する発光光が、第2透明導電層52及び第1透明導電層51で損失されることが抑制できる。そして、第2透明導電層52の酸素濃度を高く設定することで、第2半導体層20(例えばGaN層)と第2透明導電層52とのコンタクト抵抗を低減できる。このように、半導体発光素子110においては、良好な電気的な特性と、高い光取り出し効率と、を同時に実現できる。すなわち、本実施形態によれば、駆動電圧が低く、かつ効率が高い、紫外、紫、青及び緑の少なくともいずれかの光を放出するLEDを提供することができる。
なお、透明電極(ITO膜)における光の損失を抑制する試みとして、斜め蒸着法を用いて透明電極の屈折率を厚み方向に沿って変化させる構成(第1参考例)が知られている。第1参考例では、斜め蒸着法により成膜された多孔質のITO膜が用いられる。蒸着角度の変化によりITO膜の多孔質度を変化させ、多孔質度が高いと屈折率が低くなることが利用される。すなわち、第1参考例においては、多孔質度による密度の変化に基づいて屈折率が変化する。この方法によっても透明電極50の第2半導体層20の側の屈折率を、第2電極80の側の屈折率よりも高くでき、これにより、光の損失が低減できるものとされている。しかしながら、第1参考例の構成においては、GaNとのコンタクト特性に関しては考慮されていない。すなわち、斜め蒸着法で成膜されたITO膜の密度は低く、GaNとのコンタクト抵抗が高い。さらに、ITO膜が多孔質であるため、粒界での光散乱が大きく、光取り出し効率の向上が不十分である。さらに、多孔質のITO膜はシート抵抗が高いため、発光の均一性が低い。
これに対し、本実施形態に係る半導体発光素子110においては、透明電極50において、屈折率と酸素濃度との両方を制御することで、光の損失を抑制すると同時にコンタクト抵抗を低減できる。そして、多孔質のITO膜を用いないので、粒界での光散乱が抑制でき光取り出し効率を十分に向上できる。また、多孔質のITO膜を用いないのでシート抵抗も低く、透明電極50は電流を拡散させる機能を果たし、発光の強さを面内で均一にできる。これにより、本実施形態をFace Up型の発光ダイオードに応用した場合に、特に均一な発光が得られるという優れた特性を発揮できる。
本実施形態に係る半導体発光素子110においては、酸素濃度の差異、すなわち、酸素空孔の差異による密度の変化に基づいて屈折率が変化する。そして、酸素濃度が低い第1透明導電層51において、低い屈折率が得られ、酸素濃度が高い第2透明導電層52において、高い屈折率と共にGaN層との良好なコンタクト特性が得られる特性が利用される。
GaN層と透明電極50とのコンタクト抵抗は、透明電極50に含まれる酸素濃度が所定の値のときに最も低くなると考えられる。酸素濃度がその所定の値よりも高いと(高酸素濃度領域の場合)、透明電極50におけるキャリア密度が低下することによってコンタクト抵抗が上昇すると考えられる。逆に、酸素濃度がその所定の値よりも低いと(低酸素濃度領域の場合)、透明電極50における結晶性が低下することによってコンタクト抵抗が上昇すると考えられる。
本実施形態に係る半導体発光素子110においては、例えば、第2透明導電層52における酸素濃度を上記の所定の値の近傍に設定することで、GaN層との低いコンタクト抵抗と、高い屈折率と、を得る。そして、第1透明導電層51における酸素濃度を第2透明導電層52における酸素濃度よりも低くすることで、低い屈折率を得て、光の取り出し効率を向上させる。このとき、第1透明導電層51においては、結晶性が低下し、GaN層とのコンタクト抵抗が高い状態になるが、第1透明導電層51は、GaN層と接しないため問題ない。
なお、透明電極50における酸素濃度を上記の所定の値よりも高い高酸素濃度領域に設定することも考えられる(第2参考例)。この場合において、光取り出し効率を重視すると、透明電極50のうちの第2電極80に近い側の部分の酸素濃度を低くして低屈折率を得て、透明電極50のうちの第2半導体層20に近い側の部分の酸素濃度を高くして高屈折率を得ることになる。しかし、この構成においては、高酸素濃度領域のなかで低いコンタクト抵抗が得られる低酸素濃度は、透明電極50のうちの第2電極80に近い側の部分に対応し、透明電極50のうちの第2半導体層20に近い側の部分では、コンタクト抵抗が高くなる。このため、低コンタクト抵抗と高光取り出し効率を同時に達成することは困難である。
もし、第2参考例の構成において、低いコンタクト抵抗と高い光取り出し効率を同時に得ようとした場合においては、例えば、第2半導体層20の上に第1透明導電膜を島状に設け、その第1透明導電膜を覆いつつ第2半導体層20にも接するように、第1透明導電膜とは屈折率及びコンタクト抵抗が異なる第2透明導電膜を設ける構成が考えられる。しかしながら、この場合には構成が複雑となり、コンタクト面積が減少し、やはりコンタクト抵抗の低減と光取り出し効率の向上は不十分である。
これに対し、本実施形態に係る半導体発光素子110においては、第2透明導電層52における酸素濃度をコンタクト抵抗が低くなる値(例えば上記の所定の値の近傍の値)に設定することで低コンタクト抵抗と高屈折率とを得つつ、第1透明導電層51における酸素濃度を第2透明導電層52よりも低くすることで低い屈折率を得るため、上記のような複雑な構成を必要としない。これにより、良好な電気的な特性と、高い光取り出し効率と、を同時に実現できる。
なお、図1(b)に例示した半導体発光素子111のように、絶縁層60が設けられる場合において、第1透明導電層51の屈折率は、絶縁層60の発光光に対する屈折率よりも高く設定されることができる。これにより、第1透明導電層51中を進行する発光光を効率良く絶縁層60に入射させ、光取り出し効率がさらに向上する。本具体例では、絶縁層60としてシリコン酸化膜が用いられており、このとき、絶縁層60の屈折率は例えば1.46である。
このように、第2透明導電層52の発光光に対する屈折率は第2半導体層20の発光光の屈折率よりも低く、第1透明導電層51の発光光に対する屈折率は第2透明導電層52の発光光の屈折率よりも低く、絶縁層60の発光光に対する屈折率は第1透明導電層51の発光光の屈折率よりも低く設定される。これにより、光取り出し効率が向上する。
例えば、第2半導体層20としてGaN層を用い、第2透明導電層52として高酸素濃度で屈折率が2.14で厚さが50nmのITO層を用い、第1透明導電層51として低酸素濃度で屈折率が1.97で厚さが150nmのITO層を用い、絶縁層60として屈折率が1.46のシリコン酸化膜を用いた実施形態に係る構成においては、この積層膜における反射率は2.9%である。
一方、第2半導体層20としてGaN層を用い、屈折率が一定の透明電極として屈折率が2.14で厚さが200nmのITO層を用い、絶縁層60として屈折率が1.46のシリコン酸化膜を用いた第3参考例においては、この積層膜における反射率は6.5%と高い。すなわち、第3参考例においては、光取り出し効率が低い。
これに対し、上記のように、実施形態に係る構成においては、反射率を第3参考例の約2分の1に低減でき、透過率を向上できる。
なお、第1透明導電層51及び第2透明導電層52における酸素濃度の測定には、例えば、2次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)などの手法を用いることができる。また、酸素空孔密度の測定には、例えば、陽電子消滅法(PAS:Positron Annihilation Spectroscopy)を用いることができる。ただし、実施形態はこれに限らず、第1透明導電層51及び第2透明導電層52における酸素濃度及び酸素空孔密度の測定には、任意の手法を用いることができる。
第1透明導電層51及び第2透明導電層52における屈折率の測定には、例えば、分光エリプソメトリー(SE:Spectroscopic Ellipsometry)などの手法を用いることができる。
上記のような第1透明導電層51及び第2透明導電層52の製造方法の例について説明する。
図3(a)及び図3(b)は、実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
すなわち、これらの図は、製造方法の異なる例を示している。
図4(a)及び図4(b)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図3(a)及び図4(a)に表したように、本実施形態に係る半導体発光素子(例えば半導体発光素子110)の製造方法においては、発光部30の上に設けられた半導体層(例えば第2半導体層20)の上に気相成長法により下層透明導電膜52fを形成する(ステップS110)。下層透明導電膜52fは、第2透明導電層52となる膜である。
下層透明導電膜52fの形成は、希ガス(ヘリウム、ネオン、アルゴン、クリプトン及びキセノンの少なくともいずれか)を含む雰囲気でのスパッタ法による成膜を含むことができる。例えば、下層透明導電膜52fは、アルゴンを含む雰囲気中でのスパッタにより形成される。なお、このスパッタのときの温度は、例えば室温である。下層透明導電膜52fの形成においては、酸素を実質的に含まない雰囲気でのスパッタ法が用いられる。
図3(a)に表したように、下層透明導電膜52fを、酸素を含む雰囲気中で熱処理する(ステップS120)。例えば、下層透明導電膜52fに、酸素中(空気中でも良い)で、例えば400℃以上800℃以下の熱処理(第1シンター処理)が施される。この熱処理の時間は、例えば1分以上5分以下である。
これにより、下層透明導電膜52fに酸素を導入しつつ、多結晶化する。これにより、酸素濃度が高く、酸素空孔の密度が低く、高屈折率を有する第2透明導電層52が形成される。
図3(a)及び図4(b)に表したように、下層透明導電膜52fの上に酸素を含む雰囲気での気相成長法により上層透明導電膜51fを形成する(ステップS130)。上層透明導電膜51fは、第1透明導電層51となる膜である。
上層透明導電膜51fの形成は、酸素の他に希ガス(ヘリウム、ネオン、アルゴン、クリプトン及びキセノンの少なくともいずれか)をさらに含む雰囲気でのスパッタ法による成膜を含むことができる。例えば、上層透明導電膜51fは、アルゴンと酸素とを含む雰囲気中でのスパッタにより形成される。なお、このスパッタのときの温度は、例えば室温である。上層透明導電膜51fの形成においては、下層透明導電膜52fの形成の際の雰囲気に含まれる酸素よりも高い濃度で酸素を含む雰囲気が用いられる。
これにより、酸素濃度が低く、酸素空孔の密度が高く、低屈折率を有する第1透明導電層51が形成される。
さらに、図3(b)に表したように、上層透明導電膜の形成(ステップS130)の後に、還元雰囲気中で熱処理をさらに施す(ステップS140)。例えば、上層透明導電膜51fに対して、窒素中で例えば400℃以上の熱処理(第2シンター処理)が施される。この熱処理の時間は、例えば30秒以上30分以下である。なお、実施形態はこれに限らず、還元雰囲気中での熱処理は、窒素及び希ガス(ヘリウム、ネオン、アルゴン、クリプトン及びキセノンの少なくともいずれか)の少なくともいずれかの雰囲気中での熱処理を含むことができる。
これにより、上層透明導電膜51fが多結晶化される。なお、このとき、上層透明導電膜51fには酸素が導入されない。これにより、酸素濃度が低く、酸素空孔の密度が高く、低屈折率を有する第1透明導電層51が形成される。
上記のステップS110において、酸素を実質的に含まない雰囲気でのスパッタにより下層透明導電膜52fを形成し、その後のステップS120において、酸素中での熱処理を施し下層透明導電膜52fに酸素を導入することで、膜の構造に悪影響を与えないで、酸素を高い濃度で導入できる。そして、ステップS130で、酸素を含む雰囲気でのスパッタにより上層透明導電膜51fを形成し、その後のステップS140において、還元雰囲気中での熱処理を施し過剰な酸素を除去しつつ多結晶化することで、良好な多結晶構造の第1透明導電層51が得られる。
このようにして得られた第1透明導電層51及び第2透明導電層52を含む透明電極50のシート抵抗は、約5Ω/square(5Ω/□)であった。一方、第1参考例に関して説明した斜め蒸着法による透明電極におけるシート抵抗は約14Ω/squareとなる。本実施形態によれば、第1参考例のシート抵抗の約3分の1のシート抵抗が得られる。
上記の方法で得られた第1透明導電層51及び第2透明導電層52においては、グレインの粒径が100nm以上500nm以下となる。グレインが100nm以上500nm以下と大きくすることで、粒界における光散乱が抑制される。
すなわち、下層透明導電膜52f及び上層透明導電膜51fの形成にスパッタ法を用いることで、第1透明導電層51及び第2透明導電層52におけるグレインの粒径を大きくすることができ、より望ましい。
なお、上記で説明した第1参考例においては、斜め蒸着法によるITO膜が用いられるが、この場合には、ITO膜のグレインの粒径は50nm以下と小さい。このため、粒界での光散乱が大きく、効率が低い。
なお、本実施形態において、グレインの粒径による光散乱の増大が実質的に問題とならない場合には、下層透明導電膜52f及び上層透明導電膜51fの形成には、蒸着法を用いても良い。
図5(a)及び図5(b)は、実施形態に係る半導体発光素子に関する特性を例示するグラフ図である。
すなわち、これらの図は、異なる処理を行ったときの第1透明導電層51及び第2透明導電層52のシート抵抗Rsの測定結果を例示している。
図5(a)に例示した試料211は、下層透明導電膜52fを形成し、酸素を含む雰囲気での熱処理(第1シンター処理)が終了した後の第2透明導電層52である。そして、試料212は、試料211を窒素中においてアニールした後の試料である。
図5(b)に例示した試料221は、上層透明導電膜51fを形成し、還元雰囲気中での熱処理(第2シンター処理)を行って得られる第1透明導電層51である。そして、試料222は、試料211を窒素中においてアニールした後の試料である。
図5(a)に表したように、酸素を含む雰囲気での熱処理(第1シンター処理)が終了した後の第2透明導電層52である試料211のシート抵抗Rsは約23Ω/squareであるのに対し、その後、窒素中においてアニールした後の試料212においては、シート抵抗Rsが約15Ω/squareにまで低下した。第2透明導電層52中の酸素が、窒素中での熱処理によって離脱し、酸素空孔が形成され、その結果、シート抵抗Rsが低下したものと考えられる。
図5(b)に表したように、第1透明導電層51を形成した試料221においては、シート抵抗Rsは約8.5Ω/squareである。そして、試料221を窒素中においてアニールした後の試料222においては、シート抵抗Rsは約8.2Ω/squareであり、試料221と殆ど変わらなかった。低酸素濃度の第1透明導電層51は、酸素濃度が低く離脱し易い酸素が少ないために、窒素中でのアニールによっても酸素の離脱の程度が小さく、酸素離脱の影響が小さいと考えられる。したがって、高酸素濃度の第2透明導電層52の上に第1透明導電層51が設ければ、窒素中においてアニールを施しても、第2透明導電層52からの酸素の離脱が抑制されるものと考えられる。
このように、第2半導体層20の側に高酸素濃度の第2透明導電層52を設け、第2透明導電層52の上に低酸素濃度の第1透明導電層51を設けることで、第2透明導電層52及び第1透明導電層51における酸素濃度の変動でき、安定した特性が得られる。
なお、酸素を含む雰囲気での熱処理(ステップS120)よりも後で、上層透明導電膜51fの形成(ステップS130)よりも前に、還元雰囲気中で熱処理をさらに施しても良い。還元雰囲気中で熱処理は、例えば、窒素及び希ガス(ヘリウム、ネオン、アルゴン、クリプトン及びキセノンの少なくともいずれか)の少なくともいずれかの雰囲気中での熱処理を含むことができる。
これにより、下層透明導電膜52fに導入された過剰な酸素が除去され、下層透明導電膜52fの特性が安定する。すなわち、安定した特性を有する第2透明導電層52が得られる。ただし、このときの熱処理は、比較的弱い条件が採用される。これにより下層透明導電膜52fから酸素が過度に離脱することが抑制できる。
図6(a)〜図6(l)は、実施形態に係る半導体発光素子に関する特性を例示するグラフ図である。
すなわち、図6(a)〜図6(c)は、半導体発光素子121の特性を例示し、図6(d)〜図6(f)は、半導体発光素子122の特性を例示し、図6(g)〜図6(i)は、半導体発光素子123の特性を例示し、図6(j)〜図6(l)は、半導体発光素子124の特性を例示している。図6(a)、図6(d)、図6(g)及び図6(j)は、第1透明導電層51及び第2透明導電層52における屈折率nを例示している。図6(b)、図6(e)、図6(h)及び図6(k)は、第1透明導電層51及び第2透明導電層52における酸素濃度Ocを例示している。図6(c)、図6(f)、図6(i)及び図6(l)は、第1透明導電層51及び第2透明導電層52における酸素空孔密度Ovを例示している。これらの図において、横軸は、Z軸方向に沿った位置であり、位置Zaは、第2半導体層20と第2透明導電層52との間の界面に相当する位置である、位置Zbは、第1透明導電層51と第2電極80との間の界面に相当する位置である。
図6(a)に表したように、半導体発光素子121においては、第1透明導電層51における屈折率nは第1屈折率n1であり、第2透明導電層52における屈折率nは、第1屈折率n1よりも高い第2屈折率n2である。
図6(b)に表したように、第1透明導電層51における酸素濃度Ocは第1酸素濃度C1であり、第2透明導電層52における酸素濃度Ocは、第1酸素濃度C1よりも高い第2酸素濃度C2である。
図6(c)に表したように、第1透明導電層51における酸素空孔密度Ovは第1酸素空孔密度V1であり、第2透明導電層52における酸素空孔密度Ovは、第1酸素空孔密度V1よりも低い第2酸素空孔密度V2である。
このように、半導体発光素子121においては、第1透明導電層51における屈折率n、酸素濃度Oc及び酸素空孔密度Ovは実質的に一定であり、第2透明導電層52における屈折率n、酸素濃度Oc及び酸素空孔密度Ovは実質的に一定である。
図6(d)に表したように、半導体発光素子122においては、第1透明導電層51における屈折率nは変化しており、第2透明導電層52における屈折率nも変化している。 図6(e)に表したように、第1透明導電層51における酸素濃度Ocは変化しており、第2透明導電層52における酸素濃度Ocも変化している。
図6(f)に表したように、第1透明導電層51における酸素空孔密度Ovは変化しており、第2透明導電層52における酸素空孔密度Ovも変化している。
このように、半導体発光素子122においては、第1透明導電層51及び第2透明導電層52における屈折率n、酸素濃度Oc及び酸素空孔密度Ovは変化している。
第1透明導電層51及び第2透明導電層52の少なくともいずれかにおける屈折率nは、厚さ方向に沿って変化することができる。第1透明導電層51及び第2透明導電層52の少なくともいずれかにおける酸素濃度Ocは、厚さ方向に沿って変化することができる。第1透明導電層51及び第2透明導電層52の少なくともいずれかにおける酸素空孔密度Ovは、厚さ方向に沿って変化することができる。
図6(g)に表したように、半導体発光素子123においては、第1透明導電層51と第2透明導電層52との間に第3透明導電層53が設けられている。第3透明導電層53における屈折率nは、第1屈折率n1と第2屈折率n2との間の値である。
図6(h)に表したように、第3透明導電層53における酸素濃度Ocは、第1酸素濃度C1と第2酸素濃度C2との間の値である。
図6(i)に表したように、第3透明導電層53における酸素空孔密度Ovは、第1酸素空孔密度V1と第2酸素空孔密度V2との間の値である。
このように、半導体発光素子123においては、第1透明導電層51と第2透明導電層52との間の特性を有する第3透明導電層53がさらに設けられている。なお、第1透明導電層51と第2透明導電層52との間に複数の透明導電層がさらに設けられても良い。本具体例では、第1透明導電層51、第2透明導電層52及び第3透明導電層53における屈折率n、酸素濃度Oc及び酸素空孔密度Ovは実質的に一定であるが、これらの値はそれぞれの層において変化しても良い。
図6(j)に表したように、半導体発光素子124においては、第1透明導電層51及び第2透明導電層52における屈折率nは実質的に一定であり、第3透明導電層53における屈折率nは変化している。
図6(k)に表したように、第1透明導電層51及び第2透明導電層52における酸素濃度Ocは実質的に一定であり、第3透明導電層53における酸素濃度Ocは変化している。
図6(l)に表したように、第1透明導電層51及び第2透明導電層52における酸素空孔密度Ovは実質的に一定であり、第3透明導電層53における酸素空孔密度Ovは変化している。
なお、第1透明導電層51と第2透明導電層52との間の境界は、明確な場合と、不明確な場合とがある。第1透明導電層51と第3透明導電層53との間の境界は、明確な場合と、不明確な場合とがある。第2透明導電層52と第3透明導電層53との間の境界は、明確な場合と、不明確な場合とがある。
このように、第1透明導電層51及び第2透明導電層52を含む透明電極50の構成は種々の変形が可能である。
実施形態によれば、電気的な特性が良好で光取り出し効率を向上した半導体発光素子及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、半導体層、発光部、井戸層、障壁層、中間層、透明導電層及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
5…基板、 6…バッファ層、 10…第1半導体層、 10a…第1主面、 10b…第2主面、 10s…積層構造体、 11…第1n側層、 12…第2n側層、 20…第2半導体層、 21…第1p側層、 22…第2p側層、 30…発光部、 50…透明電極、 51…第1透明導電層、 51f…上層透明導電膜、 52…第2透明導電層、 52f…下層透明導電膜、 53…第3透明導電層、 60…絶縁層、 70…第1電極、 80…第2電極、 110、110a、110b、110c、111、121〜124…半導体発光素子、 211、212、221、222…試料、 BL1〜BL4…第1〜第4障壁層、 BLp…p側障壁層、 C1、C2…第1及び第2酸素濃度、 IL1…第1中間層、 IL2…第2中間層、 Oc…酸素濃度、 Ov…酸素空孔密度、 Rs…シート抵抗、 V1、V2…第1及び第2酸素空孔密度、 WL1〜WL4…第1〜第4井戸層、 n…屈折率、 n1、n2…第1及び第2屈折率

Claims (6)

  1. 発光部の上に設けられた半導体層の上に気相成長法により下層ITO(Indium Tin Oxide)膜を形成し、
    前記下層ITO膜を、酸素を含む雰囲気中で熱処理し、
    前記下層ITO膜の上に酸素を含む雰囲気での気相成長法により上層ITO膜を形成することを特徴とする半導体発光素子の製造方法。
  2. 前記下層ITO膜の形成は希ガスを含む雰囲気でのスパッタ法による成膜を含み、前記上層ITO膜の形成は、酸素の他に希ガスをさらに含む雰囲気でのスパッタ法による成膜を含むことを特徴とする請求項記載の半導体発光素子の製造方法。
  3. 前記上層ITO膜の形成の後に、還元雰囲気中で熱処理をさらに施すことを特徴とする請求項またはに記載の半導体発光素子の製造方法。
  4. 前記還元雰囲気中での前記熱処理は、窒素及び希ガスの少なくともいずれかの雰囲気中での熱処理を含むことを特徴とする請求項記載の半導体発光素子の製造方法。
  5. 前記酸素を含む雰囲気中での前記熱処理よりも後で、前記上層ITO膜の形成よりも前に、還元雰囲気中で熱処理をさらに施すことを特徴とする請求項のいずれか1つに記載の半導体発光素子の製造方法。
  6. 前記下層ITO膜の形成は酸素を含まない雰囲気でのスパッタ法による成膜を含み、前記上層ITO膜の形成は、酸素含む雰囲気でのスパッタ法による成膜を含むことを特徴とする請求項1記載の半導体発光素子の製造方法。
JP2010177403A 2010-08-06 2010-08-06 半導体発光素子の製造方法 Active JP5211121B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010177403A JP5211121B2 (ja) 2010-08-06 2010-08-06 半導体発光素子の製造方法
US13/030,453 US9412910B2 (en) 2010-08-06 2011-02-18 Semiconductor light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177403A JP5211121B2 (ja) 2010-08-06 2010-08-06 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012038903A JP2012038903A (ja) 2012-02-23
JP5211121B2 true JP5211121B2 (ja) 2013-06-12

Family

ID=45555479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177403A Active JP5211121B2 (ja) 2010-08-06 2010-08-06 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US9412910B2 (ja)
JP (1) JP5211121B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028381A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
JP5417307B2 (ja) * 2010-12-02 2014-02-12 株式会社東芝 半導体発光素子
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR101941029B1 (ko) * 2011-06-30 2019-01-22 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
TWI523269B (zh) 2012-03-30 2016-02-21 晶元光電股份有限公司 發光元件
JP6058980B2 (ja) * 2012-11-20 2017-01-11 スタンレー電気株式会社 半導体発光素子及びその電極の形成方法
CN105009308B (zh) * 2013-03-13 2019-03-29 亮锐控股有限公司 用于创建多孔反射接触件的方法和装置
TWI626395B (zh) 2013-06-11 2018-06-11 晶元光電股份有限公司 發光裝置
TW201505209A (zh) * 2013-07-26 2015-02-01 Lextar Electronics Corp 發光二極體及其製造方法
DE102014107306A1 (de) * 2014-05-23 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101646360B1 (ko) * 2014-10-22 2016-08-08 한양대학교 산학협력단 발광 소자 및 그 제조 방법
CN104505336B (zh) * 2014-12-17 2018-12-07 广东德力光电有限公司 一种应力释放的掺杂氧化锌导电薄膜的生长方法
KR20170030311A (ko) * 2015-09-09 2017-03-17 주식회사 무한 박막형 태양전지 및 그 제조 방법
JP2020126995A (ja) * 2019-02-06 2020-08-20 シャープ株式会社 半導体レーザ素子及びその製造方法
US20230170426A1 (en) * 2020-04-22 2023-06-01 The Penn State Research Foundation Uv-transparent conducting films, optical stack, and methods of making the same
CN116845152B (zh) * 2023-07-25 2024-06-07 江西兆驰半导体有限公司 一种led芯片制备方法及led芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP2005217331A (ja) 2004-01-30 2005-08-11 Nichia Chem Ind Ltd 半導体発光素子
JP2005244129A (ja) * 2004-02-27 2005-09-08 Nichia Chem Ind Ltd 半導体発光素子
JP2006049351A (ja) * 2004-07-30 2006-02-16 Fujikura Ltd 発光素子及びその製造方法
JP2007220972A (ja) 2006-02-17 2007-08-30 Showa Denko Kk 半導体発光素子及びその製造方法、並びにランプ
JP5232970B2 (ja) * 2006-04-13 2013-07-10 豊田合成株式会社 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP2009193975A (ja) * 2006-05-22 2009-08-27 Alps Electric Co Ltd 発光装置およびその製造方法
JP4886766B2 (ja) * 2008-12-25 2012-02-29 株式会社東芝 半導体発光素子
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2012038903A (ja) 2012-02-23
US20120032214A1 (en) 2012-02-09
US9412910B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
JP5211121B2 (ja) 半導体発光素子の製造方法
US20070029561A1 (en) Omni-directional reflector and light emitting diode adopting the same
WO2010073883A1 (ja) 半導体発光素子
KR20090058952A (ko) 나노로드를 이용한 발광소자 및 그 제조 방법
JP5002703B2 (ja) 半導体発光素子
JP2011049322A (ja) 半導体発光素子及びその製造方法
JP2006236997A (ja) 発光デバイスおよびその製造方法
JP4960511B1 (ja) 半導体発光素子及びその製造方法
JP5143214B2 (ja) 半導体発光素子
Prabaswara et al. Direct growth of III-nitride nanowire-based yellow light-emitting diode on amorphous quartz using thin Ti interlayer
JP6440169B2 (ja) 有機el素子及びその製造方法
KR101520742B1 (ko) 유기발광소자용 광추출 기판, 그 제조방법 및 이를 포함하는 유기발광소자
JP5705950B2 (ja) 半導体発光素子
JP5379843B2 (ja) 半導体発光素子
KR102000271B1 (ko) 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드
JP5774650B2 (ja) 半導体発光素子
JP2011066061A (ja) 酸化亜鉛系半導体発光素子の製造方法及び酸化亜鉛系半導体発光素子
JP5535250B2 (ja) 半導体発光素子の製造方法
JP5973006B2 (ja) 半導体発光素子
JP5694476B2 (ja) 半導体発光素子
JP5419999B2 (ja) 半導体発光素子及びその製造方法
JP2007258588A (ja) 半導体素子及び半導体素子の製造方法
JP5378582B2 (ja) 半導体発光素子の製造方法
JP5426650B2 (ja) 半導体発光素子
Woo et al. Performance of InGaN/AlGaInN Near-UV LEDs With Ni/Ga 2 O 3/Ag/Ga 2 O 3 Electrode

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5211121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250