JP5223926B2 - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP5223926B2 JP5223926B2 JP2010531791A JP2010531791A JP5223926B2 JP 5223926 B2 JP5223926 B2 JP 5223926B2 JP 2010531791 A JP2010531791 A JP 2010531791A JP 2010531791 A JP2010531791 A JP 2010531791A JP 5223926 B2 JP5223926 B2 JP 5223926B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- substrate
- forming
- conductor circuit
- transfer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 126
- 239000004020 conductor Substances 0.000 claims description 81
- 229920005989 resin Polymers 0.000 claims description 66
- 239000011347 resin Substances 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 63
- 238000007747 plating Methods 0.000 claims description 58
- 239000010410 layer Substances 0.000 claims description 42
- 238000007772 electroless plating Methods 0.000 claims description 33
- 238000009713 electroplating Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000011888 foil Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 239000000243 solution Substances 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000009210 therapy by ultrasound Methods 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002940 palladium Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- 239000001509 sodium citrate Substances 0.000 description 2
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 1
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- LJCNRYVRMXRIQR-OLXYHTOASA-L potassium sodium L-tartrate Chemical compound [Na+].[K+].[O-]C(=O)[C@H](O)[C@@H](O)C([O-])=O LJCNRYVRMXRIQR-OLXYHTOASA-L 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 1
- 235000011006 sodium potassium tartrate Nutrition 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
ろは、接続不良のないフィルドビアを形成できるプリント配線板の製造方法を提供することにある。
第1の表面の反対面である第2の表面とを有する絶縁性樹脂基材を準備する工程と;
前記絶縁性樹脂基材の第1の表面と該第2の表面に導体回路を埋め込んで基板を形成す
る工程と;
前記第1の表面及び第2の表面の内の一方の表面から、他方の表面に埋め込まれた導体
回路へ達するビア用開口を形成する工程と;
前記基板に無電解めっきを施して、前記ビア用開口の内壁に無電解めっき膜を形成する
工程と;
前記基板に電解めっきを施して、前記ビア用開口に金属を充填してフィルドビアを形成
する工程と;を有し、
前記基板を形成する工程は:
絶縁性樹脂層と、該絶縁性樹脂層の両面上に導体箔及び剥離層を介して積層された転写用基材とを有する転写用積層体を準備する工程と;
前記転写用積層体の各転写用基材上に導体回路を形成する工程と;
前記転写用積層体から各転写用基材を剥離する工程と;
前記転写用基材上の前記導体回路が前記絶縁性樹脂基材へ埋め込まれるように、各転写用基材を前記絶縁性樹脂基材の第1の表面及び第2の表面にプレスする工程と;
を有することを技術的特徴とする。
本発明の第1実施形態に係るプリント配線板10の構成について、図1〜図5を参照して説明する。図5(C)は、該プリント配線板10の断面図を示している。図5(D)は、図5(C)に示すプリント配線板10の上下を反転させ、該配線板10に電子部品としてのICチップ90を取り付けるとともに、プリント配線板10をドータボード94へ載置した状態を示している。図5(C)に示すように絶縁性樹脂基材56の第1の表面としての上面と、第1の表面の反対面である第2の表面としての下面には、導体回路42が埋め込まれている。絶縁性樹脂基材56の上面に埋め込まれた第1ビアランド40と、該基材56の下面に埋め込まれた第2ビアランド44とが、フィルドビア68により接続されている。該絶縁性樹脂基材56の上面及び下面上には、ソルダーレジスト層70が形成されている。ソルダーレジスト層70の開口70aには、半田バンプ76U、76Dが設けられている。図5(D)に示すように、半田バンプ76Uによりプリント配線板10とICチップ90のパッド92とが接続され、半田バンプ76Dにより該配線板10とドータボード94のパッド96とが接続されている。図示しないが、該プリント配線板10とICチップ90とは、樹脂によりモールドされている。
(1)絶縁性樹脂層30の両面上に導体箔としての銅箔32、剥離層33、及び転写用基材34が順に積層された転写用積層体35を準備する(図1(A))。各転写用基材34の周縁部を、超音波処理により銅箔32に溶接する。超音波溶接部35aの外側に、転写用積層体35を貫通する、アライメントマークとしての基準孔35bを形成する。
マスク39Aを除去した後、転写用積層体35の下面上にマスク39Bを配置して露光を行う(図1(C))。感光性ドライフィルム37とマスク39Bとは互いに離間している。マスク39Bは、第2ビアランド44を有する導体回路42に対応する黒色パターンを有する。マスク39Bは更に、転写用積層体35の基準孔35bに対応するアライメントマーク39cを有する。マスク39Bの配置の際には、基準孔35bの位置とアライメントマーク39cの位置とを合わせる。
マスク39Bを除去した後、現像処理を行い、転写用積層体35の両面上にめっきレジスト38を形成する。そして、電解めっきにより電解めっき膜36を各転写用基材34上に形成する(図1(D))。
更に、絶縁性樹脂層30、銅箔32、剥離層33、及び転写用基材34で転写用積層体35を構成することにより、該積層体35を厚く形成することができる。そのため、転写用積層体35の端面のみの支持によって該積層体35を搬送し、転写用基材34上の導体回路42に例えば搬送ローラが接触することを防止して導体回路42を保護することができる。
更に、保護層50が転写用基材34を支持することにより、転写用積層体35からの転写用基材34の剥離時および剥離後に、薄い転写用基材34が撓んだり丸まったりすることを防止して該基材34上の導体回路42を保護することができる。
更に、転写用積層体35の各転写用基材34上に導体回路42を形成した後に、各転写用基材34を貫通する基準孔34aを形成する。そして、各転写用基材34に形成した基準孔34aに位置決めピン54を挿入することで、各転写用基材34上に形成された導体回路42の位置合わせを行う。基準孔34aは、各転写用基材34上に形成された導体回路42同士の位置合わせが行われた状態で形成される。このため、基準孔34aの位置精度を高めることができる。その結果、絶縁性樹脂基材56の上面に埋め込まれた導体回路42に対する、絶縁性樹脂基材56の下面に埋め込まれた導体回路42の位置がずれず、該導体回路42の位置精度が高い。
更に、転写用積層体35を貫通する孔を形成することにより、各転写用基材34に同時に基準孔34aを形成することができる。そのため、各基準孔34aの位置精度を高めて導体回路42の位置精度を更に高めることができる。
第1実施形態では、無電解めっき膜62を形成する工程後に、各転写用基材34上に電解めっき用のめっきレジスト64A、64Bを形成する。そして、電解めっきを施してフィルドビア68を形成する工程後に、めっきレジスト64A、64Bを除去するとともに転写用基材34を除去する。無電解めっきの前段階で薬液処理を行うことで、パラジウム核等が各転写用基材34の表面に残る。しかしながら、電解めっき後に転写用基材34を除去することで、パラジウム核が絶縁性樹脂基材56の表面に残らず、プリント配線板10の信頼性を高めることができる。
第1実施形態では、第1ビアランド40をマスクとしてレーザ加工によりビア用開口60を形成する。このため、ビア用開口60の位置精度を高めることができる。
第1実施形態では、プリント配線板10において第2ビアランド44が埋め込まれている表面上にICチップ90が実装されている。即ち、プリント配線板10において第2ビアランド44が埋め込まれている表面がICチップ90の実装面を構成している。プリント配線板10において、第2ビアランド44が埋め込まれている表面の平坦性は、第1ビアランド40が埋め込まれている表面に比べて高い。これは、エッチングによりフィルドビア68の表面の中央が内方へ若干窪むからである。平坦性が高い表面がICチップ90の実装面を構成していることから、ICチップ90が実装されたプリント配線板10の信頼性を高めることができる。
図6を参照して第2実施形態に係るプリント配線板の製造方法について説明する。
図6(A)に示す絶縁性樹脂基材112の表面に、レーザ加工により、導体回路及びアライメントマークに対応する凹部114を形成する(図6(B))。次に、めっき金属を凹部114に充填して導体回路42及びアライメントマーク46を形成する。具体的には、絶縁性樹脂基材112の表面にパラジウム核を付与する薬液処理を施した後、無電解めっきにより、凹部114の内壁に無電解めっき膜116を形成する(図6(C))。この際に、絶縁性樹脂基材112の表面上にも無電解めっき膜116が形成される。電解めっきを行い、凹部114内に電解めっき膜118を形成して凹部114にめっき金属を充填し、各ビアランド40,44を有する導体回路42及びアライメントマーク46を形成する(図6(D))。この際に、絶縁性基材112の表面上にも電解めっき膜118が形成される。以降の工程は、図3(C)〜図5を参照して上述した第1実施形態と同様であるため、説明を省略する。
第2実施形態では、絶縁性樹脂基材112の表面に導体回路42を直接形成する。このため、第1実施形態における転写用積層体35の準備から導体回路42の絶縁性樹脂基材56への転写までの一連の工程(前記工程(1)〜(7))を省略することができる。
本発明は前記各実施形態に係る構成に限定されるものではなく、各実施形態に係る構成は以下に記載したように変更されてもよい。
第1実施形態において、絶縁性樹脂層30、銅箔32、及び剥離層33を省略し、各転写用基材34が互いに独立した状態で、各転写用基材34上に導体回路42をそれぞれ形成してもよい。
第2実施形態において、無電解めっき膜116及び電解めっき膜118により導体回路42を形成する代わりに、金属粒子を含む充填剤を凹部114内に充填した後に固化させることにより導体回路42を形成してもよい。また、無電解めっきのみより導体回路42を形成してもよい。
各実施形態において、めっきレジスト64Aの開口64aをビア用開口60と実質的に同一の大きさに形成した場合には、電解めっき後のフィルドビア68の表面と基板56bの表面とを実質的に同一平面上に位置させることができる。この場合には、フィルドビア68の表面のエッチングを省略してもよい。
各実施形態において、例えばめっきレジスト64Bを無電解めっき前に形成してもよい(図7(A))。
各実施形態において、プリント配線板10の上下を反転させることなく、該配線板10にICチップ90を実装してもよい(図7(B))。即ち、プリント配線板10において第1ビアランド40が埋め込まれている表面がICチップ90の実装面を構成してもよい。
各実施形態において、アライメントマーク46を省略し、該マーク46の代わりに、絶縁性樹脂基材56に埋め込まれた導体回路42を基準として用いてビア用開口60を形成してもよい。また、基板56bからアライメントマーク46を有する領域を除去しなくてもよい。
以下に、実施例を挙げて本発明を更に具体的に説明するが、本発明は実施例の範囲に限定されるものではない。
(1)厚さ0.2〜0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂から構成される絶縁性樹脂層30の両面上に銅箔32、剥離層33、及び転写用基材34が順に積層された転写用積層体35を準備する(図1(A))。例えば、転写用積層体35として、銅箔32の厚さが5μmであるとともに、転写用基材34が厚さ18μmの銅箔から構成されている、日立化成株式会社製の商品名MCL−E679FG(R)を準備する。この場合、絶縁性樹脂層30は厚く、以降の工程でのレジスト形成が容易である。各転写用基材34の周縁部を、超音波処理により銅箔32に溶接する。超音波処理(超音波溶接)は、ホーンの振幅:約12μm、ホーンの振動数:f=28kHz、ホーンの圧力:p=約0〜12kgf、ホーンの移動速度:v=約10mm/secで行い、銅箔32と転写用基材34とを枠状に溶接する。これにより、超音波溶接部35aの内側において、液処理工程での銅箔32と転写用基材34との間への薬液浸入を防ぐ。超音波溶接部35aの外側に、転写用積層体35を貫通する、アライメントマークとしての基準孔35bを形成する。
マスク39Aを除去した後、転写用積層体35の下面上にマスク39Bを配置して100mJ/cm2 で露光を行う(図1(C))。感光性ドライフィルム37とマスク39Bとは互いに離間している。マスク39Bは、第2ビアランド44を有する導体回路42に対応する黒色パターンを有する。マスク39Bは更に、転写用積層体35の基準孔35bに対応するアライメントマーク39cを有する。マスク39Bの配置の際には、基準孔35bの位置とアライメントマーク39cの位置とを合わせる。基準孔35bとアライメントマーク39cとの位置合わせは、例えば転写用積層体35の上面から基準孔35b内に光を照射した状態で、該光をアライメントマーク39cで遮るようにマスク39Bを配置することにより行う。
マスク39Bを除去した後、0.8%炭酸ナトリウムで現像処理を行い、厚さ25μmの所定パターンのめっきレジスト38を形成する。続いて、下記条件で電解銅めっきを行い、厚さ18μmの電解銅めっき膜36を各転写用基材34上に形成する(図1(D))。
〔電解銅めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解銅めっき条件〕
電流密度 1 A/dm2
時間 70 分
温度 22±2 ℃
〔無電解銅めっき液〕
CuSO4・5H2O 10g/l
HCHO 8g/l
NaOH 5g/l
ロッシェル塩 45g/l
添加剤 30ml/l
〔電解銅めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解銅めっき条件〕
電流密度 0.55 A/dm2
時間 156 分
温度 22±2 ℃
そして、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層70を硬化させ、開口70aを有するとともに厚さが15〜25μmのソルダーレジストパターン層70を形成する。
30 絶縁性樹脂層
32 銅箔
34 転写用基材
35 転写用積層体
42 導体回路
50 保護層
56 絶縁性樹脂基材
60 ビア用開口
62 無電解めっき膜
64A、64B めっきレジスト
66 電解めっき膜
68 フィルドビア
Claims (8)
- 第1の表面と、該第1の表面の反対面である第2の表面とを有する絶縁性樹脂基材を準備する工程と;
前記絶縁性樹脂基材の第1の表面と第2の表面に導体回路を埋め込んで基板を形成する工程と;
前記第1の表面及び第2の表面の内の一方の表面から、他方の表面に埋め込まれた導体回路へ達するビア用開口を形成する工程と;
前記基板に無電解めっきを施して、前記ビア用開口の内壁に無電解めっき膜を形成する工程と;
前記基板に電解めっきを施して、前記ビア用開口に金属を充填してフィルドビアを形成する工程と;
を有し、
前記基板を形成する工程は:
絶縁性樹脂層と、該絶縁性樹脂層の両面上に導体箔及び剥離層を介して積層された転写用基材とを有する転写用積層体を準備する工程と;
前記転写用積層体の各転写用基材上に導体回路を形成する工程と;
前記転写用積層体から各転写用基材を剥離する工程と;
前記転写用基材上の前記導体回路が前記絶縁性樹脂基材へ埋め込まれるように、各転写用基材を前記絶縁性樹脂基材の第1の表面及び第2の表面にプレスする工程と;
を有するプリント配線板の製造方法。 - 請求項1の方法において、前記基板を形成する工程は:さらに、
前記転写用積層体の各転写用基材上に導体回路を形成する工程後に、各転写用基材上の導体回路上に保護層を積層する工程と;
前記転写用積層体から各転写用基材を剥離する工程後に、前記保護層を各転写用基材から剥離する工程と;を有する。 - 請求項1の方法において、前記基板を形成する工程は:さらに、
前記転写用積層体の各転写用基材上に導体回路を形成する工程後に、前記各転写用基材を貫通する基準孔を形成する工程を有し、
前記各転写用基材を前記絶縁性樹脂基材にプレスする工程において、前記各転写用基材に形成した前記基準孔にピンを挿入することで各転写用基材上に形成された導体回路の位置合わせを行う。 - 請求項3の方法において、前記基準孔を形成する工程は、
前記転写用積層体を貫通する孔を形成することにより各転写用基材に基準孔を同時に形成する工程を有する。 - 請求項1の方法において、転写用基材には、ビア用開口の形成用のアライメントマークが形成されている。
- 請求項1の方法において、前記転写用積層体の各転写用基材上に導体回路を形成する工程は:
前記転写用積層体にアライメントマークを形成する工程と;
前記アライメントマークを基準として各転写用基材上に電解めっき用のめっきレジストを形成する工程と;
前記各転写用基材に電解めっきを施して導体回路を形成する工程と;
前記めっきレジストを除去する工程と;を有する。 - 請求項1の方法において、該方法はさらに、前記無電解めっき膜を形成する工程前に、無電解めっき用の前処理を行う工程と;
前記無電解めっき膜を形成する工程後に、前記転写用基材上に前記電解めっき用のめっきレジストを形成する工程と;
前記フィルドビアを形成する工程後に、前記めっきレジストを除去する工程と;
前記転写用基材を除去する工程と;を有する。 - 請求項7の方法において、該方法はさらに、前記フィルドビアを形成する工程後、且つ前記めっきレジストを除去する工程前に、前記フィルドビアの表面にエッチングを施す工程を有する。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10136108P | 2008-09-30 | 2008-09-30 | |
US61/101,361 | 2008-09-30 | ||
US12/533,454 US8365402B2 (en) | 2008-09-30 | 2009-07-31 | Method for manufacturing printed wiring board |
US12/533,454 | 2009-07-31 | ||
PCT/JP2009/064616 WO2010038559A1 (ja) | 2008-09-30 | 2009-08-21 | プリント配線板の製造方法及びプリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010038559A1 JPWO2010038559A1 (ja) | 2012-03-01 |
JP5223926B2 true JP5223926B2 (ja) | 2013-06-26 |
Family
ID=42056171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010531791A Expired - Fee Related JP5223926B2 (ja) | 2008-09-30 | 2009-08-21 | プリント配線板の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8365402B2 (ja) |
JP (1) | JP5223926B2 (ja) |
KR (1) | KR101199807B1 (ja) |
CN (1) | CN102124826B (ja) |
MY (1) | MY153822A (ja) |
TW (1) | TW201018344A (ja) |
WO (1) | WO2010038559A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009038674B4 (de) * | 2009-08-24 | 2012-02-09 | Epcos Ag | Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels |
JP5603600B2 (ja) * | 2010-01-13 | 2014-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法、並びに半導体パッケージ |
CN102791083A (zh) * | 2011-05-18 | 2012-11-21 | 何忠亮 | 电路板连通工艺 |
CN103096646B (zh) * | 2011-10-31 | 2016-01-20 | 健鼎(无锡)电子有限公司 | 内埋元件的多层基板的制造方法 |
US8502391B2 (en) | 2011-12-08 | 2013-08-06 | Stats Chippac, Ltd. | Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage |
KR20140083580A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TWM457319U (zh) * | 2013-01-21 | 2013-07-11 | Dawning Leading Technology Inc | 一種微動式電子元件結構 |
CN105208799A (zh) * | 2014-06-23 | 2015-12-30 | 欣兴电子股份有限公司 | 多层软性线路结构的制作方法 |
US10515884B2 (en) * | 2015-02-17 | 2019-12-24 | Advanced Semiconductor Engineering, Inc. | Substrate having a conductive structure within photo-sensitive resin |
JP6659247B2 (ja) * | 2015-06-16 | 2020-03-04 | デクセリアルズ株式会社 | 接続体、接続体の製造方法、検査方法 |
TWI578872B (zh) * | 2015-07-22 | 2017-04-11 | 乾坤科技股份有限公司 | 印刷電路板之多層導線結構、磁性元件及其製造方法 |
US9691699B2 (en) * | 2015-11-03 | 2017-06-27 | Unimicron Technology Corp. | Circuit structure and method for manufacturing the same |
KR101922884B1 (ko) | 2017-10-26 | 2018-11-28 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
KR102021772B1 (ko) * | 2017-12-11 | 2019-09-17 | 주식회사 심텍 | 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법 |
KR102538182B1 (ko) | 2018-11-01 | 2023-05-31 | 삼성전자주식회사 | 반도체 패키지 |
WO2020144960A1 (ja) * | 2019-01-10 | 2020-07-16 | パナソニックIpマネジメント株式会社 | メッキ用パターン版及び配線基板の製造方法 |
KR20210137176A (ko) * | 2019-05-20 | 2021-11-17 | 미쓰이금속광업주식회사 | 캐리어를 구비하는 금속박 그리고 그 사용 방법 및 제조 방법 |
EP4318566A1 (en) * | 2021-03-22 | 2024-02-07 | Panasonic Intellectual Property Management Co., Ltd. | Wiring body, mounting substrate, method for manufacturing wiring body, and method for manufacturing mounting substrate |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224553A (ja) * | 1993-01-22 | 1994-08-12 | Fujitsu Ltd | 多層印刷配線板の製造方法 |
JPH114074A (ja) * | 1997-06-12 | 1999-01-06 | Nec Corp | 多層配線基板の製造方法 |
JP3619421B2 (ja) * | 1999-03-30 | 2005-02-09 | 京セラ株式会社 | 多層配線基板の製造方法 |
JP2006041029A (ja) * | 2004-07-23 | 2006-02-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法ならびに電子装置 |
JP2007081423A (ja) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
JP2007221068A (ja) * | 2006-02-20 | 2007-08-30 | Canon Components Inc | フラッシュプリント配線板およびその製造方法ならびにフラッシュプリント配線板からなる多層プリント配線板。 |
JP2007317823A (ja) * | 2006-05-25 | 2007-12-06 | Cmk Corp | プリント配線板とその製造方法 |
KR100857165B1 (ko) * | 2007-04-13 | 2008-09-05 | 삼성전기주식회사 | 회로기판 제조방법 |
JP2009016802A (ja) * | 2007-07-04 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | キャリア及び印刷回路基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3671986B2 (ja) * | 1994-11-28 | 2005-07-13 | イビデン株式会社 | プリント配線板の製造方法 |
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
JP2004179540A (ja) | 2002-11-28 | 2004-06-24 | Fujikura Ltd | 無接着剤フレキシブル金属積層体の製造方法 |
JP4488187B2 (ja) | 2003-06-27 | 2010-06-23 | Tdk株式会社 | ビアホールを有する基板の製造方法 |
JP2007129180A (ja) * | 2005-10-03 | 2007-05-24 | Cmk Corp | プリント配線板、多層プリント配線板及びその製造方法 |
JP4508140B2 (ja) | 2006-03-28 | 2010-07-21 | パナソニック電工株式会社 | 部品内蔵モジュール |
JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
US8225503B2 (en) | 2008-02-11 | 2012-07-24 | Ibiden Co., Ltd. | Method for manufacturing board with built-in electronic elements |
WO2009118925A1 (ja) | 2008-03-27 | 2009-10-01 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
-
2009
- 2009-07-31 US US12/533,454 patent/US8365402B2/en active Active
- 2009-08-21 CN CN2009801317270A patent/CN102124826B/zh active Active
- 2009-08-21 JP JP2010531791A patent/JP5223926B2/ja not_active Expired - Fee Related
- 2009-08-21 MY MYPI2011000515A patent/MY153822A/en unknown
- 2009-08-21 WO PCT/JP2009/064616 patent/WO2010038559A1/ja active Application Filing
- 2009-08-21 KR KR1020117000630A patent/KR101199807B1/ko active IP Right Grant
- 2009-08-27 TW TW098128797A patent/TW201018344A/zh unknown
-
2012
- 2012-04-10 US US13/442,921 patent/US8772648B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224553A (ja) * | 1993-01-22 | 1994-08-12 | Fujitsu Ltd | 多層印刷配線板の製造方法 |
JPH114074A (ja) * | 1997-06-12 | 1999-01-06 | Nec Corp | 多層配線基板の製造方法 |
JP3619421B2 (ja) * | 1999-03-30 | 2005-02-09 | 京セラ株式会社 | 多層配線基板の製造方法 |
JP2007081423A (ja) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
JP2006041029A (ja) * | 2004-07-23 | 2006-02-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法ならびに電子装置 |
JP2007221068A (ja) * | 2006-02-20 | 2007-08-30 | Canon Components Inc | フラッシュプリント配線板およびその製造方法ならびにフラッシュプリント配線板からなる多層プリント配線板。 |
JP2007317823A (ja) * | 2006-05-25 | 2007-12-06 | Cmk Corp | プリント配線板とその製造方法 |
KR100857165B1 (ko) * | 2007-04-13 | 2008-09-05 | 삼성전기주식회사 | 회로기판 제조방법 |
JP2008263188A (ja) * | 2007-04-13 | 2008-10-30 | Samsung Electro-Mechanics Co Ltd | 回路基板の製造方法 |
JP2009016802A (ja) * | 2007-07-04 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | キャリア及び印刷回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101199807B1 (ko) | 2012-11-09 |
WO2010038559A1 (ja) | 2010-04-08 |
US8365402B2 (en) | 2013-02-05 |
US20120199389A1 (en) | 2012-08-09 |
TW201018344A (en) | 2010-05-01 |
CN102124826B (zh) | 2013-08-14 |
JPWO2010038559A1 (ja) | 2012-03-01 |
KR20110017912A (ko) | 2011-02-22 |
MY153822A (en) | 2015-03-31 |
US20100078213A1 (en) | 2010-04-01 |
CN102124826A (zh) | 2011-07-13 |
US8772648B2 (en) | 2014-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5223926B2 (ja) | プリント配線板の製造方法 | |
JP5188809B2 (ja) | 多層プリント配線板およびその製造方法 | |
US7929313B2 (en) | Method of manufacturing multilayer printed circuit board | |
WO2008053833A1 (fr) | Tableau de câblage imprimé multicouche | |
WO2006082785A1 (ja) | 多層プリント配線板 | |
JP2007165810A (ja) | 多層プリント配線板およびその製造方法 | |
JP2010206169A (ja) | プリント配線板の製造方法 | |
JP2010206193A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
JP2013512581A (ja) | プリント回路基板及びその製造方法 | |
JP4376891B2 (ja) | 半導体モジュール | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
TW201411740A (zh) | 半導體封裝體用電路基板及其製造方法 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
JP2005136282A (ja) | 多層配線基板及びその製造方法 | |
KR20080100111A (ko) | 고밀도 패키지 기판 제조 방법 | |
KR101231343B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JPH03237736A (ja) | 2層tabの製造方法 | |
JP2001007163A (ja) | Tabテープキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |